KR20070079701A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20070079701A
KR20070079701A KR1020060010542A KR20060010542A KR20070079701A KR 20070079701 A KR20070079701 A KR 20070079701A KR 1020060010542 A KR1020060010542 A KR 1020060010542A KR 20060010542 A KR20060010542 A KR 20060010542A KR 20070079701 A KR20070079701 A KR 20070079701A
Authority
KR
South Korea
Prior art keywords
delay compensation
compensation pattern
display device
lines
fanout
Prior art date
Application number
KR1020060010542A
Other languages
English (en)
Inventor
장종웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060010542A priority Critical patent/KR20070079701A/ko
Publication of KR20070079701A publication Critical patent/KR20070079701A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 품질이 향상된 표시장치가 개시된다. 표시장치는 하부 기판, 구동칩, 복수의 팬아웃 라인, 제1 지연보상패턴 및 상부기판을 포함한다. 하부 기판은 표시 영역과 주변 영역을 포함한다. 표시 영역은 가로와 세로 방향으로 배열된 복수의 화소부를 포함한다. 주변 영역은 표시 영역 외곽에 형성된다. 구동칩은 구동 신호를 출력하는 복수의 신호 출력단자를 구비하며 주변 영역에 형성된다. 복수의 팬아웃 라인은 복수의 신호 출력단자와 각각 연결된다. 제1 지연보상패턴은 복수의 팬아웃 라인과 소정의 간격으로 이격된다. 상부 기판은 하부 기판과 결합하며 공통전극층을 구비한다. 이에 따라, 표시 품질을 향상시킬 수 있다.
표시장치, 팬아웃 라인

Description

표시장치{DISPLAY APPARATUS}
도 1은 본 발명의 일실시예에 따른 표시장치의 평면도이다.
도 2는 본 발명의 일실시예에 따른 표시장치의 다른 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ' 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 표시장치의 단면도이다.
도 5는 본 발명의 또다른 실시예에 따른 표시장치의 평면도이다.
도 6은 도 5의 Ⅱ-Ⅱ' 단면도이다.
도 7은 본 발명의 또다른 실시예에 따른 표시장치의 단면도이다.
도 8은 본 발명의 또다른 실시예에 따른 평면도이다
<도면의 주요 부분에 대한 부호의 설명>
100 : 하부 기판 110, 112, 114, 116 : 팬아웃 라인
120 : 제1 공통전압라인 125, 127 : 제1 지연보상패턴
130, 135 : 도전 부재 140 : 신호 출력단자
142 : 공통전압 출력단자 150 : 제2 공통전압라인
155, 210 : 제2 지연보상패턴 160, 165 : 절연막
200 : 상부 기판
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 표시 품질이 향상된 표시장치에 관한 것이다.
액정표시장치는 하부기판, 하부기판과 마주하는 상부기판 및 하부기판과 상부기판과의 사이에 개재된 액정층으로 이루어진 액정표시패널을 구비한다. 하부기판의 표시영역에는 다수의 게이트 라인 및 다수의 게이트 라인과 직교하는 다수의 데이터 라인이 구비된다. 액정표시패널의 주변영역에는 다수의 게이트 라인에 게이트 신호를 출력하는 게이트 구동칩 및 다수의 데이터 라인에 데이터 신호를 출력하는 데이터 구동칩이 실장된다.
일반적으로, 하나의 구동칩으로부터 인출되는 출력단자의 개수는 표시영역에 형성된 다수의 신호 라인의 개수보다 적다. 따라서, 액정표시패널에 형성된 신호 라인들을 구동하기 위해서 액정표시장치는 다수의 구동칩을 구비한다.
한편, 액정표시패널의 주변영역에는 게이트 구동칩과 게이트 라인들을 전기적으로 연결시키는 다수의 게이트측 연결라인 및 데이터 구동칩과 데이터 라인들을 전기적으로 연결시키는 다수의 데이터측 연결라인이 더 구비된다.
예를 들어, 연결라인들 각각의 길이는 구동칩의 중심으로부터 멀어질수록 길어진다. 이러한 연결라인들 각각의 길이가 달라지면, 길이에 비례하는 라인 저항도 연결라인들 마다 달라진다. 최근 들어, 비용 절감 등을 위하여 구동칩의 수를 줄이는 기술이 연구되고 있는데, 구동칩의 수가 줄어드는 경우, 하나의 구동칩이 커버 해야 하는 영역이 넓어지게 되어, 이러한 라인 저항의 차이도 더 커지게 된다. 상기 라인 저항의 차이는 표시영역에 얼룩으로써 나타나고, 그 결과 액정표시장치의 표시품질이 저하된다.
본 발명의 기술적 과제는 이러한 점에 착안한 것으로, 본 발명의 목적은 신호 라인 간의 딜레이 차이를 줄임으로써, 표시 품질이 향상된 표시장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일실시예에 따른 표시장치는 하부 기판, 구동칩, 복수의 팬아웃 라인, 제1 지연보상패턴 및 상부기판을 포함한다. 하부 기판은 표시 영역과 주변 영역을 포함한다. 표시 영역은 가로와 세로 방향으로 배열된 복수의 화소부를 포함하며, 각 화소부의 가로 길이는 세로 길이보다 길다. 주변 영역은 표시 영역 외곽에 형성된다. 구동칩은 구동 신호를 출력하는 복수의 신호 출력단자를 구비하며 주변 영역에 형성된다. 복수의 팬아웃 라인은 복수의 신호 출력단자와 각각 연결된다. 제1 지연보상패턴은 복수의 팬아웃 라인과 소정의 간격으로 이격된다. 상부 기판은 하부 기판과 결합하며 공통전극층을 구비한다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시장치는 하부 기판, 구동칩, 복수의 팬아웃 라인, 복수의 트랜스미션 게이트, 제1 지연보상패턴 및 상부기판을 포함한다. 하부 기판은 표시 영역과 주변 영역을 포함한다. 표시 영역은 복수의 게이트 라인과 복수의 데이터 라인을 포함한다. 주변 영역은 표시 영역 외곽에 형성된다. 구동칩은 구동 신호를 출력하는 복수의 신호 출력단자를 구비하며 주변 영역에 형성된다. 복수의 팬아웃 라인은 복수의 신호 출력단자와 각각 연결된다. 각 트랜스 미션 게이트는 복수의 트랜지스터 및 트랜지스터 제어 라인을 포함하며, 팬아웃 라인으로부터 전달된 신호를 복수의 데이터 라인으로 전달한다. 제1 지연보상패턴은 복수의 팬아웃 라인과 소정의 간격으로 이격된다. 상부 기판은 하부 기판과 결합하며 공통전극층을 구비한다.
상기 제1 지연보상패턴은 상기 복수의 팬아웃 라인 중 적어도 일부와 중첩되도록 형성되며, 상대적으로 안쪽에 위치한 팬아웃 라인과 겹치는 면적이 상대적으로 바깥쪽에 위치한 팬아웃 라인과 겹치는 면적이 더 크도록 형성될 수 있다.
상기 복수의 팬아웃 라인 중 적어도 일부는 지그재그 패턴을 포함할 수 있으며, 상대적으로 안쪽에 위치한 팬아웃 라인의 지그재그 패턴의 길이가 상대적으로 바깥쪽에 위치한 팬아웃 라인의 지그재그 패턴의 길이보다 더 길 수 있다.
상기 제1 지연보상패턴은 복수의 팬아웃 라인 상부 또는 하부에 형성될 수 있으며, 상기 제1 지연보상패턴과 연결되는 제1 공통전압라인을 더 포함할 수 있다. 또, 상기 제1 지연보상패턴과 공통전극층을 전기적으로 연결하는 도전 부재를 더 포함할 수 있다. 이 경우, 상기 구동칩은 복수의 신호 출력단자 외측에 형성된 공통전압 출력단자를 더 포함하며, 상기 공통전압 출력단자는 상기 제1 공통전압라인과 연결될 수 있다.
복수의 팬아웃 라인 하부에 형성된 제1 지연보상 패턴을 구비한 표시장치는 상기 복수의 팬아웃 라인 상부에 형성된 제2 지연보상패턴을 더 포함할 수 있다. 상기 제2 지연보상패턴의 일부는 제1 지연보상패턴과 접촉할 수 있으며, 상기 제2 지연보상패턴과 공통전극층을 전기적으로 연결하는 도전 부재를 더 포함할 수 있다.
또, 상기 제1 지연보상패턴과 상기 제2 지연보상패턴을 전기적으로 연결하는 도전 부재를 더 포함하며, 상기 제2 지연보상패턴은 공통전극층과 연결될 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면에서 여러 층(또는 막) 및 영역을 명확하게 표현하기 위하여 배선들의 폭이나 두께를 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 관점에서 설명하였고, 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라,그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 의미한다. 각 실시예에서 중복되는 구성 요소 및 동일한 도면 부호에 대한 설명은 생략 될 수 있다.
도 1은 본 발명의 일실시예에 따른 표시장치를 나타내는 평면도이다.
도 1을 참조하면, 표시장치는 상부 기판 및 하부 기판을 포함한다. 하부 기판은 표시 영역(PA)과 표시 영역 외곽에 형성된 주변 영역(DA)을 포함한다. 상기 표시 영역(DA)은 가로와 세로 방향으로 배열된 복수의 화소부를 포함한다. 상기 각 화소부는 인접한 복수의 게이트 라인(GL)들과 서로 인접하는 데이터 라인(DL)들에 의해 정의된다. 상기 게이트 라인과 데이터 라인에는 스위칭 소자(TFT)가 연결된다. 상기 스위칭 소자의 드레인 전극은 투명 전도성 산화물로 이루어진 화소 전극에 연결된다. 주변 영역(DA)에는 데이터 구동칩(IC)이 실장되며, 데이터 구동칩으로부터 출력된 신호는 복수의 팬아웃 라인(110)을 통해 표시 영역의 데이터 라인(DL)로 전달된다.
본 실시예에서, 상기 각 화소부의 가로 길이는 세로 길이보다 길다. 세로 방향으로 연속된 세 개의 화소부, 예를 들어 R-G-B가 하나의 그룹을 이루며, 상기 그룹이 가로 방향과 세로 방향으로 반복하여 배열된다. 이러한 구성은 데이터 라인의 수를 감소시킴으로써, 결과적으로, 필요한 데이터 구동칩의 수를 줄일 수 있다.
다른 방법으로, 상기 팬아웃 라인과 데이터 라인 사이에 트랜스미션 게이트가 형성될 수 있다. 트랜스미션 게이트는 단일 팬아웃 라인에서 전달된 신호를 복수의 데이터 라인으로 전달한다. 트랜스미션 게이트는 복수의 트랜지스터 및 트랜지스터를 제어하는 제어 라인을 포함한다. 이러한 트랜스미션 게이트를 갖는 표시장치는 필요한 팬아웃 라인의 수를 감소시킴으로써, 결과적으로, 필요한 구동칩의 수를 줄일 수 있다.
도 2는 본 발명의 일실시예에 따른 표시장치의 일부분을 확대한 평면도이며, 도 3은 도 2의 표시장치의 I-I' 단면도이다. 도 4는 본 발명의 다른 실시예에 따른 표시장치의 단면도이다.
도 2를 참조하면, 구동칩은 구동 신호를 출력하는 복수의 신호 출력 단자(140) 및 하나 이상의 공통전압 출력단자(142)를 구비한다. 상기 신호 출력 단자들은 각각 복수의 팬아웃 라인(110)과 연결된다. 상기 복수의 팬아웃 라인(110) 하부에는 제1 지연보상패턴(125)가 형성된다. 상기 제1 지연보상패턴(125)은 제1 공통전압라인(120)에 연결된다. 상기 제1 공통전압라인(120)은 공통전압 출력단자(142)와 연결된다. 상기 제1 공통전압라인(120) 위에는 도전 부재(130)가 형성된다. 상기 제1 지연보상패턴(125)과 제1 공통전압라인(120)은 몰리브덴/알루미늄/몰리브덴의 3중 금속막으로 이루어진다. 다른 예로, 알루미늄(Al)이나 알루미늄(Al)-네오디뮴(Nd) 합금, 크롬(Cr), 몰리브덴(Mo) 등으로 이루어질 수 있다.
상기 도전 부재(130)는 제1 공통전압라인(120)과 상부 기판의 공통전극층을 전기적으로 연결한다. 즉, 공통전압 출력단자(142)로부터 출력된 공통전압은 제1 공통전압라인(120), 도전 부재(130)를 차례로 통하여 상부 기판의 공통전극층으로 전달된다.
상기 복수의 팬아웃 라인(110)은 데이터 라인에 데이터 신호를 전달한다. 상기 복수의 팬아웃 라인(110) 중 적어도 하나 이상은 지그재그 패턴을 포함한다. 이는 상기 팬아웃 라인의 길이가 서로 다름에서 기인하는 데이터 라인에 전달되는 신호들 간의 RC 딜레이 편차를 감소시키기 위한 것이다. 보다 상세하게 설명하면, 상기 지그재그 패턴이 없다고 가정할 때, 상대적으로 안쪽에 위치한 팬아웃 라인의 길이는 상대적으로 바깥쪽에 위치한 팬아웃 라인의 길이보다 작다. 따라서, 각 팬아웃 라인은 서로 다른 저항을 가지며, 이에 따라 각 팬아웃 라인을 통해 전달되는 신호의 RC 딜레이도 다르다. 이는 신호 전달을 불균일하게 하여 표시 품질의 저하를 가져오는 원인이 되며, 데이터 구동칩을 줄인 표시장치의 경우에 이러한 문제는 더욱 크다. 도시된 바와 같이, 상대적으로 안쪽에 위치한 팬아웃 라인의 지그재그 패턴의 길이가 상대적으로 바깥쪽에 위치한 팬아웃 라인의 지그재그 패턴의 길이보다 더 길다. 따라서, 각 팬아웃 라인간의 저항 차이는 어느 정도 보상이 된다.
상기 복수의 팬아웃 라인(110) 하부에는 제1 지연보상패턴(125)이 형성된다. 상기 제1 지연보상패턴(125)은 팬아웃 라인(110)과 소정의 간격으로 이격되어 형성되며, 절연막에 의해 팬아웃 라인과 분리된다. 상기 제1 지연보상패턴은 상기 팬아웃 라인과 평행한 판상으로 형성된다. 상기 제1 지연보상패턴(125)은 상기 복수의 팬아웃 라인(110) 중 적어도 일부와 중첩되도록 형성된다. 도시된 바에 따르면, 상기 제1 지연보상패턴(125)은 삼각형에 가까운 형상이나, 상대적으로 안쪽에 위치한 팬아웃 라인과 겹치는 면적이 상대적으로 바깥쪽에 위치한 팬아웃 라인과 겹치는 면적보다 크도록 형성되는 것을 만족하는 다른 기하학적 형상, 예를 들어 마름모 형상 등으로 형성될 수 있다.
도 3을 참조하면, 상기 제1 지연보상패턴(125)과 복수의 팬아웃 라인(112, 114))으로부터 절연막(160)에 의해 분리되어, 소정의 간격으로 이격되어 있다. 각각의 팬아웃 라인은 제1 지연보상패턴(125)과 함께 캐패시터를 형성한다. 이러한 캐패시터는 상기 팬아웃 라인이 전달하는 신호를 지연시킨다. 전술한 바와 같이, 상기 제1 지연보상패턴(125)은 상대적으로 안쪽에 위치한 팬아웃 라인(112)과 겹치는 면적이 상대적으로 바깥쪽에 위치한 팬아웃 라인(114)과 겹치는 면적보다 더 크 도록 형성된다. 캐패시터의 축전 용량은 캐패시터를 구성하는 전극의 면적에 비례하므로, 상대적으로 안쪽에 위치한 팬아웃 라인(112)은 상대적으로 바깥쪽에 위치한 팬아웃 라인(114)보다 더 큰 용량의 캐패시터를 갖게된다. 그 결과, 상기 캐패시터에 의해 발생하는 신호가 지연되는 정도는 상대적으로 안쪽에 위치한 팬아웃 라인(112)에서 더 크다. 따라서, 전체 팬아웃 라인의 신호 지연 편차는 작아지게 된다.
다른 방법으로, 예를 들어 도 4에 도시된 바와 같이, 제1 지연보상패턴(127)은 복수의 팬아웃 라인(112, 114) 상부에 형성될 수 있다. 상기 제1 지연보상패턴(127)과 복수의 팬아웃 라인(112, 114)으로부터 절연막(165)에 의해 분리되어, 소정의 간격으로 이격되어 있다. 상기 제1 지연보상패턴(125)은 상대적으로 안쪽에 위치한 팬아웃 라인(112)과 겹치는 면적이 상대적으로 바깥쪽에 위치한 팬아웃 라인(114)과 겹치는 면적보다 더 크도록 형성된다. 이러한 경우, 상기 제1 지연보상패턴은 제조 공정을 고려하여 화소 전극 및 공통전극과 동일한 물질, 예를 들어 ITO 등의 투명 전도성 산화물로 이루어지는 것이 유리하다.
도 5는 본 발명의 또다른 실시예에 따른 표시장치의 평면도이다. 도 6은 도 6의 표시장치의 Ⅱ-Ⅱ' 단면도이다. 도 7은 본 발명의 또다른 실시예에 따른 표시장치의 단면도이다.
도 5 및 도 6을 참조하면, 구동칩은 구동 신호를 출력하는 복수의 신호 출력 단자(140) 및 하나 이상의 공통전압 출력단자(142)를 구비한다. 상기 신호 출력 단자들은 각각 복수의 팬아웃 라인(110)과 연결된다. 상기 복수의 팬아웃 라인(110) 하부에는 제1 지연보상패턴이 형성되며, 상기 제1 지연보상패턴은 제1 공통전압라인에 연결된다. 상기 제1 지연보상패턴과 제1 공통전압라인의 형상은 도 2와 동일하다. 상기 복수의 팬아웃 라인(110) 상부에는 제2 지연보상패턴(155)이 형성되며, 상기 제2 지연보상패턴(155)은 제2 공통전압라인(155)에 연결된다. 상기 제1 공통전압라인은 공통전압 출력단자(142)와 연결된다. 상기 제2 공통전압라인(150) 위에는 제2 공통전압라인과 공통전극층을 전기적으로 연결하는 도전 부재(130)가 형성된다. 제2 지연보상패턴(155)에 가려진 부분의 팬아웃 라인들(110)은 지그재그 패턴을 포함한다.
도 6을 참조하면, 제2 공통전압라인(150)의 일부는 제1 공통전압라인(120)과 접촉한다. 상기 제2 공통전압라인(150) 위에는 도전 부재(130)가 형성된다. 공통전압 출력단자로부터 출력된 공통전압은 제1 공통전압라인(120), 제2 공통전압라인(150) 및 도전 부재(130)을 통하여 공통전극층으로 전달된다. 상기 제1 지연보상패턴(125) 및 제2 지연보상패턴(155)은 각각 제1 절연막(160) 및 제2 절연막(165)에 의해 복수의 팬아웃 라인(112, 114)과 분리된다.
상기 제1 지연보상패턴(125)은 상대적으로 안쪽에 위치한 팬아웃 라인(112)과 겹치는 면적이 상대적으로 바깥쪽에 위치한 팬아웃 라인(114)과 겹치는 면적보다 더 크도록 형성된다. 제2 지연보상패턴도 동일한 방식으로 형성된다. 캐패시터 용량에 대한 식(C=(ε*A)/d, C:캐패시터 용량, A:캐패시터 전극의 단면적, d:양 전극 사이의 거리)을 고려하였을 때, 제1 지연보상패턴 및 제2 지연보상패턴을 구비하는 액정표시장치는 제1 지연보상패턴만을 구비하는 액정표시장치보다 신호 딜레 이 편차를 더 감소시킬 수 있다. 제1 지연보상패턴(125)은 게이트 라인과 동일한 물질로 이루어질수 있으며, 제2 지연보상패턴(155)은 공통전극층과 동일한 물질로 이루어질 수 있다.
다른 방법으로, 예를 들어 도 7에 도시된 바와 같이, 제1 신호지연패턴(125)은 복수의 팬아웃 라인(112,114) 하부에 형성되고, 제2 신호지연패턴(210)은 상부 기판(200)에 형성될 수 있다. 하부 기판(100)과 상부 기판(100) 사이에는 예를 들어, 밀봉부재가 형성될 수 있다. 상기 제2 신호지연패턴(210)은 공통전극층과 연결되며, 공통전극층과 동일한 물질로 형성될 수 있다.
도 8은 본 발명의 또다른 실시예에 따른 표시장치의 평면도이다. 도 8을 참조하면, 구동칩은 구동 신호를 출력하는 복수의 신호 출력 단자(140) 및 하나 이상의 공통전압 출력단자(142)를 구비한다. 상기 신호 출력 단자들은 각각 복수의 팬아웃 라인(116)과 연결된다. 상기 복수의 팬아웃 라인(116) 하부에는 제1 지연보상패턴(125)가 형성된다. 상기 제1 지연보상패턴(125)은 제1 공통전압라인(120)에 연결된다. 상기 제1 공통전압라인(120)은 공통전압 출력단자(142)와 연결된다. 상기 제1 공통전압라인(120) 위에는 제1 도전 부재(130)가 형성되며, 제1 지연보상패턴(125) 위에는 제2 도전 부재(135)가 형성된다. 상기 제1 지연보상패턴(125)은 상대적으로 안쪽에 위치한 팬아웃 라인과 겹치는 면적이 상대적으로 바깥쪽에 위치한 팬아웃 라인과 겹치는 면적보다 더 크도록 형성된다. 본 실시예는 제2 도전 부재(135)를 더 포함함으로써, 공통 전압을 상부 기판의 공통전극층에 전달하는 과정에서 저항에 의한 전력 손실을 감소시키고, 보다 안정적으로 전압을 전달할 수 있는 유리한 효과가 있다.
전술한 다른 실시예에서와 같이, 상기 복수의 팬아웃 라인(110) 중 적어도 일부는 지그재그 패턴을 포함할 수 있다. 또, 상기 복수의 팬아웃 라인(120) 상부에는 제2 지연보상패턴이 더 형성될 수 있다. 각 구성요소간의 결합 관계는 전술한 실시예와 동일하다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 표시장치의 지연보상패턴은 팬아웃 라인 중 적어도 일부와 중첩되도록 형성되며, 상대적으로 안쪽에 위치한 팬아웃 라인과 겹치는 면적이 상대적으로 바깥쪽에 위치한 팬아웃 라인과 겹치는 면적이 더 크도록 형성된다. 따라서, 상대적으로 팬아웃 라인 간의 신호 딜레이 편차를 감소시킬 수 있고, 그 결과 표시장치의 표시품질을 향상시킬 수 있다.

Claims (14)

  1. 가로와 세로 방향으로 배열된 복수의 화소부를 갖는 표시 영역과 상기 표시 영역 외곽에 형성된 주변 영역을 포함하며, 상기 복수의 화소부의 가로 길이가 세로 길이보다 긴 하부 기판;
    구동 신호를 출력하는 복수의 신호 출력단자를 구비하며 상기 주변 영역에 형성된 구동칩;
    상기 복수의 신호 출력 단자와 각각 연결된 복수의 팬아웃 라인;
    상기 복수의 팬아웃 라인과 소정의 간격으로 이격된 제1 지연보상패턴 및
    상기 하부 기판과 결합하며, 공통전극층을 구비한 상부 기판을 포함하는 표시장치.
  2. 복수의 게이트 라인과 복수의 데이터 라인을 갖는 표시 영역과 상기 표시 영역 외곽에 형성된 주변 영역을 포함하는 하부 기판;
    구동 신호를 출력하는 복수의 신호 출력단자를 구비하며 상기 주변 영역에 형성된 구동칩;
    상기 복수의 신호 출력 단자와 각각 연결된 복수의 팬아웃 라인;
    복수의 트랜지스터와 트랜지스터 제어 라인을 포함하며 상기 각 팬아웃 라인으로부터 전달된 신호를 복수의 데이터 라인으로 전달하는 복수의 트랜스미션 게이트;
    상기 복수의 팬아웃 라인과 소정의 간격으로 이격된 제1 지연보상패턴 및
    상기 하부 기판과 결합하며, 공통전극층을 구비한 상부 기판을 포함하는 표시장치.
  3. 제1항 또는 제2항에 있어서, 상기 제1 지연보상패턴은 상기 복수의 팬아웃 라인 중 적어도 일부와 중첩되도록 형성되며, 상대적으로 안쪽에 위치한 팬아웃 라인과 겹치는 면적이 상대적으로 바깥쪽에 위치한 팬아웃 라인과 겹치는 면적보다 더 큰 것을 특징으로 하는 표시장치.
  4. 제1항 또는 제2항에 있어서, 상기 제1 지연보상 패턴은 복수의 팬아웃 라인 하부에 형성되는 것을 특징으로 하는 표시장치.
  5. 제1항 또는 제2항에 있어서, 상기 제1 지연보상패턴은 복수의 팬아웃 라인 상부에 형성되는 것을 특징으로 하는 표시장치.
  6. 제1항 또는 제2항에 있어서, 상기 복수의 팬아웃 라인 중 적어도 일부는 지그재그 패턴을 포함하는 것을 특징으로 하는 표시장치.
  7. 제6항에 있어서, 상대적으로 안쪽에 위치한 팬아웃 라인의 지그재그 패턴의 길이가 상대적으로 바깥쪽에 위치한 팬아웃 라인의 지그재그 패턴의 길이보다 더 긴 것을 특징으로 하는 표시장치.
  8. 제4항에 있어서, 상기 제1 지연보상패턴과 연결되는 제1 공통전압라인을 더 포함하는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서, 상기 제1 지연보상패턴과 공통전극층을 전기적으로 연결하는 도전 부재를 더 포함하는 것을 특징으로 하는 표시장치.
  10. 제8항에 있어서, 상기 구동칩은 복수의 신호 출력단자 외측에 형성된 공통전압 출력단자를 더 포함하며, 상기 공통전압 출력단자는 상기 제1 공통전압라인과 연결된 것을 특징으로 하는 표시장치.
  11. 제8항에 있어서, 상기 복수의 팬아웃 라인 상부에 형성된 제2 지연보상패턴을 더 포함하는 것을 특징으로 하는 표시장치.
  12. 제11항에 있어서, 상기 제2 지연보상패턴의 일부는 제1 지연보상패턴과 접촉하는 것을 특징으로 하는 표시장치.
  13. 제12항에 있어서, 상기 제2 지연보상패턴과 공통전극층을 전기적으로 연결하는 도전 부재를 더 포함하는 것을 특징으로 하는 표시장치.
  14. 제11항에 있어서, 상기 제1 지연보상패턴과 상기 제2 지연보상패턴을 전기적으로 연결하는 도전 부재를 더 포함하며, 상기 제2 지연보상패턴은 공통전극층과 연결되는 것을 특징으로 하는 표시장치.
KR1020060010542A 2006-02-03 2006-02-03 표시장치 KR20070079701A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060010542A KR20070079701A (ko) 2006-02-03 2006-02-03 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060010542A KR20070079701A (ko) 2006-02-03 2006-02-03 표시장치

Publications (1)

Publication Number Publication Date
KR20070079701A true KR20070079701A (ko) 2007-08-08

Family

ID=38600257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060010542A KR20070079701A (ko) 2006-02-03 2006-02-03 표시장치

Country Status (1)

Country Link
KR (1) KR20070079701A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180052467A (ko) * 2016-11-10 2018-05-18 엘지디스플레이 주식회사 표시패널 및 표시장치
KR20190062948A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 표시 장치
CN110018598A (zh) * 2019-04-10 2019-07-16 武汉华星光电技术有限公司 显示面板及显示装置
CN114823822A (zh) * 2022-04-11 2022-07-29 Oppo广东移动通信有限公司 显示模组和显示设备

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180052467A (ko) * 2016-11-10 2018-05-18 엘지디스플레이 주식회사 표시패널 및 표시장치
KR20190062948A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 표시 장치
CN110018598A (zh) * 2019-04-10 2019-07-16 武汉华星光电技术有限公司 显示面板及显示装置
CN110018598B (zh) * 2019-04-10 2024-03-26 武汉华星光电技术有限公司 显示面板及显示装置
CN114823822A (zh) * 2022-04-11 2022-07-29 Oppo广东移动通信有限公司 显示模组和显示设备
CN114823822B (zh) * 2022-04-11 2023-11-07 Oppo广东移动通信有限公司 显示模组和显示设备

Similar Documents

Publication Publication Date Title
US10120253B2 (en) Display device
US8477252B2 (en) Display apparatus with gate leading lines of differing lengths
US9513521B2 (en) Display device
US11003013B2 (en) Display device
US9875699B2 (en) Display device
US20200292898A1 (en) Active matrix substrate and display panel
KR100707550B1 (ko) 액티브 매트릭스 기판과 이 기판을 구비하는 액정디스플레이 장치
KR101482196B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US9881578B2 (en) Display device
EP2163943B1 (en) Liquid crystal display device
US10317739B2 (en) Array substrate, manufacturing method thereof, display panel and display apparatus
KR20030094599A (ko) 박막 트랜지스터 기판
KR101558216B1 (ko) 표시 장치
KR20080056037A (ko) 표시 장치
CN110045881B (zh) 触控显示面板
US20180217431A1 (en) Liquid crystal display panel and liquid crystal display
TWI694365B (zh) 觸控顯示面板
US20190280013A1 (en) Active matrix substrate and display panel
JP2018017988A (ja) 表示装置
JP2008064961A (ja) 配線構造、及び表示装置
US10754210B1 (en) Display device
KR20070079701A (ko) 표시장치
US10162238B2 (en) Display device
CN113341620B (zh) 显示装置
JP2006227230A (ja) 液晶表示パネル

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination