KR20070079647A - Method of manufacturing a phase-changeable memory device - Google Patents
Method of manufacturing a phase-changeable memory device Download PDFInfo
- Publication number
- KR20070079647A KR20070079647A KR1020060010435A KR20060010435A KR20070079647A KR 20070079647 A KR20070079647 A KR 20070079647A KR 1020060010435 A KR1020060010435 A KR 1020060010435A KR 20060010435 A KR20060010435 A KR 20060010435A KR 20070079647 A KR20070079647 A KR 20070079647A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- insulating film
- pattern
- hard mask
- phase change
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Abstract
Description
도 1은 상술한 공보들에 개시되어 있는 상변화 메모리 소자를 개략적으로 나타내는 단면도이다.1 is a cross-sectional view schematically showing a phase change memory device disclosed in the above-mentioned publications.
도 2 내지 도 8은 본 발명의 실시예에 따른 상변화 메모리 소자의 제조 방법을 나타내는 공정단면도들이다.2 to 8 are process cross-sectional views illustrating a method of manufacturing a phase change memory device according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>
100 : 반도체 기판 120 : 금속막 패턴100
122 : 하드 마스크 124 : 트렌치122: hard mask 124: trench
126 : 유전막 패턴 128 : 제1 절연막126
130 : 제2 절연막 132 : 개구130: second insulating film 132: opening
140 : 콘택 전극 150 : 상변화 물질막140: contact electrode 150: phase change material film
160 : 상부 전극160: upper electrode
본 발명은 메모리 소자의 제조 방법에 관한 것으로서 보다 구체적으로 열에 따른 상변화 물질을 이용하여 제조된 상변화 메모리 소자의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a memory device, and more particularly, to a method of manufacturing a phase change memory device manufactured using a phase change material according to heat.
최근에 널리 사용되는 반도체 기억 소자의 예로서는 DRAM, SRAM, Flash 메모리 등을 들 수 있다. 이러한 반도체 소자들은 전원 공급이 중단되었을 때, 데이터의 보유 유무에 따라, 크게 휘발성 기억 소자 및 비휘발성 기억소자로 나누어 질 수 있다. 디지털 카메라, MP3 플레이어 및 휴대 전화의 데이터 저장용으로 사용되는 기억 소자는 전원 공급이 없는 상태에서도 데이터를 보관하기 위해 비휘발성 기억 소자 특히 플래시 메모리가 주로 사용한다.Examples of semiconductor memory devices widely used in recent years include DRAM, SRAM, Flash memory, and the like. Such semiconductor devices may be largely divided into volatile memory devices and nonvolatile memory devices according to the presence or absence of data when the power supply is interrupted. Memory devices used for data storage of digital cameras, MP3 players and mobile phones are mainly used by nonvolatile memory devices, especially flash memory, to store data even in the absence of a power supply.
그러나, 플래시 메모리는 RAM(Random Access Memory)이 아니어서 데이터를 읽거나 쓰는데 많은 시간이 필요해서 새로운 반도체 소자가 요구되어 왔다. 이러한 새로운 차세대 반도체 소자로서는 FRAM(Ferro-Electric RAM), MRAM(Magnetic RAM), 상변화 메모리 소자: PRAM(Phase-change RAM))등이 제안되어 왔다. However, since a flash memory is not a random access memory (RAM), a new semiconductor device has been required because a lot of time is required to read or write data. As such new next-generation semiconductor devices, ferro-electric RAM (FRAM), magnetic RAM (MRAM), phase change memory devices: phase-change RAM (PRAM), and the like have been proposed.
이중에서 상변화 메모리 소자는 그것에 제공되는 열(heat)에 의존하여 그 결정 상태가 결정(Crystal) 구조와 비정질 구조(Amorphous) 상호간 상(phase)이 변하는 상변화 물질이 적용된다. 통상적으로 적용되는 상변화 물질의 예로서는 게르마늄(Ge), 안티몬(Sb) 및 텔루리움(Te)으로 구성된 칼코겐 화합물(Chalcogenides)등을 들 수 있다. Among them, a phase change material in which a phase change memory device changes in phase between a crystal structure and an amorphous structure depends on heat provided thereto. Examples of phase change materials that are commonly applied include chalcogenides composed of germanium (Ge), antimony (Sb), and tellurium (Te).
특히, 상변화 메모리 소자는 상기 상변화 물질에 열을 제공하기 위해서 상변화 물질막에 전류를 흘려보내는 구조를 갖는다. 즉, 공급되는 전류의 크기 및 공급 시간에 의존하여 칼코겐 화합물의 결정 상태를 변화시킬 수 있는 구조를 갖는다. 상기 상변화 메모리 소자는 상변화 물질의 결정 상태에 따라 저항의 크기가 다르기 때문에(결정 상태는 저항이 낮고 비정질 상태는 저항이 높음) 저항 차이를 감지하여 논리 정보를 결정할 수 있다.In particular, the phase change memory device has a structure in which a current flows through the phase change material film to provide heat to the phase change material. That is, it has a structure which can change the crystal state of a chalcogenide compound depending on the magnitude | size of supply current and supply time. Since the phase change memory device has a different magnitude of resistance depending on the crystal state of the phase change material (the crystal state is low in resistance and the amorphous state is high in resistance), logic information may be determined by detecting a difference in resistance.
도 1은 상술한 특성을 갖는 상변화 메모리 소자를 개략적으로 나타내는 단면도이다.1 is a cross-sectional view schematically illustrating a phase change memory device having the above-described characteristics.
도 1을 참조하면, 상변화 메모리 소자는 기판(10), 금속막 패턴(12), 콘택 전극(22), 상변화 물질막(30) 및 상부 전극(40)을 포함한다. 여기서, 상기 콘택 전극(22)은 상기 금속막 패턴(12)과 상변화 물질막(30) 사이에 재개된 하드 마스크(14) 및 제1 절연막(18)을 관통하는 개구에 개재되어, 상기 금속막 패턴(12)과 상변화 물질막(30)을 전기적으로 연결시키는 구조를 갖는다. 또한, 상기 개구에는 상기 콘택 전극의 디자인 룰을 조정하기 위한 스페이서(20)가 형성되어 있다.Referring to FIG. 1, the phase change memory device includes a
상술한 구조를 갖는 상변화 메모리 소자의 콘택 전극(22)을 형성하기 위해서는 금속막 패턴(12) 상에 존재하는 하드 마스크(14)를 덮는 제1 절연막(18) 및 제2 절연막(미도시)을 순차적으로 형성한다. 이어서, 상기 하드 마스크, 제1 절연막 및 제2 절연막을 관통하는 개구를 형성한 후 개구에 매립하면서 상기 금속막 패턴과 전기적으로 연결되는 도전막을 형성한다. 이어서, 상기 제2 절연막의 표면이 노출될 때까지 제1 화학적 기계 연마하여 예비 콘택 전극을 형성한 후 식각 공정을 수행하여 제2 절연막을 제거한다. 이어서, 제1 절연막의 표면으로부터 돌출된 예비 콘택 전극의 상부를 제2 화학적 기계 연마한다. 그 결과 콘택 전극이 완성된다.In order to form the
그러나, 상술한 콘택 전극의 형성 방법은 2차에 걸친 화학적 기계 연마 공정 및 별도의 제2 절연막을 식각하는 공정을 더 수행해야 하기 때문에 상기 상변화 메모리 소자 제조 공정의 시간적 및 비용적 증가를 초래한다.However, the above-described method of forming the contact electrode requires a further chemical mechanical polishing process and a process of etching a separate second insulating film, which leads to an increase in time and cost of the phase change memory device manufacturing process. .
상술한 문제점을 해결하기 위한 본 발명의 목적은 1차 화학적 기계 연마공정만으로 콘택 전극을 형성할 수 있는 상변화 메모리 소자의 방법을 제공하는데 있다.An object of the present invention for solving the above problems is to provide a method of a phase change memory device capable of forming a contact electrode only by a primary chemical mechanical polishing process.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 상변화 메모리 소자를 제조하기 위해서는 먼저, 하드 마스크에 노출된 금속막을 식각하여 트렌치에 의해 분리되는 금속막 패턴을 형성한다. 상기 트렌치를 매몰하는 유전막 패턴을 형성한다. 상기 하드 마스크 및 유전막 패턴을 덮는 제1 절연막 및 제2 절연막을 순차적으로 형성한다. 상기 하드 마스크, 제1 절연막 및 제2 절연막을 관통하면서, 상기 금속막 패턴의 표면을 노출시키는 개구를 형성한다. 상기 개구에 매립하면서 상기 금속막 패턴과 전기적으로 연결되는 도전막을 제2 절연막 상에 형성한다. 상기 결과물을 상기 제1 절연막의 표면이 노출될 때까지 화학적 기계 연마하여 상기 콘택 전극을 형성한다. 상기 제1 절연막 상에 형성되며 상기 콘택 전극과 전기적으로 연결되는 상변화 물질막을 형성한다. 이후 상변화 물질막 상에 상부 전극을 형성한다. 그 결과 상변화 메모리 소자가 완성된다.In order to manufacture the phase change memory device according to the exemplary embodiment of the present invention, the metal film exposed to the hard mask is etched to form a metal film pattern separated by a trench. A dielectric layer pattern is formed to bury the trench. A first insulating film and a second insulating film covering the hard mask and the dielectric film pattern are sequentially formed. An opening is formed through the hard mask, the first insulating film, and the second insulating film to expose the surface of the metal film pattern. A conductive film electrically connected to the metal film pattern while being filled in the opening is formed on the second insulating film. The resultant is mechanically polished until the surface of the first insulating film is exposed to form the contact electrode. A phase change material film is formed on the first insulating film and electrically connected to the contact electrode. An upper electrode is then formed on the phase change material film. As a result, a phase change memory device is completed.
상기 제1 절연막이 실리콘 산질화물을 포함할 경우 상기 제2 절연막은 실리콘 산화물을 포함하는 것이 바람직하고, 상기 제1 절연막이 실리콘 질화물을 포함 할 경우 상기 제2 절연막은 실리콘 산질화물을 포함하는 것이 바람직하다. 또한, 상기 제1 절연막 및 제2 절연막 사이에 실리콘 산화물로 이루어진 제3 절연막을 형성할 수 있다.When the first insulating film includes silicon oxynitride, the second insulating film preferably includes silicon oxide, and when the first insulating film includes silicon nitride, the second insulating film preferably includes silicon oxynitride. Do. In addition, a third insulating film made of silicon oxide may be formed between the first insulating film and the second insulating film.
이와 같이, 본 발명은 콘택 전극을 형성하기 위해 도전막의 화학적 기계 연마 공정시 상기 제2 절연막을 상기 도전막과 함께 제거하기 때문에 상기 콘택 전극의 제조 공정을 현저하게 감소시킬 수 있다.As described above, the present invention can significantly reduce the manufacturing process of the contact electrode because the second insulating film is removed together with the conductive film during the chemical mechanical polishing process of the conductive film to form the contact electrode.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the spirit of the present invention to those skilled in the art will fully convey.
첨부된 도면에 있어서, 기판, 층(막), 영역, 개구, 콘택, 전극, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 개구, 콘택, 전극, 패턴들 또는 구조물들이 기판, 각 층(막) 또는 패턴들의 "상에", "저면에" "상부에" 또는 "측면"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 개구, 콘택, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드, 전극 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패턴, 개구, 콘택 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 층(막), 영역, 패턴, 전극 또는 구조물들이 "제1", "제2" ,"제3" 또는 상부, 하부로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 영역, 패드, 개구, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서, "제1", "제2" 및/또는 "제3"은 각 층(막), 영역, 트렌치, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다. 그리고, 본 발명의 실시예에서 언급하고 있는 식각 공정 또는 스트립 공정을 수행한 이후에 일반적으로 행해지는 세정 및 건조에 대해서는 당업자에게 충분히 자명하기 때문에 생략할 수도 있다.In the accompanying drawings, the dimensions of substrates, layers (films), regions, openings, contacts, electrodes, patterns, or structures are shown in larger scale than actual for clarity of the invention. In the present invention, each layer (region), region, opening, contact, electrode, pattern or structure is "on", "on bottom" "on top" or "side" of the substrate, each layer (film) or patterns. Where each layer (film), region, opening, contact, pattern or structure is formed directly over or below a substrate, each layer (film), region, pad, electrode or pattern Alternatively, other layers (films), other regions, other patterns, openings, contacts or other structures may be additionally formed on the substrate. In addition, where each layer (film), region, pattern, electrode or structure is referred to as "first", "second", "third" or top, bottom, it is not intended to limit these members but only each layer. (Film), areas, pads, openings, patterns or structures to distinguish them. Thus, "first", "second" and / or "third" may be used selectively or interchangeably for each layer (film), region, trench, pattern or structure, respectively. In addition, the cleaning and drying generally performed after performing the etching process or the stripping process mentioned in the embodiment of the present invention may be omitted since it is obvious to those skilled in the art.
도 2 내지 도 8은 본 발명의 실시예에 따른 상변화 메모리 소자의 제조 방법을 나타내는 공정단면도들이다.2 to 8 are process cross-sectional views illustrating a method of manufacturing a phase change memory device according to an embodiment of the present invention.
도 2를 참조하면, 트렌치(124)에 의해 분리되며 하부 전극에 해당하는 금속막 패턴(120)을 마련한다. 상기 금속막 패턴(120)은 반도체 기판(100) 상부에 형성되는 부재로서 상기 금속막 패턴(120)과 상기 반도체 기판 사이에는 전기적 신호의 인가를 위한 트랜지스터, 전기적 신호의 연결을 위한 비트 라인, 도전성 배선 등과 같은 구조물이 개재된다. 그리고, 언급한 금속막 패턴(120)의 상부에는 하드 마스크(122)가 형성되어 있다.Referring to FIG. 2, the
구체적으로, 소자 분리막, 콘택영역, 트랜지스터, 비트라인 및 콘택 플러그 등의 하부 구조물(미도시)들이 형성된 기판(100) 상에 실리콘 산화막을 형성한다. 상기 실리콘 산화막은 BPSG, TEOS등과 같은 산화물을 이용하여 형성할 수 있다. 상기 실리콘 산화막은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착(PE-CVD)공정, 원자층 적층 공정 또는 고밀도 플라즈마 화학기상 증착(HDP-CVD) 공정을 이용하여 형성할 수 있다.Specifically, a silicon oxide film is formed on the
상기 실리콘 산화막 상에 금속막(미도시)을 형성한다. 상기 금속막은 텅스텐(W), 알루미늄(Al), 구리(Cu), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN) 등을 포함하며, 플라즈마 화학기상 정착 또는 스퍼터링 공정을 수행하여 형성할 수 있다. 이어서, 상기 금속막 상에 실리콘 질화물로 이루어진 하드 마스크(122)를 형성한다. 상기 하드 마스크(122) 상기 금속막 상에 실리콘 질화막을 형성한 후 사진 식각 공정을 수행하여 형성된다. 이후, 상기 하드 마스크(122)에 노출된 금속막을 건식 식각함으로써 트렌치(124)에 의해 서로 분리되는 금속막 패턴(120)을 한다.A metal film (not shown) is formed on the silicon oxide film. The metal film includes tungsten (W), aluminum (Al), copper (Cu), titanium (Ti), tantalum (Ta), tantalum nitride (TaN), and the like, and may be formed by performing a plasma chemical vapor deposition or sputtering process. Can be. Subsequently, a
도 4를 참조하면, 상기 트렌치(124)를 매몰하는 유전막 패턴(126)을 형성한 후 상기 결과물을 덮는 제1 절연막(128) 및 제2 절연막(130)을 순차적으로 형성한다.Referring to FIG. 4, after forming the
구체적으로, 상기 트렌치를 매몰하면서, 상기 하드 마스크(122)를 덮는 유전막(미도시)을 형성한다. 상기 유전막은 USG, PSG, HSG, SOG 등과 같은 실리콘 산화물을 이용하여 형성할 수 있다. 이후 상기 하드 마스크의 표면이 노출될 때까지 에치백 공정을 수행하여 유전막 패턴(126)을 형성한다.Specifically, a dielectric film (not shown) covering the
이어서, 상기 유전막 패턴(126) 및 하드 마스크(122)의 표면을 덮는 제1 절연막(128) 및 제2 절연막(130)을 순차적으로 형성한다.Subsequently, the first insulating
일 예로서, 상기 제1 절연막(128)이 실리콘 산화물로 이루어진 실리콘 산화막일경우 상기 제2 절연막(130)은 실리콘 산질화물로 이루어진 실리콘 산질화막인 것이 바람직하다. 다른 예로서, 상기 제1 절연막(128)이 실리콘 질화물로 이루어진 실리콘 질화막일 경우 상기 제2 절연막(130)은 실리콘 산질화물로 이루어진 실리콘 산질화막인 것이 바람직하다. 또 다른 예로, 상기 제1 절연막(128) 및 제2 절연막(130) 사이에 제3 절연막(미도시)인 실리콘 산화막이 추가적으로 개재될 수 있다. As an example, when the first insulating
도 5를 참조하면, 상기 하드 마스크(122), 제1 절연막(128) 및 제2 절연막(130)을 관통하면서, 상기 금속막 패턴(120)의 표면을 노출시키는 개구(132)를 형성한다.Referring to FIG. 5, an
구체적으로 상기 제2 절연막(130) 상에 포토레지스트 패턴(미도시)을 형성한후 포토레지스트 패턴에 노출된 제2 절연막(130), 제1 절연막(128), 하드 마스크(122)를 순차적으로 건식 식각하여 상기 금속막 패턴(120)의 표면을 노출시키는 개구(132)를 형성한다. 상기 개구(132)의 형성으로 인해 상기 제2 절연막은 개구에 의해 관통되는 제2 절연막(130)으로 형성되고, 상기 제1 절연막은 상기 개구(132)에 의해 관통되는 제1 절연막(128)로 형성된다. 이후, 플라즈마 에싱 및 스트립 공정을 수행하여 상기 포토레지스트 패턴을 제거한다.Specifically, after the photoresist pattern (not shown) is formed on the second insulating
도 6을 참조하면, 상기 하드 마스크(122), 제1 절연막(128) 및 제2 절연막(130)을 관통하는 개구(132)를 매몰하는 콘택 전극용 도전막(138)을 형성한다. 상기 콘택 전극용 도전막은 탄탈륨, 구리, 텅스텐, 티타늄, 알루미늄 등과 같은 금속 또는 이들의 질화물을 이용하여 형성할 수 있다.Referring to FIG. 6, a
일 예로서, 상기 도전막을 형성하기 전에 상기 개구(132)의 측벽에 스페이서(135)를 더 형성할 수 있다. 상기 스페이서(135)는 실리콘 산화물 또는 실리콘 질화물을 포함하며, 이후 공정에서 형성되는 콘택 전극의 단면적의 크기를 정의한다.For example, before forming the conductive layer, a
도 7을 참조하면, 상기 금속막 패턴(120)과 전기적으로 연결되는 콘택 전극 (140)을 형성한다.Referring to FIG. 7, a
구체적으로 상기 제1 절연막(150)의 상면이 노출될 때까지 상기 도전막(140) 및 제2 절연막(130)을 화학 기계적 연마한다. 그 결과 상기 금속막 패턴(120)과 전기적으로 연결되며, 상기 개구(132)에 매립된 콘택 전극(160)이 형성된다. 여기서, 상기 콘택 전극(140)은 상기 금속막 패턴(120)을 통에 제공되는 전류가 좁은 단면적을 갖기 때문에 상물화 물질막에 작은 전류로 큰 열을 발생시켜 상기 상변화 물질의 상변화를 용이하도록 하는 역할을 한다.Specifically, the
도 8을 참조하면, 콘택 전극(140) 및 제1 절연막(128)상에 상변화 물질막(150)을 형성한다. 상변화 물질막(150)은 칼코겐 화합물을 사용하여 스퍼터링 방법으로 형성한다.Referring to FIG. 8, a phase
여기서, 상기 칼코겐 화합물은 게르마늄-안티몬-텔루륨(GST), 비소-안티몬-텔루륨, 주석-안티몬-텔루륨, 주석-인듐-안티몬-텔루륨, 비소-게르마늄-안티몬-텔루륨, 탄탈륨, 니오브 내지 바나듐 등과 같은 5A족 원소-안티몬-텔루륨, 텅스텐, 몰리브덴 내지 크롬 등과 같은 6A족 원소-안티몬-텔루륨, 5A족 원소-안티몬-셀렌, 또는 6A족 원소-안티몬-셀렌 등을 포함한다. 바람직하게는, 상변화 물질막(170)은 게르마늄-안티몬-텔루륨(GST)을 사용하여 형성한다.Here, the chalcogen compound is germanium-antimony-tellurium (GST), arsenic-antimony-tellurium, tin-antimony-tellurium, tin-indium-antimony-tellurium, arsenic-germanium-antimony-tellurium, tantalum , Group 5A elements-antimony-tellurium, tungsten, molybdenum to chromium, etc.-Group 6A elements-antimony-tellurium, group 5A elements-antimony-selenium, group 6A elements-antimony-selenium, etc. do. Preferably, the phase change material film 170 is formed using germanium-antimony-tellurium (GST).
이어서, 상변화 물질막(150) 상에 화학기상 증착, 물리 기상 증착 또는 원자층 증착을 이용하여 상부 전극(160)을 형성한다. 상기 상부 전극(160)은 질소 원소를 함유하는 도전성 물질, 금속 또는 금속 실리사이드를 사용하여 형성된 도전성 막이다.Subsequently, the
여기서, 상기 질소 원소를 함유하는 도전성 물질의 예로서는 티타늄 질화물, 탄탈륨 질화물, 몰리브덴 질화물, 티타늄-실리콘 질화물, 티타늄-알루미늄 질화물, 티타늄-보론 질화물, 지르코늄-실리콘 질화물, 텅스텐-실리콘 질화물, 텅스텐-보론 질화물, 지르코늄-알루미늄 질화물, 몰리브덴-실리콘 질화물, 몰리브덴-알루미늄 질화물, 탄탈륨-실리콘 질화물, 탄탈륨-알루미늄 질화물, 티타늄 산질화물, 티타늄-알루미늄 산질화물, 또는 텅스텐 산질화물, 탄탈륨 산질화물 등을 들 수 있다. 그 외에도 도체로서 충분한 전류를 흘려줄 수 있는 전도성 물질이라면 사용이 가능하다.Here, examples of the conductive material containing the nitrogen element include titanium nitride, tantalum nitride, molybdenum nitride, titanium-silicon nitride, titanium-aluminum nitride, titanium-boron nitride, zirconium-silicon nitride, tungsten-silicon nitride, tungsten-boron nitride And zirconium-aluminum nitride, molybdenum-silicon nitride, molybdenum-aluminum nitride, tantalum-silicon nitride, tantalum-aluminum nitride, titanium oxynitride, titanium-aluminum oxynitride, or tungsten oxynitride, tantalum oxynitride, and the like. In addition, any conductive material capable of flowing a sufficient current as a conductor can be used.
그 결과 금속막 패턴(120)과 연결되는 콘택 전극(140) 및 상기 콘택 전극이 관통되는 제1 절연막(128), 상변화 물질막(150), 상부 전극(160)등이 순차적으로 적층된 구조를 갖는 상변화 메모리 소자가 형성된다. 이후, 상기 상변화 메모리 소자와 인접하여 형성되는 상변화 메모리 소자를 절연시키는 제3 절연막을 더 형성할 수 있다.As a result, a structure in which a
이상에서 설명한 바와 같은 본 발명의 상변화 메모리 소자의 제조 공정은 단 한번의 화학적 기계연마 공정으로 상기 제1 절연막의 표면이 노출될 때까지 제2 절연막과 도전막을 제거할 수 있다. 따라서, 상기 두번의 화학적 기계 연마 공정 및 별도의 절연막 제거 공정을 수행하지 않고 단 한번의 화학적 기계 연마 공정을 수행하여 콘택 전극의 제조할 수 있기 때문에 상변화 메모리 소자의 제조공정 단축 및 생산 단가를 감소된다.As described above, in the manufacturing process of the phase change memory device of the present invention, the second insulating film and the conductive film may be removed in a single chemical mechanical polishing process until the surface of the first insulating film is exposed. Therefore, the contact electrode can be manufactured by performing a single chemical mechanical polishing process without performing the two chemical mechanical polishing processes and the separate insulating film removal process, thereby shortening the manufacturing process and reducing the production cost of the phase change memory device. do.
이상, 본 발명에 대하여 그 바람직한 실시예를 설명하였지만, 본 발명은 이에 의해 제한되는 것은 아니고 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다.As mentioned above, although preferred embodiment was described about this invention, this invention is not restrict | limited by this, The person of ordinary skill in the art to which this invention belongs is a deformation | transformation in the range which does not deviate from the essential characteristic of this invention. It will be appreciated that the present invention may be implemented in a modified form.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060010435A KR20070079647A (en) | 2006-02-03 | 2006-02-03 | Method of manufacturing a phase-changeable memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060010435A KR20070079647A (en) | 2006-02-03 | 2006-02-03 | Method of manufacturing a phase-changeable memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070079647A true KR20070079647A (en) | 2007-08-08 |
Family
ID=38600207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060010435A KR20070079647A (en) | 2006-02-03 | 2006-02-03 | Method of manufacturing a phase-changeable memory device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070079647A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100782496B1 (en) * | 2006-11-09 | 2007-12-05 | 삼성전자주식회사 | Methods fabricating of semiconductor devices having self-aligned cell diodes and methods fabricating of phase change memory devices using the same |
KR100892667B1 (en) * | 2007-08-14 | 2009-04-15 | 주식회사 하이닉스반도체 | Phase-change memory device and fabrication method thereof |
-
2006
- 2006-02-03 KR KR1020060010435A patent/KR20070079647A/en not_active Application Discontinuation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100782496B1 (en) * | 2006-11-09 | 2007-12-05 | 삼성전자주식회사 | Methods fabricating of semiconductor devices having self-aligned cell diodes and methods fabricating of phase change memory devices using the same |
US7541252B2 (en) | 2006-11-09 | 2009-06-02 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device including a self-aligned cell diode |
KR100892667B1 (en) * | 2007-08-14 | 2009-04-15 | 주식회사 하이닉스반도체 | Phase-change memory device and fabrication method thereof |
US8049199B2 (en) | 2007-08-14 | 2011-11-01 | Hynix Semiconductor Inc. | Phase change memory device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100669851B1 (en) | Method of manufacturing a phase-changeable memory device | |
KR100681266B1 (en) | Method of manufacturing a variable resistance and method of manufacturing a phase changeable memory device using the same | |
US7910398B2 (en) | Phase-change memory device and method of manufacturing the same | |
US7671355B2 (en) | Method of fabricating a phase change memory and phase change memory | |
JP5073267B2 (en) | Phase change memory device | |
KR100625170B1 (en) | Electrode structure, method of manufacturing the electrode structure, phase changeable memory device having the electrode structure and method of manufacturing the phase changeable memory device | |
US20060108667A1 (en) | Method for manufacturing a small pin on integrated circuits or other devices | |
US20080166875A1 (en) | Thermally contained/insulated phase change memory device and method (combined) | |
US20060076641A1 (en) | Methods of fabricating phase changeable semiconductor memory devices including multi-plug conductive structures and related devices | |
KR20190062130A (en) | Novel phase change random access memory device | |
JP2006344948A (en) | Phase transformation memory element and its manufacturing method | |
KR20100043470A (en) | Bottom electrode contact structure of phase change random access memory device and method of manufacturing the same | |
US7989920B2 (en) | Phase change memory | |
KR100807224B1 (en) | Method of manufacturing a phase-change memory device | |
US10833267B2 (en) | Structure and method to form phase change memory cell with self- align top electrode contact | |
KR100722769B1 (en) | Phase-change memory device and method of manufacturing the same | |
KR20070058054A (en) | Method of manufacturing the phase-changeable memory device | |
KR20070079647A (en) | Method of manufacturing a phase-changeable memory device | |
KR20070120242A (en) | Method of forming a contact and method of manufacturing a phase-changeable memory device using the same | |
KR101046228B1 (en) | Phase change memory device and manufacturing method thereof | |
KR20080072296A (en) | Method of manufacturing phase- changeable memory device | |
KR20060008799A (en) | Method of manufacturing the p hase-changeable memory device | |
KR100895819B1 (en) | Method of manufacturing phase change RAM device | |
TW202243204A (en) | Memory device, method of forming the same, and semiconductor device having the same | |
KR101068814B1 (en) | a Method of manufacturing Phase Change RAM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |