KR20070058054A - Method of manufacturing the phase-changeable memory device - Google Patents

Method of manufacturing the phase-changeable memory device Download PDF

Info

Publication number
KR20070058054A
KR20070058054A KR1020050116283A KR20050116283A KR20070058054A KR 20070058054 A KR20070058054 A KR 20070058054A KR 1020050116283 A KR1020050116283 A KR 1020050116283A KR 20050116283 A KR20050116283 A KR 20050116283A KR 20070058054 A KR20070058054 A KR 20070058054A
Authority
KR
South Korea
Prior art keywords
phase change
pattern
layer
change material
capping
Prior art date
Application number
KR1020050116283A
Other languages
Korean (ko)
Inventor
김택중
이주범
김신혜
김도형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050116283A priority Critical patent/KR20070058054A/en
Publication of KR20070058054A publication Critical patent/KR20070058054A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Abstract

A method for manufacturing a phase change memory device is provided to prevent the damage of a sidewall of a phase change material pattern and to prevent a bonding failure at an interface between an upper electrode and the phase change material pattern by lessening a thermal stress applied to the upper electrode and the phase change material pattern using an improved capping structure composed of first capping layer formed at a first temperature and a second capping layer formed at a second temperature. A contact pad(120) for contacting a substrate(100) is formed through a first insulating pattern(110). A second insulating pattern(130) having a lower contact electrode(140) is formed on the resultant structure, wherein the lower contact electrode is electrically connected with the contact pad. A phase change material layer and an upper electrode layer are formed on the resultant structure. An upper electrode(160) and a phase change material pattern(150) are formed by patterning selectively the upper electrode layer and the phase change material layer using a mask pattern. A first capping layer(170) is formed on the resultant structure in a first temperature range. Then, a second capping layer(180) is formed on the first capping layer in a second temperature range.

Description

상변화 메모리 장치의 제조 방법{METHOD OF MANUFACTURING THE PHASE-CHANGEABLE MEMORY DEVICE }Manufacturing method of phase change memory device {METHOD OF MANUFACTURING THE PHASE-CHANGEABLE MEMORY DEVICE}

도 1은 상변화 메모리 장치의 문제점을 나타내는 주사전자 현미경 사진이다.1 is a scanning electron micrograph showing a problem of a phase change memory device.

도 2는 본 발명의 일 실시예에 따른 상변화 메모리 장치를 나타내는 단면도이다.2 is a cross-sectional view illustrating a phase change memory device according to an exemplary embodiment of the present invention.

도 3 내지 도 7은 상기 도 2에 도시된 상변화 메모리 장치의 제조 방법을 나타내는 공정단면도들이다.3 to 7 are process cross-sectional views illustrating a method of manufacturing the phase change memory device shown in FIG. 2.

<도면의 주요 부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>

100:반도체 기판 110 : 제1 절연막 패턴100: semiconductor substrate 110: first insulating film pattern

120 : 콘택 패드 130 : 제2 절연막 패턴120 contact pad 130 second insulating film pattern

140 : 하부 콘택 전극 150 : 상변화 물질막 패턴140: lower contact electrode 150: phase change material film pattern

160:상부 전극 170 : 제1 캡핑막160: upper electrode 170: first capping film

180 : 제2 캡핑막 190 : 상부 콘택 전극180: second capping film 190: upper contact electrode

195 : 금속 배선195: metal wiring

본 발명은 상 변화 메모리 장치의 제조 방법에 관한 것이다. 구체적으로, 열에 따른 상변화 물질을 이용하여 제조된 상변화 메모리 장치의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a phase change memory device. Specifically, the present invention relates to a method of manufacturing a phase change memory device manufactured using a phase change material according to heat.

최근에 널리 사용되는 반도체 기억 소자의 예로서는 DRAM, SRAM, Flash 메모리 등을 들 수 있다. 이러한 반도체 소자들은 전원 공급이 중단 되었을 때, 데이터의 보유 유무에 따라, 크게 휘발성 기억 소자 및 비휘발성 기억소자로 나누어 질 수 있다. 디지털 카메라, MP3 플레이어 및 휴대 전화의 데이터 저장용으로 사용되는 기억 소자는 전원 공급이 없는 상태에서도 데이터를 보관하기 위해 비휘발성 기억 소자 특히 플레시 메모리가 주로 사용되고 있다. Examples of semiconductor memory devices widely used in recent years include DRAM, SRAM, Flash memory, and the like. Such semiconductor devices may be largely divided into volatile memory devices and nonvolatile memory devices according to whether data is retained when power supply is interrupted. Memory devices used for data storage of digital cameras, MP3 players and mobile phones are mainly used non-volatile memory devices, especially flash memory to store data even without a power supply.

그러나, 플레시 메모리는 RAM(Random Access Memory)이 아니어서 데이터를 읽거나 쓰는데 많은 시간이 필요해서 새로운 반도체 소자가 요구되어 왔다. 이러한 새로운 차세대 반도체 소자로서는 FRAM(Ferro-Electric RAM), MRAM(Magentic RAM), 상변화 기억 소자: PRAM(Phase-change RAM))등이 제안되어 왔다. However, the flash memory is not a random access memory (RAM), which requires a lot of time to read or write data, and thus a new semiconductor device has been required. As such a new next-generation semiconductor device, Ferro-Electric RAM (FRAM), Magentic RAM (MRAM), phase change memory device: Phase-change RAM (PRAM) and the like have been proposed.

이중에서 상변화 기억 소자는 그것에 제공되는 열(heat)에 의존하여 그 결정 상태가 결정(Crystal) 구조와 비정질 구조(Amorphous) 상호간 상(phase)이 변하는 상변화 물질을 사용한다. 통상적으로 상변화 물질로서 게르마늄(Ge), 안티몬(stibium; Sb) 및 텔루리움(tellurium: Te)으로 구성된 칼코겐 화합물(Chalcogenides)을 사용한다. Among them, a phase change memory device uses a phase change material whose crystal state changes between a crystal structure and an amorphous structure depending on heat provided thereto. Typically, chalcogenides composed of germanium (Ge), antimony (stibium; Sb), and tellurium (Te) are used as phase change materials.

상기 상변화 물질에 열을 제공하기 위해서 상변화 물질막에 전류를 흘려보낸다. 즉, 공급되는 전류의 크기 및 공급 시간에 의존하여 칼코겐 화합물의 결정 상 태가 변한다. 결정 상태에 따라서 저항의 크기가 다르기 때문에(결정 상태는 저항이 낮고 비정질 상태는 저항이 높음) 저항 차이를 감지하여 논리 정보를 결정할 수 있다.In order to provide heat to the phase change material, a current flows through the phase change material film. That is, the crystal state of the chalcogenide compound changes depending on the magnitude of the current supplied and the supply time. Because the size of the resistor varies with the crystal state (the crystal state is low in resistance and the amorphous state is high in resistance), the logic difference can be determined by detecting the difference in resistance.

이러한 특성을 갖는 상변화 메모리 장치를 형성하기 위해서는 먼저 반도체 기판의 불순물 영역과 전기적으로 연결되는 금속 배선이 포함된 제1절연막 패턴을 형성한다. 상기 제1 절연막상에 스페이서가 형성된 개구를 갖는 제2 절연막을 형성한다. 상기 개구에 매몰된 콘택 전극을 형성한다. 이어서, 상기 제2 절연막 상에 상기 콘택 전극을 전기적으로 연결되는 상변화 물질막 패턴 및 상부전극을 순차적으로 형성한다. 이후 결과물 상에 캡핑막이 형성한 후 상기 상부전극과 상부 배선을 전기적으로 연결하는 상부 콘택 전극을 형성한다. 그 결과 상변화 메모리 장치가 형성된다.In order to form a phase change memory device having such characteristics, first, a first insulating layer pattern including a metal wire electrically connected to an impurity region of a semiconductor substrate is formed. A second insulating film having an opening on which the spacer is formed is formed on the first insulating film. A contact electrode buried in the opening is formed. Subsequently, a phase change material layer pattern and an upper electrode which electrically connect the contact electrode are sequentially formed on the second insulating layer. After the capping layer is formed on the resultant to form an upper contact electrode for electrically connecting the upper electrode and the upper wiring. As a result, a phase change memory device is formed.

상술한 방법으로 형성되는 상변화 메모리 장치에 포함된 상변화 물질은 320℃ 내지 350℃에서 휘발하는 특성을 가지고 있기 때문에 상기 상변화 물질막 패턴을 형성하기 위해 적용되는 식각 마스크와 상기 캡핑막은 상술한 온도보다 낮은 온도에서 형성되어야 한다. 또한, 상기 캡핑막 이후의 공정 진행 온도도 400℃이하에서 이루어져야 한다. Since the phase change material included in the phase change memory device formed by the above method has a characteristic of volatilizing at 320 ° C. to 350 ° C., the etch mask and the capping layer which are used to form the phase change material layer pattern are described above. It should be formed at a temperature lower than the temperature. In addition, the process progress temperature after the capping film should also be made below 400 ° C.

그러나 상변화 메모리 장치를 형성하기 위한 상기 캡핑막 이후 공정은 400℃의 열처리 공정이 적용되고 있는 실정이기 때문에 도 1의 SEM 사진에 도시된 바와 같이 상변화 물질막 패턴과 상부 전극 사이의 계면이 휘어져 있는 문제점이 발생되었다. 또한 상기 상변화 물질막 패턴의 측면이 손실(distort;R)되는 문제점이 발되 었다. 상술한 문제점은상변화 물질막 패턴과 상부 전극간의 계면 접합 불량을 초래하여 형성되는 상변화 메모리 장치의 전기적 특성 열화를 초래한다.However, since the process after the capping film for forming the phase change memory device is a heat treatment process of 400 ℃ is applied to the interface between the phase change material film pattern and the upper electrode as shown in the SEM photograph of FIG. A problem has occurred. In addition, there is a problem that the side of the phase change material film pattern is lost (R). The above-mentioned problems cause a poor interface bonding between the phase change material film pattern and the upper electrode, resulting in deterioration of electrical characteristics of the phase change memory device.

본 발명의 목적은 상변환 물질막 패턴과 전기적으로 연결되는 상부 전극의 접합불량을 방지할 수 있는 상변화 메모리 장치의 제조 방법을 제공하는데 있다.It is an object of the present invention to provide a method of manufacturing a phase change memory device capable of preventing a bonding failure of an upper electrode electrically connected to a phase change material film pattern.

상기 목적을 달성하기 위한 본 발명의 상변화 메모리 장치의 제조방법에 따르면, 먼저 제1 절연막 패턴에 형성된 개구에 도전 물질을 매몰하여 기판과 전기적으로 연결되는 콘택 패드를 형성한다. 이어서, 상기 제1 절연막 패턴 상에 형성된 제2 절연막 패턴을 관통하고, 상기 콘택 패드와 전기적으로 연결되는 하부 콘택 전극을 형성한다. 상기 하부 콘택 전극 및 상기 제2 절연막 패턴 상에 상변화 물질막을 형성한다. 상기 상변화 물질막 상에 상부 전극막을 형성한 후 마스크을 적용하여 상기 상부 전극막과 상변화 물질막을 순차적으로 패터닝함으로써 상부 전극 및 상변화 물질막 패턴을 형성한다. 상기 결과물 상에 제1 온도에서 형성된 제1 캡핑막을 형성한 후 상기 제1 캡핑막 상에 상기 제1 온도 보다 높은 제2 온도에서 형성된 제2 캡핑막을 형성한다. 그 결과 금속 배선과 상기 콘택 전극 사이에서 전류의 흐름이 원활한 상변화 메모리 장치가 형성된다.According to the manufacturing method of the phase change memory device of the present invention for achieving the above object, first, a conductive material is buried in the opening formed in the first insulating film pattern to form a contact pad electrically connected to the substrate. Subsequently, a lower contact electrode penetrates through the second insulating film pattern formed on the first insulating film pattern and is electrically connected to the contact pad. A phase change material layer is formed on the lower contact electrode and the second insulating layer pattern. After forming an upper electrode layer on the phase change material layer, a mask is applied to sequentially pattern the upper electrode layer and the phase change material layer to form an upper electrode and a phase change material layer pattern. After forming a first capping film formed at a first temperature on the resultant to form a second capping film formed at a second temperature higher than the first temperature on the first capping film. As a result, a phase change memory device having a smooth flow of current between the metal wiring and the contact electrode is formed.

일 예로서, 상기 제1 캡핑막을 형성하기 위한 상기 제1 온도는 180 내지 230℃인 것이 바람직하고, 상기 제1 캡핑막은 강화 플라즈마 화학기상증착 공정을 수행하여 형성된 실리콘 질화막이다. 또한, 상기 제2 캡핑막을 형성하기 위한 상기 제2 온도는 380 내지 420℃인 것이 바람직하고, 상기 제2 캡핑막은 강화 플라즈마 화학기상증착 공정을 수행하여 형성하며, 실리콘 질화물을 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.As an example, the first temperature for forming the first capping film is preferably 180 to 230 ° C., and the first capping film is a silicon nitride film formed by performing an enhanced plasma chemical vapor deposition process. In addition, the second temperature for forming the second capping film is preferably 380 to 420 ℃, the second capping film is formed by performing an enhanced plasma chemical vapor deposition process, characterized in that it comprises silicon nitride Method of manufacturing a phase change memory device.

이와 같은 방법으로 제조된 상변화 메모리 장치는 제1 온도에서 생성된 제1 캡핑막과 제2 온도에서 형성된 제2 캡핑막을 포함하고 있기 때문에 캡핑막 이후 공정온도에서 상기 상부전극 및 상변화 물질막 패턴에 가해지는 열적 스트레스를 완화시킬 수 있다. 따라서, 상변화 메모리 소자에 포함된 상변화 물질막 패턴의 측벽이 손실되는 것을 방지할 수 있다. 또한, 열 적 스트레스로 인한 상부 전극과 상변화 물질막 패턴이 휘어지는 현상을 초래되지 않아 상부 전극과 상변화 물질막 패턴 사이의 계면 접합특성 불량을 방지할 수 있다. 그 결과 상변화 메모리 장치의 정보 저장 속도 및 정보 소거 능력의 저하를 방지할 수 있다.Since the phase change memory device manufactured by the above method includes the first capping film formed at the first temperature and the second capping film formed at the second temperature, the upper electrode and the phase change material film pattern at the process temperature after the capping film. It can alleviate the thermal stress applied to it. Therefore, the sidewalls of the phase change material film pattern included in the phase change memory device may be prevented from being lost. In addition, since the upper electrode and the phase change material film pattern are not bent due to thermal stress, poor interface bonding characteristics between the upper electrode and the phase change material film pattern can be prevented. As a result, the degradation of the information storage speed and the information erasing capability of the phase change memory device can be prevented.

이하, 본 발명에 따른 실시예를 참조하여 본 발명을 상세하게 설명하기로 한다. 그러나, 본 발명은 하기 실시예에 의해 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예는 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다.Hereinafter, the present invention will be described in detail with reference to embodiments according to the present invention. However, the present invention is not limited to the following examples and may be implemented in other forms. The embodiments introduced herein are provided to make the disclosure more complete and to fully convey the spirit and features of the invention to those skilled in the art.

도 2는 본 발명의 일 실시예에 따른 상변화 메모리 장치를 나타내는 단면도이다.2 is a cross-sectional view illustrating a phase change memory device according to an exemplary embodiment of the present invention.

도 2를 참조하면, 상변화 메모리 장치는 기판(100)상에 형성된 제1 절연막 패턴(110), 상기 제1 절연막 패턴을 관통하는 콘택 패드(120)과 상기 콘택 패드를 노출시키는 콘택홀을 갖는 제2 절연막 패턴(130), 상기 콘택홀 내에 형성된 하부 콘택 전극(140)과 상변화 물질막 패턴(150), 상부 전극(160), 마스크(165), 제1 캡핑막(170), 제2 캡핑막(180), 제3 절연막 패턴(185) 상부 콘택 전극(190) 및 금속 배선(195)을 포함한다.Referring to FIG. 2, a phase change memory device includes a first insulating film pattern 110 formed on a substrate 100, a contact pad 120 penetrating the first insulating film pattern, and a contact hole exposing the contact pad. The second insulating layer pattern 130, the lower contact electrode 140 formed in the contact hole, the phase change material layer pattern 150, the upper electrode 160, the mask 165, the first capping layer 170, and the second The capping layer 180, the third insulating layer pattern 185, the upper contact electrode 190, and the metal wire 195 are included.

제1 절연막 패턴(110)은 하부 구조물(미도시)들이 형성된 기판(100) 상에 구비되며 상기 하부 구조물 중 상기 반도체 기판(100)과 전기적으로 연결되는 콘택 패드(120)를 수용하는 개구(미도시)를 포함한다. 상기 제1 절연막 패턴(110)은 BPSG(boro-phosphor silicate glass), PSG(phosphor silicate glass), USG(undoped silicate glass), SOG(spin on glass), TEOS(tetraethylorthosilicate)등과 같은 산화물을 포함한다.The first insulating layer pattern 110 is formed on the substrate 100 on which lower structures (not shown) are formed, and receives an opening (not shown) for receiving the contact pad 120 electrically connected to the semiconductor substrate 100 among the lower structures. City). The first insulating layer pattern 110 includes oxides such as boro-phosphor silicate glass (BPSG), phosphor silicate glass (PSG), undoped silicate glass (USG), spin on glass (SOG), tetraethylorthosilicate (TEOS), and the like.

상기 콘택 패드(120)는 상기 제1 절연막 패턴(110)에 형성된 개구 내에 구비되고, 상기 기판(100)에 포함된 불순물 영역과 전기적으로 연결된다. 상기 콘택 패드(120)는 티타늄(Ti), 알루미늄, 텅스텐(W), 탄탈륨(Ta), 탄탈륨 질화물(TaN) 등과 같은 물질을 포함한다. 상기 콘택 패드(120)는 상기 언급된 물질을 단독 또는 복수를 포함한다.The contact pad 120 is provided in an opening formed in the first insulating layer pattern 110 and is electrically connected to an impurity region included in the substrate 100. The contact pad 120 may include a material such as titanium (Ti), aluminum, tungsten (W), tantalum (Ta), tantalum nitride (TaN), or the like. The contact pad 120 may include a single or a plurality of the above-mentioned materials.

상기 제2 절연막 패턴(130)은 상기 제1 절연막 패턴(110)상에 구비된다. 상기 제2 절연막 패턴(130)은 상기 콘택 패드(120)와 전기적으로 연결되는 상기 하부 콘택 전극(140)이 형성되는 콘택홀을 포함한다. 상기 제2 절연막 패턴(130)은 추후에 형성되는 상변화 물질막 패턴(150)을 콘택 패드(120)로부터 이격 시키면서, 하 부 콘택 전극(140)의 형성 영역을 정의한다. 도면에 도시하지 않았지만 일 예로 상기 콘택홀을 형성하기 위한 포토공정의 마진이 부족할 경우 상기 하부 콘택 전극(140)이 상기 콘택홀의 직경보다 작은 폭을 갖기 위해 측벽에 스페이서를 더 구비할 수 있다.The second insulating layer pattern 130 is provided on the first insulating layer pattern 110. The second insulating layer pattern 130 includes a contact hole in which the lower contact electrode 140 is electrically connected to the contact pad 120. The second insulating layer pattern 130 defines a region in which the lower contact electrode 140 is formed while the phase change material layer pattern 150 formed later is spaced apart from the contact pad 120. Although not shown in the drawings, for example, when the margin of the photo process for forming the contact hole is insufficient, the lower contact electrode 140 may further include a spacer on the sidewall to have a width smaller than the diameter of the contact hole.

상기 하부 콘택 전극(140)은 상기 콘택홀 내에 구비되며, 상기 콘택 패드(120)와 전기적으로 연결된다. 상기 콘택 전극(160)은 상기 콘택 패드(120)의 전류가 상변화 물질막 패턴(150)으로 흐르는 통로로서 상변화 물질막 패턴(150)에 최소한으로 전류로 상대적으로 높은 저항을 얻도록 하는 역할을 한다.The lower contact electrode 140 is provided in the contact hole and is electrically connected to the contact pad 120. The contact electrode 160 is a path through which the current of the contact pad 120 flows into the phase change material film pattern 150 so as to obtain a relatively high resistance to the phase change material film pattern 150 with a minimum current. Do it.

상기 상변화 물질막 패턴(150)은 상기 하부 콘택 전극(140) 및 제2 절연막(130) 구비되고, 칼코겐 화합물을 포함한다. 상기 칼코겐 화합물의 예로서는 게르마늄-안티몬-텔루륨(GST), 비소-안티몬-텔루륨, 주석-안티몬-텔루륨, 주석-인듐-안티몬-텔루륨, 비소-게르마늄-안티몬-텔루륨, 탄탈륨, 니오브 내지 바나듐 등과 같은 5A족 원소-안티몬-텔루륨, 텅스텐, 몰리브덴 내지 크롬 등과 같은 6A족 원소-안티몬-텔루륨, 5A족 원소-안티몬-셀렌, 또는 6A족 원소-안티몬-셀렌 등을 들 수 있다.The phase change material layer pattern 150 is provided with the lower contact electrode 140 and the second insulating layer 130 and includes a chalcogenide compound. Examples of such chalcogen compounds are germanium-antimony-tellurium (GST), arsenic-antimony-tellurium, tin-antimony-tellurium, tin-indium-antimony-tellurium, arsenic-germanium-antimony-tellurium, tantalum, Group 5A elements such as niobium to vanadium-antimony-tellurium, tungsten, molybdenum to chromium and the like, Group 6A elements-antimony-tellurium, group 5A elements-antimony-selen, or group 6A elements-antimony-selen have.

상부 전극(160)은 상기 상변화 물질막 패턴(150) 상에 형성되고, 상기 하부 콘택 전극(140)에 포함되는 도전성 물질을 포함한다. 마스크(165)는 상기 상부전극 상에 구비되고, 실리콘 질화물을 포함한다. The upper electrode 160 is formed on the phase change material film pattern 150 and includes a conductive material included in the lower contact electrode 140. The mask 165 is provided on the upper electrode and includes silicon nitride.

상기 제1 캡핑막(170)은 상기 상변화 물질막 패턴(150), 상부전극(160), 마스크(165)를 포함하는 구조물의 상면과 측면에서 실질적으로 균일한 두께를 갖고, 제1 온도인 약 180 내지 230℃에서 형성된 제1 실리콘 질화막이다.The first capping layer 170 may have a substantially uniform thickness on the top and side surfaces of the structure including the phase change material layer pattern 150, the upper electrode 160, and the mask 165. It is a first silicon nitride film formed at about 180 to 230 ° C.

상기 제2 캡핑막(180)은 제1 캡핑막 상에서 실질적으로 균일한 두께를 갖고, 제2 온도인 약 380 내지 420℃에서 형성된 제2 실리콘 질화막이다. 상기 제2 캡핑막은 상기 제1 캡핑막과 함께 이후 공정에서 발생하는 열적 스트레스를 완화시키는 역할을 한다.The second capping layer 180 is a second silicon nitride layer having a substantially uniform thickness on the first capping layer and formed at a second temperature of about 380 to 420 ° C. The second capping layer serves to relieve thermal stress generated in a subsequent process together with the first capping layer.

상기 상부 콘택 전극(190)은 상기 제2 캡핑막을 덮는 제3 절연막 패턴(185)과, 제2 캡핑막(180), 제1 캡핑막(170) 및 마스크(165)를 관통하여 형성되어 상기 상부 전극(160)과 전기적으로 연결된다. 상기 상부 콘택 전극(190)은 상기 하부 콘택 전극(140)과 동일한 물질을 포함한다.The upper contact electrode 190 is formed through the third insulating layer pattern 185 covering the second capping layer, the second capping layer 180, the first capping layer 170, and the mask 165. It is electrically connected to the electrode 160. The upper contact electrode 190 includes the same material as the lower contact electrode 140.

상술한 구조를 갖는 상변화 메모리 셀은 제1 온도에서 생성된 제1 캡핑막과 제2 온도에서 형성된 제2 캡핑막을 포함하고 있기 때문에 캡핑막 이후 공정온도에서 상기 상부전극 및 상변화 물질막 패턴에 가해지는 열적 스트레스를 완화시킬 수 있다. 따라서, 상변화 메모리 장치의 정보 저장 속도 및 정보 소거 능력의 저하를 방지할 수 있다.Since the phase change memory cell having the above-described structure includes a first capping film formed at a first temperature and a second capping film formed at a second temperature, the phase change memory cell is formed on the upper electrode and the phase change material film pattern at a process temperature after the capping film. It can alleviate the thermal stress applied. Therefore, the degradation of the information storage speed and the information erasing capability of the phase change memory device can be prevented.

도 3 내지 도 7은 상기 도 2에 도시된 상변화 메모리 장치의 제조 방법을 나타내는 공정단면도들이다.3 to 7 are process cross-sectional views illustrating a method of manufacturing the phase change memory device shown in FIG. 2.

도 3을 참조하면, 트랜지스터(도시되지 않음)가 형성된 반도체 기판(100)상기 콘택 패드(120)를 포함하는 제1 절연막 패턴(110)을 형성한다.Referring to FIG. 3, a first insulating layer pattern 110 including the contact pad 120 is formed on a semiconductor substrate 100 on which a transistor (not shown) is formed.

이를 구체적으로 설명하면, 트랜지스터와 같은 하부 구조물이 형성된 기판 상에 제1 절연막(미도시)을 형성한다. 상기 절연막은 화학기상증착 공정을 수행하 여 형성되고, 실리콘 산화물을 포함한다. 상기 제1 절연막에 포함된 실리콘 산화물의 예로서는 TEOS, USG, SOG, HDP-CVD 산화물 등을 들 수 있다. 이어서, 사진 식각 공정으로 상기 제1 절연막을 패터닝하여 상기 트랜지스터의 불순물 영역을 선택적으로 노출시키는 개구(도시되지 않음)을 형성한다. 이어서, 상기 콘택홀 형성으로 인해 상기 제1 절연막은 제1 절연막 패턴(110)으로 형성된다.In detail, a first insulating layer (not shown) is formed on a substrate on which a lower structure such as a transistor is formed. The insulating film is formed by performing a chemical vapor deposition process, and includes silicon oxide. Examples of the silicon oxide contained in the first insulating film include TEOS, USG, SOG, HDP-CVD oxide, and the like. Subsequently, the first insulating layer is patterned by a photolithography process to form openings (not shown) for selectively exposing the impurity regions of the transistor. Subsequently, the first insulating layer is formed of the first insulating layer pattern 110 due to the contact hole formation.

이어서, 상기 제1 절연막 패턴에 포함된 개구를 매몰하면서, 상기 절연막 패턴을 덮는 패드용 도전막을 형성한다. 상기 도전막은 알루미늄, 티타늄, 질화티타늄, 탄탈륨, 텡스텐등을 물질을 증착하여 형성한다. 이어서, 상기 제1 절연막 패턴의 상면이 노출되도록 화학적 기계연마 공정을 수행한다. 그 결과 상기 기판에 포함된 불순물 영역과 전기적으로 연결되고 상기 개구에 매몰된 콘택 패드(120)가 형성된다.Subsequently, a pad conductive film covering the insulating film pattern is formed while the opening included in the first insulating film pattern is buried. The conductive film is formed by depositing aluminum, titanium, titanium nitride, tantalum, tungsten, or the like. Subsequently, a chemical mechanical polishing process is performed to expose the top surface of the first insulating layer pattern. As a result, a contact pad 120 electrically connected to the impurity region included in the substrate and embedded in the opening is formed.

도 4를 참조하면, 상기 콘택 패드(120)를 포함하는 제1 절연막 패턴(110) 상에 형성되고, 상기 콘택 패드의 표면을 노출시키는 콘택홀(미도시)이 형성된 제2 절연막 패턴(130)을 형성한다.Referring to FIG. 4, a second insulating film pattern 130 formed on the first insulating film pattern 110 including the contact pad 120 and having a contact hole (not shown) exposing a surface of the contact pad is formed. To form.

이를 구체적으로 설명하면, 먼저 콘택 패드가 관통하는 제1 절연막 패턴 상에 약 700Å의 두께를 갖는 제2 절연막(도시되지 않음)을 형성한다. 이후 사진 식각 공정을 수행하여 상기 제2 절연막을 선택적으로 패터닝함으로써 상기 콘택 패드를 노출시키는 콘택홀이 형성된다. 상기 콘택홀이 형성됨으로 인해 상기 제2 절연막은 제2 절연막 패턴(130)으로 형성된다.In detail, first, a second insulating film (not shown) having a thickness of about 700 GPa is formed on the first insulating film pattern through which the contact pad penetrates. Thereafter, a contact hole for exposing the contact pad is formed by selectively patterning the second insulating layer by performing a photolithography process. As the contact hole is formed, the second insulating layer is formed as the second insulating layer pattern 130.

도면에 도시하지 안았지만, 제2 절연막 패턴(130)의 콘택홀 내에 스페이서에 둘러싸인 구조를 갖는 콘택 전극(140)을 형성한다. 구체적으로 상기 콘택홀이 형성된 제2 절연막 패턴(130) 상에 질화막(도시되지 않음)을 연속적으로 형성한 후 이를 에치백한다. 그 결과 상기 콘택홀의 측면에는 스페어서가 형성된다.다.Although not shown in the drawing, a contact electrode 140 having a structure surrounded by a spacer is formed in the contact hole of the second insulating layer pattern 130. Specifically, a nitride film (not shown) is continuously formed on the second insulating layer pattern 130 on which the contact hole is formed, and then etched back. As a result, a spacer is formed on the side surface of the contact hole.

이어서, 상기 콘택홀을 매몰하는 상기 하부 콘택 전극용 도전막을 형성한다 상기 도전막은 탄탈륨, 구리 , 텅스텐, 티타늄, 알루미늄 등과 같은 금속 또는 이들의 질화물과 같은 화합물을 사용하여 화학기상 증착방법, 스퍼터링 방법과 같은 물리적 기상 증착 방법 또는 원자층 적층 방법에 의해 형성할 수 있다. 이어서, 상기 제2 절연막 패턴(130)의 상면이 노출될 때까지 상기 도전막을 에치백 한다. 그 결과 콘택홀에 매립되고, 상기 콘택 패드와 전기적으로 연결되는 하부 콘택 전극(140)이 형성된다.Subsequently, a conductive film for the lower contact electrode is formed to bury the contact hole. The conductive film may be formed of a chemical vapor deposition method, a sputtering method by using a metal such as tantalum, copper, tungsten, titanium, aluminum, or a compound such as nitride thereof. It can be formed by the same physical vapor deposition method or atomic layer deposition method. Subsequently, the conductive layer is etched back until the top surface of the second insulating layer pattern 130 is exposed. As a result, a lower contact electrode 140 is formed in the contact hole and electrically connected to the contact pad.

도 5를 참조하면, 하부 콘택 전극(140)을 포함하는 제2 절연막 패턴(130)상에 상변화 물질막(150a)을 형성한다. 상변화 물질막(150a)은 칼코겐 화합물을 사용하여 스퍼터링 방법으로 형성한다.Referring to FIG. 5, a phase change material film 150a is formed on the second insulating film pattern 130 including the lower contact electrode 140. The phase change material film 150a is formed by a sputtering method using a chalcogen compound.

상기 칼코겐 화합물의 예로서는 게르마늄-안티몬-텔루륨(GST), 비소-안티몬-텔루륨, 주석-안티몬-텔루륨, 주석-인듐-안티몬-텔루륨, 비소-게르마늄-안티몬-텔루륨, 탄탈륨, 니오브 내지 바나듐 등과 같은 5A족 원소-안티몬-텔루륨, 텅스텐, 몰리브덴 내지 크롬 등과 같은 6A족 원소-안티몬-텔루륨, 5A족 원소-안티몬-셀렌, 또는 6A족 원소-안티몬-셀렌 등을 들 수 있다. 바람직하게는, 상변화 물질막(150a)은 게르마늄-안티몬-텔루륨(GST)를 사용하여 약 500 내지 1000Å의 두께로 형성한다.Examples of such chalcogen compounds are germanium-antimony-tellurium (GST), arsenic-antimony-tellurium, tin-antimony-tellurium, tin-indium-antimony-tellurium, arsenic-germanium-antimony-tellurium, tantalum, Group 5A elements such as niobium to vanadium-antimony-tellurium, tungsten, molybdenum to chromium and the like, Group 6A elements-antimony-tellurium, group 5A elements-antimony-selen, or group 6A elements-antimony-selen have. Preferably, the phase change material film 150a is formed to have a thickness of about 500 to 1000 kW using germanium-antimony-tellurium (GST).

이어서, 상변화 물질막(150a) 상에 화학 기상 증착 공정, 물리 기상 증착 공정 또는 원자층 증착 공정을 이용하여 상부 전극막(160a)을 형성한다. 상기 상부 전극막(160a)은 질소 원소를 함유하는 도전성 물질, 금속 또는 금속 실리사이드를 사용하여 형성된다. 여기서, 상기 질소 원소를 함유하는 도전성 물질은 티타늄 질화물, 탄탈륨 질화물, 몰리브덴 질화물, 티타늄-실리콘 질화물, 티타늄-알루미늄 질화물, 티타늄-보론 질화물, 지르코늄-실리콘 질화물, 텅스텐-실리콘 질화물, 텅스텐-보론 질화물, 지르코늄-알루미늄 질화물, 몰리브덴-실리콘 질화물, 몰리브덴-알루미늄 질화물, 탄탈륨-실리콘 질화물, 탄탈륨-알루미늄 질화물, 티타늄 산질화물, 티타늄-알루미늄 산질화물, 또는 텅스텐 산질화물, 탄탈륨 산질화물을 포함한다. 그 외에도 도체로서 충분한 전류를 흘려줄 수 있는 전도성 물질이라면 사용이 가능하다.Next, the upper electrode layer 160a is formed on the phase change material film 150a by using a chemical vapor deposition process, a physical vapor deposition process, or an atomic layer deposition process. The upper electrode layer 160a is formed using a conductive material, a metal, or a metal silicide containing a nitrogen element. The conductive material containing the nitrogen element may include titanium nitride, tantalum nitride, molybdenum nitride, titanium-silicon nitride, titanium-aluminum nitride, titanium-boron nitride, zirconium-silicon nitride, tungsten-silicon nitride, tungsten-boron nitride, Zirconium-aluminum nitride, molybdenum-silicon nitride, molybdenum-aluminum nitride, tantalum-silicon nitride, tantalum-aluminum nitride, titanium oxynitride, titanium-aluminum oxynitride, or tungsten oxynitride, tantalum oxynitride. In addition, any conductive material capable of flowing a sufficient current as a conductor can be used.

도 6을 참조하면, 이후, 상기 상부 전극막 상에 상변화 소자의 레이아웃을 정의하는 마스크(165)를 형성한 후 상기 마스크에 노출된 상부 전극막(160a), 상변화 물질막(150a)을 순차적으로 패터닝한다. 그 결과 상변화 물질막 패턴(150), 상부 전극(160)이 형성된다. Referring to FIG. 6, after forming a mask 165 defining a layout of a phase change element on the upper electrode layer, the upper electrode layer 160a and the phase change material layer 150a exposed to the mask are formed. Patterning sequentially. As a result, the phase change material film pattern 150 and the upper electrode 160 are formed.

도 7을 참조하면, 상기 결과물 상에 제1 온도에서 형성된 제1 캡핑막(170) 및 상기 제1 온도보다 높은 제2 온도에서 형성된 제2 캡핑막(180)을 형성한다.Referring to FIG. 7, a first capping layer 170 formed at a first temperature and a second capping layer 180 formed at a second temperature higher than the first temperature are formed on the resultant.

구체적으로, 상기 상변화 물질막 패턴(150), 상부전극(160), 마스크(165)를 포함하는 구조물의 상면, 측면 및 제2 절연막 패턴(130) 상에 실질적으로 균일한 두께를 갖는 제1 캡핑막(170)을 형성한다. 상기 제1 캡핑막은 제1 온도인 약 180 내지 230℃에서 강화 플라즈마 화학기상 증착 공정을 수행하여 형성된다. 일 예로서 상기 제1 캡핑막(170)은 제1 실리콘 질화막인 것이 바람직하다.In detail, a first thickness having a substantially uniform thickness on the top surface, the side surface, and the second insulating layer pattern 130 of the structure including the phase change material layer pattern 150, the upper electrode 160, and the mask 165. The capping film 170 is formed. The first capping layer is formed by performing an enhanced plasma chemical vapor deposition process at a first temperature of about 180 to 230 ° C. As an example, the first capping layer 170 may be a first silicon nitride layer.

이어서, 상기 제1 캡핑막 상에서 실질적으로 균일한 두께를 갖는 제2 캡핑막(180)을 형성한다. 상기 제2 캡핑막(180)은 제2 온도인 약 380 내지 420℃의 온도에서 강화 플라즈마 화학기상 증착 공정을 수행하여 형성된다. 일 예로서, 상기 제2 캡핑막(180)은 제2 실리콘 질화막인 것이 바람직하다.Subsequently, a second capping layer 180 having a substantially uniform thickness is formed on the first capping layer. The second capping layer 180 is formed by performing an enhanced plasma chemical vapor deposition process at a temperature of about 380 to 420 ° C. which is a second temperature. As an example, the second capping layer 180 may be a second silicon nitride layer.

본 실시예의 제2 캡핑막(180)은 상기 제1 캡핑막(170)과 함께 이후 공정에서 상기 상부 전극(160)과 상변화 물질막 패턴(150)에서 발생하는 열적 스트레스를 완화시키는 역할을 한다. 그 결과 도 1에 도시된 바와 같이 상변화 물질막 패턴의 측변이 손실되는 것을 방지할 수 있고, 상부 전극(160)과 상변화 물질막 패턴이 휘어지는 현상을 방지할 수 있다.The second capping layer 180 of the present embodiment serves to relieve thermal stress generated in the upper electrode 160 and the phase change material layer pattern 150 in a subsequent process together with the first capping layer 170. . As a result, as shown in FIG. 1, the side of the phase change material film pattern may be prevented from being lost, and the upper electrode 160 and the phase change material film pattern may be prevented from being bent.

이어서, 상기 결과물 상에 제3 절연막(185)을 형성한 후 상기 제3 절연막(185), 제2 캡핑막(180), 제1 캡핑막(170) 및 마스크(165)를 관통하여 상기 상부 전극과 전기적으로 연결되는 상부 콘택 전극(190)을 형성한다.Subsequently, after the third insulating film 185 is formed on the resultant material, the upper electrode is formed through the third insulating film 185, the second capping film 180, the first capping film 170, and the mask 165. An upper contact electrode 190 is formed to be electrically connected to the upper contact electrode 190.

이어서, 상기 제3 절연막 상에 금속물질을 증착한 후 상부 평탄화 공정을 수행하여 상기 상부 콘택 전극(190)과 전기적으로 연결되는 금속 배선(195)을 한다. 그 결과 도 2에 도시된 바와 같은 구조를 갖는 상변화 메모리 장치가 완성된다.Subsequently, a metal material is deposited on the third insulating layer, and then an upper planarization process is performed to form a metal wiring 195 electrically connected to the upper contact electrode 190. As a result, a phase change memory device having a structure as shown in FIG. 2 is completed.

이상에서 설명한 바와 같은 방법으로 제조된 상변화 메모리 장치는 제1 온도에서 생성된 제1 캡핑막과 제2 온도에서 형성된 제2 캡핑막을 포함하고 있기 때문 에 캡핑막 이후 공정온도에서 상기 상부전극 및 상변화 물질막 패턴에 가해지는 열적 스트레스를 완화시킬 수 있다. 따라서, 상변화 메모리 소자에 포함된 상변화 물질막 패턴의 측벽이 손실되는 것을 방지할 수 있다. 또한, 열 적 스트레스로 인한 상부 전극과 상변화 물질막 패턴이 휘어지는 현상을 초래되지 않아 상부 전극과 상변화 물질막 패턴 사이의 계면 접합특성 불량을 방지할 수 있다. Since the phase change memory device manufactured by the method as described above includes the first capping film formed at the first temperature and the second capping film formed at the second temperature, the upper electrode and the image at the process temperature after the capping film are processed. The thermal stress applied to the changing material film pattern can be alleviated. Therefore, the sidewalls of the phase change material film pattern included in the phase change memory device may be prevented from being lost. In addition, since the upper electrode and the phase change material film pattern are not bent due to thermal stress, poor interface bonding characteristics between the upper electrode and the phase change material film pattern can be prevented.

이상, 본 발명에 대하여 그 바람직한 실시예를 설명하였지만, 본 발명은 이에 의해 제한되는 것은 아니고 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다.As mentioned above, although preferred embodiment was described about this invention, this invention is not restrict | limited by this, The person of ordinary skill in the art to which this invention belongs is a deformation | transformation in the range which does not deviate from the essential characteristic of this invention. It will be appreciated that the present invention may be implemented in a modified form.

Claims (4)

제1 절연막 패턴에 형성된 개구에 도전 물질을 매몰하여 기판과 전기적으로 연결되는 콘택 패드를 형성하는 단계;Embedding a conductive material in an opening formed in the first insulating layer pattern to form a contact pad electrically connected to the substrate; 상기 제1 절연막 패턴 상에 형성된 제2 절연막 패턴을 관통하고, 상기 콘택 패드와 전기적으로 연결되는 하부 콘택 전극을 형성하는 단계;Forming a lower contact electrode penetrating through the second insulating film pattern formed on the first insulating film pattern and electrically connected to the contact pad; 상기 하부 콘택 전극 및 상기 제2 절연막 패턴 상에 상변화 물질막을 형성하는 단계;Forming a phase change material film on the lower contact electrode and the second insulating film pattern; 상기 상변화 물질막 상에 상부 전극막을 형성하는 단계;Forming an upper electrode film on the phase change material film; 마스크 패턴을 적용하여 상기 상부 전극막과 상변화 물질막을 순차적으로 패터닝함으로써 상부 전극과 상변화 물질막 패턴을 형성하는 단계;Applying a mask pattern to sequentially pattern the upper electrode layer and the phase change material layer to form a phase electrode and phase change material layer pattern; 상기 결과물 상에 제1 온도에서 형성된 제1 캡핑막을 형성하는 단계; 및Forming a first capping film formed at a first temperature on the resultant; And 상기 제1 캡핑막 상에 상기 제1 온도 보다 높은 제2 온도에서 형성된 제2 캡핑막을 형성하는 단계를 포함하는 상변화 메모리 장치의 제조 방법.And forming a second capping film formed on the first capping film at a second temperature higher than the first temperature. 제 1항에 있어서, 상기 제1 온도는 180 내지 230℃이고, 상기 제1 캡핑막은 강화 플라즈마 화학기상증착 공정을 수행하여 형성하며, 실리콘 질화물을 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.The method of claim 1, wherein the first temperature is 180 to 230 ° C., and the first capping layer is formed by performing an enhanced plasma chemical vapor deposition process and comprises silicon nitride. . 제 1항에 있어서, 상기 제2 온도는 380 내지 420℃이고, 상기 제2 캡핑막은 강화 플라즈마 화학기상증착 공정을 수행하여 형성하며, 실리콘 질화물을 포함하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.The method of claim 1, wherein the second temperature is 380 to 420 ° C., and the second capping layer is formed by performing an enhanced plasma chemical vapor deposition process and comprises silicon nitride. . 제 1항에 있어서, 상기 제2 캡핑막을 형성하는 단계 이후에, The method of claim 1, wherein after the forming of the second capping layer, 상기 제2 캡팽막을 덮는 제3 절연막을 형성하는 단계;Forming a third insulating film covering the second cap expansion film; 상기 제3 절연막, 제2 캡핑막, 제1 캡핑막 및 마스크를 관통하여 상기 상부 전극과 전기적으로 연결되는 상부 콘택 전극을 형성하는 단계; 및 Forming an upper contact electrode electrically connected to the upper electrode through the third insulating layer, the second capping layer, the first capping layer, and a mask; And 상기 상부 콘택 전극과 전기적으로 연결되는 금속 배선을 형성하는 단계를 더 수행하는 것을 특징으로 하는 상변화 메모리 장치의 제조 방법.And forming a metal wire electrically connected to the upper contact electrode.
KR1020050116283A 2005-12-01 2005-12-01 Method of manufacturing the phase-changeable memory device KR20070058054A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050116283A KR20070058054A (en) 2005-12-01 2005-12-01 Method of manufacturing the phase-changeable memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050116283A KR20070058054A (en) 2005-12-01 2005-12-01 Method of manufacturing the phase-changeable memory device

Publications (1)

Publication Number Publication Date
KR20070058054A true KR20070058054A (en) 2007-06-07

Family

ID=38355044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050116283A KR20070058054A (en) 2005-12-01 2005-12-01 Method of manufacturing the phase-changeable memory device

Country Status (1)

Country Link
KR (1) KR20070058054A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940267B1 (en) * 2007-11-30 2010-02-04 주식회사 하이닉스반도체 Method for forming electrode of semiconductor device
KR100945790B1 (en) * 2008-02-15 2010-03-08 주식회사 하이닉스반도체 Phase-Change Memory Device and Fabrication Method Thereof
US7767491B2 (en) 2008-09-30 2010-08-03 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor device
KR20180029353A (en) * 2016-09-12 2018-03-21 한밭대학교 산학협력단 phase change device having chalcogenide-nonconductor nanocomposite material thin film and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940267B1 (en) * 2007-11-30 2010-02-04 주식회사 하이닉스반도체 Method for forming electrode of semiconductor device
KR100945790B1 (en) * 2008-02-15 2010-03-08 주식회사 하이닉스반도체 Phase-Change Memory Device and Fabrication Method Thereof
US7767491B2 (en) 2008-09-30 2010-08-03 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor device
KR20180029353A (en) * 2016-09-12 2018-03-21 한밭대학교 산학협력단 phase change device having chalcogenide-nonconductor nanocomposite material thin film and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100669851B1 (en) Method of manufacturing a phase-changeable memory device
US9659998B1 (en) Memory having an interlayer insulating structure with different thermal resistance
KR100533958B1 (en) Phase-change memory device and method of manufacturing the same
US7682868B2 (en) Method for making a keyhole opening during the manufacture of a memory cell
KR100655796B1 (en) Phase-changeable memory device and method of manufacturing the same
US7476587B2 (en) Method for making a self-converged memory material element for memory cell
KR100566699B1 (en) Phase-changeable memory device and method of manufacturing the same
US7394088B2 (en) Thermally contained/insulated phase change memory device and method (combined)
US7875493B2 (en) Memory structure with reduced-size memory element between memory material portions
US7910907B2 (en) Manufacturing method for pipe-shaped electrode phase change memory
KR100873878B1 (en) Manufacturing method of phase change memory unit and manufacturing method of phase change memory device using same
US7879645B2 (en) Fill-in etching free pore device
US20080258126A1 (en) Memory Cell Sidewall Contacting Side Electrode
US20060108667A1 (en) Method for manufacturing a small pin on integrated circuits or other devices
US7879643B2 (en) Memory cell with memory element contacting an inverted T-shaped bottom electrode
KR100623181B1 (en) Phase-changeable memory device and method of manufacturing the same
US7956344B2 (en) Memory cell with memory element contacting ring-shaped upper end of bottom electrode
JP2005340837A (en) Semiconductor device comprising phase change memory element covered with oxygen barrier film, electronic system using the same, and method of manufacturing the same
KR20070058054A (en) Method of manufacturing the phase-changeable memory device
US20090101885A1 (en) Method of producing phase change memory device
US10833267B2 (en) Structure and method to form phase change memory cell with self- align top electrode contact
US7985693B2 (en) Method of producing phase change memory device
KR100722769B1 (en) Phase-change memory device and method of manufacturing the same
KR20070079647A (en) Method of manufacturing a phase-changeable memory device
KR20080072296A (en) Method of manufacturing phase- changeable memory device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid