KR20070079139A

KR20070079139A - Method of manufacturing iii-nitride semiconductor template and iii-nitride semiconductor light emitting device and method for manufacturing the same

Info

Publication number: KR20070079139A
Application number: KR20060009594A
Authority: KR
Inventors: 김창태; 김종원; 전의규; 정현민
Original assignee: 에피밸리 주식회사
Priority date: 2006-02-01
Filing date: 2006-02-01
Publication date: 2007-08-06

Abstract

A method for manufacturing a group three nitride semiconductor template and a group three nitride semiconductor light emitting device, and a method for manufacturing the same are provided to increase brightness and improve electrical reliability by forming uniformly the internal current density of a device. A method for manufacturing a group three nitride semiconductor template to grow a semiconductor layer on a substrate includes a first process for forming a groove on the substrate, and a second process for growing one or more nitride semiconductor layers on the substrate including the groove. In the first process, the groove formed on the substrate is formed by using laser beams. In the first process, the substrate is formed with a sapphire substrate(11). In the first process, the groove formed on the substrate has a circular section, or an elliptic section or a polygonal section.

Description

Method of manufacturing III-nitride semiconductor laminate, and III-nitride semiconductor light emitting device using same and method for manufacturing same

도 1은 종래의 3족 질화물 반도체 발광소자를 나타내는 단면도,1 is a cross-sectional view showing a conventional Group III nitride semiconductor light emitting device,

도 2는 본 발명에 따른 3족 질화물 반도체 발광소자의 제조 과정을 설명하는 도면,2 is a view illustrating a manufacturing process of a group III nitride semiconductor light emitting device according to the present invention;

도 3은 레이저를 이용하여 사파이어 기판에 홈을 형성한 도면,3 is a view of forming a groove in the sapphire substrate using a laser,

도 4는 본 발명에 따른 3족 질화물 반도체 발광소자의 제조 과정을 설명하는 또 다른 도면,4 is another view illustrating a manufacturing process of a group III nitride semiconductor light emitting device according to the present invention;

도 5는 홈이 형성된 사파이어 기판 위에 질화물 반도체 적층체가 형성된 도면,5 is a view in which a nitride semiconductor laminate is formed on a sapphire substrate having grooves formed therein;

도 6은 본 발명에 따른 3족 질화물 반도체 발광소자의 제조 과정을 설명하는 또 다른 도면,6 is yet another view illustrating a manufacturing process of a group III nitride semiconductor light emitting device according to the present invention;

도 7은 본 발명에 따른 3족 질화물 반도체 발광소자의 제조 과정을 설명하는 또 다른 도면,7 is another view illustrating a manufacturing process of a group III nitride semiconductor light emitting device according to the present invention;

도 8은 본 발명에 따른 3족 질화물 반도체 발광소자의 단면도.8 is a cross-sectional view of a group III nitride semiconductor light emitting device according to the present invention;

본 발명은 3족 질화물 반도체 적층체의 제조 방법 및 이를 이용한 3족 질화물 반도체 발광소자와 그 제조 방법에 관한 것으로, 특히 수직 형태의 전극 구조를 형성하여 소자 내부의 전류 밀도를 일정하게 하는 3족 질화물 반도체 발광소자 및 그 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a group III nitride semiconductor laminate, a group III nitride semiconductor light emitting device using the same, and a method of manufacturing the same. Particularly, a group III nitride which forms a vertical electrode structure to make a current density constant within the device. A semiconductor light emitting device and a method of manufacturing the same.

도 1은 종래의 3족 질화물 반도체 발광소자를 나타내는 단면도로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 에피성장되는 버퍼층(200), 버퍼층(200) 위에 에피성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 에피성장되는 활성층(400), 활성층(400) 위에 에피성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 질화물 반도체층(301) 위에 형성되는 n측 전극(800)을 포함한다. 1 is a cross-sectional view illustrating a conventional group III nitride semiconductor light emitting device, wherein the group III nitride semiconductor light emitting device is epitaxially grown on the substrate 100, the substrate 100, and n n epitaxially grown on the buffer layer 200. Type nitride semiconductor layer 300, active layer 400 epitaxially grown on n-type nitride semiconductor layer 300, p-type nitride semiconductor layer 500 epitaxially grown on active layer 400, p-type nitride semiconductor layer 500 P-type electrode 600 formed thereon, p-side bonding pad 700 formed on p-side electrode 600, p-type nitride semiconductor layer 500 and active layer 400 are n-type nitride semiconductors exposed by mesa etching An n-side electrode 800 formed over the layer 301.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사피이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다.As the substrate 100, a GaN-based substrate is used as the homogeneous substrate, and a sapphire substrate, a SiC substrate, or a Si substrate is used as the heterogeneous substrate. Any substrate may be used as long as the nitride semiconductor layer can be grown.

기판(100) 위에 에피성장되는 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.The nitride semiconductor layers epitaxially grown on the substrate 100 are mainly grown by MOCVD (organic metal vapor growth method).

버퍼층(200)은 이종기판(100)과 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 개시되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 개시되어 있고, 국제공개공보 WO/05/053042호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 개시되어 있다.The buffer layer 200 is for overcoming the difference in lattice constant and thermal expansion coefficient between the dissimilar substrate 100 and the nitride semiconductor, and US Pat. A technique for growing an AlN buffer layer having a thickness is disclosed, and U.S. Patent No. 5,290,393 discloses Al (x) Ga (1-x) N (0) having a thickness of 10 Pa to 5000 Pa at a temperature of 200 to 900 ° C. on a sapphire substrate. ≤ x <1) A technique for growing a buffer layer is disclosed. International Publication No. WO / 05/053042 discloses growing a SiC buffer layer (seed layer) at a temperature of 600 ° C. to 990 ° C., followed by In (x) Ga. Techniques for growing a (1-x) N (0 <x≤1) layer are disclosed.

n형 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 개시되어 있다.In the n-type nitride semiconductor layer 300, at least a region (n-type contact layer) on which the n-side electrode 800 is formed is doped with an impurity, and the n-type contact layer is preferably made of GaN and doped with Si. U.S. Patent No. 5,733,796 discloses a technique for doping an n-type contact layer to a desired doping concentration by controlling the mixing ratio of Si and other source materials.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다. 국제공개공보 WO/02/021121호에는 복수개의 양자우물층들과 장벽층들의 일부에만 도핑을 하는 기술이 개시되어 있다.The active layer 400 is a layer that generates photons (light) through recombination of electrons and holes, and is mainly composed of In (x) Ga (1-x) N (0 <x≤1), and one quantum well layer (single quantum wells) or multiple quantum wells. International Publication WO / 02/021121 discloses a technique for doping only a plurality of quantum well layers and a part of barrier layers.

p형 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있으 며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있고, 국제공개공보 WO/05/022655호에는 p형 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 개시되어 있다.The p-type nitride semiconductor layer 500 is doped with an appropriate impurity such as Mg, and has a p-type conductivity through an activation process. US Patent No. 5,247,533 discloses a technique for activating a p-type nitride semiconductor layer by electron beam irradiation, and US Patent No. 5,306,662 activates a p-type nitride semiconductor layer by annealing at a temperature of 400 ° C or higher. International Publication No. WO / 05/022655 discloses that a p-type nitride semiconductor layer has p-type conductivity without an activation process by using ammonia and a hydrazine-based source material together as a nitrogen precursor for growth of a p-type nitride semiconductor layer. Techniques are disclosed.

일반적으로 3족 질화물 반도체 발광소자의 경우 기판(100)으로는 사파이어가 주로 사용되어 지는데, 사파이어는 전기가 통하지 않기 때문에 전류를 공급하기 위한 전극이 수평으로 위치하게 된다. 이때, 활성층(400)에서 발생한 빛의 일부는 외부로 탈출하여 외부양자효율에 영향을 주지만, 많은 양의 빛은 사파이어 기판(100)과 질화물 반도체층 내부에 갇혀 빠져나오지 못하고 열로 소멸되고 있는 실정이다. 또한, 수평방향으로 전류 인가되어 발광소자 내부에 전류밀도 불균형이 발생하여 소자의 성능에 좋지 않은 영향을 준다.In general, in the case of the group III nitride semiconductor light emitting device, sapphire is mainly used as the substrate 100. Since sapphire does not conduct electricity, electrodes for supplying current are horizontally positioned. At this time, some of the light generated from the active layer 400 escapes to the outside to affect the external quantum efficiency, but a large amount of light is trapped in the sapphire substrate 100 and the nitride semiconductor layer is not being escaped by heat is being dissipated by heat. . In addition, since current is applied in the horizontal direction, current density imbalance occurs in the light emitting device, which adversely affects the performance of the device.

그래서, 사파이어 기판(100)을 제거하고, 수직 방향의 전극 구조를 가지는 고효율의 발광소자를 제작하기 위한 기술들이 연구되고 있다. 일반적으로 사파이어 기판(100)을 제거하기 방법으로 레이저를 이용하는 방법이 사용된다. 사파이어 기판(100)의 하부에 레이저를 조사하면 사파이어 기판(100)은 레이저 빛을 흡수하지 못하고 그대로 투과시키지만, 질화물 반도체층은 레이저 빛을 흡수하여 삼족 원소와 질소 원소가 분리된다.Therefore, techniques for removing the sapphire substrate 100 and manufacturing a high efficiency light emitting device having a vertical electrode structure have been studied. In general, a method using a laser is used to remove the sapphire substrate 100. When the laser is irradiated to the lower part of the sapphire substrate 100, the sapphire substrate 100 does not absorb the laser light but transmits it as it is, but the nitride semiconductor layer absorbs the laser light to separate the group III element and the nitrogen element.

주된 삼족 원소인 갈륨은 상온에서도 액상을 유지하기 때문에 사파이어 기판(100)과 질화물 반도체층이 분리되는 것이다. 그러나, 레이저를 이용한 방법은 레 이저의 조사시 높은 열이 발생하여 소자에 좋지 않은 영향을 주고 또한 사파이어 기판(100)과 질화물 반도체층 사이의 스트레스로 인하여 질화물 반도체층이 깨지기도 한다.Since gallium, which is the main trigroup element, maintains a liquid phase even at room temperature, the sapphire substrate 100 and the nitride semiconductor layer are separated. However, in the laser method, high heat is generated when the laser is irradiated to adversely affect the device, and the nitride semiconductor layer may be broken due to the stress between the sapphire substrate 100 and the nitride semiconductor layer.

본 발명은 상기 문제를 해결하기 위한 것으로, 기판을 제거하지 않고 수직 구조의 전극을 형성하여 전류 밀도의 불균형을 제거하는 3족 질화물 반도체 발광소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a group III nitride semiconductor light emitting device and a method of manufacturing the same, which form an electrode having a vertical structure without removing a substrate to remove an imbalance in current density.

또한 본 발명은 홈이 형성된 기판 위에 3족 질화물 반도체 적층체를 수평방향 성장법을 이용하여 성장하는 제조 방법을 제공한다.The present invention also provides a method for growing a group III nitride semiconductor laminate on a grooved substrate using a horizontal growth method.

본 발명은 기판; 기판 위에 질화물 반도체층을 성장하는 3족 질화물 반도체 적층체의 제조 방법에 있어서, 상기 기판에 홈을 형성하는 1단계; 홈이 형성된 기판 위에 적어도 하나 이상의 질화물 반도체층을 성장하는 2단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 적층체의 제조 방법을 제공한다.The present invention is a substrate; CLAIMS 1. A method for manufacturing a group III nitride semiconductor laminate in which a nitride semiconductor layer is grown on a substrate, the method comprising: forming a groove in the substrate; It provides a method for producing a group III nitride semiconductor laminate comprising a; two steps of growing at least one nitride semiconductor layer on the groove formed substrate.

또한 본 발명은 기판에 형성된 홈이 레이저에 의해서 형성되는 것을 특징으로 하는 3족 질화물 반도체 적층체의 제조 방법을 제공한다.In addition, the present invention provides a method for producing a group III nitride semiconductor laminate, wherein a groove formed in the substrate is formed by a laser.

또한 본 발명은 기판이 사파이어 기판인 것을 특징으로 하는 3족 질화물 반도체 적층체의 제조 방법을 제공한다.The present invention also provides a method for producing a group III nitride semiconductor laminate, wherein the substrate is a sapphire substrate.

또한 본 발명은 기판에 형성된 홈의 단면이 원형인 것을 특징으로 하는 3족 질화물 반도체 적층체의 제조 방법을 제공한다.The present invention also provides a method for producing a group III nitride semiconductor laminate, characterized in that the cross section of the groove formed in the substrate is circular.

또한 본 발명은 기판에 형성된 홈의 단면이 타원형인 것을 특징으로 하는 3족 질화물 반도체 적층체의 제조 방법을 제공한다.The present invention also provides a method for producing a group III nitride semiconductor laminate, characterized in that the cross section of the groove formed in the substrate is elliptical.

또한 본 발명은 기판에 형성된 홈의 단면이 다각형인 것을 특징으로 하는 3족 질화물 반도체 적층체의 제조 방법을 제공한다.The present invention also provides a method for producing a group III nitride semiconductor laminate, characterized in that the cross section of the groove formed in the substrate is polygonal.

또한 본 발명은 기판 위에 성장되며, 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층을 구비하는 복수개의 질화물 반도체층을 포함하며, 상기 복수개의 질화물 반도체층의 윗면과 아래 면에 전류 공급을 위한 전극을 구비하는 3족 질화물 반도체 발광소자의 제조 방법에 있어서, 상기 기판에 홈을 형성하는 1단계; 홈이 형성된 기판 위에 복수개의 질화물 반도체층을 성장하는 2단계; 복수개의 질화물 반도체층 위에 투광성 전극을 형성하는 3단계; 투광성 전극에 접하며, 전류 공급을 위한 본딩 패드를 형성하는 4단계; 적어도 홈이 형성된 곳까지 기판의 하면을 연마하는 5단계; 연마된 기판과 형성된 홈을 통하여 복수개의 질화물 반도체층의 아래 면에 전극을 형성하는 6단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자 제조 방법을 제공한다.The present invention also includes a plurality of nitride semiconductor layers grown on a substrate and having an active layer that generates light by recombination of electrons and holes, and electrodes for supplying current to the top and bottom surfaces of the plurality of nitride semiconductor layers. A method of manufacturing a group III nitride semiconductor light emitting device comprising: a step of forming a groove in the substrate; Growing a plurality of nitride semiconductor layers on the grooved substrate; Forming a light transmitting electrode on the plurality of nitride semiconductor layers; Contacting the translucent electrode and forming a bonding pad for supplying current; Polishing the bottom surface of the substrate to at least the groove is formed; And forming an electrode on a lower surface of the plurality of nitride semiconductor layers through the polished substrate and the formed grooves.

또한 본 발명은 기판이 레이저에 의하여 기판에 홈이 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법을 제공한다.In another aspect, the present invention provides a method for manufacturing a group III nitride semiconductor light emitting device, characterized in that the groove is formed in the substrate by a laser.

또한 본 발명은 기판에 형성되는 홈의 단면이 타원형인 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법을 제공한다.In addition, the present invention provides a method for manufacturing a group III nitride semiconductor light emitting device, characterized in that the cross section of the groove formed in the substrate is elliptical.

또한 본 발명은 기판에 형성되는 홈의 단면이 원형인 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법을 제공한다.In addition, the present invention provides a method for manufacturing a group III nitride semiconductor light emitting device, characterized in that the cross section of the groove formed in the substrate is circular.

또한 본 발명은 기판에 형성되는 홈의 단면이 다각형인 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법을 제공한다.In another aspect, the present invention provides a method for manufacturing a group III nitride semiconductor light emitting device, characterized in that the cross section of the groove formed in the substrate is a polygon.

또한 본 발명은 기판이 사파이어 기판인 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법을 제공한다.The present invention also provides a method for manufacturing a group III nitride semiconductor light emitting device, characterized in that the substrate is a sapphire substrate.

또한 본 발명은 홈이 형성된 기판 위에 성장되며, 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층을 구비하는 복수개의 질화물 반도체층을 포함하며, 상기 복수개의 질화물 반도체층의 윗면과 아래 면에 전류 공급을 위한 전극을 구비하는 3족 질화물 반도체 발광소자에 있어서, 상기 홈이 형성된 기판은 기판의 아래 면이 적어도 홈이 형성된 곳까지 연마되며; 상기 형성된 홈을 통하여 복수개의 질화물 반도체층의 아래 면에 전극이 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.The present invention also includes a plurality of nitride semiconductor layers grown on a grooved substrate and having an active layer that generates light by recombination of electrons and holes, and supplying current to the top and bottom surfaces of the plurality of nitride semiconductor layers. A group III nitride semiconductor light emitting device having an electrode for forming said substrate, wherein said grooved substrate is polished to at least a place where a groove is formed; Provided is a Group III nitride semiconductor light emitting device, characterized in that an electrode is formed on the lower surface of the plurality of nitride semiconductor layers through the groove formed.

이하 도면을 참고하여 본 발명을 더욱 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 3족 질화물 반도체 발광소자의 제조 과정을 설명하는 도면으로서, 사파이어 기판(10)의 윗면에 레이저를 조사하여 홈(80,81)을 형성한 모습을 나타낸다. 사파이어 기판(10)의 윗면에 홈(80,81)을 형성하는 방법은 355nm 파장 영역의 레이저를 이용하며, 레이저의 초점이 잡힌 상태에서 수 ㎛에서 수백 ㎛ 사이의 직경을 가지는 원형, 타원형 또는 여러 형태의 다각형 모양의 홈(80,81)을 형성할 수 있다. 또한 홈(80,81)의 깊이는 레이저의 에너지 등에 의해서 수 ㎛에서 수백 ㎛ 까지 홈(80,81)의 깊이를 조절할 수 있으며, 홈(80,81)은 사파이어 기판(10)을 관통하여 형성하여도 된다.2 is a view illustrating a manufacturing process of the group III nitride semiconductor light emitting device according to the present invention, and shows grooves 80 and 81 formed by irradiating a laser on the upper surface of the sapphire substrate 10. The grooves 80 and 81 are formed on the top surface of the sapphire substrate 10 by using a laser in the wavelength region of 355 nm, and having circular, elliptical or several diameters of several micrometers to several hundred micrometers while the laser is in focus. The polygonal grooves 80 and 81 may be formed. In addition, the depths of the grooves 80 and 81 can control the depths of the grooves 80 and 81 from several μm to several hundred μm by the energy of the laser, and the grooves 80 and 81 are formed through the sapphire substrate 10. You may also do it.

도 3은 레이저를 이용하여 사파이어 기판에 홈을 형성한 도면으로서, 주사전자 현미경을 통하여 관찰한 단면도이다. 활성매체가 ND:YAG이며 파장은 355nm의 DPSS(Diode Pumped Solid State) 레이저를 이용하여 사파이어 기판(10)에 홈(80)을 형성하였다. 레이저의 출력은 0.4W(50KHz)이며, 스캔 속도는 3mm/sec로 사파이어 기판(10)에 300㎛ 길이와 10㎛의 폭을 가지는 홈(80)을 형성하였다. .3 is a cross-sectional view of a groove formed in a sapphire substrate by using a laser, which is observed through a scanning electron microscope. The grooves 80 were formed in the sapphire substrate 10 by using a ND: YAG and a wavelength of 355 nm DPSS (Diode Pumped Solid State) laser. The output of the laser was 0.4 W (50 KHz), and the scanning speed was 3 mm / sec to form a groove 80 having a length of 300 μm and a width of 10 μm on the sapphire substrate 10. .

도 4는 본 발명에 따른 3족 질화물 반도체 발광소자의 제조 과정을 설명하는또 다른 도면으로서, 홈이 형성된 사파이어 기판(10) 위에 복수개의 질화물 반도체층들을 성장한 모습을 나타낸다. 복수개의 질화물 반도체층은 n형 도전성을 가지는 질화물 반도체층(20), n형 도전성을 가지는 질화물 반도체층(20) 위에 에피성장되며 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층(30), 활성층(30) 위에 에피성장되며 p형 도전성을 가지는 질화물 반도체층(40)을 형성한다.FIG. 4 is a view illustrating another example of a manufacturing process of the group III nitride semiconductor light emitting device according to the present invention, in which a plurality of nitride semiconductor layers are grown on a sapphire substrate 10 having grooves. The plurality of nitride semiconductor layers are epitaxially grown on the nitride semiconductor layer 20 having an n-type conductivity, the nitride semiconductor layer 20 having an n-type conductivity, and an active layer 30 that generates light by recombination of electrons and holes, and an active layer. The nitride semiconductor layer 40 is epitaxially grown and has a p-type conductivity thereon.

본 발명에서 n형 도전성을 가지는 질화물 반도체층(20)은 GaN로 형성되었으며 n형 불순물이 도핑되었다. n형 불순물로는 Si를 사용하였으며, 불순물의 도핑 농도는 1x10¹⁷ ~ 1x10²⁰/cm³의 값을 가진다. 도핑 농도가 1x10¹⁷/cm³ 이하이면 반도체층(20)의 저항값이 높아져 오믹 접촉을 기대하기 어려우며 도핑 농도가 1x10²⁰/cm³ 이상이면 반도체층(20)의 결정성이 나빠지는 경향을 나타낸다.In the present invention, the nitride semiconductor layer 20 having n-type conductivity is formed of GaN and doped with n-type impurities. Si is used as the n-type impurity, and the doping concentration of the impurity has a value of ¹ × ¹⁰ ¹⁷ to 1 × ^{10 20} / cm ³ . If the doping concentration is 1x10 ¹⁷ / cm ³ or less, the resistance value of the semiconductor layer 20 is high, so it is difficult to expect ohmic contact, and the doping concentration is 1x10 ²⁰ / cm ³ The above shows the tendency for the crystallinity of the semiconductor layer 20 to deteriorate.

n형 도전성을 가지는 질화물 반도체층(20)의 두께는 바람직하게 2㎛ ~ 6㎛이며, 반도체층(20)의 두께가 6㎛ 이상이면 반도체층(20)의 결정성이 저하되어 소자에 좋지 않은 영향을 주며 2㎛ 이하이면 전자의 공급이 원할하게 이루어지지 않는 단점을 가진다. 그리고, n형 도전성을 가지는 질화물 반도체층(20)의 성장온도는 바람직하게 600℃ ~ 1100℃이며, 성장온도가 600℃ 이하이면 반도체층(20)의 결정성이 나빠지는 경향이 있고, 1100℃ 이상이면 반도체층(20)의 표면이 거칠어져 반도체층(20)의 결정성에 좋지 않은 영향을 준다.The thickness of the nitride semiconductor layer 20 having n-type conductivity is preferably 2 μm to 6 μm, and when the thickness of the semiconductor layer 20 is 6 μm or more, the crystallinity of the semiconductor layer 20 is lowered, which is not good for the device. If it affects and less than 2㎛ has a disadvantage that the supply of electrons is not made smoothly. In addition, the growth temperature of the nitride semiconductor layer 20 having n-type conductivity is preferably 600 ° C to 1100 ° C. If the growth temperature is 600 ° C or less, the crystallinity of the semiconductor layer 20 tends to be deteriorated. If it is above, the surface of the semiconductor layer 20 will be rough, and it will adversely affect the crystallinity of the semiconductor layer 20.

홈이 형성된 사파이어 기판(10) 위에 n형 도전성을 가지는 질화물 반도체층(20)을 성장을 할 경우, n형 도전성을 가지는 질화물 반도체층(20)이 수평 방향 성장을 하기 때문에 홈의 안쪽에 반도체층(20)이 형성되지 않고, 홈의 위에 반도체층(20)이 성장된다.When the nitride semiconductor layer 20 having n-type conductivity is grown on the sapphire substrate 10 where the groove is formed, since the nitride semiconductor layer 20 having n-type conductivity grows in the horizontal direction, the semiconductor layer is formed inside the groove. 20 is not formed, and the semiconductor layer 20 is grown on the groove.

전자와 정공의 재결합에 의하여 빛을 생성하는 활성층(30)은 조성을 달리하는 InGaN/InGaN 구조의 단일양자우물(Single Quantum Well) 또는 다중양자우물(Multi Quantum Well)구조로 구성되어 있다. InGaN 우물층은 바람직하게는 10Å ~ 100Å 값을 가지며, 성장온도는 600℃ ~ 1000℃ 사이의 값이 바람직하다. 또한 InGaN 장벽층은 바람직하게 30Å ~ 150Å 이하의 값을 가지며, 성장온도는 600℃ ~ 1100℃ 사이의 값이 바람직하다.The active layer 30 generating light by recombination of electrons and holes is composed of a single quantum well or a multi quantum well structure having an InGaN / InGaN structure having a different composition. The InGaN well layer preferably has a value of 10 kPa to 100 kPa, and the growth temperature is preferably between 600 ° C and 1000 ° C. InGaN barrier layer preferably has a value of 30 Pa ~ 150 Pa or less, the growth temperature is preferably 600 ~ 1100 ℃.

p형 도전성을 가지는 질화물 반도체층(40)은 GaN로 형성되었으며 p형 불순물이 도핑되었이다. p형 불순물로는 Mg를 사용하였으며, 불순물의 도핑 농도는 1x10¹⁷ ~ 1x10²⁰/cm³의 값을 가진다. 도핑 농도가 1x10¹⁷/cm³ 이하이면 p형 질화물 반도체층(40)의 역할을 하기 어려우며 도핑 농도가 1x10²⁰/cm³ 이상이면 반도체층(40)의 결정성이 나빠지는 경향을 나타낸다.The nitride semiconductor layer 40 having p-type conductivity was formed of GaN and doped with p-type impurities. Mg was used as the p-type impurity, and the doping concentration of the impurity has a value of ¹ × ¹⁰ ¹⁷ to 1 × ^{10 20} / cm ³ . When the doping concentration is 1x10 ¹⁷ / cm ³ or less, it is difficult to act as the p-type nitride semiconductor layer 40 and the doping concentration is 1x10 ²⁰ / cm ³ The above shows the tendency for the crystallinity of the semiconductor layer 40 to deteriorate.

p형 도전성을 가지는 질화물 반도체층(40)의 두께는 바람직하게 200Å ~ 3000Å이며, 반도체층(40)의 두께가 3000Å 이상이면 반도체층(40)의 결정성이 저하되어 소자에 좋지 않은 영향을 주며 200Å 이하이면 정공의 공급이 원할하게 이루어지지 않는 단점을 가진다. 그리고, p형 도전성을 가지는 질화물 반도체층(40)의 성장온도는 바람직하게 600℃ ~ 1100℃ 이며, 성장온도가 600℃ 이하이면 반도체층(40)의 결정성이 나빠지는 경향이 있고, 1100℃ 이상이면 반도체층(40)의 표면이 거칠어져 반도체층(40)의 결정성에 좋지 않은 영향을 준다.The thickness of the nitride semiconductor layer 40 having the p-type conductivity is preferably 200 kPa to 3000 kPa. If the thickness of the semiconductor layer 40 is 3000 kPa or more, the crystallinity of the semiconductor layer 40 is lowered, which adversely affects the device. If it is 200 kPa or less, there is a disadvantage that the supply of holes is not made smoothly. The growth temperature of the nitride semiconductor layer 40 having the p-type conductivity is preferably 600 ° C to 1100 ° C. If the growth temperature is 600 ° C or less, the crystallinity of the semiconductor layer 40 tends to deteriorate. If it is above, the surface of the semiconductor layer 40 will be rough, and it will adversely affect the crystallinity of the semiconductor layer 40.

도 5는 홈이 형성된 사파이어 기판 위에 질화물 반도체층이 형성된 도면으로서, 주사전자 현미경을 통하여 관찰한 단면도이다. 홈(80)이 형성된 사파이어 기판(10) 위에 성장된 반도체층(21)은 도핑이 되지않은 GaN층으로 성장되었으며, 성장시 반응기(Reactor)의 압력은 200torr이며, 트리메탈 갈륨(TMGa)과 암모니아(NH3)를 이용하여 GaN층을 3㎛ 성장하였고, 성장온도는 1050℃ 이다. FIG. 5 is a view in which a nitride semiconductor layer is formed on a sapphire substrate having grooves formed thereon and viewed through a scanning electron microscope. The semiconductor layer 21 grown on the sapphire substrate 10 having the grooves 80 formed therein was grown as an undoped GaN layer. During the growth, the reactor pressure was 200torr, and trimetal gallium (TMGa) and ammonia were grown. The GaN layer was grown 3 mu m using (NH 3), and the growth temperature was 1050 ° C.

도 6은 본 발명에 따른 3족 질화물 반도체 발광소자의 제조 과정을 설명하는 또 다른 도면으로서, p형 질화물 반도체층(40) 위에 투광성 전극(50)과 전류 주입을 위한 p측 본딩 패드(60)를 형성한 것을 나타낸다.FIG. 6 is a view illustrating another example of the manufacturing process of the group III nitride semiconductor light emitting device according to the present invention, wherein the p-side bonding pad 60 is formed on the p-type nitride semiconductor layer 40 and the current is injected into the light-transmitting electrode 50. To form.

투광성 전극(50)은 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, ITO, IZO, ZnO, Ag, Al, CIO(copper Indium Oxide), 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 및 몰리브덴으로 이루어진 군으로부터 선택된 하나를 포함하여 형성한다. The light transmissive electrode 50 is nickel, gold, silver, chromium, titanium, platinum, palladium, rhodium, iridium, aluminum, tin, ITO, IZO, ZnO, Ag, Al, copper indium oxide (CIO), indium, tantalum, copper And cobalt, iron, ruthenium, zirconium, tungsten, and molybdenum.

p측 본딩 패드(60)는 전류의 공급을 위해 형성되었으며, 투광성 전극(50)의 상부와 p형 질화물 반도체층(40)의 상부에 형성되었다. 또한 p측 본딩 패드(60)는 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 및 몰리브덴으로 이루어진 군으로부터 선택된 하나를 포함하여 형성한다. The p-side bonding pad 60 was formed for supply of current, and was formed on the light transmissive electrode 50 and on the p-type nitride semiconductor layer 40. The p-side bonding pad 60 is also nickel, gold, silver, chromium, titanium, platinum, palladium, rhodium, iridium, aluminum, tin, indium, tantalum, copper, cobalt, iron, ruthenium, zirconium, tungsten, and molybdenum It includes one selected from the group consisting of.

그리고, 투광성 전극(50)과 p측 본딩 패드(60)를 형성한 후에 본딩 패드(60)를 제외한 전면 또는 일부에 SiOx, SiNx, SiON, BCB, Polyimide등의 보호막을 형성할 수 있다. After the light transmitting electrode 50 and the p-side bonding pad 60 are formed, a protective film such as SiOx, SiNx, SiON, BCB, Polyimide, or the like may be formed on the entire surface or part of the substrate except for the bonding pad 60.

도 7은 본 발명에 따른 3족 질화물 반도체 발광소자의 제조 과정을 설명하는 또 다른 도면으로서, 질화물 반도체층이 성장되지 않은 사파이어 기판(11)의 아래 면을 연마한 것을 나타낸다. 사파이어 기판(11)의 아래 면을 연마하는 공정은 적어도 홈이 형성된 곳까지 그라인딩, 랩핑의 방법으로 사파이어 기판(11)을 연마하여 형성된 홈이 노출되도록 한다.FIG. 7 is a view illustrating another example of the manufacturing process of the group III nitride semiconductor light emitting device according to the present invention, in which the bottom surface of the sapphire substrate 11 on which the nitride semiconductor layer is not grown is polished. The process of grinding the lower surface of the sapphire substrate 11 exposes the grooves formed by grinding the sapphire substrate 11 by grinding and lapping to at least the grooves.

사파이어 기판(11)의 아래 면을 연마한 후 사파이어 기판(11)의 최종 두께는 50㎛에서 400㎛ 사이의 값을 가지며 바람직하게는 30㎛ ~ 300㎛의 값을 가진다. 사파이어 기판(11)의 최종 두께가 50㎛ 이하이면 후속 공정에서 사파이어 기판(11)이 깨지는 단점을 가지며, 최종 두께가 400㎛ 이상이면 후속 공정인 스크라이빙 방법에 의한 사파이어 기판(11)의 절단이 어렵고, 수직 구조의 발광소자로서 휘도 및 열적 개선의 폭이 작다. After polishing the lower surface of the sapphire substrate 11, the final thickness of the sapphire substrate 11 has a value between 50 µm and 400 µm and preferably has a value between 30 µm and 300 µm. If the final thickness of the sapphire substrate 11 is 50 μm or less, the sapphire substrate 11 may be broken in a subsequent process. If the final thickness is 400 μm or more, the sapphire substrate 11 may be cut by a scribing method. This is difficult and the width of brightness and thermal improvement is small as a vertical light emitting element.

도 8은 본 발명에 따른 3족 질화물 반도체 발광소자의 단면도로서, 연마된 사파이어 기판(11)의 아래 면과, 형성된 홈을 통하여 노출된 n형 질화물 반도체층 에 n측 전극(70)이 형성된 것을 나타낸다.8 is a cross-sectional view of a group III nitride semiconductor light emitting device according to the present invention, in which an n-side electrode 70 is formed on a lower surface of a polished sapphire substrate 11 and an n-type nitride semiconductor layer exposed through a formed groove. Indicates.

n측 전극(70)은 스퍼터링(Sputtering)법 전자빔 증착법(E-Beam Evaporation), 열 증착법에 의하여 형성될 수 있으며, 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 몰리브덴으로 이루어진 군으로부터 선택된 어느 하나 또는 이들의 조합으로 형성된다. 또한 사파이어 기판 위에 형성된 n측 전극(71)이 n측 본딩 패드의 역할을 하여 반도체 발광소자에 전류를 주입한다.The n-side electrode 70 may be formed by sputtering, e-beam evaporation, or thermal evaporation. Nickel, gold, silver, chromium, titanium, platinum, palladium, rhodium, iridium, aluminum, It is formed of any one or a combination of tin, indium, tantalum, copper, cobalt, iron, ruthenium, zirconium, tungsten, molybdenum. In addition, the n-side electrode 71 formed on the sapphire substrate serves as an n-side bonding pad to inject a current into the semiconductor light emitting device.

상기 공정은 본 발명에 따른 실시예이며 에피 구조의 약간 변경이나 부가적인 에피층의 가감, 기타 부과적인 공정의 첨가 및 삭제 또한 본 발명에 포함됨을 밝혀둔다.The above process is an embodiment according to the present invention, and it is understood that slight modification of the epi structure, addition or subtraction of additional epi layers, addition and deletion of other imposing processes are also included in the present invention.

본 발명에 의하면, 수직 방향의 전극 구조를 형성하여 소자 내부의 전류 밀도를 균일하게 할 수 있어 3족 질화물 반도체 발광소자의 휘도 증가 및 전기적 신뢰성이 개선된다.According to the present invention, the electrode structure in the vertical direction can be formed to uniform the current density inside the device, thereby improving the luminance and the electrical reliability of the group III nitride semiconductor light emitting device.

또한 본 발명에 의하면, 종래의 수직 방향의 전극 구조를 가지는 반도체 발광소자의 제조 공정에서 사파이어 기판의 제거 및 새로운 기판의 접착(Wafer Bonding) 등으로 인하여 발생하는 제조 비용을 줄일 수 있다.In addition, according to the present invention, a manufacturing cost incurred due to removal of a sapphire substrate and adhesion of a new substrate in a manufacturing process of a semiconductor light emitting device having a conventional vertical electrode structure can be reduced.

또한 본 발명에 의하면, 금속 배선을 3족 질화물 발광소자의 아래 면으로 연결이 가능하여 열 분산이 용이하여 3족 질화물 반도체 발광소자의 열적 신뢰성을 개선할 수 있다. In addition, according to the present invention, it is possible to connect the metal wiring to the lower surface of the group III nitride light emitting device to facilitate heat dissipation, thereby improving the thermal reliability of the group III nitride semiconductor light emitting device.

Claims

Board; In the manufacturing method of a group III nitride semiconductor laminated body which grows a nitride semiconductor layer on a board | substrate,

Forming a groove in the substrate;

And growing the at least one nitride semiconductor layer on the grooved substrate. 2.

The method of claim 1,

In the first step, the groove formed in the substrate is formed by a laser, characterized in that the Group III nitride semiconductor laminate.

The method of claim 1,

In the first step, the substrate is a sapphire substrate, characterized in that the Group III nitride semiconductor laminate.

The method of claim 1,

In the first step, the groove formed in the substrate has a circular cross section, the manufacturing method of a group III nitride semiconductor laminate.

The method of claim 1,

In the first step, the groove formed in the substrate is a manufacturing method of a group III nitride semiconductor laminate, characterized in that the cross section is elliptical.

The method of claim 1,

In the first step, the groove formed in the substrate is a manufacturing method of a group III nitride semiconductor laminate, characterized in that the cross section is polygonal.

3, comprising a plurality of nitride semiconductor layers grown on the substrate, the nitride semiconductor layer having an active layer for generating light by recombination of electrons and holes, and having electrodes for supplying current on the upper and lower surfaces of the plurality of nitride semiconductor layers. In the method of manufacturing a group nitride semiconductor light emitting device,

Forming a groove in the substrate;

Growing a plurality of nitride semiconductor layers on the grooved substrate;

Forming a light transmitting electrode on the plurality of nitride semiconductor layers;

Contacting the translucent electrode and forming a bonding pad for supplying current;

Polishing the bottom surface of the substrate to at least the groove is formed;

And forming an electrode on a lower surface of the plurality of nitride semiconductor layers through the polished substrate and the grooves formed thereon. 3.

The method of claim 7, wherein

In the first step, the substrate is a method of manufacturing a group III nitride semiconductor light emitting device, characterized in that the groove is formed in the substrate by a laser.

The method of claim 7, wherein

In the first step, the groove formed in the substrate is a manufacturing method of a group III nitride semiconductor light emitting device, characterized in that the cross section is elliptical.

The method of claim 7, wherein

In the first step, the groove formed in the substrate is a manufacturing method of a group III nitride semiconductor light emitting device, characterized in that the cross section is circular.

The method of claim 7, wherein

In the first step, the groove formed in the substrate is a method of manufacturing a group III nitride semiconductor light emitting device, characterized in that the cross-section is polygonal.

The method of claim 7, wherein

In the first step, the substrate is a sapphire substrate manufacturing method of a group III nitride semiconductor light emitting device.

And a plurality of nitride semiconductor layers grown on the grooved substrate, the nitride semiconductor layer including an active layer that generates light by recombination of electrons and holes, and comprising electrodes for supplying current to upper and lower surfaces of the plurality of nitride semiconductor layers. In the Group III nitride semiconductor light emitting device provided,

The grooved substrate is polished to at least the bottom of the substrate where the groove is formed;

Group III nitride semiconductor light emitting device, characterized in that the electrode is formed on the lower surface of the plurality of nitride semiconductor layer through the groove formed.