KR20070079093A - Display substrate - Google Patents

Display substrate Download PDF

Info

Publication number
KR20070079093A
KR20070079093A KR1020060009471A KR20060009471A KR20070079093A KR 20070079093 A KR20070079093 A KR 20070079093A KR 1020060009471 A KR1020060009471 A KR 1020060009471A KR 20060009471 A KR20060009471 A KR 20060009471A KR 20070079093 A KR20070079093 A KR 20070079093A
Authority
KR
South Korea
Prior art keywords
gate
metal pattern
metal
pattern
sealing member
Prior art date
Application number
KR1020060009471A
Other languages
Korean (ko)
Inventor
양용호
정기훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060009471A priority Critical patent/KR20070079093A/en
Publication of KR20070079093A publication Critical patent/KR20070079093A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136204Arrangements to prevent high voltage or static electricity failures
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

A display substrate is provided to prevent a metal pattern and a transparent electrode formed on a metal pattern from corroding due to reaction with external moisture by changing the metal pattern of a contact area of a gate driver circuit unit. A base substrate includes a display area(DA) where a plurality of pixels are formed and a peripheral area(PA) that surrounds the display area. A driver circuit is formed in the peripheral area and includes a plurality of switching devices and a plurality of contact units. The switching devices include first and second metal pattern. The contact units electrically connect the first and second metal patterns. A sealing member(310) is disposed in a portion of the peripheral area. A transmissive pattern without a metal layer is formed on at least one metal pattern of the first and second metal patterns of the contact unit formed in the portion of the peripheral area.

Description

표시 기판 {DISPLAY SUBSTRATE}Display board {DISPLAY SUBSTRATE}

도 1은 본 발명의 실시예에 따른 표시 기판을 포함하는 표시패널의 평면도이다.1 is a plan view of a display panel including a display substrate according to an exemplary embodiment of the present invention.

도 2는 도 1의 I-I’라인을 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.

도 3은 도 1의 표시패널의 게이트 구동 회로부를 나타낸 확대도이다.3 is an enlarged view illustrating a gate driving circuit of the display panel of FIG. 1.

도 4는 도 3의 본 발명의 일 실시예에 따른 금속패턴을 나타낸 확대도이다.4 is an enlarged view illustrating a metal pattern according to an embodiment of the present invention of FIG. 3.

도 5는 도 3의 본 발명의 다른 실시예에 따른 금속패턴을 나타낸 확대도이다.5 is an enlarged view illustrating a metal pattern according to another embodiment of the present invention of FIG. 3.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 어레이 기판 200 : 컬러필터기판100: array substrate 200: color filter substrate

PA : 주변 영역 DA : 표시 영역PA: Peripheral Area DA: Display Area

130 : 게이트 구동 회로부 300 : 액정층130: gate driving circuit portion 300: liquid crystal layer

310 : 밀봉 부재 320 : 셀갭 유지 부재310: sealing member 320: cell gap holding member

본 발명은 표시 기판에 관한 것으로, 더욱 상세하게는 집적된 회로부의 부식 을 방지하기 위한 표시 기판에 관한 것이다. The present invention relates to a display substrate, and more particularly, to a display substrate for preventing corrosion of an integrated circuit portion.

일반적으로, 액정표시장치는 다수의 게이트 배선과 다수의 소스 배선이 구비된 액정표시패널, 다수의 게이트 배선에 게이트 신호를 출력하는 게이트 구동 회로부 및 다수의 소스 배선에 데이터 신호를 출력하는 소스 구동 회로부로 이루어진다. In general, a liquid crystal display device includes a liquid crystal display panel having a plurality of gate lines and a plurality of source lines, a gate driving circuit portion for outputting a gate signal to the plurality of gate lines, and a source driving circuit portion for outputting data signals to the plurality of source lines Is made of.

상기 액정표시패널은 스위칭 소자(TFT)를 포함하는 하부 기판, 공통전극을 포함하는 상부 기판, 상기 하부 기판과 상부 기판 사이에 개재되는 액정층, 밀봉 부재 및 스페이서로 이루어진다. 상기 하부 기판 및 상부 기판은 상기 밀봉 부재에 의해서 결합시키고, 상기 스페이서를 이용하여 상기 액정층의 셀갭을 일정하게 유지한다. 이때, 상기 밀봉하는 과정의 액정 ODF(On Drop Filling)공정에서는 일반적으로 자외선(UV)을 통해서 밀봉부재를 경화시킨다. 상기 밀봉 부재의 하부에는 광범위한 패턴들이 없기 때문에 자외선을 배면 노광하여 밀봉 부재를 경화시킨다The liquid crystal display panel includes a lower substrate including a switching element TFT, an upper substrate including a common electrode, a liquid crystal layer interposed between the lower substrate and the upper substrate, a sealing member, and a spacer. The lower substrate and the upper substrate are coupled by the sealing member, and the cell gap of the liquid crystal layer is kept constant using the spacer. At this time, in the liquid crystal ODF (On Drop Filling) process of the sealing process, the sealing member is generally cured through ultraviolet (UV). Since the lower part of the sealing member does not have a wide range of patterns, the ultraviolet ray is exposed back to harden the sealing member.

한편, 최근에는 액정표시장치의 전체적인 사이즈를 감소시키면서 생산성을 증대시키기 위하여 게이트 구동 회로부를 액정표시패널에 집적하는 구조가 개발되고 있다. 이때, 상기와 같은 게이트 구동 회로부가 액정표시패널에 집적되어 있는 제품은 게이트 구동 회로부의 상부에 밀봉 부재를 위치시키는 구조를 주로 적용하고 있어 상기 밀봉 부재를 배면 노광으로 경화시킬 경우, 게이트 구동 회로부의 금속 패턴들에 의해 완전 경화가 되지 못하는 부분이 생긴다.On the other hand, in recent years, in order to increase the productivity while reducing the overall size of the liquid crystal display, a structure in which the gate driving circuit unit is integrated into the liquid crystal display panel has been developed. In this case, a product in which the gate driving circuit portion is integrated in the liquid crystal display panel mainly adopts a structure in which the sealing member is positioned on the gate driving circuit portion. When the sealing member is cured by back exposure, the gate driving circuit portion is applied. There is a part that cannot be completely cured by the metal patterns.

특히, 서로 다른 금속 패턴을 연결하는 콘택부는 일정 면적을 갖는 금속 패턴이 필요하게 된다. 이에 따라, 상기 금속패턴에 의해 상기 자외선이 상기 금속 패턴의 상부에 형성된 밀봉 부재까지 이르지 못하여 밀봉 부재의 불완전 경화가 발생할 수 있게 된다. 이에 의해, 미경화된 밀봉 부재의 성분과 외부에서 유입된 습기가 반응하여 게이트 구동 회로부의 금속 패턴이 부식되는 문제점이 발생한다. In particular, the contact portion connecting the different metal patterns requires a metal pattern having a predetermined area. Accordingly, the ultraviolet rays do not reach the sealing member formed on the upper portion of the metal pattern by the metal pattern, so that incomplete curing of the sealing member may occur. As a result, the components of the uncured sealing member and the moisture introduced from the outside react to generate a problem of corrosion of the metal pattern of the gate driving circuit part.

이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 집적된 회로부의 부식을 방지하기 위한 표시 기판을 제공하는 것이다. Accordingly, the technical problem of the present invention was conceived in this respect, and an object of the present invention is to provide a display substrate for preventing corrosion of an integrated circuit part.

상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 기판은 복수의 화소들이 형성된 표시영역 및 상기 표시영역을 둘러싸는 주변영역으로 이루어진 베이스 기판, 상기 주변 영역에 형성되고, 제1 금속 패턴 및 제2 금속 패턴을 포함하는 복수의 스위칭 소자들과 상기 제1 및 제2 금속 패턴을 전기적으로 연결하는 복수의 콘택부들을 포함하는 구동회로 및 상기 주변 영역의 일부 영역에 배치되는 밀봉 부재를 포함한다. 이때, 상기 일부 영역에 형성된 상기 콘택부의 제1 및 제2 금속 패턴 중 적어도 어느 하나에는 금속층이 제거된 투과 패턴이 형성되는 것을 특징으로 한다. 이러한 표시 기판의 제조 방법에 따르면, 표시 기판의 전기적 특성을 향상시킬 수 있다.A display substrate according to an exemplary embodiment of the present invention may include a base substrate including a display area in which a plurality of pixels are formed and a peripheral area surrounding the display area, the first substrate being formed in the peripheral area, A driving circuit including a plurality of switching elements including a second metal pattern and a plurality of contact parts electrically connecting the first and second metal patterns, and a sealing member disposed in a portion of the peripheral area. . In this case, the at least one of the first and second metal patterns of the contact portion formed in the partial region is characterized in that the transmission pattern from which the metal layer is removed. According to the manufacturing method of such a display substrate, the electrical characteristics of the display substrate can be improved.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 실시예에 따른 표시 패널의 평면도이고, 도 2는 도 1 의 I-I’라인을 따라 절단한 단면도이다. 1 is a plan view of a display panel according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 액정표시장치는 영상을 표시하는 액정표시패널과 상기 액정표시패널에 집적되어 상기 액정표시패널로 게이트 신호를 출력하는 게이트 구동 회로부 및 상기 액정표시패널 상에 실장되어 상기 액정표시패널로 데이터 신호를 출력하는 소스 구동 회로부를 포함한다.1 and 2, a liquid crystal display device according to an embodiment of the present invention includes a liquid crystal display panel displaying an image, a gate driving circuit unit integrated in the liquid crystal display panel and outputting a gate signal to the liquid crystal display panel; A source driving circuit unit mounted on the liquid crystal display panel to output a data signal to the liquid crystal display panel.

상기 액정표시패널은 하부 기판(100), 하부 기판(100)과 마주하는 상부 기판(200), 하부 기판(100)과 상부 기판(200)과의 사이에 개재된 액정층(300), 하부 기판(100)과 상부 기판(200)을 결합시키는 밀봉부재(310) 및 셀갭 유지 부재(320)를 포함한다. The liquid crystal display panel includes a lower substrate 100, an upper substrate 200 facing the lower substrate 100, a liquid crystal layer 300 interposed between the lower substrate 100 and the upper substrate 200, and a lower substrate. And a sealing member 310 and a cell gap holding member 320 that couple the upper surface 100 to the upper substrate 200.

상기 액정표시패널은 실질적으로 영상이 표시되는 영역(DA) 및 표시 영역(DA)과 인접하고 영상이 표시되지 않는 주변 영역(PA)으로 구분된다. 상기 주변 영역(PA)은 제1 주변 영역(PA1) 및 제2 주변 영역(PA2)을 포함한다.The LCD panel is substantially divided into a region DA in which an image is displayed and a peripheral region PA adjacent to the display area DA and in which the image is not displayed. The peripheral area PA includes a first peripheral area PA1 and a second peripheral area PA2.

표시 영역(DA)에는 복수의 데이터 배선(미도시) 및 복수의 소스 배선(미도시)들이 구비된다. 상기 복수의 데이터 배선 및 복수의 소스 배선들에 의해서 정의되는 복수의 화소 영역에는 복수의 화소가 각각 구비된다.The display area DA includes a plurality of data wires (not shown) and a plurality of source wires (not shown). A plurality of pixels are respectively provided in the plurality of pixel areas defined by the plurality of data lines and the plurality of source lines.

상기 복수의 화소 각각은 박막 트랜지스터(TFT) 및 박막 트랜지스터(TFT)에 전기적으로 연결된 화소전극(PE)을 포함한다. 박막 트랜지스터(TFT)는 게이트 전극, 소스 전극 및 드레인 전극을 포함하는데, 게이트 전극(미도시)은 대응하는 상기 게이트 배선과 접속되고, 소스 전극(미도시)은 대응하는 상기 소스 배선과 접속된다. 또한, 드레인 전극(미도시)은 화소 전극(PE)과 접속된다. 화소 전극(PE)은 투명한 도전성 물질인 인듐 틴 옥사이드(Indium Tin Oxide; 이하, ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; 이하, IZO)로 이루어진다.Each of the plurality of pixels includes a thin film transistor TFT and a pixel electrode PE electrically connected to the thin film transistor TFT. The thin film transistor TFT includes a gate electrode, a source electrode, and a drain electrode, a gate electrode (not shown) is connected with the corresponding gate wiring, and a source electrode (not shown) is connected with the corresponding source wiring. In addition, the drain electrode (not shown) is connected to the pixel electrode PE. The pixel electrode PE is formed of indium tin oxide (ITO) or indium zinc oxide (IZO), which is a transparent conductive material.

게이트 구동 회로부(130)는 제1 주변 영역(PA1)에 구비되고, 상기 복수의 게이트 배선의 제1 단부에 연결되어 상기 게이트 배선으로 게이트 구동 신호를 출력한다. 게이트 구동 회로부(130)는 표시 영역(DA)의 박막 트랜지스터(TFT)의 공정과 동일한 공정에 의해서 비정질 실리콘(Amorphous Silicon; a-Si)으로 형성된다. 게이트 구동 회로부(130)에 대해서는 밀봉 부재(310)와 함께 상세하게 후술하도록 한다.The gate driving circuit unit 130 is provided in the first peripheral area PA1 and is connected to first ends of the plurality of gate lines to output a gate driving signal to the gate lines. The gate driving circuit unit 130 is formed of amorphous silicon (a-Si) by the same process as that of the thin film transistor TFT of the display area DA. The gate driving circuit unit 130 will be described later in detail together with the sealing member 310.

소스 구동 회로부(400)는 제2 주변 영역(PA2)과 인접하게 형성되며, 소스 인쇄회로기판(410)을 포함한다. 소스 인쇄회로기판(410)은 소스 연성인쇄회로기판(420)을 통해 상기 액정표시패널과 연결된다. 소스 연성인쇄회로기판(420)은 소스 구동칩(430)을 포함하고, 소스 연성인쇄회로기판(420)은 예를 들어, 테이프 캐리어 패키지(Tape Carrier Package : TCP) 또는 칩 온 필름(Chip On Film : COF)으로 이루어진다. 한편, 소스 인쇄회로기판(410)은 상기 액정표시패널에 별도의 신호 배선을 형성함으로써 제거되어질 수 있다.The source driving circuit unit 400 is formed adjacent to the second peripheral area PA2 and includes a source printed circuit board 410. The source printed circuit board 410 is connected to the liquid crystal display panel through the source flexible printed circuit board 420. The source flexible printed circuit board 420 may include a source driving chip 430, and the source flexible printed circuit board 420 may be, for example, a tape carrier package (TCP) or a chip on film. : COF). Meanwhile, the source printed circuit board 410 may be removed by forming a separate signal line on the liquid crystal display panel.

상부 기판(200)은 차광 패턴(BM), 컬러 필터(CF) 및 공통전극(CE)을 포함한다. 컬러필터(CF)는 레드(R) 컬러필터, 그린(G) 컬러필터 및 블루(B) 컬러필터를 포함하고 차광 패턴(BM)은 표시 영역(DA)에서 컬러필터들 사이에 구비되어 각각의 화소 영역을 경계지음으로써 화소들의 컬러 재현성을 향상시킨다. 또한, 차광 패턴(BM)은 주변 영역(PA)에서 게이트 구동 회로부(130)와 마주하여 게이트 구동회로가 화면상에 투영되는 것을 방지한다. 공통 전극(CE)은 차광 패턴(BM) 및 컬러필터 (CF) 상에 균일한 두께로 적층되어 화소 전극(PE)과 마주하도록 형성된다.The upper substrate 200 includes a light blocking pattern BM, a color filter CF, and a common electrode CE. The color filter CF includes a red (R) color filter, a green (G) color filter, and a blue (B) color filter, and a light shielding pattern BM is provided between the color filters in the display area DA. By bordering the pixel area, the color reproducibility of the pixels is improved. In addition, the light blocking pattern BM prevents the gate driving circuit from being projected on the screen by facing the gate driving circuit 130 in the peripheral area PA. The common electrode CE is stacked on the light blocking pattern BM and the color filter CF to have a uniform thickness to face the pixel electrode PE.

밀봉 부재(310)는 하부 기판(100)과 상부 기판(200)과의 사이에 개재된 후 고온, 고압이 가해지는 합착 공정을 통해 하부 기판(100)과 상부 기판(200)을 결합한다. 특히 밀봉 부재(310)는 공통 전극(CE)과 게이트 구동 회로부(130)의 사이에 개재되고, 게이트 구동 회로부(130)의 일부 영역을 덥도록 형성된다. The sealing member 310 is interposed between the lower substrate 100 and the upper substrate 200 and then combines the lower substrate 100 and the upper substrate 200 through a bonding process in which high temperature and high pressure are applied. In particular, the sealing member 310 is interposed between the common electrode CE and the gate driving circuit unit 130 and is formed to cover a portion of the gate driving circuit unit 130.

셀갭 유지 부재(320)는 하부 기판(100) 및 상부 기판(200)과의 사이에 개재되는 스페이서로 액정층(300)의 두께를 일정하게 유지한다. 상기 스페이서는 비즈 스페이서 또는 컬럼 스페이서가 사용된다.The cell gap maintaining member 320 is a spacer interposed between the lower substrate 100 and the upper substrate 200 to maintain a constant thickness of the liquid crystal layer 300. The spacer may be a beads spacer or a column spacer.

도 3은 도 1의 표시패널의 게이트 구동 회로부를 나타낸 확대도이다. 도 3을 참조하면, 게이트 구동 회로부(130)는 게이트 신호 배선부(132) 및 게이트 회로부(134)를 포함한다. 3 is an enlarged view illustrating a gate driving circuit of the display panel of FIG. 1. Referring to FIG. 3, the gate driving circuit unit 130 includes a gate signal wiring unit 132 and a gate circuit unit 134.

게이트 신호 배선부(132)는 복수의 게이트 신호 배선(132a, 132b, 132c, 132d)들을 포함한다. 상기 게이트 신호 배선들은 게이트 회로부(134)의 금속 패턴들과 연결되어 소스 구동 회로부(400)를 통과하여 전달되는 구동 신호들을 게이트 신호 배선(132a, 132b, 132c, 132d)들을 통해 게이트 회로부(134)에 전달한다. The gate signal wire part 132 includes a plurality of gate signal wires 132a, 132b, 132c, and 132d. The gate signal wires are connected to the metal patterns of the gate circuit part 134 and drive signals transferred through the source driving circuit part 400 through the gate signal wires 132a, 132b, 132c, and 132d through the gate circuit part 134. To pass on.

게이트 회로부(134)는 복수의 스위칭 소자(TFT) 및 복수의 콘택부(CNT1, CNT2, CNT3, CNT4)를 포함하고, 복수의 스위칭 소자(TFT)들은 게이트 전극(G) 및 금속 패턴을 포함한다. The gate circuit part 134 includes a plurality of switching elements TFT and a plurality of contact parts CNT1, CNT2, CNT3, and CNT4, and the plurality of switching elements TFT includes a gate electrode G and a metal pattern. .

복수의 스위칭 소자(TFT)들의 상기 금속 패턴은 표시 영역(DA)에 포함되는 박막 트랜지스터(TFT)의 상기 소스 전극 및 드레인 전극과 동시에 형성되고 상기 소스 전극 및 드레인 전극과 동일한 금속층을 패터닝하여 게이트 전극(G)상에 형성된다. 게이트 신호 배선(132)으로부터 게이트 회로부(134)로 들어온 구동 신호들은 상기 복수의 스위칭 소자(TFT)를 통해서 변환되어 표시 영역(DA)의 상기 게이트 배선으로 출력하게 된다. The metal pattern of the plurality of switching elements TFT may be formed simultaneously with the source electrode and the drain electrode of the thin film transistor TFT included in the display area DA, and pattern the same metal layer as the source electrode and the drain electrode to form a gate electrode. It is formed on (G). The driving signals that enter the gate circuit unit 134 from the gate signal line 132 are converted through the plurality of switching elements TFT and output to the gate line of the display area DA.

이때, 상기 게이트 배선과 연결된 게이트 구동 회로부(130)의 게이트 전극(G)은 소스 전극(S) 또는 드레인 전극(D)과 복수의 콘택부(CNT1, CNT2, CNT3, CNT4)를 형성한다. 상기 복수의 콘택부에 형성된 투명 전극(TE)을 통해서 게이트 전극(G)과 소스 전극(S) 또는 드레인 전극(D)은 전기적으로 연결된다. 투명 전극(TE)은 도전성 물질인 인듐 틴 옥사이드(Indium Tin Oxide; 이하, ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; 이하, IZO)로 이루어진다.In this case, the gate electrode G of the gate driving circuit unit 130 connected to the gate wiring forms a source electrode S or a drain electrode D and a plurality of contact portions CNT1, CNT2, CNT3, and CNT4. The gate electrode G, the source electrode S, or the drain electrode D are electrically connected to each other through the transparent electrodes TE formed in the contact portions. The transparent electrode TE is made of indium tin oxide (ITO) or indium zinc oxide (IZO), which is a conductive material.

밀봉 부재(310)는 하부 기판(100)의 가장자리를 따라 형성된다. 이때, 게이트 회로부(134)의 일부 영역에도 형성되어 밀봉 부재(310)를 통해 하부 기판(100)과 상부 기판(200)은 결합한다. 이때, 게이트 신호 배선부(132)상에도 밀봉 부재(310)가 형성될 수 있다.The sealing member 310 is formed along the edge of the lower substrate 100. In this case, the lower substrate 100 and the upper substrate 200 are coupled to the partial area of the gate circuit 134 through the sealing member 310. In this case, the sealing member 310 may be formed on the gate signal wiring part 132.

도 4는 도 3의 본 발명의 일 실시예에 따른 금속패턴을 나타낸 확대도이고, 도 5는 도 3의 본 발명의 다른 실시예에 따른 금속패턴을 나타낸 확대도이다.4 is an enlarged view illustrating a metal pattern according to an embodiment of the present invention of FIG. 3, and FIG. 5 is an enlarged view illustrating a metal pattern according to another embodiment of the present invention of FIG. 3.

도 4 및 도 5를 참조하면, 게이트 회로부(134)의 게이트 전극(G)이 소스 전극(S) 또는 드레인 전극(D)과 인접하게 형성되어 콘택부(CNT1, CNT2)를 형성한다. 콘택부(CNT1, CNT2)에는 투명 전극(TE1, TE2)이 형성되고, 투명 전극(TE1, TE2)을 통해 게이트 전극(G)이 소스 전극(S) 또는 드레인 전극(D)과 전기적으로 연결된다.4 and 5, the gate electrode G of the gate circuit unit 134 is formed adjacent to the source electrode S or the drain electrode D to form the contact portions CNT1 and CNT2. Transparent electrodes TE1 and TE2 are formed in the contact portions CNT1 and CNT2, and the gate electrode G is electrically connected to the source electrode S or the drain electrode D through the transparent electrodes TE1 and TE2. .

이때, 게이트 전극(G), 소스 전극(S) 또는 드레인 전극(D), 투명 전극(TE1, TE2)을 포함하는 게이트 회로부(134)상의 일부에 밀봉 부재(310)가 형성되고, 밀봉 부재(310)는 하부 기판(100)의 배면에서 자외선을 조사하여 경화시킨다.At this time, the sealing member 310 is formed on a part of the gate circuit portion 134 including the gate electrode G, the source electrode S or the drain electrode D, and the transparent electrodes TE1 and TE2, and the sealing member ( 310 is cured by irradiating ultraviolet rays from the back surface of the lower substrate (100).

상기 자외선을 하부 기판(100)의 배면에서 하부 기판(100)을 향하여 조사하면, 상기 자외선의 일부는 높은 에너지를 가지고 있으므로 하부 기판(100)을 통과할 수 있다. 이에 따라, 상기 자외선은 하부 기판(100) 상에 형성되어 있는 밀봉 부재(310)에까지 도달할 수 있고, 밀봉 부재(310)는 상기 자외선에 의해 경화되어 하부 기판(100) 및 상부 기판(200)을 결합한다. When the ultraviolet rays are irradiated from the rear surface of the lower substrate 100 toward the lower substrate 100, some of the ultraviolet rays have high energy and thus may pass through the lower substrate 100. Accordingly, the ultraviolet rays may reach the sealing member 310 formed on the lower substrate 100, and the sealing member 310 may be cured by the ultraviolet rays to lower the substrate 100 and the upper substrate 200. To combine.

도 4를 참조하면, 본 발명의 일 실시예에 따른 금속 패턴이 포함하는 투과 패턴의 형상은 그루브 패턴으로 형성될 수 있다. 상기 금속 패턴은 예를 들어, 콘택부(CNT1)의 게이트 전극(G) 또는 소스 전극(S)이다. Referring to FIG. 4, the shape of the transmission pattern included in the metal pattern according to the exemplary embodiment of the present invention may be formed as a groove pattern. The metal pattern is, for example, the gate electrode G or the source electrode S of the contact portion CNT1.

상기 그루브 패턴은 일정한 형상, 예를 들면, 물결 형상, 요철 형상이 반복적으로 배치되는 형상을 가진다. 또는 상기 게이트 전극(G)의 제1 면이 상기 게이트 전극(G)의 제1 면과 평행하게 형성되는 게이트 전극(G)의 제2 면을 향하여 홈이 형성된다. 상기 홈은 한 개이거나, 복수 개일 수 있다.The groove pattern has a shape in which a predetermined shape, for example, a wave shape and an uneven shape are repeatedly arranged. Alternatively, a groove is formed toward the second surface of the gate electrode G in which the first surface of the gate electrode G is formed in parallel with the first surface of the gate electrode G. The groove may be one or plural.

또한, 상기 그루브 패턴은 소스 전극(S)에 형성되어 일정한 형상들이 반복적으로 배치되거나, 상기 소스 전극(S)의 제1 면과 평행하게 형성되는 소스 전극(S)의 제2 면을 향하는 홈이 형성될 수 있다. 이때, 상기 홈은 한 개이거나 복수 개일 수 있다. In addition, the groove pattern may be formed in the source electrode S, and certain shapes may be repeatedly arranged, or a groove facing the second surface of the source electrode S formed in parallel with the first surface of the source electrode S may be formed. Can be formed. In this case, one or more grooves may be provided.

즉, 게이트 전극(G)에만 상기 그루브 패턴이 형성되거나, 소스 전극(S)에만 상기 그루브 패턴이 형성될 수 있다. 또한, 게이트 전극(G) 및 소스 전극(S)이 상기 그루브 패턴을 모두 포함하여 형성될 수 있다. 또한, 상기 게이트 전극(G) 또는 소스 전극(S)의 복수의 면이 상기 그루브 패턴을 포함할 수도 있을 것이다. 이때, 소스 전극(S)뿐 만아니라 게이트 전극(G)과 드레인 전극(D)이 형성하는 콘택부(CNT2)의 금속 패턴이 상기 그루브 패턴을 포함할 수도 있을 것이다.That is, the groove pattern may be formed only on the gate electrode G, or the groove pattern may be formed only on the source electrode S. In addition, the gate electrode G and the source electrode S may be formed to include all of the groove patterns. In addition, the plurality of surfaces of the gate electrode G or the source electrode S may include the groove pattern. In this case, not only the source electrode S but also the metal pattern of the contact portion CNT2 formed by the gate electrode G and the drain electrode D may include the groove pattern.

상기 그루브 패턴은 상기 금속 패턴을 형성하기 위한 금속층을 포함하는 베이스 기판의 전면에 포토레지스트층을 형성하고, 상기 포토레지스트층을 상기 그루브 패턴을 포함하는 마스크에 의해 패터닝한다. 상기 마스크에 의해 상기 포토레지스트층이 패터닝되면, 식각액을 이용하여 상기 패터닝된 포토레지스트층이 형성되지 않은 영역의 금속층을 제거하고 패터닝된 금속층만 잔존시켜 상기 그루브 패턴을 포함하는 금속 패턴을 형성하게 된다. The groove pattern forms a photoresist layer on the entire surface of the base substrate including the metal layer for forming the metal pattern, and pattern the photoresist layer by a mask including the groove pattern. When the photoresist layer is patterned by the mask, an etching solution is used to remove the metal layer in the region where the patterned photoresist layer is not formed, and only the patterned metal layer remains to form a metal pattern including the groove pattern. .

상기 금속 패턴이 그루브 패턴을 포함함으로써, 콘택부에서 금속 패턴이 차지하는 영역을 줄일 수 있다. 이에 따라, 밀봉 부재(310)의 경화시에 배면 노광하는 상기 자외선이 하부 기판(100)에 투과되는 영역을 늘릴 수 있어 밀봉 부재(310)의 완전 경화가 가능하다.As the metal pattern includes the groove pattern, an area occupied by the metal pattern in the contact portion may be reduced. As a result, the area where the ultraviolet rays which are exposed to the rear surface during the curing of the sealing member 310 is transmitted to the lower substrate 100 can be increased, thereby fully curing the sealing member 310.

도 5를 참조하면, 본 발명의 다른 실시예에 따른 금속 패턴이 포함하는 투과 패턴의 형상은 홀(hole) 형상으로 형성될 수 있다. 상기 금속 패턴은 예를 들어, 콘택부(CNT2)의 게이트 전극(G) 또는 드레인 전극(D)이다. Referring to FIG. 5, a shape of a transmission pattern included in a metal pattern according to another exemplary embodiment of the present invention may be formed in a hole shape. The metal pattern is, for example, the gate electrode G or the drain electrode D of the contact portion CNT2.

상기 홀은 상기 금속 패턴의 내부 영역에 형성되며 상기 홀은 크기에 따라 한개 내지 복수개가 형성될 수 있다. 상기 복수개의 홀은 게이트 전극(G) 또는 드 레인 전극(D)에 균일하게 배치되어 밀봉 부재(310)의 경화시에 배면 노광하는 상기 자외선이 하부 기판(100)에 투과되는 영역을 늘리고 상기 자외선이 균일하게 투과할 수 있다. The holes may be formed in the inner region of the metal pattern, and one or more holes may be formed according to the size. The plurality of holes are uniformly disposed in the gate electrode G or the drain electrode D to increase a region in which the ultraviolet rays, which are exposed to the bottom surface during curing of the sealing member 310, are transmitted to the lower substrate 100, and the ultraviolet rays are increased. This can permeate uniformly.

상기 홀은 게이트 전극(G) 또는 드레인 전극(D)에 형성될 수 있고, 게이트 전극(G) 및 드레인 전극(D)에 형성될 수 있으며, 게이트 회로부(134)의 소스 전극(S)에 상기 홀이 형성될 수도 있다. 이때, 상기 홀을 포함하는 금속 패턴은 상기 홀을 포함하는 마스크에 의해 금속층을 패터닝하여 형성한다.The hole may be formed in the gate electrode G or the drain electrode D, and may be formed in the gate electrode G and the drain electrode D. The hole may be formed in the source electrode S of the gate circuit 134. Holes may be formed. In this case, the metal pattern including the hole is formed by patterning a metal layer by a mask including the hole.

상기 금속 패턴이 상기 홀을 포함함으로써 상기 금속 패턴이 콘택부(CNT2)에서 차지하는 영역을 줄일 수 있다. 이에 따라, 밀봉 부재(310)의 경화시에 배면 노광하는 상기 자외선이 하부 기판(100)에 투과되는 영역을 늘릴 수 있어 밀봉 부재(310)의 완전 경화가 가능하다.Since the metal pattern includes the hole, an area occupied by the metal pattern in the contact portion CNT2 may be reduced. As a result, the area where the ultraviolet rays which are exposed to the rear surface during the curing of the sealing member 310 is transmitted to the lower substrate 100 can be increased, thereby fully curing the sealing member 310.

이상에서 상세하게 설명한 바에 의하면, 상기 게이트 회로부의 복수의 콘택부의 금속 패턴이 투과 패턴을 포함함으로써, 밀봉 부재의 완전 경화를 가능하게 한다. 이에 따라, 상기 금속 패턴 상에 형성되는 투명 전극이 외부 습기와 반응하여 상기 금속 패턴을 부식시키는 현상을 방지하여 제조 공정의 신뢰성을 향상시킬 수 있고, 표시 기판의 전기적 특성을 향상시킬 수 있다. As described above in detail, the metal patterns of the plurality of contact portions of the gate circuit portion include a transmission pattern, thereby enabling complete curing of the sealing member. Accordingly, the transparent electrode formed on the metal pattern reacts with external moisture to prevent corrosion of the metal pattern, thereby improving reliability of the manufacturing process and improving electrical characteristics of the display substrate.

또한, 상기 투과 패턴을 포함하는 금속 패턴은 밀봉 부재가 형성된 상기 게이트 신호 배선부의 복수의 콘택부에도 적용하여 금속 패턴의 부식을 방지할 수 있다.In addition, the metal pattern including the transmission pattern may be applied to a plurality of contact parts of the gate signal wiring part in which the sealing member is formed to prevent corrosion of the metal pattern.

이와 같은 표시 기판의 제조방법에 따르면, 게이트 구동 회로부의 콘택부의 금속 패턴을 변형시킴으로써, 상기 금속 패턴의 상부에 형성되는 투명 전극과 금속 패턴이 외부의 습기와 반응하여 부식되는 것을 방지할 수 있고, 이에 따라 제조 공정의 신뢰성 및 표시 기판의 전기적 특성을 향상시킬 수 있다.According to the manufacturing method of the display substrate, by deforming the metal pattern of the contact portion of the gate driving circuit portion, the transparent electrode and the metal pattern formed on the upper portion of the metal pattern can be prevented from reacting with the external moisture to corrode, Accordingly, the reliability of the manufacturing process and the electrical characteristics of the display substrate can be improved.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.

Claims (4)

복수의 화소부들이 형성된 표시영역 및 상기 표시영역을 둘러싸는 주변영역으로 이루어진 베이스 기판;A base substrate including a display area in which a plurality of pixel parts are formed and a peripheral area surrounding the display area; 상기 주변 영역에 형성되고, 제1 금속 패턴 및 제2 금속 패턴을 포함하는 복수의 스위칭 소자들과 상기 제1 및 제2 금속 패턴을 전기적으로 연결하는 복수의 콘택부들을 포함하는 구동회로; 및A driving circuit formed in the peripheral region and including a plurality of switching elements including a first metal pattern and a second metal pattern and a plurality of contact parts electrically connecting the first and second metal patterns; And 상기 주변 영역의 일부 영역에 배치되는 밀봉 부재를 포함하며, A sealing member disposed in a portion of the peripheral region, 상기 일부 영역에 형성된 상기 콘택부의 제1 및 제2 금속 패턴 중 적어도 어느 하나의 금속 패턴에는 금속층이 제거된 투과 패턴이 형성된 것을 특징으로 하는 표시 기판. The display substrate of claim 1, wherein at least one of the first and second metal patterns of the contact portion formed in the partial region is formed with a transmission pattern from which the metal layer is removed. 제1항에 있어서, 상기 투과 패턴은 상기 적어도 어느 하나의 금속 패턴에 복수개가 형성된 것을 특징으로 하는 표시 기판.The display substrate of claim 1, wherein a plurality of transmission patterns are formed on the at least one metal pattern. 제1항에 있어서, 상기 표시 영역은 복수의 게이트 배선들과 상기 게이트 배선들과 교차하는 복수의 소스 배선들을 더 포함하는 것을 특징으로 하는 표시 기판.The display substrate of claim 1, wherein the display area further comprises a plurality of gate wires and a plurality of source wires crossing the gate wires. 제3항에 있어서, 상기 구동회로는 상기 게이트 배선들의 일단에 형성되어 상 기 게이트 배선들에 상기 게이트 신호들을 순차적으로 출력하는 게이트 구동회로인 것을 특징으로 하는 표시 기판.The display substrate of claim 3, wherein the driving circuit is a gate driving circuit formed at one end of the gate lines to sequentially output the gate signals to the gate lines.
KR1020060009471A 2006-02-01 2006-02-01 Display substrate KR20070079093A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060009471A KR20070079093A (en) 2006-02-01 2006-02-01 Display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060009471A KR20070079093A (en) 2006-02-01 2006-02-01 Display substrate

Publications (1)

Publication Number Publication Date
KR20070079093A true KR20070079093A (en) 2007-08-06

Family

ID=38599789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060009471A KR20070079093A (en) 2006-02-01 2006-02-01 Display substrate

Country Status (1)

Country Link
KR (1) KR20070079093A (en)

Similar Documents

Publication Publication Date Title
US11740520B2 (en) Display panel and method of manufacturing the same
US9310651B2 (en) Liquid crystal display device with first and second substrates sealed by sealing material with an end of protective material on second substrate being disposed between inner and outer wall surfaces of the sealing material
CN1892331B (en) Display panel and method of manufacture
EP2360513A1 (en) Liquid crystal panel and liquid crystal display device
US8228479B2 (en) Liquid crystal display with spacers arranged corresponding to metal electrode pedestals
JP4987422B2 (en) Display device and manufacturing method thereof
US10795222B2 (en) Display device and manufacturing method for display device
US10353253B2 (en) Mounting substrate and display device
KR101644055B1 (en) Borderless liquid crystal display device
US10437117B2 (en) Liquid-crystal display device
KR20120018978A (en) Method for fabricating liquid crystal panel
KR20110067970A (en) Display substrate and method of manufacturing the same
US7999902B2 (en) Liquid crystal display panel
US7006178B2 (en) One drop fill LCD panel having light-shielding pattern with first and second metal patterns
US8462309B2 (en) Liquid crystal display device
JP2010072368A (en) Electro-optical device, method for manufacturing electro-optical device, and electronic equipment
WO2012098975A1 (en) Display panel and display device with same
KR20070079093A (en) Display substrate
KR20040049510A (en) Liquid crystal display and manufacturing method thereof
JP2006349789A (en) Optoelectronic apparatus, method for manufacturing optoelectronic apparatus, and electronic apparatus
KR101080133B1 (en) The color filter on TFT structure liquid crystal display device using plastic substrate and method of fabricating the same
US10551650B2 (en) Manufacturing method of liquid crystal display device
US20240160062A1 (en) Display panel and electronic device
JP2009300659A (en) Display device
JP2010066439A (en) Liquid crystal display device and electronic device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid