KR20070076991A

KR20070076991A - Integrated circuit and method of boundary scan test

Info

Publication number: KR20070076991A
Application number: KR1020060006589A
Authority: KR
Inventors: 조범식
Original assignee: 삼성전자주식회사
Priority date: 2006-01-21
Filing date: 2006-01-21
Publication date: 2007-07-25

Abstract

An IC(Integrated Circuit) device and a boundary scan test method are provided to quickly perform a boundary scan test by executing a boundary scan function in parallel with at least two boundary scan chains comprising boundary scan cells. An IC device(100) is composed of a semiconductor die(10) having plural input/output or bidirectional pads(11); boundary scan cells(20,20f,20s) combined to plural input/output or bidirectional pads respectively; at least two boundary scan chains(31,32) comprising the boundary scan cells; an interface unit(50) connected with the boundary scan chains respectively to input/output a test signal; and a control unit connected to the interface unit to provide a control signal for controlling the boundary scan chains. A boundary scan test signal is input to the boundary scan chains at the same time and a boundary scan function is executed in parallel.

Description

Integrated circuit and method of boundary scan test

도 1은 본 발명에 따른 집적회로 장치의 바운더리 스캔 체인을 나타내는 평면도이다. 1 is a plan view illustrating a boundary scan chain of an integrated circuit device according to the present invention.

　　　　　　도 2는 본 발명에 따른 바운더리 스캔 테스트 방법을 나타내는 순서도이다. 2 is a flowchart illustrating a boundary scan test method according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings

10 : 반도체 다이(semiconductor die)　　　　　 11 : 입/출력 또는 양방향 패드 10: semiconductor die 11: input / output or bidirectional pad

20 : 바운더리 스캔 셀　　　　　　　　　　　　　　 31, 32 : 바운더리 스캔 체인 20: Boundary Scan Cell 31, 32: Boundary Scan Chain

40 : 제어부 50 : 인터페이스부40: control unit 50: interface unit

100 : 집적회로 장치100: integrated circuit device

본 발명은 집적회로 장치 및 바운더리 스캔 테스트 방법에 관한 것으로서, 더욱 상세하게는, 집적회로 장치의 각 패드의 상태 또는 집적회로 장치 내부의 동작 오류를 검출하기 위한 바운더리 스캔 체인을 구비하는 집적회로 장치 및 바운더리 스캔 테스트 방법에 관한 것이다.The present invention relates to an integrated circuit device and a boundary scan test method, and more particularly, to an integrated circuit device having a boundary scan chain for detecting a state of each pad of the integrated circuit device or an operation error inside the integrated circuit device. Boundary scan test method.

집적회로 장치는 인쇄회로기판의 다양한 배선과 결합되는 입/출력 패드 또는 양방향 패드(또는, 핀)들을 포함한다. 집적회로 장치 및 집적회로 장치를 장착한 인쇄회로기판에 대한 성능 및 결함 테스트는, 예를 들면, 집적회로 장치들 사이, 집적회로 장치와 인쇄회로기판 사이 또는 인쇄회로기판들 사이의 각 결선 (interconnection)의 신뢰성 판정과 같은 다양한 수준의 테스트에 의해서 수행된다. 칩 수준 및 시스템 수준과 같은 다양한 수준의 테스트를 용이하게 수행하기 위해서, 집적회로 장치를 테스트 보드에 장착시켜, 인시튜로 테스트할 수 있는 1149.1로 지칭되는 IEEE 규격인 조인트 테스트 액션 그룹(Joint Test Action Group, JTAG)에 이 사용된다. Integrated circuit devices include input / output pads or bidirectional pads (or pins) that are coupled with various wires of a printed circuit board. Performance and defect testing of integrated circuit devices and printed circuit boards equipped with integrated circuit devices may include, for example, each interconnection between integrated circuit devices, between integrated circuit devices and printed circuit boards, or between printed circuit boards. By various levels of testing, such as determining the reliability of To facilitate various levels of testing, such as chip level and system level, the Joint Test Action Group, an IEEE specification called 1149.1 that can be mounted in a test board and tested in situ. Group, JTAG).

상기 JTAG 규격의 바운더리 스캔 테스트를 위하여, 집적회로 장치의 코어와 입/출력 또는 양방향 패드에 바운더리 스캔 셀을 배치한다. JTAG 테스트는 반도체 장치의 입/출력 또는 양방향 패드를 통하여 바운더리 스캔 셀에 입력 테스트 데이터("벡터(vector)"라 함)를 입력한 후, 다른 입/출력 패드 또는 양방향 패드로부터 판독된 출력 데이터와 예상된 결과를 서로 비교함으로써 수행된다. For boundary scan tests of the JTAG standard, boundary scan cells are placed on the cores and input / output or bidirectional pads of the integrated circuit device. The JTAG test inputs input test data (called a "vector") into boundary scan cells through input / output or bidirectional pads of a semiconductor device, and then outputs data read from other input / output pads or bidirectional pads. This is done by comparing the expected results with each other.

바운더리 스캔 셀은 JTAG에 따른 제어 신호에 의하여 제어되어, 데이터가 하나의 바운더리 스캔 셀로부터 인접하는 바운더리 스캔 셀로 연속적으로 전달되도록 한다. 예를 들면, 시프트 레지스터 내의 레지스터로부터 상기 시프트 레지스터의 다음 레지스터로 데이터가 전달되는 것에 의하여, 데이터는 임의의 바운더리 스캔 셀로부터 인접하는 바운더리 스캔 셀로 이동된다. 즉, 인접하는 바운더리 스캔 셀의 출력 래치는 인접하는 바운더리 스캔 셀의 입력 래치가 된다. 따라서, 인접하 는 바운더리 스캔 셀들은 서로 직렬로 연결되어, 복수의 바운더리 스캔 셀로 이루어진 바운더리 스캔 체인을 구성한다. The boundary scan cell is controlled by a control signal according to JTAG to allow data to be continuously transferred from one boundary scan cell to an adjacent boundary scan cell. For example, by transferring data from a register in a shift register to the next register of the shift register, the data is moved from any boundary scan cell to an adjacent boundary scan cell. In other words, the output latches of adjacent boundary scan cells become input latches of adjacent boundary scan cells. Therefore, adjacent boundary scan cells are connected in series to each other, thereby forming a boundary scan chain composed of a plurality of boundary scan cells.

최근 집적회로 장치는 집적도 증가가 증가함에 따라 입/출력 또는 양방향 패드의 수가 급속히 증가하고 있으며, 패키지 기술 분야의 발전으로 상기 패드에 대한 결선은 더욱 복잡해지고 있다. 이에 따라, 집적회로 장치의 결선의 무결성(integrity)을 충분히 테스트하기 위하여 바운더리 스캔 테스트를 위해 소요되는 시간도 점차 증가하고 있는 추세이다. 예를 들면, 데이터의 입/출력 또는 양방향 패드가 200 개가 넘는 집적회로 장치에 대하여, 테스트 클락의 주기(TCK)를 고려하면, 최소 200 주기가 소요된다. 즉, 입/출력 또는 양방향 패드의 수가 증가할수록 바운더리 스캔 테스트에 소요되는 시간이 증가됨을 의미한다. Recently, as the integration density increases, the number of input / output or bidirectional pads rapidly increases, and the connection of the pads becomes more complicated due to the development of package technology. Accordingly, the time required for the boundary scan test to increase the integrity of the wiring (integrity) of the integrated circuit device is also gradually increasing. For example, for an integrated circuit device with more than 200 input / output or bidirectional pads of data, considering a test clock period (TCK), at least 200 cycles are required. That is, as the number of input / output or bidirectional pads increases, the time required for the boundary scan test increases.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 집적도의 증가와 패키지 기술 분야의 발전에 따라 증가하는 집적회로 장치의 입/출력 또는 양방향 패드들에 대하여 더욱 신속하게 바운더리 스캔 테스트를 할 수 있는 집적회로 장치를 제공하는 것이다. Accordingly, an object of the present invention is to provide an integrated circuit device that can perform boundary scan tests more quickly on input / output or bidirectional pads of an integrated circuit device, which is increasing with increasing integration and development of package technology. To provide.

또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 집적도의 증가와 패키지 기술 분야의 발전에 따라 증가하는 집적회로 장치의 입/출력 또는 양방향 패드들에 대하여 더욱 신속하게 바운더리 스캔 테스트를 할 수 있는 바운더리 스캔 테스트 방법을 제공하는 것이다. In addition, another technical problem to be achieved by the present invention is a boundary scan that can be faster than the boundary scan test for the input / output or bidirectional pads of the integrated circuit device increases with the increase in the degree of integration and development of the package technology field To provide a test method.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 집적회로 장치는, 복수의 입/출력 또는 양방향 패드를 구비하는 반도체 다이; 상기 복수의 입/출력 또는 양방향 패드에 각각 결합된 바운더리 스캔 셀들; 및 상기 바운더리 스캔 셀들로 이루어진 적어도 2 이상의 바운더리 스캔 체인을 포함한다. 집적회로 장치는 상기 바운더리 스캔 체인과 각각 연결되어, 테스트 신호를 입/출력하는 인터페이스부; 및 상기 인터페이스부에 연결되고, 상기 바운더리 스캔 체인을 제어하는 제어 신호를 제공하는 제어부를 더 포함할 수 있다. 바람직하게는, 상기 바운더리 스캔 체인들에 바운더리 스캔 테스트 신호가 동시에 입력되어, 바운더리 스캔 함수가 병렬적으로 실행됨으로써, 바운더리 스캔 테스트에 소요되는 시간을 단축시킬 수 있다. In accordance with another aspect of the present invention, an integrated circuit device includes a semiconductor die having a plurality of input / output or bidirectional pads; Boundary scan cells coupled to the plurality of input / output or bidirectional pads, respectively; And at least two or more boundary scan chains of the boundary scan cells. The integrated circuit device may include an interface unit connected to the boundary scan chain and configured to input / output a test signal; And a control unit connected to the interface unit and providing a control signal for controlling the boundary scan chain. Preferably, a boundary scan test signal is simultaneously input to the boundary scan chains, and the boundary scan function is executed in parallel, thereby reducing the time required for the boundary scan test.

또한, 상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 바운더리 스캔 테스트 방법은, 단일 집적회로 장치 내에 적어도 2 이상의 바운더리 스캔 체인을 제공하는 단계; 및 상기 바운더리 스캔 체인들에 대하여, 바운더리 스캔 테스트 신호를 동시에 입력하여, 바운더리 스캔 함수를 병렬적으로 실행시키는 단계를 포함한다. In addition, a boundary scan test method according to the present invention for achieving the above another technical problem, providing at least two or more boundary scan chain in a single integrated circuit device; And simultaneously executing a boundary scan function by simultaneously inputting a boundary scan test signal to the boundary scan chains.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 또한, 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art, and the following examples can be modified in various other forms, and the scope of the present invention is It is not limited to an Example. In the drawings, like reference numerals refer to like elements.

도 1은 본 발명에 따른 집적회로 장치의 바운더리 스캔 체인을 나타내는 평 면도이다. 1 is a diagram illustrating a boundary scan chain of an integrated circuit device according to the present invention.

　　　　　　　도 1을 참조하면, 본 발명의 집적회로 장치(100)는 복수의 입/출력 또는 양방향 패드(11)를 구비하는 반도체 다이(10); 복수의 입/출력 또는 양방향 패드(11)에 각각 결합된 바운더리 스캔 셀들(20); 및 바운더리 스캔 셀들(20)로 이루어진 적어도 2 이상의 바운더리 스캔 체인(31, 32)을 포함한다. Referring to FIG. 1, an integrated circuit device 100 of the present invention may include a semiconductor die 10 having a plurality of input / output or bidirectional pads 11; Boundary scan cells 20 coupled to a plurality of input / output or bidirectional pads 11, respectively; And at least two or more boundary scan chains 31 and 32 consisting of boundary scan cells 20.

　　　　　　　　입/출력 또는 양방향 패드(11)는 집적회로에 신호를 입력 또는 출력하기 위한 인터페이스이다. 반도체 다이(10)에 형성된 입/출력 또는 양방향 패드(11)에는 본딩 와이어(미도시)가 결합되어 리드 또는 배선(미도시)과 접속된다.　 각각의 입/출력 또는 양방향 패드(11)에는 집적회로 장치를 테스트하기 위한 바운더리 스캔 셀(20)들이 결합되어 있다. 바운더리 스캔 셀(20)은 당해 분야에 알려진 바와 같이, 입력 단자와 출력 단자를 갖는 직렬 시프트 레지스터(serial shift register)와 같은 논리회로로 이루어진다.　 바운더리 스캔 셀(20)은 인접하는 다른 바운더리 스캔 셀(20)로 1 비트 형식의 벡터를 단일한 방향으로 이동시킬 수 있다.　 또한, 각각의 바운더리 스캔 셀(20)은 결합된 입/출력 또는 양방향 패드(11)의 논리 상태를 판독할 수 있다.　 바운더리 스캔 셀(20)은 일반적으로 결합된 입/출력 또는 양방향 패드(11)에 인접하도록 배치된다. The input / output or bidirectional pad 11 is an interface for inputting or outputting a signal to an integrated circuit. Bonding wires (not shown) are coupled to the input / output or bidirectional pads 11 formed on the semiconductor die 10 to be connected to leads or wires (not shown). Each input / output or bidirectional pad 11 is coupled with boundary scan cells 20 for testing an integrated circuit device. The boundary scan cell 20, as is known in the art, consists of a logic circuit such as a serial shift register having an input terminal and an output terminal. The boundary scan cell 20 may move a vector of a 1-bit type in a single direction to another adjacent boundary scan cell 20. In addition, each boundary scan cell 20 can read the logic state of the combined input / output or bidirectional pad 11. The boundary scan cell 20 is generally disposed adjacent to the combined input / output or bidirectional pad 11.

　　　　　　　　복수의 바운더리 스캔 셀(20)들은 임의의 바운더리 스캔 셀(20)의 출력부(20b)가 인접하는 다른 바운더리 스캔 셀(20)의 입력부(20b)가 되도록 서로 직렬로 연결되어, 바운더리 스캔 체인(31, 32)을 구성한다.　 바운더리 스캔 체인(31, 32)은 각각의 바운더리 스캔 셀(20)에 접근하고 레지스터의 데이터 상태를 제어하기 위한 데이터 링 및 명령 링을 포함할 수 있다.　 실질적으로, 바운더리 스캔 체인(31, 32)은 후술하는 인터페이스부 및 제어부로부터 입력되는 바운더리 스캔 테스트 신호를 바운더리 스캔 셀들(20)에 전달하기 배선이 된다.　 The plurality of boundary scan cells 20 are connected in series to each other such that an output portion 20b of an arbitrary boundary scan cell 20 becomes an input portion 20b of another adjacent boundary scan cell 20, thereby forming a boundary scan chain ( 31, 32). Boundary scan chains 31 and 32 may include data rings and command rings for accessing each boundary scan cell 20 and for controlling the data state of registers. Substantially, the boundary scan chains 31 and 32 serve as wires for transferring the boundary scan test signals input from the interface unit and the controller to be described later to the boundary scan cells 20.

　　　　　　　　본 발명의 바운더리 스캔 셀들(20)은 2 이상의 독립된 바운더리 스캔 체인(31, 32)을 구성하도록 연결된다.　 도 1에서는 2 개의 바운더리 스캔 체인(31, 32)을 도시하였으나, 이에 한정되지 아니하고 본 발명에 따라 3 이상의 바운더리 스캔 체인도 구성할 수 있다.　 각각의 바운더리 스캔 체인(31, 32)은 최초로 벡터를 입력받는 바운더리 스캔 셀(20s)과 마지막으로 전달받은 벡터를 출력하는 바운더리 스캔 셀(20f)을 포함한다. 그 결과, 본 발명의 바운더리 스캔 체인들(31, 32)은 독립적으로 바운더리 스캔 함수가 실행되는 바운더리 스캔 경로를 제공한다. 바람직하게는, 각 바운더리 스캔 체인(31, 32)에 바운더리 스캔 테스트 신호를 동시에 입력하는 것에 의하여 바운더리 스캔 함수를 병렬적으로 실행시킬 수 있다.　 따라서, 집적도가 증가함에 따라 집적회로 장치(100)의 입/출력 또는 양방향 패드(11)의 수가 증가하더라도, 바운더리 스캔 함수를 병렬적으로 실행함으로써 더욱 신속하게 집적회로 장치(100)를 테스트할 수 있다. The boundary scan cells 20 of the present invention are connected to form two or more independent boundary scan chains 31 and 32. Although two boundary scan chains 31 and 32 are illustrated in FIG. 1, three or more boundary scan chains may be configured according to the present invention. Each boundary scan chain 31 and 32 includes a boundary scan cell 20s that receives a vector first and a boundary scan cell 20f that outputs a vector received last. As a result, the boundary scan chains 31 and 32 of the present invention independently provide a boundary scan path in which the boundary scan function is executed. Preferably, the boundary scan function can be executed in parallel by simultaneously inputting the boundary scan test signals to the boundary scan chains 31 and 32. Therefore, even if the number of input / output or bidirectional pads 11 of the integrated circuit device 100 increases as the degree of integration increases, the integrated circuit device 100 can be tested more quickly by executing a boundary scan function in parallel. have.

　　　　　　　　바람직하게는, 집적회로 장치(100)는 당해 기술분야에 알려진 바와 같이 테스트 신호가 입력되는 인터페이스부(50) 및 인터페이스부(50)에 연결되어 바운더리 스캔 셀(20)을 제어하는 제어부(40)를 더 포함할 수 있다.　 인터페이스부(50)는 벡터 입력 패드(TDI input pad; 51), 벡터 출력 패드(TDO output pad; 52), 테스트 클럭 입력 패드(test clock input pad; 53)를 포함할 수 있다.　 벡터 입력 패드 (51)는 각 바운더리 스캔 체인(31, 32)을 구성하는 첫 번째 바운더리 스캔 셀(20s)의 입력부(20a)에 벡터를 제공한다.　 벡터 출력 패드(52)는 각 바운더리 스캔 체인(31, 32)의 마지막 바운더리 스캔 셀(20f)의 출력부(20b)에 연결되어 벡터를 받는다.　 테스트 클럭 입력 패드(53)는 테스트 클럭 신호를 제공한다.　 Preferably, the integrated circuit device 100 is connected to the interface unit 50 and the interface unit 50 to which the test signal is input, as known in the art, to control the boundary scan cell 20. It may further include. The interface unit 50 may include a vector input pad (TDI input pad) 51, a vector output pad (TDO output pad) 52, and a test clock input pad 53. The vector input pad 51 provides a vector to the input 20a of the first boundary scan cell 20s constituting each boundary scan chain 31, 32. The vector output pad 52 is connected to the output 20b of the last boundary scan cell 20f of each boundary scan chain 31, 32 to receive a vector. The test clock input pad 53 provides a test clock signal.

　　　　　　　　제어부(40)는 인터페이스부(50) 및 바운더리 스캔 체인들(31, 32)과 각각 연결되어 바운더리 스캔 테스트 신호를 입력 또는 출력하고, 바운더리 스캔 체인(31, 32)을 통하여 바운더리 스캔 셀(20)에 접근하여 이를 제어한다.　 제어부 당해 기술 분야에 알려진 바와 같이, 바운더리 스캔 셀(20)을 제어할 수 있도록, 바운더리 스캔 체인(31, 32)에 캡쳐 신호(capture signal), 업데이트 신호(updte signal) 및 시프트 신호(shift signal)와 같은 제어 신호를 제공한다.　　 The controller 40 is connected to the interface unit 50 and the boundary scan chains 31 and 32, respectively, to input or output boundary scan test signals, and the boundary scan cell 20 through the boundary scan chains 31 and 32. To control it. Controls As known in the art, a capture signal, an update signal, and a shift signal are provided on the boundary scan chains 31 and 32 so as to control the boundary scan cell 20. It provides a control signal such as

　　　　　　　　바람직하게는, 상기 테스트 신호와 상기 제어 신호로 이루어지는 바운더리 스캔 테스트 신호는 각각의 바운더리 스캔 체인(31, 32)에 동시에 입력되어 바운더리 스캔 함수가 병렬적으로 수행되도록 할 수 있다.　 그 결과, 본 발명에 따르면, 종래의 단일한 바운더리 스캔 체인을 포함하는 집적회로 장치에 비하여, 바운더리 스캔 체인의 수에 비례하여 바운더리 스캔 테스트에 소요되는 시간을 감소시킬 수 있다. Preferably, a boundary scan test signal consisting of the test signal and the control signal may be simultaneously input to each boundary scan chain 31 and 32 so that boundary scan functions are performed in parallel. As a result, according to the present invention, it is possible to reduce the time required for the boundary scan test in proportion to the number of boundary scan chains, as compared with the conventional integrated circuit device including a single boundary scan chain.

도 2를 참조하면, 단일 집적회로 내에 적어도 2 이상의 바운더리 스캔 경로를 제공한다(S10).　 물리적으로는 단일 집적회로의 입/출력 또는 양방향 패드에 연결된 바운더리 스캔 셀들을 형성한 후, 바운더리 스캔 셀들을 서로 직렬로 연결하 여 독립된 2 이상의 바운더리 스캔 체인을 형성함으로써 2 이상의 바운더리 스캔 경로를 제공할 수 있다. 독립된 2 이상의 바운더리 스캔 체인들에 대하여 바운더리 스캔 테스트 신호를 동시에 입력하여, 바운더리 스캔 함수를 병렬적으로 실행시킨다(S20).　 본 발명에 따른 바운더리 스캔 테스트 방법은 적어도 2 이상의 독립된 바운더리 스캔 체인에 대하여 바운더리 스캔 함수를 병렬적으로 실행시킴으로써, 바운더리 스캔 테스트에 소요되는 시간을 감소시킬 수 있다. Referring to FIG. 2, at least two boundary scan paths are provided in a single integrated circuit (S10). By physically forming boundary scan cells connected to the input / output or bidirectional pad of a single integrated circuit, the boundary scan cells can be connected in series to each other to form two or more independent boundary scan chains to provide two or more boundary scan paths. Can be. The boundary scan test signal is simultaneously input to two or more independent boundary scan chains to execute the boundary scan function in parallel (S20). The boundary scan test method according to the present invention can reduce the time required for the boundary scan test by executing the boundary scan function in parallel on at least two independent boundary scan chains.

이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and alterations are possible within the scope without departing from the technical spirit of the present invention, which are common in the art. It will be apparent to those who have knowledge.

상술한 바와 같이 본 발명의 집적회로 장치는, 바운더리 스캔 셀들로 이루어진 적어도 2 이상의 바운더리 스캔 체인을 포함하여 바운더리 스캔 함수를 병렬적으로 실행함으로써,　더욱 신속하게 바운더리 스캔 테스트를 할 수 있도록 한다. As described above, the integrated circuit device of the present invention includes at least two or more boundary scan chains of boundary scan cells to execute boundary scan functions in parallel, thereby enabling a faster boundary scan test.

또한, 본 발명의 바운더리 스캔 테스트 방법은, 바운더리 스캔 셀들로 이루어진 적어도 2 이상의 바운더리 스캔 체인을 제공하여 바운더리 스캔 함수를 병렬적으로 실행함으로써, 더욱 신속하게 바운더리 스캔 테스트를 할 수 있도록 한다. In addition, the boundary scan test method of the present invention provides at least two or more boundary scan chains of boundary scan cells to execute boundary scan functions in parallel, thereby enabling faster boundary scan tests.

Claims

A semiconductor die having a plurality of input / output or bidirectional pads;

Boundary scan cells coupled to the plurality of input / output or bidirectional pads, respectively; And

And at least two boundary scan chains of the boundary scan cells.

The method of claim 1,

An interface unit connected to each of the boundary scan chains to input / output a test signal; And

And a control unit connected to the interface unit and providing a control signal for controlling the boundary scan chain.

The method of claim 1,

And a boundary scan test signal is simultaneously input to the boundary scan chains so that a boundary scan function is executed in parallel.

Providing at least two or more boundary scan paths within a single integrated circuit device; And

And simultaneously inputting a boundary scan test signal to the boundary scan chains to execute a boundary scan function in parallel.