KR20070076473A - 통신 시스템에서 신호 송수신 장치 및 방법 - Google Patents

통신 시스템에서 신호 송수신 장치 및 방법 Download PDF

Info

Publication number
KR20070076473A
KR20070076473A KR1020070004038A KR20070004038A KR20070076473A KR 20070076473 A KR20070076473 A KR 20070076473A KR 1020070004038 A KR1020070004038 A KR 1020070004038A KR 20070004038 A KR20070004038 A KR 20070004038A KR 20070076473 A KR20070076473 A KR 20070076473A
Authority
KR
South Korea
Prior art keywords
affine
permutation matrix
signal
matrix
apm
Prior art date
Application number
KR1020070004038A
Other languages
English (en)
Other versions
KR100819247B1 (ko
Inventor
최승훈
박성은
정홍실
김재열
김영균
박동식
임치우
양경철
경규범
명세호
Original Assignee
삼성전자주식회사
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 포항공과대학교 산학협력단 filed Critical 삼성전자주식회사
Publication of KR20070076473A publication Critical patent/KR20070076473A/ko
Application granted granted Critical
Publication of KR100819247B1 publication Critical patent/KR100819247B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/1151Algebraically constructed LDPC codes, e.g. LDPC codes derived from Euclidean geometries [EG-LDPC codes]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 통신 시스템에서 정보 벡터를 미리 설정되어 있는 구조적 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식인 아핀 순열 행렬(APM: Affine Permutation Matrix)-LDPC 부호화 방식으로 부호화하여 APM-LDPC 부호어로 생성함으로써, 거스(girth)를 최대화시키면서도 복잡도를 최소화시키는 형태의 LDPC 부호 생성을 가능하게 한다.
APM-LDPC 부호, girth, 모행렬, 구조적 LDPC 부호, 블록 사이클, 중첩

Description

통신 시스템에서 신호 송수신 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING/RECEIVING SIGNAL IN A COMMUNICATION SYSTEM}
도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면
도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면
도 3은 일반적인 구조적 LDPC 부호의 패리티 검사 행렬을 도시한 도면
도 4는 본 발명의 실시예에 따른 Tanner 그래프상에서의 연결된 블록 사이클을 도시한 도면
도 5는 본 발명의 실시예에 따른 Tanner 그래프상에서 p개의 블록들에 의해 연결된 2개의 서로 다른 블록 사이클들의 함수 체인들을 도시한 도면
본 발명은 통신 시스템의 신호 송수신 장치 및 방법에 관한 것으로서, 특히 통신 시스템에서 구조적(structured) 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호인 아핀 순열 행렬(APM: Affine Permutation Matrix, 이하 'APM'이라 칭하기로 한다)-LDPC 부호를 사용하여 신호를 송수신하는 장치 및 방법에 관한 것이다.
차세대 통신 시스템은 패킷 서비스 통신 시스템(packet service communication system) 형태로 발전되어 왔으며, 패킷 서비스 통신 시스템은 버스트(burst)한 패킷 데이터(packet data)를 다수의 이동 단말기(MS: Mobile Station)들로 송신하는 시스템으로서, 대용량 데이터 송신에 적합하도록 설계되어 왔다. 또한, 차세대 통신 시스템에서는 터보 부호(turbo code)와 함께 고속 데이터 송신시에 그 성능 이득이 우수한 것으로 알려져 있으며, 송신 채널에서 발생하는 잡음에 의한 오류를 효과적으로 정정하여 데이터 송신의 신뢰도를 높일 수 있는 장점을 가지는 LDPC 부호를 사용하는 것을 적극적으로 고려하고 있다.
그러면 여기서 도 1을 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 송신 장치 구조에 대해서 설명하기로 한다.
상기 도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면이다.
상기 도 1을 참조하면, 먼저 상기 신호 송신 장치는 부호화기(encoder)(111)와, 변조기(modulator)(113)와, 송신기(115)를 포함한다. 먼저, 상기 신호 송신 장치에서 송신하고자 하는 정보 벡터(information vector)(
Figure 112007003522711-PAT00001
)가 발생되면, 상기 정보 벡터(
Figure 112007003522711-PAT00002
)는 상기 부호화기(111)로 전달된다. 상기 부호화기(111)는 상기 정보 벡터(
Figure 112007003522711-PAT00003
)를 미리 설정되어 있는 부호화 방식으로 부호화하여 부호어 벡터(codeword vector)(
Figure 112007003522711-PAT00004
), 즉 LDPC 부호어로 생성한 후 상기 변조기(113)로 출력한다. 여기서, 상기 부호화 방식은 LDPC 부호화 방식이 되는 것이다. 상기 변조기(113)는 상기 부호어 벡터(
Figure 112007003522711-PAT00005
)를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터(
Figure 112007003522711-PAT00006
)으로 생성하여 상기 송신기(115)로 출력한다. 상기 송신기(115)는 상기 변조기(113)에서 출력한 변조 벡터(
Figure 112007003522711-PAT00007
)를 입력하여 송신 신호 처리한 후 안테나를 통해 신호 수신 장치로 송신한다.
다음으로 도 2를 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 수신 장치 구조에 대해서 설명하기로 한다.
상기 도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면이다.
상기 도 2를 참조하면, 상기 신호 수신 장치는 수신기(211)와, 복조기(de-modulator)(213)와, 복호기(decoder)(215)를 포함한다. 먼저, 신호 송신 장치에서 송신한 신호는 상기 신호 수신 장치의 안테나를 통해 수신되고, 상기 안테나를 통해 수신된 신호는 상기 수신기(211)로 전달된다. 상기 수신기(211)는 상기 수신 신호를 수신 신호 처리한 후 그 수신 신호 처리된 수신 벡터(
Figure 112007003522711-PAT00008
)를 상기 복조기(213)로 출력한다. 상기 복조기(213)는 상기 수신기(211)에서 출력한 수신 벡 터(
Figure 112007003522711-PAT00009
)를 입력하여 상기 신호 송신 장치의 변조기, 즉 변조기(113)에서 적용한 변조 방식에 상응하는 복조 방식으로 복조한 후 그 복조한 복조 벡터(
Figure 112007003522711-PAT00010
)를 상기 복호기(215)로 출력한다. 상기 복호기(215)는 상기 복조기(213)에서 출력한 복조 벡터(
Figure 112007003522711-PAT00011
)를 입력하여 상기 신호 송신 장치의 부호화기, 즉 부호화기(111)에서 적용한 부호화 방식에 상응하는 복호 방식으로 복호한 후 그 복호한 신호를 최종적으로 복원된 정보 벡터(
Figure 112007003522711-PAT00012
)로 출력한다.
한편, 상기 LDPC 부호는 Shannon의 채널 부호화 이론(channel coding theorem)에서 제시하는 채널 용량 한계에 거의 근접하는 성능을 가진다. 이렇게 성능이 우수한 LDPC 부호를 생성하기 위해서는 LDPC 부호의 태너(Tanner, 이하 'Tanner'라 칭하기로 한다) 그래프상의 사이클(cycle) 및 차수 분포(density distribution)를 고려해야만 하며, 특히 Tanner 그래프상의 거스(girth, 이하 'girth'라 칭하기로 한다)를 최대화시키도록 고려해야만 한다. 여기서, 상기 girth라 함은 상기 LDPC 부호의 패리티 검사 행렬(parity check matrix)의 Tanner 그래프상에서의 최소 사이클 길이를 나타낸다. 이렇게, 상기 Tanner 그래프상의 girth를 최대화시키도록 고려해야만 하는 이유는 일반적으로 Tanner 그래프상의 사이클이 길게 생성될 수록 상기 Tanner 그래프상에 비교적 짧은 길이, 일 예로 길이 4의 사이클이 많이 존재할 때 발생하는 오류 마루(error floor)등의 성능 열화가 발생하지 않기 때문이다.
따라서, Tanner 그래프상의 짧은 길이의 사이클이 생성되지 않도록 패리티 검사 행렬을 생성하는 방식들에 대한 연구가 활발하게 진행되고 있으며, 그 중 대표적인 방식들이 미리 주어진 랜덤 LDPC 부호로부터 짧은 길이의 사이클을 제거하는 제1방식과 대수학 방식으로 짧은 길이의 사이클을 가지지 않는 LDPC 부호를 생성하는 제2방식이다. 상기 제1방식의 경우 패리티 검사 행렬들을 저장하기 위해 필요로 되는 메모리 용량이 크고, 효율적인 LDPC 부호화 역시 난이하여 상기 제2방식이 일반적으로 사용되고 있다. 여기서, 상기 제2방식을 적용하여 생성되는 LDPC 부호가 구조적(structured) LDPC 부호이며, 도 3을 참조하여 상기 구조적 LDPC 부호의 패리티 검사 행렬에 대해서 설명하기로 한다.
상기 도 3은 일반적인 구조적 LDPC 부호의 패리티 검사 행렬을 도시한 도면이다.
상기 도 3에 도시되어 있는 바와 같이 구조적 LDPC 부호의 패리티 검사 행렬은 전체 패리티 검사 행렬이 다수의 블록(block)들로 분할되고, 상기 블록들 각각에 순열 행렬이 대응되는 형태를 가진다. 여기서, 상기 순열 행렬은
Figure 112007003522711-PAT00013
크기를 가진다고 가정하기로 한다. 상기 도 3에 도시되어 있는 바와 같이 상기 구조적 LDPC 부호의 패리티 검사 행렬은
Figure 112007003522711-PAT00014
개의 블록들로 분할되며, 상기
Figure 112007003522711-PAT00015
개의 블록들 각각에는 순열 행렬이 대응된다. 상기 도 3에서
Figure 112007003522711-PAT00016
는 상기 패리티 검사 행렬의 다수의 블록들중 p번째 블록 행(row)과 n번째 블록 열(column)이 교차하는 지점에 위치하는 순열 행렬을 나타낸다. 여기서, 상기 순열 행렬의 위첨자 apq
Figure 112007003522711-PAT00017
혹은 apq = ∞를 가진다.
또한, 상기 블록들 각각에 대응되는 순열 행렬을 '블록 행렬'이라 칭하기로 하며, 상기 패리티 검사 행렬내의 각 블록 행렬을 항등 행렬(identity matrix)로만 선택할 경우, 각 블록의 첫 번째 행의 0이 아닌 엘리먼트(non zero element)의 위치가 결정되면 나머지 0이 아닌 엘리먼트들, 즉 L-1개의 엘리먼트들의 위치가 결정된다. 따라서, 전체 패리티 검사 행렬의 정보를 저장하기 위해서 필요로 되는 메모리 용량은 불규칙하게 0이 아닌 엘리먼트들의 위치를 선택하는 경우, 즉 상기 제1방식을 적용하여 LDPC 부호를 생성할 경우에 필요로 되는 메모리 용량에 비해
Figure 112007003522711-PAT00018
로 감소된다.
상기에서 설명한 바와 같이, 상기 구조적 LDPC 부호는 패리티 검사 행렬의 저장과 함께 효율적인 부호화까지 모두 고려되어 그 성능이 개선됨을 알 수 있다. 그러나, 현재 제안되어 있는 구조적 LDPC 부호는 그 사이클이 그 모 행렬(parent matrix)에 영향을 많이 받으며, 부호 길이와 순열 행렬들의 선택과 상관없이 그 모 행렬과 연관된 몇 개의 숫자에 의해 상한이 한정된다는 단점을 가지고 있다.
따라서, 본 발명의 목적은 통신 시스템에서 신호를 송수신하는 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 통신 시스템에서 구조적 LDPC 부호를 사용하여 신호 를 송수신하는 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 통신 시스템에서 구조적 LDPC 부호인 APM-LDPC 부호를 사용하여 신호를 송수신하는 장치 및 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명은; 본 발명은 통신 시스템에서 정보 벡터를 미리 설정되어 있는 구조적 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식인 아핀 순열 행렬(APM: Affine Permutation Matrix)-LDPC 부호화 방식으로 부호화하여 APM-LDPC 부호어로 생성함으로써, 거스(girth)를 최대화시키면서도 복잡도를 최소화시키는 형태의 LDPC 부호 생성을 가능하게 한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않는 범위에서 생략될 것이라는 것을 유의하여야 한다.
본 발명은 통신 시스템에서 신호 송수신 장치 및 방법을 제안한다. 또한, 본 발명은 구조적(structured) 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다)인 아핀 순열 행렬(APM: Affine Permutation Matrix, 이하 'APM'이라 칭하기로 한다)-LDPC 부호를 사용하여 신호를 송수신하는 장치 및 방법을 제안한다. 또한, 본 발명에서 별도로 도시하여 설명하지는 않지만 도 1에서 설명한 바와 같은 통신 시스템의 신호 송신 장치 구성 및 도 2에서 설명한 바와 같 은 통신 시스템의 신호 수신 장치 구성에 본 발명에서 제안하는 APM-LDPC 부호를 사용하여 신호를 송신하는 동작 및 수신하는 동작을 적용할 수 있음은 물론이다.
먼저,
Figure 112007003522711-PAT00019
을 모듈로(modulo) L의 정수(integer) 링(ring)이라고 가정하고,
Figure 112007003522711-PAT00020
라고 가정하기로 한다. 또한,
Figure 112007003522711-PAT00021
Figure 112007003522711-PAT00022
에 대해서
Figure 112007003522711-PAT00023
로 정의되는
Figure 112007003522711-PAT00024
상의 아핀(Affine, 이하 'Affine'이라 칭하기로 한다) 함수
Figure 112007003522711-PAT00025
를 고려할 수 있다. 상기 Affine 함수
Figure 112007003522711-PAT00026
를 행렬의 (i,j)번째 엘리먼트(element)가 하기 수학식 1과 같이 정의되는
Figure 112007003522711-PAT00027
순열 행렬
Figure 112007003522711-PAT00028
로 확장하여 고려할 수 있다.
Figure 112007003522711-PAT00029
이하, 설명의 편의상 상기 순열 행렬
Figure 112007003522711-PAT00030
을 'Affine 순열 행렬'이라 칭하기로 하며,
Figure 112007003522711-PAT00031
영(zero) 행렬을
Figure 112007003522711-PAT00032
로, ZL상의 Affine 함수의 집합을 AL로, 상기 영 행렬
Figure 112007003522711-PAT00033
을 포함한
Figure 112007003522711-PAT00034
Affine 순열 행렬의 집합 PL로 칭하기로 한다.
한편, 길이가 nL이고, 하기 수학식 2와 같은 패리티 검사 행렬(parity check matrix)
Figure 112007003522711-PAT00035
를 가지는 LDPC 부호 C를 고려하기로 한다.
Figure 112007003522711-PAT00036
상기 수학식 2에서, fij는 각 i와 j에 대해
Figure 112007003522711-PAT00037
에 관련된 Affine 함수 또는 ∞의 값을 가진다.
상기 Affine 순열 행렬들을 포함하는 패리티 검사 행렬을 적용하여 생성되는 구조적 LDPC 부호를 APM-LDPC 부호라고 칭하기로 한다. 여기서, 상기 Affine 순열 행렬의 지수인
Figure 112007003522711-PAT00038
이면
Figure 112007003522711-PAT00039
는 일반적인 순환(circulant) 순열 행렬을 나타낸다. 또한, 모든 i와 j에 대해서
Figure 112007003522711-PAT00040
인 APM-LDPC 부호를 준순환(Quasi-Cyclic, 이하 'QC'라 칭하기로 한다) LDPC 부호라 칭하기로 한다. 또한, 고정된
Figure 112007003522711-PAT00041
에 대해서
Figure 112007003522711-PAT00042
에서의 모든 0이 아닌 엘리먼트들, 일 예로 1들의 위치는 유일하게 결정된다. 따라서, 상기 APM-LDPC 부호의 패리티 검사 행렬을 저장하는데 필요한 메모리 용량은 랜덤하게 구성된 LDPC 부호 대비
Figure 112007003522711-PAT00043
로 감소된다.
한편, 이하의 설명에 있어 다음과 같은 몇가지 용어들에 대해 정의하기로 한다.
(1) 모 행렬(parent matrix)
이진 행렬(binary matrix)
Figure 112007003522711-PAT00045
은 상기 수학식 2에 나타낸 바와 같은 패리티 검사 행렬에서 영 행렬을 0으로, Affine 순열 행렬을 1로 각각 치환하여 생성할 수 있으며, 상기 치환으로 인해 생성된 행렬을 상기 패리티 검사 행렬
Figure 112007003522711-PAT00046
의 모 행렬이라 칭하기로 한다.
(2) 함수 행렬(function matrix)
상기 패리티 검사 행렬
Figure 112007003522711-PAT00047
의 함수 행렬
Figure 112007003522711-PAT00048
은 하기 수학식 3과 같이 정의할 수 있다.
Figure 112007003522711-PAT00049
(3) 함수 확장(function extension)
상기 패리티 검사 행렬
Figure 112007003522711-PAT00050
Figure 112007003522711-PAT00051
함수 행렬 F를 PL상에서 정의된
Figure 112007003522711-PAT00052
행렬로 확장함으로써 생성되며, 이 확장 과정을
Figure 112007003522711-PAT00053
이라 표현하기로 하며, '함수 확장' 과정이라 칭하기로 한다.
(4) 블록 사이클(block cycle)과 중첩(overlap)
만약, 모행렬
Figure 112007003522711-PAT00054
의 태너(Tanner, 이하 'Tanner'라 칭하기로 한다) 그래프상에 길이
Figure 112007003522711-PAT00055
의 사이클이 존재하면, 이 사이클을 길이
Figure 112007003522711-PAT00056
의 블록 사이클이라 칭하기로 한다. 만약, 1개의 Affine 순열 행렬이 2개 혹은 더 많은 블록 사이클에 속한다면, 이를 블록 사이클들간의 중첩이라고 칭하기로 한다.
(5) 함수 체인(function chain)
만약, 상기 모행렬
Figure 112007003522711-PAT00057
내의 패리티 검사 행렬
Figure 112007003522711-PAT00058
Figure 112007003522711-PAT00059
개의 Affine 순열 행렬
Figure 112007003522711-PAT00060
에 해당하는 크기
Figure 112007003522711-PAT00061
의 블록 사이클들이 존재한다면,
Figure 112007003522711-PAT00062
을 함수 체인이라고 칭하기로 한다. 또한,
Figure 112007003522711-PAT00063
에 대해서
Figure 112007003522711-PAT00064
Figure 112007003522711-PAT00065
는 상기 패리티 검사 행렬
Figure 112007003522711-PAT00066
의 동일한 행(row) 또는 열(column) 블록에 위치하고,
Figure 112007003522711-PAT00067
Figure 112007003522711-PAT00068
는 서 로 다른 행과 열 블록에 위치하게 된다. 여기서,
Figure 112007003522711-PAT00069
이고,
Figure 112007003522711-PAT00070
이다.
(6) 연결된 블록 사이클(connected block cycle)
다음으로 도 4를 참조하여 상기 연결된 블록 사이클에 대해서 설명하기로 한다.
상기 도 4는 본 발명의 실시예에 따른 Tanner 그래프상에서의 연결된 블록 사이클을 도시한 도면이다.
상기 도 4에 도시되어 있는 바와 같이, 만약 2개의 서로 다른 블록 사이클들이 상기
Figure 112007003522711-PAT00071
이진 행렬
Figure 112007003522711-PAT00072
의 Tanner 그래프상에서 p개의 에지(edge)들에 의해 연결되어 있다면, 상기 연결된 에지들에 해당하는 p개의 블록들에 의해 연결되어 있다고 할 수 있다. 특히, 만약 p = 0이면, 블록 사이클은 상기
Figure 112007003522711-PAT00073
이진 행렬
Figure 112007003522711-PAT00074
내의 한 비트(bit) 혹은 검사 노드(check node)를 공유하게 되고, 이를 '직접 연결(directly connected)'되었다고 칭하기로 한다.
(7) 함수의 합성(composition of functions)
Figure 112007003522711-PAT00075
가 주어질 경우, 하기 수학식 4와 같은 합성 시퀀스를 정의할 수 있다.
Figure 112007003522711-PAT00076
상기 수학식 4에서
Figure 112007003522711-PAT00077
는 함수의 합성을 나타내는 기호이다. 여기서,
Figure 112007003522711-PAT00078
이다. 만약 모든 i에 대해서
Figure 112007003522711-PAT00079
라면, 간략하게
Figure 112007003522711-PAT00080
라 칭하기로 하며,
Figure 112007003522711-PAT00081
는 함수 f(x)의 역함수이다. 이하, 설명의 편의상 하기 수학식 5와 같은 연산을 정의하기로 한다.
Figure 112007003522711-PAT00082
(8) 함수 체인의 특성 함수(characteristic function of a function chain)
주어진 함수 체인
Figure 112007003522711-PAT00083
에 대해서 그 특성 함수 z(x)를
Figure 112007003522711-PAT00084
로 정의하기로 하며, 만약 모든
Figure 112007003522711-PAT00085
가 Affine 함수라면, 상기 특성 함수 z(x) 역시 Affine 함수가 된다.
다음으로 상기 APM-LDPC 부호의 사이클 성질(properties)에 대해서 살펴보기로 한다.
먼저, 상기 APM-LDPC 부호는 그 패리티 검사 행렬의 고유 구조로 인해 대수학적으로 그 사이클 성질을 쉽게 분석할 수 있다. 그러면 여기서, 상기 APM-LDPC 부호의 거스(girth, 이하 'girth'라 칭하기로 한다)에 대한 상한을 검출하고, 상기 검출한 상한을 QC-LDPC 부호의 상한과 비교하여 설명하기로 한다. 여기서, 상기 girth라 함은 패리티 검사 행렬의 Tanner 그래프상에서의 최소 사이클 길이를 나타낸다.
먼저, 하기의 제1정리는 상기 APM-LDPC 부호가 사이클을 갖는 필요 충분 조 건을 제시한다.
<제1정리>
Figure 112007003522711-PAT00086
을 패리티 검사 행렬
Figure 112007003522711-PAT00087
와 그 특성 함수 z(x)를 갖는 APM-LDPC 부호의 크기
Figure 112007003522711-PAT00088
인 블록 사이클에 상응하는 함수 체인이라고 가정하기로 한다. 또한, r을 하기 수학식 6을 만족하는 최소의 양의 정수라고 가정하기로 한다.
Figure 112007003522711-PAT00089
상기 수학식 6에서
Figure 112007003522711-PAT00090
이며, 따라서 블록 사이클은 상기 APM-LDPC 부호의 Tanner 그래프상에서 길이
Figure 112007003522711-PAT00091
의 사이클이 된다.
또한,
Figure 112007003522711-PAT00092
에 대해서
Figure 112007003522711-PAT00093
일 때
Figure 112007003522711-PAT00094
이다. 따라서,
Figure 112007003522711-PAT00095
를 만족하는 해 x0가 존재하며, 이는
Figure 112007003522711-PAT00096
와 동일하다. a = 1일 경우 상기 수학식 6은
Figure 112007003522711-PAT00097
와 동일한 조건이 된다. 또한, QC-LDPC 부호는
Figure 112007003522711-PAT00098
의 형태의 Affine 함수를 갖는 APM-LDPC 부호이므로 하기 제2정리를 정의할 수 있다.
<제2정리>
Figure 112007003522711-PAT00099
Figure 112007003522711-PAT00100
를 갖는 QC-LDPC 부호의 크기
Figure 112007003522711-PAT00101
인 블록 사이클에 상응하는 함수 체인이라고 가정하기로 하고, r을 하기 수학식 7을 만족하는 최소의 양수라고 가정하기로 한다.
Figure 112007003522711-PAT00102
따라서, 블록 사이클은 상기 QC-LDPC 부호의 Tanner 그래프상에서 길이
Figure 112007003522711-PAT00103
의 사이클이 된다.
상기 제1정리와 제2정리를 사용하여 상기 APM-LDPC 부호와 QC-LDPC 부호의 사이클을 간단한 방정식으로 표현할 수 있으며, 상기 방정식을 사용하여 Tanner 그래프상의 짧은 사이클을 제거하는 것 역시 가능하게 되는데, 이를 설명하면 다음과 같다.
먼저, 하기 수학식 8과 같은 행렬들이 존재한다고 가정하기로 한다.
Figure 112007003522711-PAT00104
Figure 112007003522711-PAT00105
Figure 112007003522711-PAT00106
,,
상기 수학식 8에서 F1과 F2는 A7에서 정의되고, F3은 A8에서 정의된다. 또한, 크기 4인 블록 사이클에 상응하는 함수 체인은 하기 수학식 9와 같이 나타낼 수 있다.
Figure 112007003522711-PAT00107
Figure 112007003522711-PAT00108
Figure 112007003522711-PAT00109
,,
따라서, 상기 함수 체인들 각각에 대응하는 특성 함수들 각각은 하기 수학식 10과 같이 나타낼 수 있다.
Figure 112007003522711-PAT00110
상기 수학식 10에서, z1(x)의 경우 r = 7이 상기 수학식 6을 만족하는 최소의 양의 정수가 되며, 이는
Figure 112007003522711-PAT00111
의 Tanner 그래프에서 크기
Figure 112007003522711-PAT00112
인 사이클을 나타낸다. 또한, 상기 수학식 10에서 z2(x)의 경우 r = 1이 x= 4에 대해서 상기 수학식 6을 만족하는 최소의 양의 정수가 되며, 나머지 경우에는 r = 2이 상기 수학식 6을 만족하는 최소의 양의 정수가 되며, 이는
Figure 112007003522711-PAT00113
의 Tanner 그래프에서 크기 4의 사이클 1개와 크기 8의 사이클 3개가 존재함을 나타낸다. 또한, 상기 수학식 10에서 z3(x)의 경우 r = 8이 수학식 6을 만족하는 최소의 양의 정수가 되며, 이는
Figure 112007003522711-PAT00114
의 Tanner 그래프에서 크기 32의 사이클 1개가 존재함을 나타낸다.
한편, 상기 QC-LDPC 부호는 상기에서 설명한 바와 같이 사이클 구조가 모 행렬에 의해 영향을 많이 받지만, 상기 APM-LDPC 부호는 상기 QC-LDPC 부호에 비해 모행렬에 의한 영향이 적게 받으며, 이는 하기 제3정리를 사용하여 증명 가능하다.
<제3정리>
Figure 112007003522711-PAT00115
Affine 순열 행렬로 정의된 APM-LDPC 부호에서 크기가
Figure 112007003522711-PAT00116
인 블록 사이클과 크기가 2k인 블록 사이클 사이에 p개의 중첩들이 존재하고, 이에 대응하는 블록 사이클들이 하기 수학식 11의 함수 체인들이라고 가정하기로 한다.
Figure 112007003522711-PAT00117
제1함수 체인:
제2함수 체인:
Figure 112007003522711-PAT00118
상기 수학식 11에서, i = 1, 2, ... , p에 대해서 fi = gi 이다. 또한, 상기 제1함수 체인과 제2함수 체인 각각의 특성 함수를
Figure 112007003522711-PAT00119
Figure 112007003522711-PAT00120
라고 가정하기로 한다. 또한, r을
Figure 112007003522711-PAT00121
을 만족시키는 최소의 양의 정수라고 가정하면, 상기 APM-LDPC 부호의 최소 사이클은
Figure 112007003522711-PAT00122
이 된다.
한편, 상기 APM-LDPC 부호의 Tanner 그래프에서는 Affine 순열 행렬의 크기에 관계없이 블록 사이클 사이의 중첩에 의해서 사이클이 존재할 수 있다. 따라서, 만약 모행렬에서 가능한 한 많은 블록 사이클들의 중첩을 제거할 수만 있다면, 해당 패리티 검사 행렬에서의 사이클들을 많이 피할 수 있게 된다. 그러나, 블록 사이클 사이의 중첩이 존재하지 않는다고 하더라도, girth는 두 개의 연결된 블록 사이클들에 연관된 수에 의해 상한된다.
<제4정리>
도 4는 본 발명의 실시예에 따른 Tanner 그래프상에서 p개의 블록들에 의해 연결된 2개의 서로 다른 블록 사이클들의 함수 체인들을 도시한 도면이다.
상기 도 4에 도시되어 있는 바와 같이 APM-LDPC 부호에서 크기가 각각
Figure 112007003522711-PAT00123
및 2k인 서로 다른 블록 사이클이 p개의 블록들에 의해 연결되어 있다고 가정하기로 한다. 여기서, 해당하는 블록 사이클과 연결된 블록의 함수 체인은 하기 수학식 12에 나타낸 바와 같다.
Figure 112007003522711-PAT00124
Figure 112007003522711-PAT00125
제1함수 체인 : 제2함수 체인:
또한, 연결된 블록들은
Figure 112007003522711-PAT00126
이고,
Figure 112007003522711-PAT00127
를 함수 체인 i의 특성 함수라고 가정하고,
Figure 112007003522711-PAT00128
이고,
Figure 112007003522711-PAT00129
라고 가정하기로 한다. 그리고, r을 하기 수학식 13을 만족하는 최소의 양의 정수라고 가정하기로 한다.
Figure 112007003522711-PAT00130
Figure 112007003522711-PAT00131
이 경우, 해당하는 APM-LDPC 부호의 girth는
Figure 112007003522711-PAT00132
이 된다.
<제5정리>
소수 L에 대해서
Figure 112007003522711-PAT00133
Affine 순열 행렬로 정의된 APM-LDPC 부호의 패리티 검사 행렬에서 크기가 각각
Figure 112007003522711-PAT00134
과 2k인 2개의 서로 다른 블록 사이클이 p개의 블록들에 의해 연결되어 있다고 가정하기로 한다. 그러면, 상기 APM-LDPC 부호의 girth는
Figure 112007003522711-PAT00135
이 된다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술 하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같은 본 발명은, 통신 시스템에서 APM-LDPC 부호를 사용하여 신호 송수신 동작을 가능하게 한다는 이점을 가진다. 또한, 본 발명은 girth를 최대화시키면서도 최소의 복잡도를 가지는 LDPC 부호인 APM-LDPC 부호를 생성하는 것을 가능하게 하여, 그 성능이 우수한 APM-LDPC 부호를 제공한다는 이점을 가진다.

Claims (14)

  1. 통신 시스템에서 신호를 송신하는 방법에 있어서,
    정보 벡터를 입력받는 과정과,
    상기 정보 벡터를 아핀 순열 행렬(APM: Affine Permutation Matrix)-저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식으로 부호화하여 LDPC 부호어로 생성하는 과정을 포함하는 통신 시스템에서 신호를 송신하는 방법.
  2. 제1항에 있어서,
    상기 생성한 LDPC 부호어를 송신하는 과정을 더 포함하는 통신 시스템에서 신호를 송신하는 방법.
  3. 제1항에 있어서,
    상기 APM-LDPC 부호화 방식은 상기 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하는 방식이며, 상기 패리티 검사 행렬은
    Figure 112007003522711-PAT00136
    개의 블록들을 포함하고, 상기
    Figure 112007003522711-PAT00137
    개의 블록들 각각에는
    Figure 112007003522711-PAT00138
    의 크기를 가지는 아핀 순열 행렬이 대응됨을 특징으로 하는 통신 시스템에서 신호를 송신하는 방법.
  4. 제3항에 있어서,
    상기 아핀 순열 행렬은 하기 수학식 14와 같이 표현됨을 특징으로 하는 통신 시스템에서 신호를 송신하는 방법.
    Figure 112007003522711-PAT00139
    상기 수학식 14에서,
    Figure 112007003522711-PAT00140
    은 상기 아핀 순열 행렬을 나타내고,
    Figure 112007003522711-PAT00141
    은 모듈로(modulo) L의 정수(integer) 링(ring)으로서
    Figure 112007003522711-PAT00142
    이며, f(a,b)는
    Figure 112007003522711-PAT00143
    상의 아핀 함수로서
    Figure 112007003522711-PAT00144
    일 경우
    Figure 112007003522711-PAT00145
    Figure 112007003522711-PAT00146
    에 대해서
    Figure 112007003522711-PAT00147
    로 정의되고, i와 j는 상기 아핀 순열 행렬의 행 및 열 인덱스를 나타냄.
  5. 통신 시스템에서 신호를 송신하는 장치에 있어서,
    정보 벡터를 입력받고, 상기 정보 벡터를 아핀 순열 행렬(APM: Affine Permutation Matrix)-저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식으로 부호화하여 LDPC 부호어로 생성하는 부호화기를 포함하는 통신 시스템에서 신호를 송신하는 장치.
  6. 제5항에 있어서,
    상기 LDPC 부호어를 송신하는 송신기를 더 포함하는 통신 시스템에서 신호를 송신하는 장치.
  7. 제5항에 있어서,
    상기 APM-LDPC 부호화 방식은 상기 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하는 방식이며, 상기 패리티 검사 행렬은
    Figure 112007003522711-PAT00148
    개의 블록들을 포함하고, 상기
    Figure 112007003522711-PAT00149
    개의 블록들 각각에는
    Figure 112007003522711-PAT00150
    의 크기를 가지는 아핀 순열 행렬이 대응됨을 특징으로 하는 통신 시스템에서 신호를 송신하는 장치.
  8. 제7항에 있어서,
    상기 아핀 순열 행렬은 하기 수학식 15와 같이 표현됨을 특징으로 하는 통신 시스템에서 신호를 송신하는 장치.
    Figure 112007003522711-PAT00151
    상기 수학식 15에서,
    Figure 112007003522711-PAT00152
    은 상기 아핀 순열 행렬을 나타내고,
    Figure 112007003522711-PAT00153
    은 모듈 로(modulo) L의 정수(integer) 링(ring)으로서
    Figure 112007003522711-PAT00154
    이며, f(a,b)는
    Figure 112007003522711-PAT00155
    상의 아핀 함수로서
    Figure 112007003522711-PAT00156
    일 경우
    Figure 112007003522711-PAT00157
    Figure 112007003522711-PAT00158
    에 대해서
    Figure 112007003522711-PAT00159
    로 정의되고, i와 j는 상기 아핀 순열 행렬의 행 및 열 인덱스를 나타냄.
  9. 통신 시스템에서 신호를 수신하는 방법에 있어서,
    신호를 수신하는 과정과,
    상기 수신 신호를 송신기측에서 적용한 아핀 순열 행렬(APM: Affine Permutation Matrix)-저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식에 상응하는 복호 방식으로 복호하여 정보 벡터로 검출하는 과정을 포함하는 통신 시스템에서 신호를 수신하는 방법.
  10. 제9항에 있어서,
    상기 APM-LDPC 부호화 방식은 상기 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하는 방식이며, 상기 패리티 검사 행렬은
    Figure 112007003522711-PAT00160
    개의 블록들을 포함하고, 상기
    Figure 112007003522711-PAT00161
    개의 블록들 각각에는
    Figure 112007003522711-PAT00162
    의 크기를 가지는 아핀 순열 행렬이 대응됨을 특징으로 하는 통신 시스템에서 신호를 수신하는 방법.
  11. 제10항에 있어서,
    상기 아핀 순열 행렬은 하기 수학식 16과 같이 표현됨을 특징으로 하는 통신 시스템에서 신호를 수신하는 방법.
    Figure 112007003522711-PAT00163
    상기 수학식 16에서,
    Figure 112007003522711-PAT00164
    은 상기 아핀 순열 행렬을 나타내고,
    Figure 112007003522711-PAT00165
    은 모듈로(modulo) L의 정수(integer) 링(ring)으로서
    Figure 112007003522711-PAT00166
    이며, f(a,b)는
    Figure 112007003522711-PAT00167
    상의 아핀 함수로서
    Figure 112007003522711-PAT00168
    일 경우
    Figure 112007003522711-PAT00169
    Figure 112007003522711-PAT00170
    에 대해서
    Figure 112007003522711-PAT00171
    로 정의되고, i와 j는 상기 아핀 순열 행렬의 행 및 열 인덱스를 나타냄.
  12. 통신 시스템에서 신호를 수신하는 장치에 있어서,
    신호를 수신하는 수신부와,
    상기 수신 신호를 송신기측에서 적용한 아핀 순열 행렬(APM: Affine Permutation Matrix)-저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식에 상응하는 복호 방식으로 복호하여 정보 벡터로 검출하는 복호기를 포함하는 통신 시스템에서 신호를 수신하는 장치.
  13. 제12항에 있어서,
    상기 APM-LDPC 부호화 방식은 상기 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하는 방식이며, 상기 패리티 검사 행렬은
    Figure 112007003522711-PAT00172
    개의 블록들을 포함하고, 상기
    Figure 112007003522711-PAT00173
    개의 블록들 각각에는
    Figure 112007003522711-PAT00174
    의 크기를 가지는 아핀 순열 행렬이 대응됨을 특징으로 하는 통신 시스템에서 신호를 수신하는 장치.
  14. 제13항에 있어서,
    상기 아핀 순열 행렬은 하기 수학식 17과 같이 표현됨을 특징으로 하는 통신 시스템에서 신호를 수신하는 장치.
    Figure 112007003522711-PAT00175
    상기 수학식 17에서,
    Figure 112007003522711-PAT00176
    은 상기 아핀 순열 행렬을 나타내고,
    Figure 112007003522711-PAT00177
    은 모듈로(modulo) L의 정수(integer) 링(ring)으로서
    Figure 112007003522711-PAT00178
    이며, f(a,b)는
    Figure 112007003522711-PAT00179
    상의 아핀 함수로서
    Figure 112007003522711-PAT00180
    일 경우
    Figure 112007003522711-PAT00181
    Figure 112007003522711-PAT00182
    에 대해서
    Figure 112007003522711-PAT00183
    로 정의되고, i와 j는 상기 아핀 순열 행렬의 행 및 열 인덱스를 나타냄.
KR1020070004038A 2006-01-13 2007-01-13 통신 시스템에서 신호 송수신 장치 및 방법 KR100819247B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060004146 2006-01-13
KR1020060004146 2006-01-13

Publications (2)

Publication Number Publication Date
KR20070076473A true KR20070076473A (ko) 2007-07-24
KR100819247B1 KR100819247B1 (ko) 2008-04-03

Family

ID=38445448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070004038A KR100819247B1 (ko) 2006-01-13 2007-01-13 통신 시스템에서 신호 송수신 장치 및 방법

Country Status (2)

Country Link
US (1) US7877664B2 (ko)
KR (1) KR100819247B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8209578B2 (en) * 2008-03-11 2012-06-26 Hitachi Global Storage Technologies Netherlands, B.V. Systems using low density parity check codes for correcting errors
US8291283B1 (en) * 2008-06-06 2012-10-16 Marvell International Ltd. Layered quasi-cyclic LDPC decoder with reduced-complexity circular shifter
US8370711B2 (en) 2008-06-23 2013-02-05 Ramot At Tel Aviv University Ltd. Interruption criteria for block decoding
EP2525497A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
US10432228B2 (en) * 2014-03-27 2019-10-01 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 5/15 and 4096-symbol mapping, and bit interleaving method using same
KR102178262B1 (ko) * 2014-07-08 2020-11-12 삼성전자주식회사 패리티 검사 행렬 생성 방법, 그를 이용한 부호화 장치, 부호화 방법, 복호화 장치 및 복호화 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4290401B2 (ja) 2002-09-18 2009-07-08 三菱電機株式会社 量子鍵配送方法および通信装置

Also Published As

Publication number Publication date
US7877664B2 (en) 2011-01-25
KR100819247B1 (ko) 2008-04-03
US20070204198A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
KR101445080B1 (ko) 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
KR100834650B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
US20090119568A1 (en) Single CRC polynomial for both turbo code block CRC and transport block CRC
CA2864694C (en) Low density parity check encoder having length of 16200 and code rate of 5/15, and low density parity check encoding method using the same
KR100819247B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
KR100975695B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
CA2864635A1 (en) Low density parity check encoder having length of 16200 and code rate of 3/15, and low density parity check encoding method using the same
KR20200136341A (ko) 길이가 64800이며, 부호율이 4/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR20210124160A (ko) 길이가 64800이며, 부호율이 7/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR100929080B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
KR100938068B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
KR101279711B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호송수신 장치 및 방법
KR20160024711A (ko) Ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR102538290B1 (ko) 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 bicm 수신 장치 및 이를 이용한 방법
KR102536691B1 (ko) 길이가 16200이며, 부호율이 10/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 bicm 수신 장치 및 이를 이용한 방법
KR102184824B1 (ko) 길이가 16200이며, 부호율이 2/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR102184829B1 (ko) 길이가 16200이며, 부호율이 5/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR102184828B1 (ko) 길이가 16200이며, 부호율이 4/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR102184826B1 (ko) 길이가 16200이며, 부호율이 3/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR102184831B1 (ko) 길이가 64800이며, 부호율이 3/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR102184830B1 (ko) 길이가 64800이며, 부호율이 2/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR20200136338A (ko) 길이가 64800이며, 부호율이 5/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR101496978B1 (ko) 통신 시스템에서 신호 수신 방법 및 장치
KR101212627B1 (ko) 부호화기 및 그것을 포함하는 무선 통신 시스템
KR20080063591A (ko) 통신 시스템에서 신호 수신 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180227

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee