KR20070071074A - Image sensor structored by bipolar junction transiator - Google Patents

Image sensor structored by bipolar junction transiator Download PDF

Info

Publication number
KR20070071074A
KR20070071074A KR1020050134240A KR20050134240A KR20070071074A KR 20070071074 A KR20070071074 A KR 20070071074A KR 1020050134240 A KR1020050134240 A KR 1020050134240A KR 20050134240 A KR20050134240 A KR 20050134240A KR 20070071074 A KR20070071074 A KR 20070071074A
Authority
KR
South Korea
Prior art keywords
well
color
image sensor
junction
photodiode
Prior art date
Application number
KR1020050134240A
Other languages
Korean (ko)
Inventor
성익중
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050134240A priority Critical patent/KR20070071074A/en
Publication of KR20070071074A publication Critical patent/KR20070071074A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

An image sensor having a structure of a bipolar junction transistor is provided to improve the performance of an image sensor by avoiding distortion of a color. A first well of second conductivity type is formed in a silicon substrate of first conductivity type, defining a first photodiode that absorbs the light of a first color in a junction with the silicon substrate. An epitaxial layer of second conductivity type is formed in a region that defines the first photodiode. A second well of first conductivity type is formed on the first well, defining a second photodiode that absorbs the light of a second color in a junction with the first well. A third well of second conductivity type is formed on the second well, defining a third photodiode that absorbs the light of a third color in a junction with the second well. A photocurrent sensor(S) is connected to the upper surface of the silicon substrate to measure first, second and third photocurrent in the first, second and third photodiodes. The first color can be read, the second color can be green, and the third color can be blue.

Description

바이폴라 접합 트랜지스터 구조의 이미지센서{IMAGE SENSOR STRUCTORED BY BIPOLAR JUNCTION TRANSIATOR}Image sensor with bipolar junction transistor structure {IMAGE SENSOR STRUCTORED BY BIPOLAR JUNCTION TRANSIATOR}

도 1은 통상적인 모자이크 패턴을 도시한 도면.1 illustrates a typical mosaic pattern.

도 2는 포베인사의 이미지센서를 도시한 도면.2 is a view showing an image sensor of Pobain Corporation.

도 3은 포베인사의 이미지센서의 단면 구조를 도시한 도면.Figure 3 is a view showing a cross-sectional structure of the image sensor of Pobain.

도 4는 도 3의 구조에서의 스위칭 트랜지스터 동작에 따른 디퓨전 프로파일을 도시한 그래프.4 is a graph illustrating a diffusion profile according to the operation of a switching transistor in the structure of FIG. 3.

도 5는 본 발명의 일실시예에 따른 이미지센서를 도시한 단면도.5 is a cross-sectional view showing an image sensor according to an embodiment of the present invention.

도 6 내지 도 11은 제조 공정 순서에 따른 이미지센서의 레이아웃을 도시한 도면.6 to 11 show the layout of the image sensor according to the manufacturing process sequence.

도 12는 포토다이오드의 단면 구조를 도시한 도면.12 illustrates a cross-sectional structure of a photodiode.

도 13은 광전류 센서를 나타내는 회로도.13 is a circuit diagram showing a photocurrent sensor.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

P-Sub : P형 실리콘 기판 N-Epi : N형 에피층P-Sub: P-type Silicon Substrate N-Epi: N-type Epi Layer

N Well, P Well, N ldd : 트리플 웰 구조 SiO2 : 필드 산화막 N Well, P Well, N ldd: Triple Well Structure SiO 2 : Field Oxide

S : 광전류 센서S: Photocurrent Sensor

본 발명은 이미지센서에 관한 것으로 특히, NPN 바이폴라 접합 트랜지스터(BJT) 구조의 이미지센서에 관한 것이다.The present invention relates to an image sensor, and more particularly, to an image sensor having an NPN bipolar junction transistor (BJT) structure.

이미지센서는 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체 소자이다. 이 중에서 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이다.The image sensor is a semiconductor device that converts an optical image into an electrical signal. Among them, a charge coupled device (CCD) is a device in which charge carriers are stored and transported in capacitors while individual MOS (Metal-Oxide-Silicon) capacitors are located in close proximity to each other.

반면, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하며, 화소 수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.On the other hand, CMOS (Complementary MOS) image sensors use CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. It is a device that adopts a switching system that sequentially detects output.

통상의 이미지센서는 하나의 셀에 하나의 칼라 성분을 나타내도록 하고, 이를 적절하게 배치하여 원하는 색상을 얻도록 하는 모자이크 패턴 구조를 갖는다.Conventional image sensors have a mosaic pattern structure in which one color component is represented in one cell and appropriately arranged to obtain a desired color.

도 1은 통상적인 모자이크 패턴을 도시한 도면이다.1 is a view showing a conventional mosaic pattern.

도 1을 참조하면, 전술한 바와 같이 각 픽셀에서는 해당 칼라만을 통과시키고 이에 해당하는 전기 신호를 내보내며, 이러한 각 픽셀을 여러가지 모자이크로 배치하여 패턴을 구성한다.Referring to FIG. 1, as described above, each pixel passes only a corresponding color and emits an electric signal corresponding thereto, and each pixel is arranged in various mosaics to form a pattern.

이러한 구조에서는 하나의 패턴 형성을 위해 최소 4개의 픽셀이 필요하므로, 포베인(Foveon)사에서는 하나의 픽셀에서 깊이에 따라 RBG 색상을 모두 받아들이고 해당 신호를 출력하도록 하는 구조를 제안한 바 있다.In this structure, at least four pixels are required to form one pattern, so Foveon has proposed a structure that accepts all RBG colors and outputs the corresponding signals according to the depth in one pixel.

도 2는 이러한 포베인사의 이미지센서를 도시한 도면이며, 도 3은 포베인사의 이미지센서의 단면 구조를 도시한 도면이다.FIG. 2 is a diagram illustrating such an image sensor of Fourbain, and FIG. 3 is a diagram illustrating a cross-sectional structure of the image sensor of Fourbain.

도 3을 참조하면, 기판에 트리플 웰 구조를 갖도록 픽셀이 형성되어 있음을 확인할 수 있으며, 각 웰은 트랜지스터 및 배선을 통해 도 3과 같은 구조를 갖도록 배치된다.Referring to FIG. 3, it can be seen that a pixel is formed to have a triple well structure on a substrate, and each well is disposed to have the structure as shown in FIG. 3 through transistors and wirings.

도 4는 도 3의 구조에서의 스위칭 트랜지스터 동작에 따른 디퓨전 프로파일을 도시한 그래프이다.FIG. 4 is a graph illustrating a diffusion profile according to the operation of the switching transistor in the structure of FIG. 3.

도 4를 참조하면, 'A'는 통상적인 웰의 프로파일을 나타내며, 콜렉터 영역으로 사용되는 N-웰의 도핑 프로파일이 일반적인 웰을 사용하는 경우 접합 깊이(Junction depth)가 2㎛ 이전에 농도가 감소하게 된다. 따라서, 콜렉터 영역에서의 저항이 증가하게 된다. 이 지역에서 발생한 전자들이 표면 방향으로 충분하게 전달되지 못하게 되어 결국 칼라의 왜곡이 발생하게 된다. Referring to FIG. 4, 'A' represents a typical well profile, and when the doping profile of an N-well used as a collector region uses a general well, the junction depth decreases before 2 μm. Done. Thus, the resistance in the collector region is increased. Electrons generated in this region are not sufficiently transferred toward the surface, resulting in color distortion.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 콜렉터 영역에서의 저항 증가에 따른 칼라의 왜곡을 방지할 수 있는 이미지센서를 제공하는데 그 목적이 있다.The present invention proposed to solve the above problems of the prior art, an object of the present invention is to provide an image sensor that can prevent the distortion of the color due to the increase in resistance in the collector region.

상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 실리콘 기판에 형성되며, 상기 실리콘 기판과의 접합에서 제1색상의 광을 흡수하는 제1포토다이오드를 정의하기 위한 제2도전형의 제1웰; 상기 제1포토다이오드를 정의하는 영역에 형성된 제2도전형의 에피층; 상기 제1웰 상에 형성되며, 상기 제1웰과의 접합에서 제2색상의 광을 흡수하는 제2포토다이오드를 정의하기 위한 제1도전형의 제2웰; 상기 제2웰 상에 형성되며, 상기 제2웰과의 접합에서 제3색상의 광을 흡수하는 제3포토다이오드를 정의하기 위한 제2도전형의 제3웰; 및 상기 실리콘 기판 상부에는 상기 제 1, 제 2 및 제3포토다이오드에 걸쳐 제 1, 제 2 및 제 3 광전류를 측정하기 위하여 접속된 광전류 센서를 포함하는 이미지센서를 제공한다.In order to achieve the above object, the present invention is formed on a silicon substrate of the first conductive type, and the second conductive type for defining a first photodiode that absorbs light of a first color at the junction with the silicon substrate. 1 well; An epitaxial layer of a second conductivity type formed in a region defining the first photodiode; A second well of a first conductivity type formed on the first well and defining a second photodiode that absorbs light of a second color at the junction with the first well; A third well of a second conductivity type formed on the second well and defining a third photodiode that absorbs light of a third color at the junction with the second well; And a photocurrent sensor connected over the silicon substrate to measure first, second and third photocurrents across the first, second and third photodiodes.

본 발명은 포베인 사의 구조에서 발생하는 콜렉터 영역에서의 저항 증가를 방지하기 위해 N형 에피 웨이퍼를 사용함으로써, R 파장에 적합한 접합 깊이인 2㎛를 확실하게 저장할 수 있어 칼라 왜곡을 방지할 수 있도록 한다.The present invention uses an N-type epi wafer to prevent an increase in resistance in the collector region generated in the structure of the Pobain, so that it is possible to reliably store 2 μm, a junction depth suitable for the R wavelength, to prevent color distortion. do.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

도 5는 본 발명의 일실시예에 따른 이미지센서를 도시한 단면도이다.5 is a cross-sectional view showing an image sensor according to an embodiment of the present invention.

도 5는 상이한 파장의 광을 분리시키기 위한 P형의 실리콘 기판에 형성된 이미지센서가 배치되 구조이다.5 is a structure in which an image sensor formed on a P-type silicon substrate for separating light of different wavelengths is arranged.

P형 실리콘 기판(P-Sub)에 N형 에핑층(N-Epi)이 형성되어 있고, N형 에핑층(N-Epi) 상에 N형의 웰(N Well)이 형성되어 있다. An N-type ping layer N-Epi is formed on the P-type silicon substrate P-Sub, and an N-type well is formed on the N-type ping layer N-Epi.

P형 실리콘 기판(P-Sub)과 N형의 웰(N Well)의 접합에 위치하는 N형 에핑층(N-Epi)에서는 파장이 가장 긴 R의 실리콘에서의 흡수길이인 깊이에서 형성되어 제1포토다이오드를 정의한다.In the N-type epitaxial layer (N-Epi) positioned at the junction between the P-sub substrate and the N-type well, the wavelength is formed at a depth that is the absorption length in the silicon having the longest R. 1 Define the photodiode.

N웰(N Well) 상에는 P웰(P Well)이 형성되어 있으며, N웰(N Well)과 P 웰(P Well)의 접합은 파장이 R 보다는 짧고 B보다는 긴 G의 실리콘에서의 흡수길이인 깊이에서 형성되어 제2포토다이오드를 정의한다. P wells are formed on the N wells, and the junction between the N wells and the P wells is the absorption length in the silicon whose wavelength is shorter than R and longer than B. It is formed at depth to define the second photodiode.

P웰(P Well) 상의 기판 표면 하부에는 N형의 LDD(Lightly Doped Drain) 영역이 형성되어 있으며, P웰(P Well)과 N웰(N Well)의 접합은 파장이 가장 짧은 B의 실리콘에서의 흡수길이인 깊이에서 형성되어 제3포토다이오드를 정의한다.An N-type LDD (Lightly Doped Drain) region is formed under the surface of the substrate on the P well, and the junction of the P well and the N well is formed in the silicon of B having the shortest wavelength. It is formed at a depth that is an absorption length of to define a third photodiode.

기판 상부에는 제 1, 제 2 및 제3포토다이오드에 걸쳐 제 1, 제 2 및 제 3 광전류를 측정하기 위하여 접속된 광전류 센서가 위치한다.Above the substrate is a photocurrent sensor connected for measuring the first, second and third photocurrents across the first, second and third photodiodes.

P형 실리콘 기판(P-Sub)과 N형의 웰(N Well)의 접합에 위치하는 N형 에핑층(N-Epi)은 실리콘 기판에 약 1.5 ∼ 3.0㎛의 깊이에서 형성되고, N웰(N Well)과 P 웰(P Well)의 접합은 약 0.5 ∼ 1.5㎛의 깊이에서 형성되며, P웰(P Well)과 N웰(N Well)의 접합은 약 0.2 ∼ 0.5㎛의 깊이에서 형성된다.An N-type epitaxial layer (N-Epi), which is located at the junction between the P-sub substrate and the N-type well, is formed on the silicon substrate at a depth of about 1.5 to 3.0 mu m, and the N well ( The junction of the N well and the P well is formed at a depth of about 0.5 to 1.5 mu m, and the junction of the P well and the N well is formed at a depth of about 0.2 to 0.5 mu m. .

도 6 내지 도 11은 상술한 구조를 갖는 이미지센서의 레이아웃으로서, 이를 참조하여 본 발명의 이미지센서 제조 공정을 살펴본다.6 to 11 illustrate a layout of an image sensor having the above-described structure, and looks at the image sensor manufacturing process of the present invention with reference to this.

상술한 바와 같이, 본 발명은 파장이 가장 긴 R의 실리콘에서의 흡수길이인 깊이에서 형성되어 제1포토다이오드를 정의하는 영역 즉, P형 실리콘 기판(P-Sub)과 N형의 웰(N Well)의 접합에 위치하는 영역에 N형 에핑층(N-Epi)을 갖도록 한다.As described above, the present invention is formed at a depth that is the absorption length in the silicon of R having the longest wavelength to define the first photodiode, that is, a P-type silicon substrate (P-Sub) and an N-type well (N An N-type epitaxial layer (N-Epi) is provided in a region located at the junction of the wells.

이는 2.0㎛ 영역에 N형 에피층을 갖는 웨이퍼를 사용함을 의미한다. 액티브 영역과 필드 영역을 구성하기 위한 패터닝 후 셀이 아이솔레이션(Isolation)될 수 있도록 트렌치 또는 필드 산화막을 사용한다.This means that a wafer having an N-type epi layer in a 2.0 μm region is used. A trench or a field oxide layer is used so that the cell can be isolated after patterning for forming the active region and the field region.

도 6에서, 도면부호 '10'은 포토다이오드 영역을 나타내며, '11', '12', '13'은 각각 RGB 각각 영역을 나타낸다. 아울러, '10a' ∼ '10e'는 소스/드레인 형성을 위한 액티브 영역을 나타낸다.In FIG. 6, reference numeral '10' denotes a photodiode region, and '11', '12', and '13' denote RGB regions, respectively. In addition, '10a' to '10e' indicate active regions for source / drain formation.

한편, 픽셀 영역의 포토다이오드(10)를 형성함에 있어, 2㎛ 깊이에 N형 에피층(13)을 갖는 실리콘 기판을 사용하며, 이를 NPN 트랜지스터의 콜렉터 처럼 사용한다. 접합 깊이 0.2 ∼ 0.6㎛ 수준의 P+ 영역(12)을 형성하여 NPN 트랜지스터의 베이스 역할을 갖도록 하며, n+ 이온주입을 통해 0.2㎛ 깊이에서 고른 n+영역(11)을 갖도록 한다.On the other hand, in forming the photodiode 10 in the pixel region, a silicon substrate having an N-type epitaxial layer 13 at a depth of 2 占 퐉 is used, which is used as a collector of an NPN transistor. A P + region 12 having a junction depth of 0.2 to 0.6 µm is formed to have a base role of an NPN transistor, and n + ion implantation has an n + region 11 even at a depth of 0.2 µm through n + ion implantation.

도 7 이후에서는 포토다이오드 형성 후 광 전류 센서 형성을 위한 레이아웃을 나타낸다.After FIG. 7 shows a layout for forming a photocurrent sensor after forming a photodiode.

리셋을 위한 NMOS 트랜지스터(22)로 표면 트랜지스터가 아닌 NMOS TFT를 사용한다. NMOS TFT의 드레인과 트랜스퍼 게이트(21)의 VCC 액티브와의 콘택(20b) 연결 시 측면 콘택이 되도록 한다. 도면부호 '20a'는 트랜스퍼 게이트의 콘택을 나타낸다.An NMOS TFT, rather than a surface transistor, is used as the NMOS transistor 22 for reset. The contact of the drain 20 of the NMOS TFT and the VCC active of the transfer gate 21 is a side contact. Reference numeral 20a denotes a contact of the transfer gate.

로(Row) 선택을 위한 트랜지스터의 게이트(24)로는 도 7에 도시된 바와 같이 연속으로 액티브 영역을 배치한다. TFT 탑 게이트 형성시 R/G를 위한 리셋 게이트(22)를 하나의 게이트로 사용함으로써, 동일 타입에서의 지연이 없도록 한다.As the gate 24 of the transistor for row selection, active regions are continuously arranged as shown in FIG. 7. By using the reset gate 22 for R / G as one gate in forming the TFT top gate, there is no delay in the same type.

NPN 트랜지스터의 접합으로 연결을 위해 베리드 콘택(Buried contact)을 이용한다.Burried contacts are used to connect to the junction of NPN transistors.

베리드 콘택 형성 후 폴리실리콘을 증착한다. 증착 시에는 POCl 또는 N형 불순물 이온주입을 실시한다.Polysilicon is deposited after buried contact formation. During deposition, POCl or N-type impurity ion implantation is performed.

P형 디퓨젼과의 배선은 도 8에 도시된 바와 같은 별도의 인터 커넥션 콘택(Inter connection contact, 30b)을 통하여 TFT 하부 전극의 폴리실리콘을 증착하고 TFT의 바디 이온주입(P형)이 되어 동종의 P형으로 연결되도록 한다. Wiring with the P-type diffusion is made by depositing polysilicon of the TFT lower electrode through a separate Inter connection contact (30b) as shown in FIG. Connect to P type.

도 8은 인터커넥션과 하부 TFT를 나타내고, 도 9는 상부 게이트 TFT를 나타내며, 도 10은 콘택을 나타낸다.Fig. 8 shows the interconnection and the bottom TFT, Fig. 9 shows the top gate TFT and Fig. 10 shows the contact.

P형 전극과 NMOS TFT(41)의 소스로 사용되는 영역이 P형 불순물 이온주입으로 형성된 P-N 다이오드를 제거하기 위해 콘택 식각시 콘택(55) 하부의 폴리실리콘(31)가 식각되어 하부의 게이트 폴리실리콘(23)에 멈추어 후속의 플러그 메탈로 금속접합되어 PN 다이오드의 전위차가 발생하지 않도록 한다.In order to remove the PN diode formed by the P-type impurity ion implantation in the region used as the source of the P-type electrode and the NMOS TFT 41, the polysilicon 31 below the contact 55 is etched to remove the PN diode. The silicon 23 is stopped and metal-bonded with a subsequent plug metal so that a potential difference of the PN diode does not occur.

도 11은 메탈라인의 레이아웃을 나타내며, 도 12는 포토다이오드의 단면 구조를 나타내면, 도 13은 광전류 센서를 나타내는 회로도이다.FIG. 11 shows a layout of a metal line, and FIG. 12 shows a cross-sectional structure of a photodiode, and FIG. 13 is a circuit diagram showing a photocurrent sensor.

도 13을 참조하면, 전술한 도 6 내지 도 10의 각 레이아웃에 도시된 도면부호와 광전류 센서의 상호 접속되는 부분을 확인할 수 있다. 따라서, 이들의 구체적인 연결 방법은 생략한다.Referring to FIG. 13, it is possible to identify parts interconnected between the reference numerals and the photocurrent sensors illustrated in the above-described layouts of FIGS. 6 to 10. Therefore, these specific connection methods are omitted.

전술한 바와 같이 이루어지는 본 발명은, 하나의 픽셀에서 RGB의 모든 색상을 갖도록 하면서도, 색상 왜곡을 방지할 수 있음을 실시예를 통해 알아 보았다.The present invention made as described above has been found through the embodiment that it is possible to prevent color distortion while having all the colors of RGB in one pixel.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은, 색상 왜곡을 방지할 수 있어, 이미지센서의 성능을 높일 수 있는 효과가 있다.The present invention described above can prevent color distortion, thereby improving the performance of the image sensor.

Claims (5)

제1도전형의 실리콘 기판에 형성되며, 상기 실리콘 기판과의 접합에서 제1색상의 광을 흡수하는 제1포토다이오드를 정의하기 위한 제2도전형의 제1웰;A first well of a second conductive type formed on a silicon substrate of a first conductive type and defining a first photodiode for absorbing light of a first color at the junction with the silicon substrate; 상기 제1포토다이오드를 정의하는 영역에 형성된 제2도전형의 에피층;An epitaxial layer of a second conductivity type formed in a region defining the first photodiode; 상기 제1웰 상에 형성되며, 상기 제1웰과의 접합에서 제2색상의 광을 흡수하는 제2포토다이오드를 정의하기 위한 제1도전형의 제2웰;A second well of a first conductivity type formed on the first well and defining a second photodiode that absorbs light of a second color at the junction with the first well; 상기 제2웰 상에 형성되며, 상기 제2웰과의 접합에서 제3색상의 광을 흡수하는 제3포토다이오드를 정의하기 위한 제2도전형의 제3웰; 및A third well of a second conductivity type formed on the second well and defining a third photodiode that absorbs light of a third color at the junction with the second well; And 상기 실리콘 기판 상부에는 상기 제 1, 제 2 및 제3포토다이오드에 걸쳐 제 1, 제 2 및 제 3 광전류를 측정하기 위하여 접속된 광전류 센서A photocurrent sensor connected over said silicon substrate to measure first, second and third photocurrents across said first, second and third photodiodes 를 포함하는 이미지센서.Image sensor comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1색상은 R이고, 상기 제2색상은 G이며, 상기 제3색상은 B인 것을 특징으로 하는 이미지센서.The first color is R, the second color is G, and the third color is B, the image sensor. 제 2 항에 있어서,The method of claim 2, 상기 에핑층은 상기 실리콘 기판에 1.5㎛ 내지 3.0㎛의 깊이에서 형성되는 것을 특징으로 하는 이미지센서.The epping layer is formed on the silicon substrate, characterized in that the depth of 1.5㎛ to 3.0㎛. 제 3 항에 있어서,The method of claim 3, wherein 상기 제1웰과 상기 제2웰의 접합은 0.5㎛ ∼ 1.5㎛의 깊이에서 형성되는 것을 특징으로 하는 이미지센서.The junction of the first well and the second well is an image sensor, characterized in that formed in a depth of 0.5㎛ ~ 1.5㎛. 제 4 항에 있어서,The method of claim 4, wherein 상기 제2P웰과 상기 제3웰의 접합은 0.2㎛ ∼ 0.5㎛의 깊이에서 형성되는 것을 특징으로 하는 이미지센서.The junction of the second P well and the third well is an image sensor, characterized in that formed in a depth of 0.2㎛ 0.5㎛.
KR1020050134240A 2005-12-29 2005-12-29 Image sensor structored by bipolar junction transiator KR20070071074A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134240A KR20070071074A (en) 2005-12-29 2005-12-29 Image sensor structored by bipolar junction transiator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134240A KR20070071074A (en) 2005-12-29 2005-12-29 Image sensor structored by bipolar junction transiator

Publications (1)

Publication Number Publication Date
KR20070071074A true KR20070071074A (en) 2007-07-04

Family

ID=38506270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134240A KR20070071074A (en) 2005-12-29 2005-12-29 Image sensor structored by bipolar junction transiator

Country Status (1)

Country Link
KR (1) KR20070071074A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637910B2 (en) 2009-11-06 2014-01-28 Samsung Electronics Co., Ltd. Image sensor
JP2020061556A (en) * 2010-10-07 2020-04-16 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637910B2 (en) 2009-11-06 2014-01-28 Samsung Electronics Co., Ltd. Image sensor
JP2020061556A (en) * 2010-10-07 2020-04-16 株式会社半導体エネルギー研究所 Semiconductor device

Similar Documents

Publication Publication Date Title
US9887226B2 (en) Solid-state imaging device
KR100758321B1 (en) Image sensor with embedded photodiode region and fabrication method thereof
KR100922931B1 (en) CMOS image sensor and method for fabricating the same
KR20130007386A (en) Co-implant for backside illumination sensor
US20210335862A1 (en) Image sensor
US20100117173A1 (en) Image sensor and method for manufacturing the same
KR20100012639A (en) Image sensor and method for manufacturing thereof
KR100664863B1 (en) Cmos image sensor with improved integration and method for fabrication thereof
KR20070071074A (en) Image sensor structored by bipolar junction transiator
US20170229495A1 (en) Image Pickup Device and Method of Manufacturing the Same
KR100849825B1 (en) Image sensor and method for manufacturing thereof
KR20100036729A (en) Image sensor and method for manufacturing thereof
KR100790233B1 (en) Fabricating method of image sensor
TWI796083B (en) Image sensor and manufacturing method thereof
KR100949237B1 (en) Image Sensor and Method for Manufacturing Thereof
CN101715075A (en) Image sensor and method for manufacturing thereof
KR20050079436A (en) Image sensor improved in crosstalk between pixels and manufacturing method thereof
KR100461971B1 (en) CMOS image sensor with protecting heavy metal ions for reducing dark current
KR100724257B1 (en) Photo diode of image sensor and method for forming the same
KR100749253B1 (en) Image sensor with improved blue attenuation
KR20100078163A (en) Image sensor and method for manufacturing the same
KR20060110508A (en) Pixel structure of image sensor and manufacturing method
KR20100052944A (en) Image sensor and method for fabricating the same
KR20040004902A (en) Image sensor with improved blue light sensitivity and method for fabricating of the same
KR20110079350A (en) Image sensor and method of fabricating the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination