KR20070070939A - 유기 전계 발광 소자 및 이의 제조 방법 - Google Patents

유기 전계 발광 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20070070939A
KR20070070939A KR1020050133977A KR20050133977A KR20070070939A KR 20070070939 A KR20070070939 A KR 20070070939A KR 1020050133977 A KR1020050133977 A KR 1020050133977A KR 20050133977 A KR20050133977 A KR 20050133977A KR 20070070939 A KR20070070939 A KR 20070070939A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
compressive stress
organic
thin film
Prior art date
Application number
KR1020050133977A
Other languages
English (en)
Inventor
유충근
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050133977A priority Critical patent/KR20070070939A/ko
Publication of KR20070070939A publication Critical patent/KR20070070939A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/80898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 패널 내부압력 증가로 인한 콘택 저항 증가나 미스콘택 가능성을 줄여줄 수 있는 유기 전계 발광 소자 및 이의 제조 방법에 관한 것으로, 유기 전계 발광 소자는 서로 대향되어, 각각 복수개의 서브 픽셀을 포함하여 형성된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 형성된 각 서브 픽셀에 대하여 박막 트랜지스터를 포함한 박막 트랜지스터 어레이와, 상기 제 2 기판 전면에 형성된 제 1 전극과, 상기 제 2 기판 각 서브 픽셀에 대하여 상기 제 1 전극 상에 형성된 유기 발광층과, 상기 유기 발광층 상에 형성된 제 1 전극과, 상기 제 2 기판 상에 상기 서브 픽셀간의 경계부에 형성된 세퍼레이터와, 상기 각 서브 픽셀에 대하여 상기 박막 트랜지스터와 제 2 전극을 전기적으로 연결하는 전도성 스페이서와, 상기 제 1 기판 및 제 2 기판 적어도 어느 하나의 기판의 배면에 압축 스트레스를 갖는 막을 포함하여 이루어짐을 특징으로 한다.
유기 전계 발광 소자, 듀얼 플레이트 유기 전계 발광 소자(DOD: Dual Plate Organic Electro-luminescence Device), 콘택, 압축 스트레스(Compressive stress)를 갖는 막

Description

유기 전계 발광 소자 및 이의 제조 방법{Organic Electro-luminescence Device and Method for Manufacturing the Same}
도 1은 일반적인 유기 전계 발광 소자를 나타낸 단면도
도 2는 본 발명의 유기 전계 발광 소자를 나타낸 개략 단면도
도 3은 본 발명의 유기 전계 발광 소자를 상세히 나타낸 단면도
*도면의 주요 부분에 대한 부호의 설명*
110 : 제 1 기판 120 : 제 2기판
210 : 제 1 압축 스트레스막 220 : 제 2 압축 스트레스막
본 발명은 유기 전계 발광 소자에 관한 것으로 특히, 패널 내부압력 증가로 인한 콘택 저항 증가나 미스콘택 가능성을 줄여줄 수 있는 유기 전계 발광 소자 및 이의 제조 방법에 관한 것이다.
평판 디스플레이 중 하나인 유기 전계 발광 소자는 자체 발광형이기 때문에, 액정 표시 장치에 비해 시야각, 콘트라스트(contrast) 등이 우수하며, 백라이트가 요구되지 않기 때문에, 경량 박형이 가능하고, 소비 전력 측면에서도 유리하다.
그리고, 직류 저전압 구동이 가능하고, 응답 속도가 빠르며 전부 고체이기 때문에, 외부 충격에 강하고 사용 온도 범위도 넓으며, 특히 제조 비용 측면에서도 저렴한 장점을 가지고 있다. 특히, 유기 전계 발광 소자의 제조 공정에는, 액정 표시 장치나, PDP(Plasma Display Panel)과 달리 증착 및 봉지(encapsulation) 장비가 전부라고 할 수 있기 때문에, 공정이 매우 단순하다.
또한, 각 화소마다 스위칭 소자인 박막 트랜지스터를 가지는 액티브 매트릭스 방식으로 유기 전계 발광 소자를 구동하게 되면 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로, 저소비 전력, 고정세, 대형화가 가능한 장점을 지닌다.
이러한 유기 전계 발광 소자는 전자 및 정공 등의 캐리어를 이용하여 형광물질을 여기시킴으로써 비디오 영상을 표시하게 된다.
한편, 이러한 유기 전계 발광 소자의 구동방식으로는 별도의 박막트랜지스터를 구비하지 않는 패시브 매트릭스 방식(Passive matrix type)이 주로 이용되고 있다.
그러나, 패시브 매트릭스 방식은 해상도나 소비 전력, 수명 등에 많은 제한적인 요소를 가지고 있기 때문에, 고해상도나 대화면을 요구하는 차세대 디스플레이 제조를 위한 액티브 매트릭스형 유기 전계 발광 소자에 대해 연구 개발되고 있다.
한편, 상기 유기 전계 발광 소자는 발광층을 상하부 기판 상에 어디에 위치시키는지에 따라 하부 발광 방식 혹은 상부 발광 방식으로 구분하며, 상부 발광 방식의 경우 액티브 매트릭스형으로 구현시 박막 트랜지스터 어레이를 하부 기판 상 에 배치하고, 발광층을 상부 기판 상에 위치시킬 경우, 이를 듀얼 플레이트형 유기 전계 발광 소자(DOD: Dual plate type Organic Electro-luminescence Device)라 한다.
이하, 첨부된 도면을 참조하여 일반적인 유기 전계 발광 소자를 상세히 설명하면 다음과 같다.
도 1은 일반적인 유기 전계 발광 소자를 나타낸 단면도이다.
도 1과 같이, 일반적인 유기 전계 발광 소자는 크게 서로 소정 간격 이격되어 대향된 제 1 기판(10)과, 제 2 기판(20)과, 상기 제 1 기판(10) 상에 각 서브 픽셀에 대응하여 박막 트랜지스터(TFT)를 포함하여 형성된 박막 트랜지스터 어레이와, 상기 제 2 기판(20) 상에 형성된 유기 전계 발광 다이오드 소자(E) 및 상기 제 1, 제 2 기판(10, 20)의 가장자리에 형성된 씰 패턴(30)을 포함하여 이루어진다. 또한, 상기 유기 전계 발광 다이오드(E)에 전류를 공급하기 위하여, 서브픽셀 단위로 상기 제 2 전극(25)과 박막 트랜지스터(TFT)를 연결하는 커넥터(17) 및 투명 전극(16)이 형성된다.
여기서, 상기 유기 전계 발광 다이오드 소자(E)는, 공통 전극으로 이용되는 제 1 전극(21)과, 상기 제 1 전극(132) 상의 서브 픽셀별 경계부에 위치하는 격벽(26 : second electrode separator)과, 상기 격벽(26) 내 영역에서 유기 전계 발광층(22, 23, 24), 제 2 전극(25)이 차례대로 서브픽셀 단위로 분리된 패턴으로 형성되어 있다.
여기서, 상기 유기 전계 발광층은 제 1 캐리어 전달층(22), 발광층(23), 제 2 캐리어 전달층(24)이 차례대로 적층된 구조로 이루어지며, 상기 제 1, 제 2 캐리어 전달층(22, 24)은 발광층(23)에 전자(electron) 또는 정공(hole)을 주입(injection) 및 수송(transporting)하는 역할을 한다.
상기 제 1, 제 2 캐리어 전달층(22, 24)은 양극 및 음극의 배치 구조에 따라 정해지는 것으로, 한 예로 상기 발광층(23)이 고분자 물질에서 선택되고, 제 1 전극(22)을 양극(anode), 제 2 전극(24)을 음극(cathode)으로 구성하는 경우에는 제 1 전극(21)과 인접하는 제 1 캐리어 전달층(22)은 정공 주입층, 정공 수송층이 차례대로 적층된 구조를 이루고, 제 2 전극(25)과 인접하는 상기 제 2 캐리어 전달층(24)은 전자 주입층, 전자수송층이 상기 제 2 전극(25)에 인접하여 차례대로 적층된 구조로 이루어진다.
또한, 상기 제 1, 제 2 캐리어 전달층(22, 24) 및 발광층(23)은 고분자 물질 또는 저분자 물질로 형성할 수 있는데, 저분자 물질로 형성하는 경우는 진공 증착법을 통해 형성하고, 고분자 물질로 형성하는 경우는 잉크젯 방법을 통해 형성하게 된다.
상기 전도성 스페이서(17)는 일반적인 액정 표시 장치용 스페이서와 달리, 셀 갭 유지 기능보다 두 기판을 전기적으로 연결시키는 것을 주목적으로 하는 것으로, 두 기판간의 사이 구간에서 소정의 입체적 형상으로 일정 높이를 가지는 특성을 갖는다.
여기서, 상기 박막 트랜지스터(TFT)는, 상기 유기 전계 발광 다이오드(E)와 연결되는 구동용 박막 트랜지스터에 해당된다. 이러한 박막 트랜지스터(TFT)는 제 1 기판(10) 상의 소정 부위에 형성된 게이트 전극(11)과, 상기 게이트 전극(11)을 덮도록 섬상으로 형성된 반도체층(13)과, 상기 반도체층(13)의 양측에 형성된 소오스/드레인 전극(14a/14b)을 포함하여 이루어진다. 여기서, 상기 게이트 전극(11)과 상기 반도체층(13) 사이의 층간에는 게이트 절연막(12)이 상기 제 1 기판(10) 전면에 형성되며, 상기 소오스/드레인 전극(14a/14b)을 포함한 상기 게이트 절연막(12) 상부에는 보호막이 더 형성되어 있다. 이 때, 상기 드레인 전극(14b)은 상기 보호막(15) 내에 구비된 홀을 통해 상기 보호막(15) 상부에 형성되는 투명 전극(16)과 전기적으로 연결된다. 여기서, 상기 투명 전극(16)의 상측은 전도성 스페이서(17)와 접하고 있다.
상기 전도성 스페이서(17)는 제 1 기판(10)에 서브픽셀 단위로 구비된 박막 트랜지스터(T)의 드레인 전극(14b)과 제 2 기판(20)에 구비된 제 2 전극(25)을 전기적으로 연결하는 역할을 수행하는 것으로, 유기 절연막 등으로 형성된 기둥 형상의 스페이서에 금속이 입혀진 것이며, 이는 제 1, 제 2 기판(10, 20)의 서브픽셀을 일대일로 합착하여 전류를 통하게 하는 역할을 한다.
상기 전도성 스페이서(17)의 외부를 이루는 금속은 전도성 물질에서 선택되며, 바람직하기로는 연성을 띠고, 비저항값이 낮은 금속 물질에서 선택되는 것이 바람직하다.
여기서, 상기 제 1 전극(21)은 투명 전극 물질로 이루어지며, 상기 제 2 전극(25) 차광성 물질의 금속층으로 이루어진다.
또한, 상기 제 1, 제 2 기판(10, 20)간의 이격 공간은 비활성 기체 또는 절 연성 액체로 채워질 수 있다.
도면으로 도시되지는 않았지만, 상기 제 1 기판(10) 상에는 주사선과, 주사선과 교차하며 서로 일정간격 이격되는 신호선 및 전력 공급선과, 스토리지 캐패시터를 더 포함한다.
한편, 상기 이러한 듀얼 플레이트형 유기 전계 발광 소자는 고유 저항률이 큰 투명 전극 성분의 제 1 전극(21) 상에 격자 형태의 버스 라인을 형성하여, 상기 제 1 전극(21) 상에 발생할 수 있는 전압 값 저하를 방지한다.
한편, 이러한 유기 전계 발광 소자에 있어서, 제 2 기판(20) 상에 형성되는 유기 전계 발광층은 서브픽셀별로 소정의 색상을 발광하는 발광원에서 해당 색상의 유기 발광물질을 공급하여 형성된다.
그러나, 상기와 같은 종래의 유기 전계 발광 소자는 다음과 같은 문제점이 있다.
종래의 유기 전계 발광 소자는 진공을 이용하여 합착을 실시하며, 이 때, 서로 대향된 상하부 기판 내부는 진공 상태(예를 들어, 10-3 torr 이하의 압력 상태)에 있다. 그런데, 장시간 구동을 하면, 어레이(표시 영역) 외부의 씰 패턴 내부 또는 기판과의 계면을 통해 외부 대기가 침투, 투습하게 되어 어레이 내부는 압력이 서서히 높아지게 된다. 내부의 압력이 높아지면 서서히 진공압이 줄어들고 이에 따라 진공압에 의해 접촉하고 있는 전도성 스페이서 부분이 서서히 떨어지게 된다. 전도성 스페이서가 서서히 떨어지게 되면 접촉 저항이 증가하고 이는 휘도 감소 및 화질 변형의 원인이 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 패널 내부압력 증가로 인한 콘택 저항 증가나 미스콘택 가능성을 줄여줄 수 있는 유기 전계 발광 소자 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 유기 전계 발광 소자는 서로 대향되어, 각각 복수개의 서브 픽셀을 포함하여 형성된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 형성된 각 서브 픽셀에 대하여 박막 트랜지스터를 포함한 박막 트랜지스터 어레이와, 상기 제 2 기판 전면에 형성된 제 1 전극과, 상기 제 2 기판 각 서브 픽셀에 대하여 상기 제 1 전극 상에 형성된 유기 발광층과, 상기 유기 발광층 상에 형성된 제 1 전극과, 상기 제 2 기판 상에 상기 서브 픽셀간의 경계부에 형성된 세퍼레이터와, 상기 각 서브 픽셀에 대하여 상기 박막 트랜지스터와 제 2 전극을 전기적으로 연결하는 전도성 스페이서와, 상기 제 1 기판 및 제 2 기판 적어도 어느 하나의 기판의 배면에 압축 스트레스를 갖는 막을 포함하여 이루어짐에 그 특징이 있다.
상기 압축 스트레스를 갖는 막은 복수개의 층으로 이루어진다.
이러한 상기 압축 스트레스를 갖는 막은 무기 절연막이다.
또는 상기 압축 스트레스를 갖는 막은 금속이다. 상기 금속은 상기 제 2 기판 배면에 위치한다. 상기 금속은 탄탈륨을 제 2 기판 배면에 스퍼터링하며 형성된 것이다.
또는 상기 압축 스트레스를 갖는 막은 유기 절연막이다.
또한, 동일한 목적을 달성하기 위한 본 발명의 유기 전계 발광 소자의 제조 방법은 서로 대향되어, 각각 복수개의 서브 픽셀을 포함하여 형성된 제 1 기판 및 제 2 기판을 준비하는 단계와, 상기 제 1 기판 상에 형성된 각 서브 픽셀에 대하여 박막 트랜지스터를 포함한 박막 트랜지스터 어레이를 형성하는 단계와, 상기 제 2 기판 전면에 제 1 전극을 형성하는 단계와, 상기 제 2 기판 각 서브 픽셀에 대하여 상기 제 1 전극 상에 유기 발광층을 형성하는 단계와, 상기 유기 발광층 상에 제 1 전극을 형성하는 단계와, 상기 제 2 기판 상에 상기 서브 픽셀간의 경계부에 세퍼레이터를 형성하는 단계와, 상기 제 1 기판의 박막 트랜지스터 상부 또는 상기 제 2 기판의 제 2 전극 상부에 전도성 스페이서를 형성하는 단계와, 상기 제 1 기판 또는 제 2 기판의 외곽부에 씰 패턴을 형성하는 단계와, 상기 제 1 기판 및 제 2 기판을 합착하는 단계와, 상기 제 1 기판 및 제 2 기판 적어도 어느 하나의 기판의 배면에 압축 스트레스를 갖는 막을 형성하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
상기 압축 스트레스를 갖는 막은 금속일 경우, 상기 제 2 기판 배면에 위치하며, 예를 들어, 상기 금속은 탄탈륨을 제 2 기판 배면에 스퍼터링하며, 상기 스퍼터링시 산소 분압을 낮추어 형성한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 유기 전계 발광 소자 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
도 2는 본 발명의 유기 전계 발광 소자를 나타낸 개략 단면도이다.
도 2와 같이, 본 발명의 유기 전계 발광 소자는 크게, 복수개의 서브 픽셀에 대응하여 각각 박막 트랜지스터(미도시)가 형성되는 박막 트랜지스터 어레이가 형성된 제 1 기판(110)과, 상기 각 서브 픽셀에 대응하여 유기 전계 다이오드(미도시)가 형성되는 제 2 기판(120)과, 상기 유기 전계 다이오드와 각 박막 트랜지스터를 연결하는 전도성 스페이서(미도시)를 포함하여 이루어진다. 여기에 상기 제 1, 제 2 기판(110, 120)의 배면에 각각 제 1, 제 2 압축 스트레스(Compressive Stress)막(210, 220)이 형성된다.
상기 제 1, 제 2 압축 스트레스막(210, 220)은 상기 제 1기판(110) 및 제 2 기판(120) 중 선택적으로 형성될 수 있고, 혹은 양측 기판에 모두 형성될 수 있다. 이러한 상기 제 1, 제2 압축 스트레스막(210, 220)은 그 성질이 내측으로 스트레스를 받는 것으로, 상기 제 1, 제 2 기판(110, 120)이 합착되어 이루어진 패널(100)의 배면에 구성되어, 상기 제 1, 제 2 기판(110, 120)의 중심쪽으로 휨 발생을 유발하는 힘을 주어, 상대적으로 상기 제 1, 제 2 기판(110, 120)의 외곽에 형성된 씰 패턴(미도시)이 상기 제 1, 제 2 기판(110, 120)으로부터 떨어지는 현상을 방지하는 기능을 한다.
이러한 상기 제 1, 제 2 압축 스트레스막(110, 120)은 단일층 혹은 내측으로 스트레스를 받는 성질을 갖는 복수개의 물질층으로 이루어질 수 있다. 그 성분은, 무기 절연막 또는 금속 또는 유기 절연막으로 이루어진다.
상기 압축 스트레스막을 이루는 물질이 금속일 경우에는, 상기 패널(100)의 발광 효과를 표시를 위해서는 제 1 기판(110)의 배면(하측)에 위치하여야 할 것이다. 이 때, 예를 들어, 상기 금속은 탄탈륨을 제 2 기판 배면에 스퍼터링하며, 스퍼터링시 산소 분압을 낮추어 형성할 수 있다.
또한, 상기 압축 스트레스막이 유기 절연막일 경우에는, 증발증착(evaporation)하여 형성할 수 있을 것이다.
이 때, 상기 형성하고자 하는 압축 스트레스막의 압축 스트레스율은 상기 제 1, 제 2 기판(110, 120)의 사이의 씰 패턴이 제 1, 제 2 기판(110, 120)으로부터 떨어지는 정도를 감안하여 정한다.
도 3은 본 발명의 유기 전계 발광 소자를 상세히 나타낸 단면도이다.
도 3과 같이, 본 발명의 유기 전계 발광 소자는 크게 서로 소정 간격 이격되어 대향된 제 1 기판(110)과, 제 2 기판(120)과, 상기 제 1 기판(110) 상에 각 서브 픽셀에 대응하여 박막 트랜지스터(TFT)를 포함하여 형성된 박막 트랜지스터 어레이와, 상기 제 2 기판(120) 상에 형성된 유기 전계 발광 다이오드 소자(E) 및 상기 제 1, 제 2 기판(110, 120)의 가장자리에 형성된 씰 패턴(130)을 포함하여 이루어진다. 또한, 상기 유기 전계 발광 다이오드(E)에 전류를 공급하기 위하여, 서브픽셀 단위로 상기 제 2 전극(125)과 박막 트랜지스터(TFT)를 연결하는 커넥터(117) 및 투명 전극(116)이 형성된다.
여기서, 상기 유기 전계 발광 다이오드 소자(E)는, 공통 전극으로 이용되는 제 1 전극(121)과, 상기 제 1 전극(121) 상의 서브 픽셀별 경계부에 위치하는 격벽 (150 : second electrode separator)과, 상기 격벽(150) 내 영역에서 유기 전계 발광층(122, 123, 124), 제 2 전극(125)이 차례대로 서브픽셀 단위로 분리된 패턴으로 형성되어 있다.
여기서, 상기 유기 전계 발광층은 제 1 캐리어 전달층(122), 발광층(123), 제 2 캐리어 전달층(124)이 차례대로 적층된 구조로 이루어지며, 상기 제 1, 제 2 캐리어 전달층(122, 124)은 발광층(123)에 전자(electron) 또는 정공(hole)을 주입(injection) 및 수송(transporting)하는 역할을 한다.
상기 제 1, 제 2 캐리어 전달층(122, 124)은 양극 및 음극의 배치 구조에 따라 정해지는 것으로, 한 예로 상기 발광층(123)이 고분자 물질에서 선택되고, 제 1 전극(122)을 양극(anode), 제 2 전극(124)을 음극(cathode)으로 구성하는 경우에는 제 1 전극(121)과 인접하는 제 1 캐리어 전달층(122)은 정공 주입층, 정공 수송층이 차례대로 적층된 구조를 이루고, 제 2 전극(125)과 인접하는 상기 제 2 캐리어 전달층(124)은 전자 주입층, 전자수송층이 상기 제 2 전극(125)에 인접하여 차례대로 적층된 구조로 이루어진다.
또한, 상기 제 1, 제 2 캐리어 전달층(122, 124) 및 발광층(123)은 고분자 물질 또는 저분자 물질로 형성할 수 있는데, 저분자 물질로 형성하는 경우는 진공 증착법을 통해 형성하고, 고분자 물질로 형성하는 경우는 잉크젯 방법을 통해 형성하게 된다.
상기 전도성 스페이서(117)는 일반적인 액정 표시 장치용 스페이서와 달리, 셀 갭 유지 기능보다 두 기판을 전기적으로 연결시키는 것을 주목적으로 하는 것으 로, 두 기판간의 사이 구간에서 소정의 입체적 형상으로 일정 높이를 가지는 특성을 갖는다.
여기서, 상기 박막 트랜지스터(TFT)는, 상기 유기 전계 발광 다이오드(E)와 연결되는 구동용 박막 트랜지스터에 해당된다. 이러한 박막 트랜지스터(TFT)는 제 1 기판(110) 상의 소정 부위에 형성된 게이트 전극(111)과, 상기 게이트 전극(111)을 덮도록 섬상으로 형성된 반도체층(113)과, 상기 반도체층(113)의 양측에 형성된 소오스/드레인 전극(114a/114b)을 포함하여 이루어진다. 여기서, 상기 게이트 전극(111)과 상기 반도체층(113) 사이의 층간에는 게이트 절연막(112)이 상기 제 1 기판(110) 전면에 형성되며, 상기 소오스/드레인 전극(114a/114b)을 포함한 상기 게이트 절연막(112) 상부에는 보호막이 더 형성되어 있다. 이 때, 상기 드레인 전극(14b)은 상기 보호막(15) 내에 구비된 홀을 통해 상기 보호막(15) 상부에 형성되는 투명 전극(116)과 전기적으로 연결된다. 여기서, 상기 투명 전극(16)의 상측은 전도성 스페이서(117)와 접하고 있다.
상기 전도성 스페이서(117)는 제 1 기판(110)에 서브픽셀 단위로 구비된 박막 트랜지스터(T)의 드레인 전극(114b)과 제 2 기판(120)에 구비된 제 2 전극(125)을 전기적으로 연결하는 역할을 수행하는 것으로, 유기 절연막 등으로 형성된 기둥 형상의 스페이서에 금속이 입혀진 것이며, 이는 제 1, 제 2 기판(110, 120)의 서브픽셀을 일대일로 합착하여 전류를 통하게 하는 역할을 한다.
상기 전도성 스페이서(117)의 외부를 이루는 금속은 전도성 물질에서 선택되며, 바람직하기로는 연성을 띠고, 비저항값이 낮은 금속 물질에서 선택되는 것이 바람직하다.
여기서, 상기 제 1 전극(121)은 투명 전극 물질로 이루어지며, 상기 제 2 전극(125) 차광성 물질의 금속층으로 이루어진다.
또한, 상기 제 1, 제 2 기판(110, 120)간의 이격 공간은 비활성 기체 또는 절연성 액체로 채워질 수 있다.
도면으로 도시되지는 않았지만, 상기 제 1 기판(110) 상에는 주사선과, 주사선과 교차하며 서로 일정간격 이격되는 신호선 및 전력 공급선과, 스토리지 캐패시터를 더 포함한다.
한편, 상기 이러한 듀얼 플레이트형 유기 전계 발광 소자는 고유 저항률이 큰 투명 전극 성분의 제 1 전극(121) 상에 격자 형태의 버스 라인을 형성하여, 상기 제 1 전극(121) 상에 발생할 수 있는 전압 값 저하를 방지한다.
한편, 이러한 유기 전계 발광 소자에 있어서, 제 2 기판(120) 상에 형성되는 유기 전계 발광층은 서브픽셀별로 소정의 색상을 발광하는 발광원에서 해당 색상의 유기 발광물질을 공급하여 형성된다.
상기와 같은 본 발명의 유기 전계 발광 소자 및 이의 제조 방법은 다음과 같은 효과가 있다.
유기 전계 발광 소자를 이루는 적어도 하나의 기판의 배면에 압축 스트레스막을 형성하여, 장시간 구동시 내부의 압력이 높아지면 서서히 진공압이 줄어들고 이에 따라 진공압에 의해 접촉하고 있는 전도성 스페이서 부분이 서서히 떨어지게 되는 힘에 반하여 상대적으로 내측 중앙으로 스트레스를 받을 수 있는 압축 스트레스막을 통해 전도성 스페이서가 제 2 전극이나 박막 트랜지스터로부터 이격되는 현상을 방지한다. 이로써, 접촉 저항 증가나 미스 콘택에 의한 불량을 감소시킬 수 있다.
이에 따라, 패널의 수명 증가를 기대할 수 있고, 화질 향상을 얻을 수 있게 된다.

Claims (14)

  1. 서로 대향되어, 각각 복수개의 서브 픽셀을 포함하여 형성된 제 1 기판 및 제 2 기판;
    상기 제 1 기판 상에 형성된 각 서브 픽셀에 대하여 박막 트랜지스터를 포함한 박막 트랜지스터 어레이;
    상기 제 2 기판 전면에 형성된 제 1 전극;
    상기 제 2 기판 각 서브 픽셀에 대하여 상기 제 1 전극 상에 형성된 유기 발광층;
    상기 유기 발광층 상에 형성된 제 1 전극;
    상기 제 2 기판 상에 상기 서브 픽셀간의 경계부에 형성된 세퍼레이터;
    상기 각 서브 픽셀에 대하여 상기 박막 트랜지스터와 제 2 전극을 전기적으로 연결하는 전도성 스페이서;
    상기 제 1 기판 및 제 2 기판 적어도 어느 하나의 기판의 배면에 압축 스트레스를 갖는 막을 포함하여 이루어진 것을 특징으로 하는 유기 전계 발광 소자.
  2. 제 1항에 있어서,
    상기 압축 스트레스를 갖는 막은 복수개의 층으로 이루어진 것을 특징으로 하는 유기 전계 발광 소자.
  3. 제 1항에 있어서,
    상기 압축 스트레스를 갖는 막은 무기 절연막인 것을 특징으로 하는 유기 전계 발광 소자.
  4. 제 1항에 있어서,
    상기 압축 스트레스를 갖는 막은 금속인 것을 특징으로 하는 유기 전계 발광 소자.
  5. 제 4항에 있어서,
    상기 금속은 상기 제 2 기판 배면에 위치한 것을 특징으로 하는 유기 전계 발광 소자.
  6. 제 4항에 있어서,
    상기 금속은 탄탈륨을 제 2 기판 배면에 스퍼터링하며 형성된 것을 특징으로 하는 유기 전계 발광 소자.
  7. 제 1항에 있어서,
    상기 압축 스트레스를 갖는 막은 유기 절연막인 것을 특징으로 하는 유기 전계 발광 소자.
  8. 서로 대향되어, 각각 복수개의 서브 픽셀을 포함하여 형성된 제 1 기판 및 제 2 기판을 준비하는 단계;
    상기 제 1 기판 상에 형성된 각 서브 픽셀에 대하여 박막 트랜지스터를 포함한 박막 트랜지스터 어레이를 형성하는 단계;
    상기 제 2 기판 전면에 제 1 전극을 형성하는 단계;
    상기 제 2 기판 각 서브 픽셀에 대하여 상기 제 1 전극 상에 유기 발광층을 형성하는 단계;
    상기 유기 발광층 상에 제 1 전극을 형성하는 단계;
    상기 제 2 기판 상에 상기 서브 픽셀간의 경계부에 세퍼레이터를 형성하는 단계;
    상기 제 1 기판의 박막 트랜지스터 상부 또는 상기 제 2 기판의 제 2 전극 상부에 전도성 스페이서를 형성하는 단계;
    상기 제 1 기판 또는 제 2 기판의 외곽부에 씰 패턴을 형성하는 단계;
    상기 제 1 기판 및 제 2 기판을 합착하는 단계;
    상기 제 1 기판 및 제 2 기판 적어도 어느 하나의 기판의 배면에 압축 스트레스를 갖는 막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  9. 제 8항에 있어서,
    상기 압축 스트레스를 갖는 막은 복수개의 층으로 이루어진 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  10. 제 8항에 있어서,
    상기 압축 스트레스를 갖는 막은 무기 절연막인 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  11. 제 8항에 있어서,
    상기 압축 스트레스를 갖는 막은 금속인 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  12. 제 11항에 있어서,
    상기 금속은 상기 제 2 기판 배면에 위치한 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  13. 제 11항에 있어서,
    상기 금속은 탄탈륨을 제 2 기판 배면에 스퍼터링하며, 상기 스퍼터링시 산소 분압을 낮추어 형성하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.
  14. 제 8항에 있어서,
    상기 압축 스트레스를 갖는 막은 유기 절연막인 것을 특징으로 하는 유기 전 계 발광 소자의 제조 방법.
KR1020050133977A 2005-12-29 2005-12-29 유기 전계 발광 소자 및 이의 제조 방법 KR20070070939A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050133977A KR20070070939A (ko) 2005-12-29 2005-12-29 유기 전계 발광 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133977A KR20070070939A (ko) 2005-12-29 2005-12-29 유기 전계 발광 소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070070939A true KR20070070939A (ko) 2007-07-04

Family

ID=38506153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133977A KR20070070939A (ko) 2005-12-29 2005-12-29 유기 전계 발광 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070070939A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441388B1 (ko) * 2007-12-31 2014-09-18 엘지디스플레이 주식회사 유기 발광 표시 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441388B1 (ko) * 2007-12-31 2014-09-18 엘지디스플레이 주식회사 유기 발광 표시 소자

Similar Documents

Publication Publication Date Title
KR100642490B1 (ko) 유기전계발광 소자 및 그 제조방법
US7518147B2 (en) Organic electro luminescence device and fabrication method thereof
JP4365364B2 (ja) 有機電界発光素子およびその製造方法
US7394446B2 (en) Organic electroluminescence device
US20160013251A1 (en) El display device
US7683538B2 (en) Dual panel-type organic electroluminescent display device
US7830341B2 (en) Organic electroluminescence display device
KR20110108050A (ko) 유기전계발광소자 및 이의 제조방법
KR101582488B1 (ko) 유기전계발광소자
KR101001423B1 (ko) 유기전계발광 소자 및 그 제조방법
KR101274699B1 (ko) 유기 발광 소자
US9704925B2 (en) EL display device
KR101192798B1 (ko) 섀도우 마스크 및 이를 이용한 유기 발광 소자의 제조 방법
KR101050290B1 (ko) 유기전계발광 소자 및 그 제조방법
KR20080001263A (ko) 듀얼 플레이트 유기 전계 발광 소자 및 이의 제조 방법
KR101441388B1 (ko) 유기 발광 표시 소자
KR20080000426A (ko) 유기전계발광소자 및 그 제조방법
KR100705266B1 (ko) 유기전계발광 소자 및 그 제조방법
KR20070070939A (ko) 유기 전계 발광 소자 및 이의 제조 방법
WO2014174804A1 (ja) Ｅｌ表示装置の製造方法
KR100616706B1 (ko) 유기전계발광 소자 및 그 제조방법
KR101222985B1 (ko) 유기 발광 소자
KR20050104100A (ko) 유기전계발광 소자 및 그 제조방법
KR20080060729A (ko) 듀얼 플레이트 유기 발광 소자
KR100629612B1 (ko) 유기전계발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid