KR20070070453A - 이미지 센서의 테스트 패턴 - Google Patents

Abstract

본 발명은 이미지 센서의 테스트 패턴에 관한 것으로, 입사된 광을 전자로 변환하여 저장하는 포토다이오드와, 상기 포토다이오드의 상부측에서 포토다이오드에만 광이 조사될 수 있도록 주변을 차폐하는 광차폐부와, 상기 포토다이오드의 주변에 위치하여 크로스 토크 발생시 역전된 커패시터-전압 특성을 나타내는 하나 또는 둘 이상의 커패시터를 포함하는 이미지 센서의 테스트 패턴을 제공한다.

테스트 패턴, 크로스 토크, 이미지 센서

Description

이미지 센서의 테스트 패턴{Test pattern for image sensor}

도 1은 본 발명에 따른 이미지 센서 테스트 패턴의 평면 레이아웃이다.

도 2는 도 1의 A-A'방향 단면도이다.

도 3은 커패시터의 커패시턴스-전류 특성 그래프이다.

도 4는 본 발명에 따른 이미지 센서 테스트 패턴의 다른 실시 단면도이다.

도 5는 본 발명에 따른 이미지 센서 테스트 패턴의 다른 실시 평면 레이아웃이다.

<도면의 주요 부분에 대한 부호의 설명>

1: 기판 2: 소자분리막

3: 포토다이오드 4: 커패시터

5: 절연층 6: 콘택플러그

7: 하부 금속배선 8: 광량제한층

9: 층간절연막 10: 상부플러그

11: 상부 금속배선

본 발명은 이미지 센서의 테스트 패턴에 관한 것으로, 특히 간단한 구조를 사용하여 이미지 센서의 크로스 토크(cross talk)를 테스트할 수 있는 이미지 센서의 테스트 패턴에 관한 것이다.

일반적으로, 이미지 센서는 광학 영상을 전기적 신호로 변환시키는 반도체 장치로서, 대표적으로 전하결합소자(CCD)와 씨모스 이미지 센서를 들 수 있다.

그 중 전하결합소자는 다수의 금속-산화막-실리콘 구조의 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 씨모스 이미지 센서는 제어회로 및 신호처리회로를 주변회로로 사용하는 씨모스 기술을 이용하여 화소수 만큼 모스 트랜지스터를 만들고 이를 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용한 소자이다.

이와 같이 씨모스 이미지 센서는 전하결합소자에 비하여 구동방식이 간단하고, 신호처리 회로들과 단일칩으로 집적이 가능하여 제조단가를 낮출 수 있는 장점이 있다.

이러한 씨모스 이미지 센서의 단위화소 크기가 점차 줄어들면서, 인접한 단위화소간에 신호가 중첩되는 크로스 토크 현상이 발생되었다. 이러한 크로스 토크 현상은 광학적인 크로스 토크와 전기적인 크로스 토크로 분류될 수 있다.

상기 씨모스 이미지 센서를 개발하기 위해서는 설계된 단위화소 간의 크로스 토크를 테스트해야 하며, 종래 테스트 패턴은 실제 설계된 씨모스 이미지 센서를 제조하여 각 단위화소 간에 크로스 토크를 테스트하였다.

이와 같은 종래 테스트 패턴은 테스트를 위해 실제 이미지 센서를 제조하는 것이며, 이럴 경우 이미지 센서의 제조를 위한 거의 모든 공정을 다 진행한 후에야 테스트를 할 수 있기 때문에, 이미지 센서를 평가하는데 너무 많은 시간이 걸린다는 문제점이 있었다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 개발 초기단계에서 각 단위화소 사이의 크로스 토크를 측정함으로써, 개발 기간을 획기적으로 단축할 수 있는 이미지 센서의 테스트 패턴을 제공하는 데 있다.

상기와 같은 목적은 달성하기 위한 본 발명은, 입사된 광을 전자로 변환하여 저장하는 포토다이오드와, 상기 포토다이오드의 상부측에서 포토다이오드에만 광이 조사될 수 있도록 주변을 차폐하는 광차폐부와, 상기 포토다이오드의 주변에 위치하여 크로스 토크 발생시 역전된 커패시터-전압 특성을 나타내는 하나 또는 둘 이상의 커패시터를 포함하는 이미지 센서의 테스트 패턴을 제공한다.

또한, 본 발명의 이미지 센서의 테스트 패턴에서, 상기 커패시터는 상기 기 판을 하부전극으로하며, 그 기판 상에 형성된 유전막과, 그 유전막의 상부에 위치하는 금속 상부전극으로 구성된 것이 바람직하다.

또한, 본 발명의 이미지 센서의 테스트 패턴에서, 상기 광차폐부는 포토다이오드 상에 일부 오픈 영역을 가지는 차광금속배선 패턴과, 그 금속배선 패턴의 하부측에 위치하는 차광플러그를 포함하는 것이 바람직하다.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.

이제 본 발명의 일 실시예에 따른 이미지 센서의 테스트 패턴에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명에 따른 이미지 센서의 테스트 패턴 평면 레이아웃이고, 도 2는 도 1에서 A-A' 단면도이다.

도 1 및 도 2를 참조하면, 본 발명에 따른 이미지 센서의 테스트 패턴은 기판(1)에 위치하여, 평면상에서 3열 3행의 소자형성영역을 정의하는 소자분리막(2)과, 상기 소자분리막(2)에 의해 정의된 소자형성영역 중 가장 중앙에 위치하는 소 자형성영역에 마련된 포토다이오드(3)와, 상기 가장자리의 소자형성영역 상에 위치하는 커패시터(4)와, 상기 구조의 상부 전면에 위치하는 절연층(5)과, 상기 절연층(5)을 통해 상기 게이트에 각각 연결되는 플러그(6)와, 상기 절연층(5) 상에서 상기 플러그(6)에 각각 연결되는 하부금속배선(7)과, 상기 포토다이오드(3)의 상부측 절연층(5) 상에 위치하여 포토다이오드(3)에 입사되는 광의 입사면적을 제한하는 광량제한층(8)과, 상기 구조의 상부 전면에 위치하는 층간절연막(9)과, 상기 층간절연막(9)을 통해 상기 광량제한층(8)에 연결되는 상부플러그(10)와, 상기 상부플러그(10)에 연결되며, 상기 광량제한층(8)의 오픈 영역과 그 주변일부만을 오픈시키는 상부금속배선(11)을 포함한다.

이하, 상기와 같이 구성된 본 발명의 구성과 작용을 보다 상세히 설명한다.

먼저, 기판(1)에는 얕은 트랜치 구조의 소자분리막(2)이 위치한다.

이 소자분리막(2)은 사각형 형상의 중앙 소자형성영역의 주변부에 각기 동일한 8개의 사각형 형상의 주변 소자형성영역을 정의한다.

상기 소자분리막(2)에 의해 정의된 소자형성영역 중 가장 중앙의 소자형성영역에는 포토다이오드(3)가 위치하며, 각 주변 소자형성영역에는 커패시터(4)가 위치한다.

이 커패시터(4)는 기판(1)을 일측전극으로 사용하며, 유전막과 상부전극이 그 상부에 위치하는 구조이며, 각각의 상부전극에 하부 금속배선(7)이 플러그(6)를 통해 연결된다.

상기 포토다이오드(3)의 상부측에는 포토다이오드(3)에 조사되는 광의 조사면적을 제한하는 사각형의 오픈영역을 가지는 광량제한층(8)이 마련된다.

이때, 상기 광량제한층(8)의 오픈영역의 면적은 상기 포토다이오드(3)의 면적보다 작다.

상기 광량제한층(8)은 상부 플러그(10)를 통해 상부 금속배선(11)에 연결되어 있으며, 상기 상부 금속배선(11)은 상기 광량제한층(8)의 오픈 영역과 그 주변부 일부의 광량제한층(8)의 상부에 오픈 영역을 가진다.

이에 따라 상기 광량제한층(8)의 오픈 영역 내로만 광이 조사될 수 있다.

이와 같이 조사된 광에 의해 상기 포토다이오드(3)에서는 전자가 발생되며, 크로스토크가 발생되는 경우 주변의 커패시터(4)에 축적되어 하부 금속배선(7)에 의해 외부에서 검출된다.

도 3은 상기 커패시터(4)의 커패시턴스-전압 특성 그래프이다.

이를 참조하면, A는 빛이 없는 상태, B는 약한 빛이 있는 상태, C는 B보다 더 강한 빛이 있는 상태를 나타낸다. 즉, 광이 조사되어 전자가 있는 경우 역전된 상태를 나타내며, 그 빛의 강도에 따라 그 역전의 상태가 더욱 증가하게 된다.

이처럼 본 발명은 광을 제한적으로 포토다이오드(3)에만 입사시키고, 그 포토다이오드(3)의 주변에 위치하는 커패시터(4)의 커패시턴스-전압 특성을 측정하여 그 검출결과에 따라 상기 포토다이오드(3)에서 발생한 전자 또는 입사되는 광에 의한 크로스 토크가 발생했는 지를 판단할 수 있게 된다.

상기 도 2에 도시한 본 발명에 따른 테스트 패턴은 이미지 센서 제조방법에 비하여 단순화한 것으로, 이와 같은 테스트 패턴을 제작하여 설계된 이미지 센서의 크로스 토크 발생 여부를 빠르게 테스트할 수 있게 된다.

도 4는 본 발명에 따른 테스트 패턴의 다른 실시단면도이다.

이를 참조하면, 기판(1)에 위치하여 소자형성영역을 정의하는 소자분리막(2)과, 그 소자형성영 역중 중앙에 위치하는 소자형성영역에 위치하는 포토다이오드(3), 상기 포토다이오드(3) 주변의 소자형성영역에 위치하는 커패시터(4), 상기 구조의 전면에 위치하는 절연층(5)과, 상기 절연층(5)에 마련된 콘택홀에 위치하여 상기 포토다이오드(3)로만 광이 입사될 수 있도록 하는 광차단플러그(12)와, 상기 포토다이오드(3)의 상부 일부에만 오픈영역을 가지는 광차단금속배선(13)을 포함한다.

이와 같은 구조는 광차단금속배선(13)과 광차단플러그(12)에 의하여 상기 포토다이오드(3)에만 광이 입사될 수 있으며, 그 주변의 커패시터(4)로는 광이 조사되지 않는다.

이때 커패시터(4)의 커패시턴스-전압특성을 검출하여 크로스 토크가 발생하는지 검출하며, 이때 크로스 토크는 전기적인 원인의 크로스 토크로 인지할 수 있다.

도 5는 본 발명의 다른 실시예의 평면 레이아웃이다.

이를 참조하면, 포토다이오드(100)와는 소자분리막(200)에 의해 분리되어 위치하되 그 분리된 거리에 차이가 있는 다수의 커패시터(310, 320, 330, 340, 350) 을 포함한다.

이와 같은 구성에서는 상기 포토다이오드(100)에만 선택적으로 입사된 광과 그 광에 의해 발생된 전자에 의한 영향이 상기 소자분리막(200)을 사이에 두고 어느 정도 거리까지 미치는지 확인할 수 있는 패턴이다.

상기한 바와 같이 본 발명은 포토다이오드의 주변에 커패시터를 형성하고, 그 포토다이오드에만 선택적으로 광이 조사될 수 있도록 한 후, 그 커패시터의 커패시턴스-전압 특성을 검출하여 크로스 토크의 발생을 확인할 수 있게 된다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것이 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

상기한 바와 같이 본 발명 이미지 센서의 테스트 패턴은, 포토다이오드 이외의 영역에는 광이 입사되지 못하도록 하고, 그 포토다이오드의 주변에 위치하는 커패시터의 커패시턴스-전압 특성을 검출하여 크로스 토크의 발생 여부를 확인할 수 있어, 그 구조를 단순화하여 테스트의 속도를 향상시키며, 생산성을 향상시키는 효 과가 있다.

Claims (3)

1. 입사된 광을 전자로 변환하여 저장하는 포토다이오드;

   상기 포토다이오드의 상부측에서 포토다이오드에만 광이 조사될 수 있도록 주변을 차폐하는 광차폐부;

   상기 포토다이오드의 주변에 위치하여 크로스 토크 발생시 역전된 커패시터-전압 특성을 나타내는 하나 또는 둘 이상의 커패시터를 포함하는 이미지 센서의 테스트 패턴.
2. 제1항에 있어서,

   상기 커패시터는,

   상기 기판을 하부전극으로하며, 그 기판 상에 형성된 유전막과, 그 유전막의 상부에 위치하는 금속 상부전극으로 구성된 것을 특징으로 하는 이미지 센서의 테스트 패턴.
3. 제1항에 있어서,

   상기 광차폐부는,

   포토다이오드 상에 일부 오픈영역을 가지는 차광금속배선 패턴과, 그 금속배 선 패턴의 하부측에 위치하는 차광플러그를 포함하는 것을 특징으로 하는 이미지 센서의 테스트 패턴.

Images