KR20070069368A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
KR20070069368A
KR20070069368A KR1020050131389A KR20050131389A KR20070069368A KR 20070069368 A KR20070069368 A KR 20070069368A KR 1020050131389 A KR1020050131389 A KR 1020050131389A KR 20050131389 A KR20050131389 A KR 20050131389A KR 20070069368 A KR20070069368 A KR 20070069368A
Authority
KR
South Korea
Prior art keywords
substrate
forming
film
trench
gate electrode
Prior art date
Application number
KR1020050131389A
Other languages
Korean (ko)
Inventor
이종곤
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050131389A priority Critical patent/KR20070069368A/en
Publication of KR20070069368A publication Critical patent/KR20070069368A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

A method for manufacturing a semiconductor device is provided to enhance remarkably current characteristics of the device. Pad oxide and nitride layers are sequentially formed on a substrate(10). A trench(13) is formed on the substrate by performing etching using the pad oxide and nitride layers as an etch mask. A linear nitride layer is formed on the resultant structure. A polysilicon layer for filling partially the trench is formed thereon. A thermal oxidation is performed on the resultant structure to change the polysilicon layer into a thermal oxide layer. At this time, the thermal oxide layer is grown to an upper portion of the pad nitride layer. An isolation layer(17a) is formed by removing the pad nitride and oxide layers. A gate electrode(19) is formed on the resultant structure.

Description

반도체 소자의 제조방법{Method of manufacturing semiconductor device}Method of manufacturing semiconductor device

도 1a 내지 도 1h는 본 발명의 일실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.1A through 1H are cross-sectional views illustrating processes for manufacturing a semiconductor device in accordance with an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10: 실리콘 기판 11: 패드산화막10: silicon substrate 11: pad oxide film

12: 패드질화막 13: 트렌치12: pad nitride film 13: trench

14: 월산화막 15: 선형질화막14: monthly oxide film 15: linear nitride film

16: 다결정실리콘막 17: 열산화막16: polycrystalline silicon film 17: thermal oxide film

17a: 소자분리막 18: 게이트 산화막17a: device isolation layer 18: gate oxide film

19: 게이트 전극 20: 스페이서19: gate electrode 20: spacer

21: 소스 및 드레인 영역 22: SiGe영역21: source and drain region 22: SiGe region

C: 채널영역C: Channel Area

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 소자의 전류 특성을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device capable of improving the current characteristics of the device.

반도체 소자의 집적화가 거듭되면서 반도체 소자의 상당한 면적을 점유하는 소자분리영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다. 소자분리영역 표면의 평탄도와 정밀한 디자인 룰(design rule) 등의 이유로 고집적도를 갖는 차세대 소자의 소자분리 기술로서 얕은 트렌치 소자분리(shallow trench isolation : 이하, "STI"라 칭함) 공정이 개발되었다.As the integration of semiconductor devices continues, the development of technologies for reducing device isolation regions occupying a considerable area of semiconductor devices has been actively conducted. A shallow trench isolation process (hereinafter referred to as "STI") has been developed as a device isolation technology of next-generation devices having high integration due to the flatness of the device isolation region surface and precise design rules.

상기 STI 공정으로 실리콘 기판에 트렌치를 형성하고, 상기 트렌치를 HDP(High Density Plasma) 산화막 등으로 매립하여 STI형 소자분리막을 형성하고 있다.A trench is formed in the silicon substrate by the STI process, and the trench is embedded with an HDP (High Density Plasma) oxide film to form an STI device isolation film.

이러한 STI 공정을 적용하는 일반적인 반도체 제조 공정에서는, STI형 소자분리막을 형성한 후에, 상기 소자분리막을 포함한 기판에 트랜지스터, 즉 게이트 전극과, 소스 및 드레인 영역을 형성하고 있다.In a general semiconductor manufacturing process to which the STI process is applied, after forming an STI type device isolation film, a transistor, that is, a gate electrode, a source and a drain region are formed on a substrate including the device isolation film.

상기 트랜지스터를 포함한 반도체 소자의 특성은 얼마만큼의 큰 전류를 얻을 수 있느냐가 매우 중요하다. 그러나, 상기한 바와 같은 종래기술에 따른 일반적인 STI형 소자분리막을 포함하는 트랜지스터에 있어서, 그 전류를 증가시키는 데에는 한계가 있어, 소자의 전류 특성을 향상시키기 어렵다는 문제가 있다.As for the characteristics of the semiconductor device including the transistor, how much large current can be obtained is very important. However, in the transistor including the conventional STI type device isolation film according to the prior art as described above, there is a limit to increase the current, and there is a problem that it is difficult to improve the current characteristics of the device.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 소자의 전류 특성을 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device that can improve the current characteristics of the device.

상기 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은,The semiconductor device manufacturing method according to the present invention for achieving the above object,

기판 상에 상기 기판의 일부를 노출시키는 패드산화막 및 패드질화막을 차례로 형성하는 단계;Sequentially forming a pad oxide film and a pad nitride film exposing a portion of the substrate on the substrate;

상기 패드질화막에 의해 노출된 기판을 식각하여 트렌치를 형성하는 단계;Etching the substrate exposed by the pad nitride layer to form a trench;

상기 트렌치를 포함한 전체구조 표면에 선형질화막을 증착하는 단계;Depositing a linear nitride film on the entire structure surface including the trench;

상기 트렌치의 일부를 매립하는 다결정실리콘막을 형성하는 단계;Forming a polysilicon film to fill a portion of the trench;

열산화 공정을 수행하여, 상기 다결정실리콘막을 열산화막으로 개질시키고, 상기 개질된 열산화막이 상기 패드질화막의 상부까지 성장되도록하는 단계;Performing a thermal oxidation process to modify the polycrystalline silicon film to a thermal oxide film and allow the modified thermal oxide film to grow to an upper portion of the pad nitride film;

상기 패드질화막 및 패드산화막을 제거하여 소자분리막을 형성하는 단계;Removing the pad nitride layer and the pad oxide layer to form an isolation layer;

상기 소자분리막이 형성된 기판 상에 게이트 전극을 형성하는 단계; 및Forming a gate electrode on the substrate on which the device isolation layer is formed; And

상기 게이트 전극을 마스크로 이용하여 상기 기판에 P형 불순물을 이온주입하여 소스 및 드레인 영역을 형성하는 단계를 포함한다.Forming a source and a drain region by implanting P-type impurities into the substrate using the gate electrode as a mask.

여기서, 상기 선형질화막은 100Å 이상의 두께로 형성하는 것을 특징으로 한다.Here, the linear nitride film is characterized in that it is formed to a thickness of 100Å or more.

그리고, 상기 다결정실리콘막은 상기 실리콘 기판의 표면보다 1,000Å 이하 만큼 낮은 두께로 형성하는 것을 특징으로 한다.In addition, the polysilicon film is characterized in that it is formed to a thickness lower than 1,000 Å or less than the surface of the silicon substrate.

또한, 상기 트렌치의 일부를 매립하는 다결정실리콘막을 형성하는 단계는,In addition, the step of forming a polysilicon film to fill a portion of the trench,

상기 트렌치를 매립하도록 전체구조 상부에 다결정실리콘막을 형성하는 단계;Forming a polysilicon film on the entire structure to fill the trench;

상기 패드질화막이 노출되도록 상기 다결정실리콘막을 CMP하는 단계; 및CMPing the polysilicon film to expose the pad nitride film; And

상기 다결정실리콘막의 상부를 일정 두께만큼 식각하는 단계를 포함하는 것을 특징으로 한다.And etching the upper portion of the polysilicon film by a predetermined thickness.

또한, 상기 다결정실리콘막의 식각은 질산 용액을 이용하는 습식방식으로 수행하는 것을 특징으로 한다.In addition, the etching of the polysilicon film is characterized in that it is performed by a wet method using a nitric acid solution.

또한, 상기 소스 및 드레인 영역을 형성한 다음,In addition, after the source and drain regions are formed,

상기 소스 및 드레인 영역 상부의 기판 내에 SiGe을 성장시키는 단계를 더 포함하는 것을 특징으로 한다.And growing SiGe in the substrate above the source and drain regions.

그리고, 상기 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 다른 제조방법은,And another manufacturing method of a semiconductor device according to the present invention for achieving the above object,

소자분리막이 구비된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate provided with an isolation layer;

상기 반도체 기판 상에, 게이트 스페이서를 포함한 게이트 전극을 형성하는 단계;Forming a gate electrode including a gate spacer on the semiconductor substrate;

상기 게이트 전극을 마스크로 이용하여 상기 기판에 P형 불순물을 이온주입하여 소스 및 드레인 영역을 형성하는 단계; 및Forming source and drain regions by implanting P-type impurities into the substrate using the gate electrode as a mask; And

상기 소스 및 드레인 영역 상부의 기판 내에 SiGe을 성장시키는 단계를 포함한다.Growing SiGe in the substrate over the source and drain regions.

그리고, 상기 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 또 다른 제조방법은,And another manufacturing method of a semiconductor device according to the present invention for achieving the above object,

소자분리막이 구비된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate provided with an isolation layer;

상기 반도체 기판 상에, 게이트 스페이서를 포함한 게이트 전극을 형성하는 단계;Forming a gate electrode including a gate spacer on the semiconductor substrate;

상기 게이트 전극을 마스크로 이용하여 상기 기판에 N형 불순물을 이온주입하여 소스 및 드레인 영역을 형성하는 단계;Forming a source and a drain region by implanting N-type impurities into the substrate using the gate electrode as a mask;

결과물 상에 질화막을 형성하는 단계; 및Forming a nitride film on the resultant; And

상기 질화막에 플라즈마 파워를 이용하여 인장력을 인가하는 단계를 포함한다.And applying tensile force to the nitride film using plasma power.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도 1a 내지 도 1h는 본 발명의 일실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.1A to 1H are cross-sectional views of processes for describing a method of manufacturing a semiconductor device according to an embodiment of the present invention.

도 1a를 참조하면, 실리콘 기판(10) 상에 상기 기판(10)의 필드영역을 노출시키는 패드산화막(11) 및 패드질화막(12)을 차례로 형성한 다음, 상기 패드질화막(12)에 의해 노출된 기판(10)부위를 식각하여 트렌치(13)를 형성한다.Referring to FIG. 1A, a pad oxide film 11 and a pad nitride film 12 are sequentially formed on a silicon substrate 10 to expose a field region of the substrate 10, and then exposed by the pad nitride film 12. A portion of the substrate 10 is etched to form a trench 13.

도 1b를 참조하면, 월산화 공정(wall oxidation)을 통해 상기 트렌치(13)를 포함한 전체구조 표면에 월산화막(14)을 형성한다.Referring to FIG. 1B, a monthly oxide film 14 is formed on the entire structure surface including the trench 13 through a wall oxidation process.

이어서, 상기 월산화막(14) 상에 선형질화막(15)을 증착한다. 상기 선형질화막(15)은, 후속적으로 다결정실리콘막(16)을 형성한 후 수행되는 열산화 공정시 배리어(barrier) 역할을 할 수 있도록 100Å 이상의 두께로 형성하는 것이 바람직하다.Subsequently, a linear nitride film 15 is deposited on the monthly oxide film 14. The linear nitride film 15 is preferably formed to a thickness of 100 kPa or more so as to act as a barrier during the thermal oxidation process performed after the polysilicon film 16 is subsequently formed.

도 1c를 참조하면, 상기 트렌치(13)를 매립하도록 전체구조 상부에 다결정실리콘막(16)을 형성한 다음, 상기 패드질화막(12)이 노출되도록 상기 다결정실리콘막(16)을 CMP하여 평탄화시킨다.Referring to FIG. 1C, a polysilicon film 16 is formed on the entire structure to fill the trench 13, and then the polysilicon film 16 is planarized by CMP to expose the pad nitride film 12. .

도 1d를 참조하면, 상기 다결정실리콘막(16)의 상부를 일정 두께만큼 식각한다. 상기 다결정실리콘막(16)의 식각 공정은 질산 용액을 이용하는 습식방식으로 수행하는 것이 바람직하며, 그 식각 타겟(target)은 상기 식각되는 다결정실리콘막(16)의 표면이 상기 실리콘 기판(10)의 표면보다 약 1,000Å 이하로 낮아지도록 하는 것이 바람직하다.Referring to FIG. 1D, the upper portion of the polysilicon film 16 is etched by a predetermined thickness. The etching process of the polysilicon film 16 is preferably performed by a wet method using a nitric acid solution, and the etching target of the polysilicon film 16 is formed on the surface of the silicon substrate 10. It is desirable to be less than about 1,000 mm 3 below the surface.

도 1e를 참조하면, 상기 식각된 다결정실리콘막(16)이 모두 열산화막(17)으로 개질되고, 나아가 상기 개질된 열산화막(17)이 패드질화막(12)의 상부에까지 성장되도록 충분한 시간동안 열산화 공정을 수행한다.Referring to FIG. 1E, all of the etched polysilicon films 16 are modified with a thermal oxide film 17, and further, the thermally modified thermal oxide film 17 is heated for a sufficient time to grow to the top of the pad nitride film 12. The oxidation process is carried out.

일반적으로, 다결정실리콘막(16)이 산소와 반응하여 열산화막으로 성장하는 속도는, 실리콘 기판(10)이 열산화막으로 성장하는 속도보다 3배 이상 빠르기 때문에, 상기 다결정실리콘막(16)을 열산화막(17)으로 쉽게 개질시킬 수 있는 것이다.In general, since the rate at which the polysilicon film 16 reacts with oxygen to grow into a thermal oxide film is three times faster than the rate at which the silicon substrate 10 grows to a thermal oxide film, the polysilicon film 16 is opened. The oxide film 17 can be easily modified.

이 때에, 상기 트렌치(13)의 측면과 바닥면에는 선형질화막(15)이 형성되어 있어, 상기 열산화막(17)이 위로 성장하게 되며, 이러한 열산화막(17)의 성장시 부피 팽창이 일어나기 때문에, 트렌치(13) 양측의 실리콘 기판(10)은 도 1e에서 화살표로 도시한 바와 같은 압축 응력(compressive stress)을 받게 된다. 이에 따라, 채널이 형성될 영역에 압축 응력이 걸리도록 할 수 있다.At this time, since the linear nitride film 15 is formed on the side and bottom surface of the trench 13, the thermal oxide film 17 grows upward, and volume expansion occurs during the growth of the thermal oxide film 17. The silicon substrate 10 on both sides of the trench 13 is subjected to a compressive stress as shown by an arrow in FIG. 1E. Accordingly, the compressive stress may be applied to the region where the channel is to be formed.

도 1f를 참조하면, 상기 패드질화막(12) 상부의 열산화막(17)을 CMP하여 평탄화시킨 후, 상기 패드질화막(12) 및 패드산화막(11)을 차례로 습식식각으로 제거하여 소자분리막(17a)을 형성한다.Referring to FIG. 1F, the thermal oxide film 17 on the pad nitride film 12 is planarized by CMP, and then the pad nitride film 12 and the pad oxide film 11 are sequentially wet-etched to remove the device isolation film 17a. To form.

도 1g를 참조하면, 상기 소자분리막(17a) 사이의 실리콘 기판(10) 상에 게이트 산화막(18)을 개재시켜 게이트 전극(19)을 형성한 다음, 상기 게이트 전극(19)의 양측벽에 절연막을 이용하여 스페이서(20)를 형성한다.Referring to FIG. 1G, a gate electrode 19 is formed on a silicon substrate 10 between the device isolation layers 17a by interposing a gate oxide film 18, and then insulating layers are formed on both sidewalls of the gate electrode 19. By using the spacer 20 is formed.

다음으로, 상기 게이트 전극(19)을 마스크로 이용하여 상기 실리콘 기판(10)에 고농도의 P형 불순물, 예컨대, 붕소 이온을 주입하여 소스 및 드레인 영역(21)을 형성한다. 이에 따라, PMOS 트랜지스터가 형성된다.Next, using the gate electrode 19 as a mask, a high concentration of P-type impurities such as boron ions are implanted into the silicon substrate 10 to form the source and drain regions 21. As a result, a PMOS transistor is formed.

여기서, 본 발명의 실시예에 의하면, 상기 PMOS 트랜지스터의 채널영역(C)이 상술한 바와 같이 압축 응력을 받기 때문에 PMOS의 전류 특성이 향상될 수 있다. 이는, PMOS의 경우 홀(hole)이 다수 캐리어(majority carrier)이기 때문에 채널영 역에 압축 응력이 걸리면 트랜지스터의 전류가 증가하는 현상을 이용한 것이다.Here, according to the embodiment of the present invention, since the channel region C of the PMOS transistor is subjected to compressive stress as described above, the current characteristic of the PMOS can be improved. In the case of PMOS, since a hole is a majority carrier, the transistor current increases when compressive stress is applied to the channel region.

도 1h를 참조하면, 상기 PMOS 트랜지스터의 채널영역(C)에 압축 응력을 더 인가하기 위해, 상기 소스 및 드레인 영역(21) 상부의 실리콘 기판(10) 내에 SiGe을 성장시켜 SiGe영역(22)을 추가로 형성할 수 있다.Referring to FIG. 1H, in order to further apply compressive stress to the channel region C of the PMOS transistor, the SiGe region 22 may be grown by growing SiGe in the silicon substrate 10 on the source and drain regions 21. It can be formed further.

상기 SiGe영역(22)이 성장됨에 따라, 부피팽창이 일어나고 이로 인해 상기 채널영역(C)에 압축 응력이 발생하여 PMOS의 전류 특성이 향상될 수 있다.As the SiGe region 22 grows, volume expansion occurs, which causes compressive stress in the channel region C, thereby improving current characteristics of the PMOS.

이러한 SiGe영역(22)은, 상술한 바와 같이 열산화막(17)의 성장을 통한 부피 팽창 현상을 이용하여 채널영역(C)에 압축 응력을 걸어준 다음에 형성하여도 되지만, 일반적인 소자분리 공정을 진행한 후에, 즉 채널영역(C)에 미리 압축 응력을 걸어주지 않은 상태에서, 소스 및 드레인 영역(21)의 상부에 상기 SiGe영역(22)을 형성하여, 채널영역(C)에 상기 SiGe영역(22)의 성장에 의한 압축 응력을 발생시킬 수도 있다.The SiGe region 22 may be formed after compressive stress is applied to the channel region C by using the volume expansion phenomenon through the growth of the thermal oxide film 17 as described above. After advancing, i.e., without applying compressive stress to the channel region C in advance, the SiGe region 22 is formed on the source and drain regions 21, and the SiGe region is formed in the channel region C. It is also possible to generate compressive stress due to the growth of (22).

한편, 상술한 바와 같은 PMOS와는 반대로, NMOS의 경우에는, 전자(electron)이 다수 캐리어(majority carrier)이기 때문에 채널에 인장 응력(tensile stress)이 걸리면 트랜지스터의 전류가 증가하게 된다.On the other hand, in contrast to the above-described PMOS, in the case of NMOS, since the electron is a majority carrier, when the channel is subjected to tensile stress, the current of the transistor increases.

이러한 NMOS의 전류를 증가시키기 위해서는, 도면에 도시하지는 않았지만, 우선 소자분리막이 구비된 반도체 기판 상에, 게이트 스페이서를 포함한 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 이용하여 상기 기판에 N형 불순물을 이온주입하여 소스 및 드레인 영역을 형성한다.In order to increase the current of such an NMOS, first, a gate electrode including a gate spacer is formed on a semiconductor substrate provided with an isolation layer, and an N-type impurity is formed on the substrate by using the gate electrode as a mask. Is implanted to form source and drain regions.

이어서, 결과물 상에 BLC(borderless contact) 질화막을 형성하고, 상기 질 화막에 플라즈마 파워 등을 이용하여 인장력이 인가되도록 한다.Subsequently, a borderless contact (BLC) nitride film is formed on the resultant, and a tensile force is applied to the nitride film using plasma power or the like.

이후, 상기 질화막 상에 층간절연막을 형성한 후, 상기 질화막을 식각정지막으로 이용하여 상기 층간절연막의 일부를 식각하여 상기 소스 및 드레인 영역과 이에 접하는 소자분리막을 노출시키는 보더리스(borderless) 콘택홀을 형성한다.Then, after forming an interlayer insulating film on the nitride film, a borderless contact hole exposing a portion of the interlayer insulating film by using the nitride film as an etch stop layer to expose the source and drain regions and the device isolation layer in contact therewith. To form.

상기한 바와 같이, 식각정지용 질화막에 플라즈마 파워를 이용하여 인장력이 인가되도록 함에 따라, NMOS의 전류 특성을 향상시킬 수 있다.As described above, as the tensile force is applied to the etch stop nitride film using plasma power, the current characteristics of the NMOS can be improved.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.

앞에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조방법에 의하면, PMOS의 채널영역에 압축 응력을 인가하여 PMOS 트랜지스터의 전류 특성을 개선할 수 있고, 또한 NMOS의 채널영역에 인장 응력을 인가하여 NMOS 트랜지스터의 전류 특성을 개선할 수 있다. 결국, 트랜지스터의 전류 특성을 개선하여, 소자의 전류 특성을 향상시킬 수 있는 효과가 있다.As described above, according to the method of manufacturing a semiconductor device according to the present invention, the compressive stress can be applied to the channel region of the PMOS to improve the current characteristics of the PMOS transistor, and the tensile stress is applied to the channel region of the NMOS. The current characteristics of the transistor can be improved. As a result, it is possible to improve the current characteristics of the transistor, thereby improving the current characteristics of the device.

Claims (8)

기판 상에 상기 기판의 일부를 노출시키는 패드산화막 및 패드질화막을 차례로 형성하는 단계;Sequentially forming a pad oxide film and a pad nitride film exposing a portion of the substrate on the substrate; 상기 패드질화막에 의해 노출된 기판을 식각하여 트렌치를 형성하는 단계;Etching the substrate exposed by the pad nitride layer to form a trench; 상기 트렌치를 포함한 전체구조 표면에 선형질화막을 증착하는 단계;Depositing a linear nitride film on the entire structure surface including the trench; 상기 트렌치의 일부를 매립하는 다결정실리콘막을 형성하는 단계;Forming a polysilicon film to fill a portion of the trench; 열산화 공정을 수행하여, 상기 다결정실리콘막을 열산화막으로 개질시키고, 상기 개질된 열산화막이 상기 패드질화막의 상부까지 성장되도록하는 단계;Performing a thermal oxidation process to modify the polycrystalline silicon film to a thermal oxide film and allow the modified thermal oxide film to grow to an upper portion of the pad nitride film; 상기 패드질화막 및 패드산화막을 제거하여 소자분리막을 형성하는 단계;Removing the pad nitride layer and the pad oxide layer to form an isolation layer; 상기 소자분리막이 형성된 기판 상에 게이트 전극을 형성하는 단계; 및Forming a gate electrode on the substrate on which the device isolation layer is formed; And 상기 게이트 전극을 마스크로 이용하여 상기 기판에 P형 불순물을 이온주입하여 소스 및 드레인 영역을 형성하는 단계를 포함하는 반도체 소자의 제조방법.And implanting P-type impurities into the substrate using the gate electrode as a mask to form source and drain regions. 제 1 항에 있어서,The method of claim 1, 상기 선형질화막은 100Å 이상의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.The linear nitride film is a method of manufacturing a semiconductor device, characterized in that formed to a thickness of 100 Å or more. 제 1 항에 있어서,The method of claim 1, 상기 다결정실리콘막은 상기 실리콘 기판의 표면보다 1,000Å 이하만큼 낮은 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.The polysilicon film is a semiconductor device manufacturing method, characterized in that formed to a thickness of less than 1,000mm or less than the surface of the silicon substrate. 제 1 항에 있어서,The method of claim 1, 상기 트렌치의 일부를 매립하는 다결정실리콘막을 형성하는 단계는,Forming a polysilicon film to fill a portion of the trench, 상기 트렌치를 매립하도록 전체구조 상부에 다결정실리콘막을 형성하는 단계;Forming a polysilicon film on the entire structure to fill the trench; 상기 패드질화막이 노출되도록 상기 다결정실리콘막을 CMP하는 단계; 및CMPing the polysilicon film to expose the pad nitride film; And 상기 다결정실리콘막의 상부를 일정 두께만큼 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.Etching the upper portion of the polysilicon film by a predetermined thickness. 제 4 항에 있어서,The method of claim 4, wherein 상기 다결정실리콘막의 식각은 질산 용액을 이용하는 습식방식으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.The etching of the polysilicon film is a method of manufacturing a semiconductor device, characterized in that performed in a wet method using a nitric acid solution. 제 1 항에 있어서,The method of claim 1, 상기 소스 및 드레인 영역을 형성한 다음,After forming the source and drain regions, 상기 소스 및 드레인 영역 상부의 기판 내에 SiGe을 성장시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And growing SiGe in the substrate above the source and drain regions. 소자분리막이 구비된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate provided with an isolation layer; 상기 반도체 기판 상에, 게이트 스페이서를 포함한 게이트 전극을 형성하는 단계;Forming a gate electrode including a gate spacer on the semiconductor substrate; 상기 게이트 전극을 마스크로 이용하여 상기 기판에 P형 불순물을 이온주입하여 소스 및 드레인 영역을 형성하는 단계; 및Forming source and drain regions by implanting P-type impurities into the substrate using the gate electrode as a mask; And 상기 소스 및 드레인 영역 상부의 기판 내에 SiGe을 성장시키는 단계를 포함하는 반도체 소자의 제조방법.And growing SiGe in the substrate over the source and drain regions. 소자분리막이 구비된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate provided with an isolation layer; 상기 반도체 기판 상에, 게이트 스페이서를 포함한 게이트 전극을 형성하는 단계;Forming a gate electrode including a gate spacer on the semiconductor substrate; 상기 게이트 전극을 마스크로 이용하여 상기 기판에 N형 불순물을 이온주입하여 소스 및 드레인 영역을 형성하는 단계;Forming a source and a drain region by implanting N-type impurities into the substrate using the gate electrode as a mask; 결과물 상에 질화막을 형성하는 단계; 및Forming a nitride film on the resultant; And 상기 질화막에 플라즈마 파워를 이용하여 인장력을 인가하는 단계를 포함하는 반도체 소자의 제조방법.And applying a tensile force to the nitride film using plasma power.
KR1020050131389A 2005-12-28 2005-12-28 Method of manufacturing semiconductor device KR20070069368A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050131389A KR20070069368A (en) 2005-12-28 2005-12-28 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131389A KR20070069368A (en) 2005-12-28 2005-12-28 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20070069368A true KR20070069368A (en) 2007-07-03

Family

ID=38504996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131389A KR20070069368A (en) 2005-12-28 2005-12-28 Method of manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR20070069368A (en)

Similar Documents

Publication Publication Date Title
JP5173582B2 (en) Semiconductor device
US8258576B2 (en) Method of manufacturing a semiconductor device including epitaxially growing semiconductor epitaxial layers on a surface of semiconductor substrate
KR100844933B1 (en) Transistor in semiconductor device and method for manufacturing the same
JP4847152B2 (en) Semiconductor device and manufacturing method thereof
TWI411109B (en) Semiconductor device and method for production of semiconductor device
JP4967313B2 (en) Manufacturing method of semiconductor device
JP2008282901A (en) Semiconductor device, and manufacturing method of semiconductor device
JP2008193060A (en) Semiconductor device and manufacturing method of semiconductor device
US20100078735A1 (en) Cmos device comprising nmos transistors and pmos transistors having increased strain-inducing sources and closely spaced metal silicide regions
JP2012079743A (en) Semiconductor device and manufacturing method for the same
JP2012507162A (en) Recessed drain and source areas combined with advanced silicide formation in transistors
JP5181466B2 (en) Semiconductor device manufacturing method and semiconductor device
US7391098B2 (en) Semiconductor substrate, semiconductor device and method of manufacturing the same
JP2007088138A (en) Method for manufacturing semiconductor device
US7557414B2 (en) Semiconductor device and method for manufacturing the same
JP2010245233A (en) Semiconductor device and method of fabricating the same
JP2008263114A (en) Manufacturing method of semiconductor device, and semiconductor device
JP2007165532A (en) Method of manufacturing semiconductor device
JP4706450B2 (en) Semiconductor device and manufacturing method thereof
US20110001197A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP2007165817A (en) Semiconductor device and its manufacturing method
JP2002057118A (en) Semiconductor device and its manufacturing method
CN111627816A (en) Semiconductor structure and forming method thereof
KR20070069368A (en) Method of manufacturing semiconductor device
JP5099087B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination