KR20070068061A - Light emitting diode and fabricating method thereof - Google Patents

Light emitting diode and fabricating method thereof Download PDF

Info

Publication number
KR20070068061A
KR20070068061A KR20050129769A KR20050129769A KR20070068061A KR 20070068061 A KR20070068061 A KR 20070068061A KR 20050129769 A KR20050129769 A KR 20050129769A KR 20050129769 A KR20050129769 A KR 20050129769A KR 20070068061 A KR20070068061 A KR 20070068061A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
semiconductor layer
type nitride
protrusions
layer
Prior art date
Application number
KR20050129769A
Other languages
Korean (ko)
Other versions
KR101199187B1 (en
Inventor
임시종
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR20050129769A priority Critical patent/KR101199187B1/en
Publication of KR20070068061A publication Critical patent/KR20070068061A/en
Application granted granted Critical
Publication of KR101199187B1 publication Critical patent/KR101199187B1/en

Links

Images

Abstract

A method for fabricating an LED is provided to increase a critical angle and reduce the light consumed in a p-type nitride semiconductor layer by forming a plurality of protrusions of a pyramid type on the p-type nitride semiconductor layer. An n-type nitride semiconductor layer(320), an active layer(330) and a p-type nitride semiconductor layer(340) are sequentially formed on a substrate(300). A plurality of protrusions(350) of pyramid type are formed on the p-type nitride semiconductor layer, separated from each other. A mesa-etch process is performed on a portion from the p-type nitride semiconductor layer to a part of the n-type nitride semiconductor layer. A transparent electrode(360) is formed on the p-type nitride semiconductor layer, surrounding the plurality of protrusions. A p-electrode(380) is formed on the transparent electrode, and an n-electrode(370) is formed on the n-type nitride semiconductor layer exposed by the mesa-etch process. The protrusion of pyramid type can be formed by an SEG(selective epitaxial growth) method or a surface pretreatment using anti-surfactant.

Description

발광 다이오드 및 그 제조방법{ Light emitting diode and fabricating method thereof }Light emitting diode and manufacturing method thereof

도 1은 종래의 질화물계 발광 다이오드의 단면도.1 is a cross-sectional view of a conventional nitride based light emitting diode.

도 2는 활성층에서 발생한 빛이 질화물계 반도체 표면에서 전반사되는 상태를 나타낸 도면.2 is a view showing a state in which light generated in the active layer is totally reflected on the nitride-based semiconductor surface.

도 3a 내지 도 3e는 본 발명의 발광 다이오드의 제조방법의 실시예를 나타낸 단면도.3A to 3E are sectional views showing an embodiment of a method of manufacturing a light emitting diode of the present invention.

도 4a 내지 도 4e는 선택적 에피택셜 성장법을 이용하여 기판 상부에 피라미드 형상의 돌출부를 형성하는 과정을 나타낸 도면.4A to 4E illustrate a process of forming a pyramid-shaped protrusion on the substrate using a selective epitaxial growth method.

도 5는 본 발명의 발광 다이오드를 나타낸 단면도.5 is a cross-sectional view showing a light emitting diode of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100, 300 : 기판 110, 310 : 버퍼층100, 300: substrate 110, 310: buffer layer

120, 320 : n형 질화물 반도체층 130, 330 : 활성층120, 320: n-type nitride semiconductor layer 130, 330: active layer

140, 340 : p형 질화물 반도체층 150, 350 : 돌출부140 and 340 p-type nitride semiconductor layers 150 and 350 protrusions

160, 360 : 투명 전극 170, 370 : n-전극160, 360: transparent electrode 170, 370: n-electrode

180, 380 : p-전극180, 380: p-electrode

본 발명은 발광 다이오드 및 그 제조방법에 관한 것으로서, 특히 p형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부를 상호 이격하여 형성함으로써 p형 질화물 반도체층 표면의 임계각을 높인 발광 다이오드 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting diode and a method of manufacturing the same. In particular, a plurality of pyramidal protrusions are formed on the p-type nitride semiconductor layer to be spaced apart from each other to increase the critical angle of the surface of the p-type nitride semiconductor layer and a method of manufacturing the same. It is about.

일반적으로 발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.In general, a light emitting diode (LED) is a kind of semiconductor device that transmits and receives signals by converting electricity into light using characteristics of a compound semiconductor.

발광 다이오드는 저전압으로 고효율의 광을 발생시키므로 에너지 절감 효과가 뛰어나며, 최근 들어 발광 다이오드의 한계였던 휘도 문제가 크게 개선되면서 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전제품, 각종 자동화 기기 등 산업 전반에 걸쳐 사용되고 있다.The light emitting diode generates energy with high efficiency at low voltage, so it is very energy-saving.In recent years, the luminance problem, which was the limitation of the light emitting diode, has been greatly improved, and the entire industry including a backlight unit, an electronic board, an indicator, a home appliance, and various automation devices It is used throughout.

특히, 질화물계 발광 다이오드는 활성층의 에너지 밴드 갭(Energy Band Gap)이 넓어 발광 스펙트럼이 자외선으로부터 적외선에 이르기까지 광범위하게 형성되며, 비소(As), 수은(Hg) 등의 환경 유해 물질을 포함하고 있지 않기 때문에 환경 친화적인 면에서도 높은 호응을 얻고 있다.In particular, the nitride-based light emitting diode has a wide energy band gap of the active layer, so that the emission spectrum is broadly formed from ultraviolet rays to infrared rays, and includes environmentally harmful substances such as arsenic (As) and mercury (Hg). Because it is not, it has a high response in terms of environmental friendliness.

그리고, 보다 다양한 응용분야에 활용하기 위해서 고휘도의 발광 다이오드를 얻고자 하는 연구가 진행되고 있는데, 고휘도의 발광 다이오드를 얻는 방법에는 활성층의 품질을 개선하여 내부 양자 효율을 올리는 방법과 활성층에서 발생한 빛을 외부로 방출하는 것을 도와 주고, 필요한 방향으로 모아줌으로써 광 적출 효율을 증대시키는 방법이 있다.In addition, researches are being conducted to obtain high brightness light emitting diodes in order to utilize them in various applications.How to obtain high brightness light emitting diodes improves the quality of the active layer to improve internal quantum efficiency and light generated from the active layer. There is a method of increasing the light extraction efficiency by helping to emit to the outside and gathering in the required direction.

현재, 이 내부 양자 효율 및 광 적출 효율 모두를 증진시키려는 시도가 이루어지고 있으나, 반도체 물질의 품질을 개선함으로 내부 양자 효율을 증진시키는 방법에 비하여 소자 전극 설계, 소자 자체의 모양, 패키징 방법 등으로 개선하는 광 적출 효율 증가 방법에 대한 시도가 활발히 이루어지고 있다.At present, attempts have been made to improve both the internal quantum efficiency and the light extraction efficiency, but the device electrode design, the shape of the device itself, and the packaging method are improved compared to the method of improving the internal quantum efficiency by improving the quality of semiconductor materials. Attempts have been made to increase the light extraction efficiency.

현재까지 시도되고 있는 방법은 주로 상부 전극의 투과율을 증진시키거나, 사파이어 기판이나 소자의 측면으로 방출되는 광을 상부로 모아주도록 소자 외부에 반사판을 두는 형식이 주를 이루고 있다.The attempted methods up to now are mainly focused on improving the transmittance of the upper electrode or placing a reflector outside the device to collect light emitted from the side of the sapphire substrate or the device to the top.

여기서, 광 적출 효율(Light Extraction Efficiency)은 발광 다이오드에 주입된 전자와 발광 다이오드 밖으로 방출되는 광자의 비에 의하여 결정되며 적출 효율이 높을수록 밝은 발광 다이오드를 의미한다.Here, light extraction efficiency is determined by the ratio of electrons injected into the light emitting diode to photons emitted out of the light emitting diode, and the higher the extraction efficiency, the brighter the light emitting diode.

상기 발광 다이오드의 광 적출 효율은 칩의 모양이나 표면 형태, 칩의 구조, 패키징 형태에 의하여 많은 영향을 받기 때문에 발광 다이오드를 설계할 때 세심한 주의가 필요하다.Since the light extraction efficiency of the light emitting diode is greatly influenced by the shape or surface shape of the chip, the structure of the chip, and the packaging type, great care must be taken when designing the light emitting diode.

고출력 및 고휘도의 발광 다이오드에서는 상기 광 적출 효율이 발광 효율을 결정하는 중요한 변수로 작용한다. 그런데, 종래의 질화물계 발광 다이오드의 제조방법에는 광 적출 효율에 한계가 있었다.In high power and high brightness light emitting diodes, the light extraction efficiency serves as an important parameter for determining the light emission efficiency. By the way, there is a limit in light extraction efficiency in the conventional manufacturing method of the nitride-based light emitting diode.

도 1은 종래의 질화물계 발광 다이오드의 단면도이다. 이에 도시된 바와 같 이, 사파이어 기판(10) 상부에 버퍼층(11), n형 질화물 반도체층(12), 활성층(13), p형 질화물 반도체층(14)이 순차적으로 적층되어 있고,1 is a cross-sectional view of a conventional nitride based light emitting diode. As shown therein, the buffer layer 11, the n-type nitride semiconductor layer 12, the active layer 13, and the p-type nitride semiconductor layer 14 are sequentially stacked on the sapphire substrate 10.

상기 p형 질화물 반도체층(14)에서 상기 n형 질화물 반도체층(12)의 일부분까지 메사(Mesa) 식각 되어 상기 n형 질화물 반도체층(12)의 일부가 노출되어 있고, Mesa etching is performed from the p-type nitride semiconductor layer 14 to a portion of the n-type nitride semiconductor layer 12 to expose a portion of the n-type nitride semiconductor layer 12,

상기 노출된 n형 질화물 반도체층(12) 상부에는 n-전극(15)이 형성되어 있으며, 상기 p형 질화물 반도체층(14) 상부에는 투명 전극(16)이 형성되어 있고, 상기 투명 전극 상부에는 p-전극(17)이 형성되어 있는 구조를 가지고 있다.An n-electrode 15 is formed on the exposed n-type nitride semiconductor layer 12, and a transparent electrode 16 is formed on the p-type nitride semiconductor layer 14, and on the transparent electrode. It has a structure in which the p-electrode 17 is formed.

이와 같이 구성된 질화물계 발광 다이오드의 제조방법은, 먼저 사파이어 기판(10) 상부에 버퍼층(11), n형 질화물 반도체층(12), 활성층(13), p형 질화물 반도체층(14)을 순차적으로 형성한 다음, 상기 p형 질화물 반도체층(14)에서 상기 n형 질화물 반도체층(12)의 일부분까지 RIE(Reactive Ion Etching) 방식으로 메사(Mesa) 식각한다.In the method of manufacturing a nitride-based light emitting diode configured as described above, first, the buffer layer 11, the n-type nitride semiconductor layer 12, the active layer 13, and the p-type nitride semiconductor layer 14 are sequentially disposed on the sapphire substrate 10. After the formation, the mesa is etched from the p-type nitride semiconductor layer 14 to a portion of the n-type nitride semiconductor layer 12 by a reactive ion etching (RIE) method.

그 후, 상기 p형 질화물 반도체층(14) 상부에 오믹 특성을 개선하기 위한 투명 전극(16)을 형성하고, 상기 투명 전극(16) 상부에 p-전극(17)을 형성한다. Thereafter, a transparent electrode 16 is formed on the p-type nitride semiconductor layer 14 to improve ohmic characteristics, and a p-electrode 17 is formed on the transparent electrode 16.

다음으로, 상기 메사 식각되어 노출된 n형 질화물 반도체층(12) 상부에 n-전극(15)을 형성한다.Next, the n-electrode 15 is formed on the n-type nitride semiconductor layer 12 exposed by the mesa etching.

여기서, 상기 발광 다이오드는 다음과 같은 방식으로 구동된다. 즉, 상기 p-전극(17) 및 n-전극(15)에 전압을 인가하면 상기 p형 질화물 반도체층(14) 및 n형 질화물 반도체층(12)으로부터 정공 및 전자가 활성층(13)으로 흘러 들어가 상기 활 성층(13)에서 전자-정공의 재결합이 일어나면서 발광을 하게 된다.Here, the light emitting diode is driven in the following manner. That is, when voltage is applied to the p-electrode 17 and the n-electrode 15, holes and electrons flow from the p-type nitride semiconductor layer 14 and the n-type nitride semiconductor layer 12 to the active layer 13. In the active layer 13, the electron-hole recombination occurs to emit light.

상기 활성층(13)으로부터 발광된 광은 활성층(13)의 위와 아래로 진행하게 되고, 위로 진행된 광은 상기 p형 질화물 반도체층(14) 상부에 얇게 형성된 투명 전극(16)을 통하여 밖으로 방출된다.Light emitted from the active layer 13 proceeds up and down the active layer 13, and the light propagated upward is emitted through the transparent electrode 16 thinly formed on the p-type nitride semiconductor layer 14.

그리고, 활성층(13)의 아래로 진행된 광은 기판(10)의 하부로 빠져나가 발광 다이오드의 패키징시 사용되는 솔더(Solder)에 흡수되거나, 기판(10)에서 반사되어 다시 위로 진행하여 활성층(13)에 다시 흡수되기도 하고 투명 전극(16)을 통하여 밖으로 빠져 나오기도 한다.In addition, the light propagated down the active layer 13 escapes to the lower part of the substrate 10 and is absorbed by a solder used in packaging the light emitting diode, or is reflected from the substrate 10 and then proceeds upward again to the active layer 13. May be absorbed again through the transparent electrode 16 or may be pulled out through the transparent electrode 16.

종래의 질화물계 발광 다이오드에서는, 활성층에서 발생한 빛이 외부로 빠져 나갈때, 질화물계 반도체 물질과 외부와의 굴절율 차이에 의해 전반사 조건이 발생하게 되어 전반사의 임계각 이상의 각도로 입사된 광은 외부로 빠져나기지 못하고 반사되어 다시 소자 내부로 들어오게 된다.In the conventional nitride-based light emitting diode, when the light emitted from the active layer exits to the outside, total reflection condition is generated by the difference in refractive index between the nitride-based semiconductor material and the outside, and light incident at an angle greater than or equal to the critical angle of the total reflection is emitted to the outside. It is not known and is reflected back into the device.

즉, 도 2에 도시된 바와 같이, 활성층(30)에서 발생한 빛이 질화물계 반도체 물질(40)의 표면에 도달할 때, 입사되는 광의 입사각이 외부 굴절율과 질화물계 반도체 물질의 굴절율로 정해지는 임계각(θC) 이상인 경우는 광이 외부로 빠져나가지 못하고 소자 내부로 반사되며, 반사된 빛은 여러 경로를 거치면서 빛이 감쇄하게 된다.That is, as shown in FIG. 2, when the light generated in the active layer 30 reaches the surface of the nitride semiconductor material 40, the incident angle of incident light is determined by the external refractive index and the refractive index of the nitride semiconductor material. If (θ C ) or more, the light does not escape to the outside, but is reflected inside the device, and the reflected light passes through various paths and the light is attenuated.

여기서, 상기 임계각은 스넬의 법칙(Snell's Law)에 의해 정해지는데, 다음 식에 의해 구할 수 있다.Here, the critical angle is determined by Snell's Law, which can be obtained by the following equation.

sinθC = N1/N2 sinθ C = N 1 / N 2

여기서, θC 는 임계각을 나타내며, N1 은 외부 굴절율, N2 는 소자 내부 굴절율을 나타낸다. Where θCRepresents a critical angle, NOne Silver external refractive index, N2Represents the internal refractive index of the device.

이와 같이, 종래의 질화물계 발광 다이오드는 활성층에서 발생한 빛이 질화물계 반도체 물질의 표면에 도달하는 경우 다시 소자 내부로 전반사되어 소모됨으로써 광 추출 효율이 저하되는 문제점이 있다.As described above, the conventional nitride-based light emitting diode has a problem in that light extraction efficiency is lowered by total reflection of the nitride-based light emitting diode when the light generated in the active layer reaches the surface of the nitride-based semiconductor material.

본 발명은 이와 같은 문제점을 해결하기 위해 안출된 것으로서, p형 질화물 반도체 상부에 피라미드 형상의 복수개의 돌출부를 상호 이격하여 형성함으로써, 소자의 광 추출 효율을 향상시킨 발광 다이오드 및 그 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, by providing a plurality of pyramid-shaped protrusions formed on the p-type nitride semiconductor spaced apart from each other, to provide a light emitting diode and a method for manufacturing the light extraction efficiency of the device is improved The purpose is.

본 발명의 발광 다이오드의 실시예는, 기판 상부에 n형 질화물 반도체층, 활성층, p형 질화물 반도체층이 순차적으로 형성되어 있고, 상기 p형 질화물 반도체층부터 상기 n형 질화물 반도체층의 일부분까지 메사(Mesa)식각 되어 있고;In an embodiment of the light emitting diode of the present invention, an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer are sequentially formed on a substrate, and mesas are formed from the p-type nitride semiconductor layer to a part of the n-type nitride semiconductor layer. (Mesa) is etched;

상기 p형 질화물 반도체층 상부와 상기 메사 식각되어 노출된 n형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부가 상호 이격하여 형성되어 있고, 상기 p형 질화물 반도체층 상부에 상기 복수개의 돌출부를 감싸며 투명 전극이 형성되어 있고, 상기 투명 전극 상부에 p-전극이 형성되어 있고, 상기 노출된 n형 질화물 반도체층 상부에 n-전극이 형성되어 있는 것을 특징으로 한다.A plurality of pyramid-shaped protrusions are formed on the p-type nitride semiconductor layer and the n-type nitride semiconductor layer exposed by the mesa etching to be spaced apart from each other, and the plurality of protrusions are wrapped around the p-type nitride semiconductor layer. An electrode is formed, a p-electrode is formed on the transparent electrode, and an n-electrode is formed on the exposed n-type nitride semiconductor layer.

본 발명의 발광 다이오드의 제조방법의 실시예는, 기판 상부에 n형 질화물 반도체층, 활성층, p형 질화물 반도체층을 순차적으로 적층하는 단계와, 상기 p형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부를 상호 이격하여 형성하는 단계와, 상기 p형 질화물 반도체층부터 상기 n형 질화물 반도체층의 일부분까지 메사(Mesa) 식각하는 단계와, 상기 p형 질화물 반도체층 상부에 상기 복수개의 돌출부를 감싸며 투명 전극을 형성하는 단계와, 상기 투명 전극 상부에 p-전극을 형성하고, 상기 메사 식각되어 노출된 n형 질화물 반도체층 상부에 n-전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.Embodiments of the method of manufacturing a light emitting diode of the present invention, the step of sequentially stacking an n-type nitride semiconductor layer, an active layer, a p-type nitride semiconductor layer on the substrate, and a plurality of pyramidal shape on the p-type nitride semiconductor layer Forming protrusions spaced apart from each other, etching the mesa from the p-type nitride semiconductor layer to a portion of the n-type nitride semiconductor layer, and wrapping the plurality of protrusions on the p-type nitride semiconductor layer Forming an electrode, and forming a p-electrode on the transparent electrode, and forming an n-electrode on the n-type nitride semiconductor layer exposed by the mesa etching.

이하, 도 3 내지 도 5를 참조하여 본 발명의 발광 다이오드 및 그 제조방법에 대해서 상세히 설명한다. 도 3a 내지 도 3e는 본 발명의 발광 다이오드의 제조방법의 실시예를 나타낸 단면도이다.Hereinafter, the light emitting diode of the present invention and a manufacturing method thereof will be described in detail with reference to FIGS. 3 to 5. 3A to 3E are cross-sectional views showing an embodiment of a method of manufacturing a light emitting diode of the present invention.

이에 도시된 바와 같이, 먼저 기판(100) 상에 버퍼층(110), n형 질화물 반도체층(120), 활성층(130), p형 질화물 반도체층(140)을 순차적으로 적층한다(도 3a).As shown in the drawing, first, the buffer layer 110, the n-type nitride semiconductor layer 120, the active layer 130, and the p-type nitride semiconductor layer 140 are sequentially stacked on the substrate 100 (FIG. 3A).

여기서, 상기 기판(100)은 사파이어(Al2O3), 실리콘 카바이드(SiC) 및 갈륨 나이트라이드(GaN) 중에서 선택된 어느 하나의 물질로 이루어지며, 특히 사파이어 기판이 대표적으로 사용된다.Here, the substrate 100 is made of any one material selected from sapphire (Al 2 O 3 ), silicon carbide (SiC) and gallium nitride (GaN), in particular sapphire substrate is typically used.

이는 상기 기판(100) 상에 성장되는 질화물 반도체 물질의 결정 구조와 동일하면서 격자 정합을 이루는 상업적인 기판이 존재하지 않기 때문이다.This is because there is no commercial substrate in the lattice match that is identical to the crystal structure of the nitride semiconductor material grown on the substrate 100.

상기 버퍼층(110)은 상기 기판(100)과 기판(100)상에 형성되는 n형 질화물 반도체층(120)과의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위해 형성되는 것으로, 저온 성장 GaN층 또는 AlN층이 사용된다.The buffer layer 110 is formed to mitigate a difference in lattice mismatch and thermal expansion coefficient between the substrate 100 and the n-type nitride semiconductor layer 120 formed on the substrate 100. Or an AlN layer is used.

상기 n형 질화물 반도체층(120)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)을 갖는 n-도핑된 반도체 물질로 이루어질 수 있으며, 특히 GaN가 널리 사용된다.The n-type nitride semiconductor layer 120 is n− having an Al x In y Ga (1-xy) N composition formula, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. It may be made of a doped semiconductor material, in particular GaN is widely used.

상기 활성층(130)은 양자 우물(Quantum Well) 구조를 가지며, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)을 갖는 질화물 반도체 물질로 이루어질 수 있다.The active layer 130 has a quantum well structure, and Al x In y Ga (1-xy) N composition formula (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1 A nitride semiconductor material).

상기 p형 질화물 반도체층(140)은 상기 n형 질화물 반도체층(120)과 마찬가지로, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)을 갖는 질화물 반도체 물질로 이루어지며, p-도핑된다.The p-type nitride semiconductor layer 140, like the n-type nitride semiconductor layer 120, Al x In y Ga (1-xy) N composition formula (where 0≤x≤1, 0≤y≤1, 0 ≦ x + y ≦ 1) and p-doped.

여기서, 상기 버퍼층(110), n형 질화물 반도체층(120), 활성층(130) 및 p형 질화물 반도체층(140)은 MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 MBE(Molecular Beam Epitaxy)법 등과 같은 증착 공정을 사용하여 성장시킨다.The buffer layer 110, the n-type nitride semiconductor layer 120, the active layer 130, and the p-type nitride semiconductor layer 140 may be formed by a metal organic chemical vapor deposition (MOCVD) method or a molecular beam epitaxy (MBE) method. Grow using a deposition process.

다음으로, 상기 p형 질화물 반도체층(140) 상부에 피라미드 형상의 복수개의 돌출부(150)를 상호 이격하여 형성한다(도 3b).Next, a plurality of pyramid-shaped protrusions 150 are formed on the p-type nitride semiconductor layer 140 to be spaced apart from each other (FIG. 3B).

상기 p형 질화물 반도체층(140) 상부에 피라미드 형상의 복수개의 돌출부(150)를 상호 이격하여 형성하는 방법으로는 선택적 에피택셜 성장법(Selective Epitaxial Growth) 또는 비계면 활성제를 사용하는 방법 등을 이용할 수 있으며, 이외에도 다양한 방법을 사용할 수 있다. 이에 대한 상세한 내용은 후술하기로 한다.As a method of forming a plurality of pyramid-shaped protrusions 150 spaced apart from each other on the p-type nitride semiconductor layer 140, a method using selective epitaxial growth or a non-surfactant may be used. In addition, various methods may be used. Details thereof will be described later.

상기 p형 질화물 반도체층(140) 상부에 형성되는 피라미드 형상의 복수개의 돌출부(150)는 GaN, AlGaN, InGaN 을 포함한 AlInGaN계 화합물 반도체 즉, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)로 이루어진다.The plurality of pyramidal protrusions 150 formed on the p-type nitride semiconductor layer 140 are AlInGaN compound semiconductors including GaN, AlGaN, and InGaN, that is, Al x In y Ga (1-xy) N composition formula (where , 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1).

그리고, 상기 복수개의 돌출부(150)는 도핑하지 않거나, 혹은 p 타입으로 도핑할 수도 있으며, 상기 돌출부(150)의 높이는 10Å ~ 10㎛, 폭은 20Å ~ 20㎛, 상호간의 간격은 20Å ~ 20㎛ 로 하는 것이 바람직하다.The plurality of protrusions 150 may not be doped or may be doped with a p type. The protrusions 150 may have a height of 10 μm to 10 μm, a width of 20 μm to 20 μm, and an interval between 20 μm and 20 μm It is preferable to set it as.

여기서, 선택적 에피택셜 성장법(Selective Epitaxial Growth)에 의해 상기 복수개의 돌출부(150)를 형성한 경우 SiN 막을 마스크로 사용하였다면, 남아 있는 SiN 막을 HF계 용액을 이용하여 제거한다.Here, when the plurality of protrusions 150 are formed by selective epitaxial growth, if the SiN film is used as a mask, the remaining SiN film is removed using a HF-based solution.

이어서, 상기 p형 질화물 반도체층(140)부터 상기 n형 질화물 반도체층(120)의 일부분까지 메사(Mesa) 식각 한다(도 3c).Subsequently, Mesa etching is performed from the p-type nitride semiconductor layer 140 to a portion of the n-type nitride semiconductor layer 120 (FIG. 3C).

이와 같이 메사 식각을 하게 되면, 메사 식각되어 노출된 n형 질화물 반도체층(120)의 표면에 상기 p형 질화물 반도체층(140) 상부에 형성된 복수개의 돌출부들이 전사되어 나타나게 된다. 이 경우 n형 질화물 반도체층(120)의 표면에 형성되는 복수개의 돌출부는 상기 n형 질화물 반도체층(120)과 같은 물질로 이루어진다.When the mesa is etched as described above, a plurality of protrusions formed on the p-type nitride semiconductor layer 140 are transferred to the surface of the n-type nitride semiconductor layer 120 exposed by mesa etching. In this case, the plurality of protrusions formed on the surface of the n-type nitride semiconductor layer 120 is made of the same material as the n-type nitride semiconductor layer 120.

연이어, 상기 복수개의 돌출부(150)들이 형성된 p형 질화물 반도체층(140) 상부에 투명 전극(160)을 형성한다(도 3d).Subsequently, the transparent electrode 160 is formed on the p-type nitride semiconductor layer 140 on which the plurality of protrusions 150 are formed (FIG. 3D).

상기 p형 질화물 반도체층(140)은 불순물 도핑 농도가 낮아 접촉 저항이 높으며 그로 인해 오믹 특성이 좋지 못하다. 따라서, 이러한 오믹 특성을 개선하기 위해 투명 전극(160)을 상기 p형 질화물 반도체층(140) 상부에 형성한다.The p-type nitride semiconductor layer 140 has a low impurity doping concentration and high contact resistance, thereby resulting in poor ohmic characteristics. Therefore, in order to improve such ohmic characteristics, the transparent electrode 160 is formed on the p-type nitride semiconductor layer 140.

상기 투명 전극(160)으로는 Ni/Au의 이중층으로 구성된 투명 전극층이 널리 사용되며, 상기 Ni/Au의 이중층으로 구성된 투명 전극층은 전류 주입 면적을 증가시키면서 오믹 콘택을 형성하여 순방향 전압(Vf)을 저하시킨다.As the transparent electrode 160, a transparent electrode layer composed of a double layer of Ni / Au is widely used, and the transparent electrode layer composed of a double layer of Ni / Au forms an ohmic contact while increasing a current injection area to form a forward voltage (V f ). Lowers.

한편, 약 60% 내지 70%의 낮은 투과율을 보이는 상기 Ni/Au의 이중층 대신 투과율이 약 90% 이상인 것으로 알려진 TCO(Transparent Conducting Oxide)층을 상기 p형 질화물 반도체층(140) 상부에 형성할 수도 있다.Meanwhile, instead of the Ni / Au bilayer having a low transmittance of about 60% to 70%, a transparent conducting oxide (TCO) layer known to have a transmittance of about 90% or more may be formed on the p-type nitride semiconductor layer 140. have.

이때, 상기 p형 질화물 반도체층(140) 상부에 상기 TCO층을 형성하기 전에, 단주기 초격자층(Short Period Superlattice : SPS)을 형성하여 상기 p형 질화물 반도체층(140)과의 접촉 저항을 줄여준다.In this case, before forming the TCO layer on the p-type nitride semiconductor layer 140, a short period superlattice (SPS) is formed to form a contact resistance with the p-type nitride semiconductor layer 140 Reduce.

즉, 상기 TCO층과 상기 p형 질화물 반도체층(140) 간에는 일함수의 차이가 많이 나기 때문에 TCO층을 상기 p형 질화물 반도체층(140) 상부에 직접 증착하는 경우 접촉 저항이 높아 오믹 콘택이 형성되지 않게 된다. That is, since there is a large work function difference between the TCO layer and the p-type nitride semiconductor layer 140, when the TCO layer is directly deposited on the p-type nitride semiconductor layer 140, a high ohmic contact is formed. Will not be.

따라서, 상기 TCO층을 형성하기 전에, 단주기 초격자층(Short Period Superlattice : SPS)을 형성하여 상기 p형 질화물 반도체층(140)과의 접촉 저항을 줄여준다.Accordingly, before forming the TCO layer, a short period superlattice layer (SPS) is formed to reduce contact resistance with the p-type nitride semiconductor layer 140.

여기서, 상기 단주기 초격자층은 InGaN 및 GaN을 상호 주기적으로 적층함으로써 형성하고, 접촉 저항을 낮게 하기 위하여 상기 InGaN 및 GaN층에 실리콘 농도를 1 x 1018/cm3 이상으로 하여 N+ 도핑하며, 바람직하게는 1 x 1018/cm3 ~ 1 x 1020/cm3 의 불순물 농도로 도핑한다.Herein, the short-period superlattice layer is formed by periodically laminating InGaN and GaN, and in order to lower contact resistance, the InGaN and GaN layer is doped with N + with a silicon concentration of 1 × 10 18 / cm 3 or more, Preferably it is doped to an impurity concentration of 1 x 10 18 / cm 3 to 1 x 10 20 / cm 3 .

상기 단주기 초격자층을 형성하기 위하여 InGaN 외에도 AlGaN 또는 AsGaN 등 이미 알려진 다른 화합물 반도체를 사용하여 GaN과의 적층 구조를 형성하는 것도 가능하다.In order to form the short-period superlattice layer, in addition to InGaN, it is also possible to form a laminated structure with GaN using another known compound semiconductor such as AlGaN or AsGaN.

다음으로, 상기 노출된 n형 질화물 반도체층(120) 상부에 n-전극(170)을 형성하고, 상기 투명 전극(160) 상부에 p형 질화물 반도체층(140) 상부에 p-전극(180)을 형성한다(도 3e). Next, an n-electrode 170 is formed on the exposed n-type nitride semiconductor layer 120, and the p-electrode 180 is formed on the p-type nitride semiconductor layer 140 on the transparent electrode 160. To form (FIG. 3E).

상기 n-전극(170)을 형성할 때, 도 3e에 도시된 바와 같이 n-전극(170)이 형성되는 영역에 있는 복수개의 돌출부를 제거한 후, n-전극(170)을 형성할 수 있으며, 상기 복수개의 돌출부들의 크기가 매우 작은 경우는 상기 돌출부들을 제거하지 않고도 n-전극(170)을 형성할 수 있다.When forming the n-electrode 170, as shown in FIG. 3e, after removing the plurality of protrusions in the region where the n-electrode 170 is formed, the n-electrode 170 may be formed. When the plurality of protrusions is very small, the n-electrode 170 may be formed without removing the protrusions.

도 4a 내지 도 4e는 선택적 에피택셜 성장법을 이용하여 기판 상부에 피라미드 형상의 돌출부를 형성하는 과정을 나타낸 도면이다.4A to 4E illustrate a process of forming a pyramidal protrusion on the substrate by using the selective epitaxial growth method.

선택적 에피택셜 성장법(Selective Epitaxial Growth)이란 패터닝 등을 통해 기판의 일부 영역에서만 우선적으로 성장이 일어나도록 조절하여 특수 3D 구조물을 성장하거나 전위(Dislocation) 밀도를 줄이는 기술을 말한다.Selective Epitaxial Growth refers to a technique for growing a special 3D structure or reducing dislocation density by controlling the growth to occur preferentially in only a portion of the substrate through patterning.

이에 도시된 바와 같이, 먼저 기판(200) 상부에 SiN 또는 SiO2 로 이루어지는 복수개의 마스크(210)를 상호 이격하여 형성한다(도 4a).As shown in FIG. 4, first, a plurality of masks 210 formed of SiN or SiO 2 is spaced apart from each other on the substrate 200 (FIG. 4A).

다음으로 기상 성장법(Vapor Phase Epitaxy : VPE)에 의해 상기 마스크(210)가 형성되지 않은 영역에 GaN 결정핵(220)을 성장시킨다(도 4b).Next, GaN crystal nuclei 220 are grown in a region where the mask 210 is not formed by vapor phase epitaxy (VPE) (FIG. 4B).

이 경우 상기 SiN 또는 SiO2 로 이루어지는 마스크(210) 상에는 GaN 가 성장하지 않으므로 상기 마스크 상에는 GaN 결정핵(220)이 발생하지 않는다.In this case, since GaN does not grow on the mask 210 made of SiN or SiO 2 , GaN crystal nuclei 220 do not occur on the mask.

이 후, 성장이 진행되면 고립한 GaN 결정핵(220)이 점차 비대해져 서로 결합해 섬(Island)이 되며, 상기 섬이 서로 연결되어 얇은 박막(230)을 형성하게 된다(도 4c).Subsequently, as the growth progresses, the isolated GaN crystal nuclei 220 gradually enlarge and combine with each other to form islands, and the islands are connected to each other to form a thin film 230 (FIG. 4C).

상기 마스크(210)의 높이에까지 GaN 박막(230)이 성장하면 마스크(210)보다 높게 성장해 가지만 마스크(210) 위에는 GaN 이 성장하지 않기 때문에 추형상(235)으로 GaN 결정이 융기해 가며(도 4d), 결국에는 각추 형상 즉, 피라미드 형상(240)을 이루게 된다(도 4e).When the GaN thin film 230 grows to the height of the mask 210, the GaN thin film 230 grows higher than the mask 210, but because GaN does not grow on the mask 210, the GaN crystals are raised in the shape of a cone 235 (FIG. 4D). In the end, a pyramidal shape 240 is formed (FIG. 4E).

선택적 에피택셜 성장법의 경우, 성장 조건의 조절을 통해 GaN 박막의 각 결정 방향으로의 성장 속도를 개별적으로 조절할 수 있고 이로부터 GaN 피라미드 구조물의 구현이 가능하다.In the selective epitaxial growth method, the growth conditions of the GaN thin film can be individually controlled by controlling the growth conditions, and thus, GaN pyramid structures can be realized.

또한, 기판에 마스크를 형성함으로써 성장 영역의 조절이 가능하고 이로부터 성장된 GaN 피라미드 구조의 위치와 밀도를 조절할 수 있게 된다.In addition, by forming a mask on the substrate it is possible to control the growth region and to control the position and density of the grown GaN pyramid structure.

도 4에서는 선택적 에피택셜 성장법을 이용하여 기판 상부에 피라미드 형상의 돌출부를 형성하는 과정을 나타내었는데, 비계면 활성제를 사용하여 상기 돌출부를 형성할 수도 있다.In FIG. 4, a process of forming a pyramid-shaped protrusion on the substrate using the selective epitaxial growth method is illustrated. The protrusion may be formed using a non-surfactant.

여기서, 비계면 활성제(Anti-Surfactant)를 사용한 방법은, GaN 박막 성장 직전에 비계면 활성제를 반응기에 공급하여 성장 표면의 전처리를 하면, 이후에 성장되는 박막이 3D 성장 양상을 보이는 것을 이용한 방법이다.Here, a method using an anti-surfactant is a method in which a non-surfactant is supplied to a reactor immediately before growth of a GaN thin film to pretreat the growth surface, and then the thin film to be grown shows a 3D growth pattern. .

이에 대해 좀더 살펴보면, MOCVD(Metal-Organic Chemical Vapor Deposition) 법을 이용하여 GaN계 화합물 반도체를 성장시키는 경우, 먼저 고온(900 ~ 1200 ℃)에서 GaN 박막을 성장시킨 후, MOCVD 장치 내에 비계면 활성제를 공급하여 준다. In more detail, when a GaN compound semiconductor is grown by using a metal-organic chemical vapor deposition (MOCVD) method, first a GaN thin film is grown at a high temperature (900 to 1200 ° C.), and then a non-surfactant is added to the MOCVD device. Supply it.

이때, 상기 비계면 활성제로는 Si을 이용하는 것이 바람직하며, 그 공급 방 법으로서는 테트라에틸실란(TESi), 실란(SiH4) 등 Si을 함유한 화합물을 가스 상태로 공급해 준다.In this case, it is preferable to use Si as the non-surfactant, and as a supply method, a compound containing Si such as tetraethylsilane (TESi) and silane (SiH 4 ) is supplied in a gas state.

비계면 활성제를 GaN 박막 표면에 작용시키면, GaN 박막 표면에 비계면 활성제가 원자 레벨로 고정화되어 표면 에너지가 높아지게 되고, 이와 같이 표면 에너지가 높아진 영역에는 GaN계 화합물 반도체가 잘 성장하지 않게 된다.When the non-surfactant is applied to the surface of the GaN thin film, the non-surfactant is immobilized at the atomic level on the surface of the GaN thin film to increase the surface energy. Thus, the GaN compound semiconductor does not grow well in the region where the surface energy is increased.

이런 현상은 비계면 활성제가 GaN 박막 표면에 흡착 또는 화학 결합에 의해 고정화되어 GaN 박막 표면을 덮음으로써, GaN계 결정의 2차원 성장을 저해하는 것으로 해석된다.This phenomenon is interpreted as inhibiting the two-dimensional growth of GaN-based crystals by the non-surfactant is immobilized on the surface of the GaN thin film by adsorption or chemical bonding to cover the surface of the GaN thin film.

즉, 상기 비계면 활성제는 앞에서 살펴본 선택적 에피택셜 성장법에서의 마스크와 같은 작용을 하며, GaN계 화합물 반도체는 상기 비계면 활성제가 고정화되지 않은 영역에 도트 구조를 이루며 성장해 간다.That is, the non-surfactant acts as a mask in the selective epitaxial growth method described above, and the GaN-based compound semiconductor grows in a dot structure in a region where the non-surfactant is not immobilized.

여기서, 도트 구조의 형상은 피라미드 형상 또는 돔형 등 여러가지 형태를 띠게 되며, 이러한 형상은 결정 성장 조건, 비계면 활성제의 분포 밀도 등에 따라 달라지게 된다.Here, the shape of the dot structure may take various forms such as pyramid shape or dome shape, and the shape depends on crystal growth conditions, distribution density of non-surfactant, and the like.

도 5는 본 발명의 발광 다이오드를 나타낸 단면도이다. 이에 도시된 바와 같이, 기판(300) 상부에 버퍼층(310), n형 질화물 반도체층(320), 활성층(330), p형 질화물 반도체층(340)이 순차적으로 형성되어 있고, 상기 p형 질화물 반도체(340)층부터 상기 n형 질화물 반도체층(320)의 일부분까지 메사(Mesa)식각 되어 있고,5 is a cross-sectional view showing a light emitting diode of the present invention. As shown therein, the buffer layer 310, the n-type nitride semiconductor layer 320, the active layer 330, and the p-type nitride semiconductor layer 340 are sequentially formed on the substrate 300. Mesa is etched from the semiconductor 340 layer to a portion of the n-type nitride semiconductor layer 320,

상기 p형 질화물 반도체층(340) 상부와 상기 메사 식각되어 노출된 n형 질화물 반도체층(320) 상부에 피라미드 형상의 복수개의 돌출부(350)가 상호 이격하여 형성되어 있고, 상기 p형 질화물 반도체층(340) 상부에 상기 복수개의 돌출부(350)를 감싸며 투명 전극(360)이 형성되어 있고, 상기 노출된 n형 질화물 반도체층(320) 상부에 n-전극(370)이 형성되어 있고, 상기 투명 전극(360) 상부에 형성된 p-전극(380)을 포함하여 구성된다.A plurality of pyramidal protrusions 350 are formed on the p-type nitride semiconductor layer 340 and the n-type nitride semiconductor layer 320 exposed by the mesa etch to be spaced apart from each other, and the p-type nitride semiconductor layer A transparent electrode 360 is formed around the plurality of protrusions 350, and an n-electrode 370 is formed on the exposed n-type nitride semiconductor layer 320. It is configured to include a p-electrode 380 formed on the electrode 360.

이와 같이 구성된 본 발명의 발광 다이오드에 있어서, p형 질화물 반도체층 상부와 메사 식각되어 노출된 n형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부를 형성함으로써, 활성층에서 발생한 빛이 상기 p형 및 n형 질화물 반도체층의 표면에 도달하는 경우 소자 내부로 전반사되어 소모되는 현상을 줄여 광 추출 효율을 향상시킬 수 있다.In the light emitting diode of the present invention configured as described above, a plurality of pyramidal protrusions are formed on an upper portion of the p-type nitride semiconductor layer and an n-type nitride semiconductor layer exposed by mesa etching so that the light generated in the active layer is formed in the p-type and n-type nitride semiconductor layers. When reaching the surface of the type nitride semiconductor layer it is possible to reduce the phenomenon that is totally reflected inside the device to improve the light extraction efficiency.

한편, 상기에서는 본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.On the other hand, while the present invention has been shown and described with respect to specific preferred embodiments, various modifications and variations of the present invention without departing from the spirit or field of the invention provided by the claims below It will be readily apparent to one of ordinary skill in the art that it can be used.

이상에서 살펴본 바와 같이, 본 발명에 의하면 p형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부를 형성하여 임계각을 높여줌으로써, 활성층에서 발생된 빛이 p형 질화물 반도체층 표면에 입사될 때 전반사되어 내부에서 소모되는 빛을 줄일 수 있으며, 그로 인해 광 추출 효율이 향상되는 효과가 있다.As described above, according to the present invention, by forming a plurality of pyramidal-shaped protrusions on the p-type nitride semiconductor layer to increase the critical angle, when the light generated in the active layer is incident on the surface of the p-type nitride semiconductor layer, it is totally reflected inside. It is possible to reduce the light consumed in, thereby improving the light extraction efficiency.

그리고, p형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부를 형성한 후 메사 식각함으로써, 상기 메사 식각으로 노출된 n형 질화물 반도체층 상부에도 상기 복수개의 돌출부들이 형성되어 상기 n형 질화물 반도체층에서 전반사되어 소모되는 빛도 줄일 수 있게 된다.In addition, by forming a plurality of pyramidal protrusions on the p-type nitride semiconductor layer and mesa etching, the plurality of protrusions are also formed on the n-type nitride semiconductor layer exposed by the mesa etching to form the n-type nitride semiconductor layer The total amount of light consumed can be reduced.

Claims (8)

기판 상부에 n형 질화물 반도체층, 활성층, p형 질화물 반도체층을 순차적으로 적층하는 단계;Sequentially stacking an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer on the substrate; 상기 p형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부를 상호 이격하여 형성하는 단계;Forming a plurality of pyramidal protrusions spaced apart from each other on the p-type nitride semiconductor layer; 상기 p형 질화물 반도체층부터 상기 n형 질화물 반도체층의 일부분까지 메사(Mesa) 식각하는 단계;Mesa etching from the p-type nitride semiconductor layer to a portion of the n-type nitride semiconductor layer; 상기 p형 질화물 반도체층 상부에 상기 복수개의 돌출부를 감싸며 투명 전극을 형성하는 단계; 및Forming a transparent electrode surrounding the plurality of protrusions on the p-type nitride semiconductor layer; And 상기 투명 전극 상부에 p-전극을 형성하고, 상기 메사 식각되어 노출된 n형 질화물 반도체층 상부에 n-전극을 형성하는 단계를 포함하여 이루어지는 발광 다이오드의 제조방법.Forming a p-electrode on the transparent electrode, and forming an n-electrode on the n-type nitride semiconductor layer exposed by the mesa etching process. 제1항에 있어서, The method of claim 1, 상기 피라미드 형상의 돌출부는 선택적 에피택셜 성장법(Selective Epitaxial Growth) 또는 비계면 활성제(Anti-Surfactant)를 이용한 표면 전처리를 통해 형성하는 것을 특징으로 하는 발광 다이오드의 제조방법.The pyramidal shaped protrusions are formed by surface pretreatment using Selective Epitaxial Growth or Anti-Surfactant. 제2항에 있어서, The method of claim 2, 상기 선택적 에피택셜 성장법에 의한 피라미드 형상의 돌출부의 형성은,Formation of the pyramidal protrusions by the selective epitaxial growth method, 상기 p형 질화물 반도체층 상부에 복수개의 SiN 마스크를 상호 이격하여 형성하는 단계;Forming a plurality of SiN masks spaced apart from each other on the p-type nitride semiconductor layer; 상기 SiN 마스크가 형성되지 않은 영역에 피라미드 형상의 돌출부를 형성하는 단계; 및Forming a pyramid-shaped protrusion in an area where the SiN mask is not formed; And 상기 SiN 마스크를 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 발광 다이오드의 제조방법.The method of manufacturing a light emitting diode comprising the step of removing the SiN mask. 제1항에 있어서, The method of claim 1, 상기 복수개의 돌출부는 p형 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)으로 이루어지는 것을 특징으로 하는 발광 다이오드의 제조방법.The plurality of protrusions are made of p-type Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). Way. 제1항에 있어서, The method of claim 1, 상기 복수개의 돌출부의 높이는 10Å ~ 10㎛, 폭은 20Å ~ 20㎛, 상호간의 간격은 20Å ~ 20㎛ 인 것을 특징으로 하는 발광 다이오드의 제조방법.The height of the plurality of protrusions 10 ~ 10㎛, the width 20 ~ 20㎛, the distance between each other 20 ~ 20㎛ manufacturing method of the light emitting diode. 제1항에 있어서, The method of claim 1, 상기 투명 전극을 형성하는 단계는, Forming the transparent electrode, 상기 p형 질화물 반도체층 상부에 InGaN 단주기 초격자층을 형성하는 단계와, 상기 InGaN 단주기 초격자층 상부에 TCO(Transparent Conducting Oxide)층을 형성하는 단계로 이루어지는 것을 특징으로 하는 발광 다이오드의 제조방법.Forming an InGaN short-period superlattice layer on the p-type nitride semiconductor layer, and forming a TCO (Transparent Conducting Oxide) layer on the InGaN short-period superlattice layer manufacturing a light emitting diode Way. 기판 상부에 n형 질화물 반도체층, 활성층, p형 질화물 반도체층이 순차적으로 형성되어 있고; An n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer are sequentially formed on the substrate; 상기 p형 질화물 반도체층부터 상기 n형 질화물 반도체층의 일부분까지 메사(Mesa)식각 되어 있고;Mesa etching is performed from the p-type nitride semiconductor layer to a portion of the n-type nitride semiconductor layer; 상기 p형 질화물 반도체층 상부와 상기 메사 식각되어 노출된 n형 질화물 반도체층 상부에 피라미드 형상의 복수개의 돌출부가 상호 이격하여 형성되어 있고;A plurality of pyramid-shaped protrusions are formed to be spaced apart from each other on the p-type nitride semiconductor layer and the n-type nitride semiconductor layer exposed by the mesa etching; 상기 p형 질화물 반도체층 상부에 상기 복수개의 돌출부를 감싸며 투명 전극이 형성되어 있고; A transparent electrode is formed on the p-type nitride semiconductor layer to surround the plurality of protrusions; 상기 투명 전극 상부에 p-전극이 형성되어 있고;A p-electrode is formed on the transparent electrode; 상기 노출된 n형 질화물 반도체층 상부에 n-전극이 형성되어 이루어지는 발광 다이오드.The n-electrode is formed on the exposed n-type nitride semiconductor layer. 제7항에 있어서, The method of claim 7, wherein 상기 p형 질화물 반도체층 상부에 형성되는 복수개의 돌출부는 p형 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)으로 이루어지고, 상기 n형 질화물 반도체층 상부에 형성되는 복수개의 돌출부는 n형 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1 임)으로 이루어지는 것을 특징으로 하는 발광 다이오드.A plurality of protrusions formed on the p-type nitride semiconductor layer is p-type Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) And a plurality of protrusions formed on the n-type nitride semiconductor layer, n-type Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x + y≤1 Light emitting diodes).
KR20050129769A 2005-12-26 2005-12-26 Light emitting diode and fabricating method thereof KR101199187B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20050129769A KR101199187B1 (en) 2005-12-26 2005-12-26 Light emitting diode and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050129769A KR101199187B1 (en) 2005-12-26 2005-12-26 Light emitting diode and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20070068061A true KR20070068061A (en) 2007-06-29
KR101199187B1 KR101199187B1 (en) 2012-11-07

Family

ID=38366559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050129769A KR101199187B1 (en) 2005-12-26 2005-12-26 Light emitting diode and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR101199187B1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905860B1 (en) * 2007-12-17 2009-07-02 삼성전기주식회사 Nitride semiconductor light emitting device and manufacturing method thereof
KR100986557B1 (en) * 2008-04-22 2010-10-07 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR101151956B1 (en) * 2006-02-17 2012-06-01 엘지이노텍 주식회사 Method Of Fabricating For High Brightness Light Emitting Device
US8362459B2 (en) 2010-02-25 2013-01-29 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system
US8441019B2 (en) 2010-03-25 2013-05-14 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and lighting system
CN103400908A (en) * 2013-07-25 2013-11-20 马鞍山圆融光电科技有限公司 Surface-roughened light-emitting diode and manufacturing method thereof
KR101499952B1 (en) * 2008-02-20 2015-03-06 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR20150097954A (en) * 2014-02-19 2015-08-27 엘지이노텍 주식회사 Light emitting device and light emitting device package including the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277374A (en) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Light emitting element of group iii nitride compound semiconductor and its manufacturing method
KR101013724B1 (en) 2004-03-08 2011-02-10 엘지전자 주식회사 Nitride compound light emitting device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101151956B1 (en) * 2006-02-17 2012-06-01 엘지이노텍 주식회사 Method Of Fabricating For High Brightness Light Emitting Device
KR100905860B1 (en) * 2007-12-17 2009-07-02 삼성전기주식회사 Nitride semiconductor light emitting device and manufacturing method thereof
KR101499952B1 (en) * 2008-02-20 2015-03-06 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR100986557B1 (en) * 2008-04-22 2010-10-07 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
US8106415B2 (en) 2008-04-22 2012-01-31 Lg Innotek Co., Ltd. Semiconductor light emitting device
US8362459B2 (en) 2010-02-25 2013-01-29 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system
US8441019B2 (en) 2010-03-25 2013-05-14 Lg Innotek Co., Ltd. Light emitting device, light emitting device package and lighting system
CN103400908A (en) * 2013-07-25 2013-11-20 马鞍山圆融光电科技有限公司 Surface-roughened light-emitting diode and manufacturing method thereof
KR20150097954A (en) * 2014-02-19 2015-08-27 엘지이노텍 주식회사 Light emitting device and light emitting device package including the same

Also Published As

Publication number Publication date
KR101199187B1 (en) 2012-11-07

Similar Documents

Publication Publication Date Title
KR100844722B1 (en) Growth method of nanocone and Fabricating method of light emitting diode using the same
CN100524858C (en) Nitride semiconductor light emitting device and fabrication method thereof
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
KR100609117B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR101007136B1 (en) Light emitting device, light emitting device package and method for fabricating the same
KR101009651B1 (en) Iii-nitride semiconductor light emitting device
KR101134731B1 (en) Light emitting device and method for fabricating the same
KR101199187B1 (en) Light emitting diode and fabricating method thereof
US8659033B2 (en) Light-emitting diode with textured substrate
KR100801617B1 (en) Light emitting diode havigng nanostructures for light extraction and method of fabricating the same
KR101258582B1 (en) Nano rod light emitting device
US8350278B2 (en) Nitride semiconductor light-emitting device
WO2007102627A1 (en) Nitride semiconductor led and fabrication metho thereof
KR20090101604A (en) Group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them
US20100012954A1 (en) Vertical III-Nitride Light Emitting Diodes on Patterned Substrates with Embedded Bottom Electrodes
KR100682873B1 (en) Semiconductor emitting device and manufacturing method for the same
KR100646570B1 (en) Light emitting diode and fabricating method thereof
CN103094440A (en) Nitride light-emitting diode and manufacture method of nitride luminous diode
KR100665301B1 (en) Light-emitting diode with high efficiency
KR20130063378A (en) Nitride semiconductor device and method of fabricating the same
KR20110117963A (en) Nitride semiconductor light emitting device and manufacturing method of the same
KR101383161B1 (en) Light emitting diode and method of manufacturing the diode
KR20130020525A (en) Semiconductor light emitting device and method manufacturing thereof
KR20080082326A (en) Light emitting diode and method of fabricating the same
KR20090073950A (en) Iii-nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 8