KR20070064837A - Method for forming capacitor in semiconductor device - Google Patents

Method for forming capacitor in semiconductor device Download PDF

Info

Publication number
KR20070064837A
KR20070064837A KR1020050125358A KR20050125358A KR20070064837A KR 20070064837 A KR20070064837 A KR 20070064837A KR 1020050125358 A KR1020050125358 A KR 1020050125358A KR 20050125358 A KR20050125358 A KR 20050125358A KR 20070064837 A KR20070064837 A KR 20070064837A
Authority
KR
South Korea
Prior art keywords
storage node
semiconductor device
capacitor
manufacturing
film
Prior art date
Application number
KR1020050125358A
Other languages
Korean (ko)
Inventor
이상오
선준협
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050125358A priority Critical patent/KR20070064837A/en
Publication of KR20070064837A publication Critical patent/KR20070064837A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

A method for manufacturing a capacitor in a semiconductor device is provided to prevent the loss of a storage node oxide layer in a storage node forming process by performing an etching process using a high selectivity rate between a storage node and a protection layer. An insulating layer is formed on a semiconductor substrate(21). The insulating layer has a hole for opening a predetermined region of the substrate. A protection layer(27) is formed on the insulating layer. A conductive layer(28) is formed along an upper surface of the resultant structure. A storage node is formed on the resultant structure by separating the conductive layer. The insulating layer is removed. A dielectric film and a plate node electrode are sequentially formed on the storage node. The protection layer is made of a silicon based material.

Description

반도체 소자의 캐패시터 제조 방법{METHOD FOR FORMING CAPACITOR IN SEMICONDUCTOR DEVICE}METHODS FOR FORMING CAPACITOR IN SEMICONDUCTOR DEVICE

도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도.1A and 1B are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to the prior art.

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도. 2A through 2C are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21 : 반도체 기판 22 : 층간절연막 21 semiconductor substrate 22 interlayer insulating film

23 : 스토리지노드콘택플러그 24 : 식각정지막23: storage node contact plug 24: etch stop

25 : 스토리지노드 산화막 26 : 스토리지노드홀25: storage node oxide layer 26: storage node hole

27 : 보호막 28 : 스토리지노드 물질막27: protective film 28: storage node material film

28a : 스토리지노드28a: storage node

본 발명은 반도체 제조 기술에 관한 것으로, 특히 스토리지노드 산화막의 식각 손실을 방지하기 위한 반도체 소자의 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a method of manufacturing a capacitor of a semiconductor device for preventing etching loss of a storage node oxide film.

DRAM에서 캐패시터의 역할은 중요하며 디바이스가 발전됨에 따라서, 캐패시터의 캐패시턴스(Capacitance)를 충족시키기 위해서 많은 노력을 하고 있다. 이 캐패시턴스를 좌우하는 파라미터 중의 하나가 절연막(스토리지노드 산화막)의 면적을 들 수 있다. 절연막의 면적이 넓을수록 캐패시턴스가 늘어나며 이에 대한 연구가 많이 진행중이다.The role of capacitors in DRAM is important, and as devices evolve, much effort is being made to meet the capacitance of capacitors. One parameter that determines this capacitance is the area of the insulating film (storage node oxide film). The larger the area of the insulating film, the more the capacitance increases, and much research is being conducted on this.

도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도이다.1A and 1B are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to the prior art.

도 1a에 도시된 바와 같이, 반도체 기판(11) 상부에 층간절연막(12)을 형성한다. 이어서, 층간절연막(12)을 관통하면서 반도체 기판(11)과 콘택하는 스토리지노드콘택플러그(13)를 형성한다. 스토리지노드콘택플러그(13) 및 층간절연막(12) 상에 식각정지막(14) 및 스토리지노드 산화막(15)을 적층 형성하고, 스토리지노드콘택플러그(13) 상부를 오픈하는 스토리지노드홀(16)을 형성한다.As shown in FIG. 1A, an interlayer insulating film 12 is formed on the semiconductor substrate 11. Subsequently, a storage node contact plug 13 which contacts the semiconductor substrate 11 while penetrating the interlayer insulating film 12 is formed. The storage node hole 16 for stacking the etch stop layer 14 and the storage node oxide layer 15 on the storage node contact plug 13 and the interlayer insulating layer 12, and opening the upper portion of the storage node contact plug 13. To form.

이어서, 스토리지노드홀(16) 및 스토리지노드 산화막(15)의 표면을 따라 스토리지노드용 물질막(17)을 증착한다.Subsequently, the material layer 17 for the storage node is deposited along the surfaces of the storage node hole 16 and the storage node oxide layer 15.

도 1b에 도시된 바와 같이, 스토리지노드 분리 공정을 진행하여 스토리지노 드용 물질막(17)을 분리하여 스토리지노드(17a)를 형성한다. As shown in FIG. 1B, the storage node separation process is performed to separate the storage node material layer 17 to form the storage node 17a.

그러나, 상술한 바와 같이, 스토리지노드(17a) 분리 공정은 과도 식각(Over Etch)을 수반하는 전면 식각(Etch Back)으로 진행하는데, 이 때, 스토리지노드(17a) 뿐만 아니라 스토리지노드 산화막(15)도 소정 두께(d)가 식각되는 문제가 발생한다.However, as described above, the storage node 17a separation process proceeds to an etch back accompanied with over etching, in which the storage node oxide layer 15 as well as the storage node 17a. A problem arises in which the predetermined thickness d is etched.

즉, 스토리지노드 분리 공정시 Cl2 또는 CFx 계열의 가스를 사용하는데, 상기한 식각 가스들은 스토리지노드 산화막과 식각 선택비가 좋지 않아 스토리지노드용 물질막을 식각함과 동시에 스토리지노드 산화막도 식각되어 식각 손실을 유발한다.That is, the storage node separation process when Cl 2 or CF x in a gas in the series, wherein the etching gases are at the same time as the etching film material for a storage node is not good storage node oxide film and the etching selectivity ratio of the etch also storage node oxide etching loss Cause.

이는, 캐패시턴스의 중요한 파라미터인 스토리지노드의 면적을 줄이는 공정이 되면, 디바이스를 이룰 수 있는 캐패시턴스 값을 충족시키는 데 큰 문제가 된다.This is a big problem in meeting the capacitance value of the device when the process of reducing the area of the storage node, which is an important parameter of capacitance, is achieved.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 스토리지노드 분리 공정시 과도 식각으로 인한 스토리지노드 산화막의 식각 손실을 방지하는데 적합한 반도체 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide a method for manufacturing a capacitor of a semiconductor device suitable for preventing the etching loss of the storage node oxide film due to excessive etching during the storage node separation process.

상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자의 캐패시터 제조 방법은 반도체 기판 상부에 상기 반도체 기판의 소정 영역을 오픈시키는 홀을 갖는 절연막을 형성하는 단계, 상기 절연막 상부의 소정 영역을 덮는 보호막을 형성하는 단계, 상기 절연막 및 상기 홀의 표면을 따라 도전막을 형성하는 단계, 상기 도전막을 분리하여 스토리지노드를 형성하는 단계, 상기 절연막을 제거하는 단계, 및 상기 스토리지노드 상에 유전막, 플레이트 전극을 차례로 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor of a semiconductor device, the method including: forming an insulating film having a hole for opening a predetermined region of the semiconductor substrate on a semiconductor substrate; Forming a conductive film along a surface of the insulating film and the hole; separating the conductive film to form a storage node; removing the insulating film; and forming a dielectric film and a plate electrode on the storage node in this order. It includes a step.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도이다.2A to 2C are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.

도 2a에 도시된 바와 같이, 반도체 기판(21) 상부에 층간절연막(22)을 형성한 후, 층간절연막(22)을 관통하여 반도체 기판(21)의 일부와 연결되는 스토리지노드콘택플러그(23)를 형성한다. 이 때, 스토리지노드콘택플러그(23)는 폴리실리콘플러그이다. As shown in FIG. 2A, after forming the interlayer dielectric layer 22 on the semiconductor substrate 21, the storage node contact plug 23 penetrating the interlayer dielectric layer 22 to be connected to a portion of the semiconductor substrate 21. To form. At this time, the storage node contact plug 23 is a polysilicon plug.

스토리지노드콘택플러그(23) 형성 이전에 소자분리, 워드라인 및 비트라인 등의 DRAM 구성에 필요한 공정이 진행된다.Before the storage node contact plug 23 is formed, a process required for DRAM configuration such as device isolation, word lines, and bit lines is performed.

스토리지노드콘택플러그(23) 상부에 식각정지막(24)과 스토리지노드 산화막 (25)을 차례로 형성한다. 여기서, 스토리지노드 산화막(25)은 실린더 구조의 스토리지노드가 형성될 홀을 제공하기 위한 산화막이고, 식각정지막(24)은 스토리지노드 산화막(25) 식각시 하부구조물이 식각되는 것을 방지하기 위한 식각베리어 역할을 하는 막으로 질화막 계열의 물질을 사용하고, 스토리지노드 산화막(25)은 BPSG, USG, PETEOS, 또는 HDP 산화막으로 형성한다. An etch stop layer 24 and a storage node oxide layer 25 are sequentially formed on the storage node contact plug 23. Here, the storage node oxide layer 25 is an oxide layer for providing a hole in which a storage node having a cylindrical structure is to be formed, and the etch stop layer 24 is etched to prevent the underlying structure from being etched when the storage node oxide layer 25 is etched. A barrier-based material is used as the barrier, and the storage node oxide layer 25 is formed of BPSG, USG, PETEOS, or HDP oxide.

계속해서, 스토리지노드 산화막(25)과 식각정지막(24)을 순차적으로 식각하여 스토리지노드콘택플러그(23) 상부를 개방시키는 스토리지노드홀(26)을 형성한다. Subsequently, the storage node oxide layer 25 and the etch stop layer 24 are sequentially etched to form a storage node hole 26 that opens the upper portion of the storage node contact plug 23.

다음으로, 스토리지노드 산화막(25)의 상부의 소정 영역에 보호막(27)을 증착하여 스토리지노드 산화막(25)의 표면을 덮는다. 이 때, 보호막(27)은 스토리지노드 분리 공정시 스토리지노드 산화막(25)의 식각 손실을 방지하기 위한 막으로써, 후속 공정에서 증착될 스토리지노드와 높은 식각 선택비를 갖는 물질인 실리콘(Six) 계열의 물질을 사용한다. 예컨대, SiON, Si3N4 및 SiN을 사용하며, 10∼100Å의 두께로 형성한다. 보호막(27)은 절연막으로, 전기가 통하지 않기 때문에 도전 패턴간의 쇼트와 같은 공정상 문제는 발생하지 않는다. Next, a protective layer 27 is deposited on a predetermined region of the storage node oxide layer 25 to cover the surface of the storage node oxide layer 25. In this case, the passivation layer 27 is a layer for preventing etching loss of the storage node oxide layer 25 during the storage node separation process, and is a silicon (Si x ) material having a high etching selectivity with the storage node to be deposited in a subsequent process. Use a series of materials. For example, SiON, Si 3 N 4 and SiN are used, and are formed to a thickness of 10 to 100 GPa. Since the protective film 27 is an insulating film and no electricity passes through it, no process problems such as short between conductive patterns occur.

또한, 보호막(27)을 적용하여, 스토리지노드 산화막(25)의 식각 손실을 방지하기 때문에, 캐패시턴스 값을 충족시키는데 큰 도움이 될 수 있으며, 스토리지노드 산화막(25) 증착시 식각 손실에 대한 높이를 고려하지 않고 공정을 진행함으로써, 원가 절감에도 탁월한 효과가 있다.In addition, since the protective layer 27 is applied to prevent the etch loss of the storage node oxide layer 25, it may be very helpful to meet the capacitance value, and the height of the etch loss during the deposition of the storage node oxide layer 25 may be increased. By proceeding the process without consideration, it is also excellent in cost reduction.

도 2b에 도시된 바와 같이, 스토리지노드 산화막(25) 및 스토리지노드홀(26)의 표면을 따라 스토리지노드용 물질막(28)을 증착한다. 이 때, 스토리지노드용 물질막(28)은 Ti, Ru 또는 W을 사용한다.As illustrated in FIG. 2B, the storage node material layer 28 is deposited along the surfaces of the storage node oxide layer 25 and the storage node hole 26. In this case, the storage node material film 28 uses Ti, Ru, or W.

도 2c에 도시된 바와 같이, 스토리지노드 분리 공정(Storage Node Isolation)을 실시하여 스토리지노드용 물질막(28)을 분리하므로써 스토리지노드(28a)를 형성한다. As illustrated in FIG. 2C, the storage node 28a is formed by separating the storage node material layer 28 by performing a storage node isolation process.

상기 스토리지노드 분리 공정은, 스토리지노드홀(26)을 제외한 스토리지노드 산화막(25) 표면 상부에 형성된 스토리지노드 물질막(28)을 전면 식각 또는 화학적·기계적 연마(Chemical Mechanical Polishing; CMP)로 제거하여 스토리지노드(28a)를 형성하는 것이다.In the storage node separation process, the storage node material layer 28 formed on the surface of the storage node oxide layer 25 except for the storage node hole 26 is removed by total etching or chemical mechanical polishing (CMP). It forms the storage node 28a.

여기서, 전면 식각 또는 CMP 공정시 연마재나 식각된 입자 등의 불순물이 실린더형 스토리지노드(28a) 내부에 부착되는 등의 우려가 있으므로, 스텝 커버리지 특성이 좋은 포토레지스트로 스토리지노드홀(26)의 내부를 모두 채운 후에, 보호막(27)이 노출될 때까지 평탄화 식각을 수행하고, 포토레지스트를 애싱(Ashing)하여 제거하는 것이 좋다.In this case, since impurities such as abrasives and etched particles may adhere to the inside of the cylindrical storage node 28a during the entire etching or CMP process, the inside of the storage node hole 26 may be a photoresist having good step coverage characteristics. After filling all, the planarization etching is performed until the protective film 27 is exposed, and the photoresist may be removed by ashing.

전면 식각 또는 CMP 공정시, 식각 이온에 의한 충돌 효과를 이용하여 식각하기 위한 반응성 이온 식각(Reactive Ion beam Etching; RIE)시 플라즈마 소스를 사용한다. 주로 O2 플라즈마 소스를 사용하며, 식각율을 높이기 위해 Cl2, CF4 또는 SF6를 1∼20% 범위로 첨가한다. A plasma source is used in reactive ion beam etching (RIE) for etching using the impact effect of the etching ions in the front etching or CMP process. Mainly using an O 2 plasma source, Cl 2 , CF 4 or SF 6 is added in the range of 1-20% to increase the etching rate.

이후의 공정을 도면에 도시하지는 않았지만, 스토리지노드 산화막을 제거하고, 스토리지노드(28a) 상에 유전막과 플레이트 전극을 차례로 증착하여 캐패시터를 형성한다.Although the subsequent process is not shown in the figure, the storage node oxide film is removed, and a dielectric film and a plate electrode are sequentially deposited on the storage node 28a to form a capacitor.

상술한 바와 같이, 스토리지노드 산화막(25) 상부에 보호막(27)이 형성되어 있으므로, 스토리지노드 분리 공정시 스토리지노드 산화막(25)의 식각 손실은 발생하지 않는다.As described above, since the passivation layer 27 is formed on the storage node oxide layer 25, the etching loss of the storage node oxide layer 25 does not occur during the storage node separation process.

따라서, 스토리지노드의 면적을 확보할 수 있고, 캐패시터의 캐패시턴스를 증가시킬 수 있다.Therefore, the area of the storage node can be secured and the capacitance of the capacitor can be increased.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은, 스토리지노드와 보호막 간의 높은 선택비를 이용한 식각 공정을 진행하여 스토리지노드 분리 공정시 스토리지노드 산화막의 손실을 방지할 수 있다.According to the present invention, an etching process using a high selectivity ratio between the storage node and the passivation layer may be performed to prevent the loss of the storage node oxide layer during the storage node separation process.

또한, 스토리지노드 산화막의 증착 시간, 스토리지노드 분리 공정과 스토지노드 산화막 제거의 트레이드-오프(Trade-off) 관계를 줄일 수 있다.In addition, the trade-off relationship between the storage node oxide deposition time, the storage node separation process, and the storage node oxide removal may be reduced.

Claims (10)

반도체 기판 상부에 상기 반도체 기판의 소정 영역을 오픈시키는 홀을 갖는 절연막을 형성하는 단계;Forming an insulating film on the semiconductor substrate, the insulating film having holes for opening a predetermined region of the semiconductor substrate; 상기 절연막 상부의 소정 영역을 덮는 보호막을 형성하는 단계;Forming a protective film covering a predetermined region on the insulating film; 상기 절연막 및 상기 홀의 표면을 따라 도전막을 형성하는 단계;Forming a conductive film along a surface of the insulating film and the hole; 상기 도전막을 분리하여 스토리지노드를 형성하는 단계;Separating the conductive layer to form a storage node; 상기 절연막을 제거하는 단계; 및Removing the insulating film; And 상기 스토리지노드 상에 유전막, 플레이트 전극을 차례로 형성하는 단계Sequentially forming a dielectric film and a plate electrode on the storage node 를 포함하는 반도체 소자의 캐패시터 제조 방법.Capacitor manufacturing method of a semiconductor device comprising a. 제1항에 있어서,The method of claim 1, 상기 보호막은,The protective film, 상기 도전막 분리 공정시 사용되는 식각 가스와 선택비가 좋은 물질을 사용하는 반도체 소자의 캐패시터 제조 방법.The method of manufacturing a capacitor of a semiconductor device using an etching gas and a good selection ratio used in the conductive film separation process. 제2항에 있어서,The method of claim 2, 상기 보호막은,The protective film, 실리콘 계열의 물질을 사용하는 반도체 소자의 캐패시터 제조 방법.A method for manufacturing a capacitor of a semiconductor device using a silicon-based material. 제3항에 있어서,The method of claim 3, 상기 보호막은, The protective film, SiON, Si3N4 및 SiN의 그룹에서 선택된 물질을 사용하는 반도체 소자의 캐패시터 제조 방법.A method for manufacturing a capacitor of a semiconductor device using a material selected from the group of SiON, Si 3 N 4 and SiN. 제4항에 있어서,The method of claim 4, wherein 상기 보호막은 10∼100Å 두께로 형성하는 반도체 소자의 캐패시터 제조 방법.The protective film is a capacitor manufacturing method of a semiconductor device to form a thickness of 10 ~ 100Å. 제1항에 있어서,The method of claim 1, 상기 도전막 분리는,The conductive film separation, RIE 플라즈마 소스를 사용하여 진행하는 반도체 소자의 캐패시터 제조 방법.A method for manufacturing a capacitor of a semiconductor device, using a RIE plasma source. 제6항에 있어서,The method of claim 6, 상기 RIE 플라즈마 소스는,The RIE plasma source, O2 플라즈마를 사용하는 반도체 소자의 캐패시터 제조 방법.A method for manufacturing a capacitor of a semiconductor device using O 2 plasma. 제6항에 있어서,The method of claim 6, 상기 도전막 분리는,The conductive film separation, O2 플라즈마 소스에 Cl2, SF6 또는 CF4를 1∼20%의 범위로 첨가하는 반도체 소자의 캐패시터 제조 방법.A method for manufacturing a capacitor of a semiconductor device, wherein Cl 2 , SF 6 or CF 4 is added to an O 2 plasma source in a range of 1 to 20%. 제1항에 있어서,The method of claim 1, 상기 스토리지노드는,The storage node, Ti, Ru, 또는 W을 사용하는 반도체 소자의 캐패시터 제조 방법.A method for manufacturing a capacitor of a semiconductor device using Ti, Ru, or W. 제1항에 있어서,The method of claim 1, 상기 절연막은 등방성 식각으로 제거하는 반도체 소자의 캐패시터 제조 방법.The insulating film is a capacitor manufacturing method of a semiconductor device to remove by isotropic etching.
KR1020050125358A 2005-12-19 2005-12-19 Method for forming capacitor in semiconductor device KR20070064837A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050125358A KR20070064837A (en) 2005-12-19 2005-12-19 Method for forming capacitor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050125358A KR20070064837A (en) 2005-12-19 2005-12-19 Method for forming capacitor in semiconductor device

Publications (1)

Publication Number Publication Date
KR20070064837A true KR20070064837A (en) 2007-06-22

Family

ID=38364342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050125358A KR20070064837A (en) 2005-12-19 2005-12-19 Method for forming capacitor in semiconductor device

Country Status (1)

Country Link
KR (1) KR20070064837A (en)

Similar Documents

Publication Publication Date Title
TWI243445B (en) Method for forming bit line of flash device
KR20010004644A (en) Forming method of a polysilicon contact plug using etch-back and manufacturing method of a semiconductor device using the same
US7615494B2 (en) Method for fabricating semiconductor device including plug
CN114975238A (en) Integrated chip
US7723229B2 (en) Process of forming a self-aligned contact in a semiconductor device
KR101083821B1 (en) Method for fabricating semicondoctor device
JP2006148052A (en) Method for forming storage electrode of semiconductor element
US6861327B2 (en) Method for manufacturing gate spacer for self-aligned contact
KR20070064837A (en) Method for forming capacitor in semiconductor device
US10224414B2 (en) Method for providing a low-k spacer
KR100733460B1 (en) Method for forming metal contact in semiconductor device
KR20070001509A (en) A method for forming plug in semiconductor device
KR100533363B1 (en) Forming method for storage node of semiconductor device
KR100643568B1 (en) Method for fabrication of deep contact hole in semiconductor device
KR100997776B1 (en) Method of manufacturing semiconductor device
KR101175259B1 (en) Method for fabricating semiconductor device
KR20110078133A (en) Method for fabricating capacitor of semiconductor device
KR100688062B1 (en) Method for fabricating capacitor in semiconductor memory device
KR100527530B1 (en) Fabricating method of semiconductor device
KR100936805B1 (en) Method of manufacturing semiconductor device for prevent not open and punch
KR20080100548A (en) Method for forming contact in semiconductor device
KR20100004648A (en) Method for manufacturing capacitor in semiconductor device
KR20060001113A (en) Method for repair-etch in semiconductor device
KR100431815B1 (en) Manufacturing method of semiconductor device
KR100843869B1 (en) Method for manufacturing a semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid