KR20070062083A - Wire bonding method for reducing wire sweeping and wire bonding structure using the same - Google Patents

Wire bonding method for reducing wire sweeping and wire bonding structure using the same Download PDF

Info

Publication number
KR20070062083A
KR20070062083A KR1020050121789A KR20050121789A KR20070062083A KR 20070062083 A KR20070062083 A KR 20070062083A KR 1020050121789 A KR1020050121789 A KR 1020050121789A KR 20050121789 A KR20050121789 A KR 20050121789A KR 20070062083 A KR20070062083 A KR 20070062083A
Authority
KR
South Korea
Prior art keywords
wire
bonding
wiring board
semiconductor chip
sweeping
Prior art date
Application number
KR1020050121789A
Other languages
Korean (ko)
Inventor
이주형
임재길
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050121789A priority Critical patent/KR20070062083A/en
Publication of KR20070062083A publication Critical patent/KR20070062083A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

A wire bonding method and a wire bonding structure using the same are provided to minimize the generation of wire sweeping and to restrain the generation of wire short by reducing the influence of flow of a liquid phase molding resin on a wire loop portion using a concave wire loop structure. A first bonding portion(81) is formed on a semiconductor chip. A wire loop portion(83) is formed on the resultant structure. The wire loop portion is connected with the first bonding portion and prolonged to a circuit board side. A second bonding portion(85) is formed on the circuit board and connected with the wire loop portion. The wire loop portion is formed like a concave type structure against a wire sweeping direction.

Description

와이어 스위핑을 억제하는 와이어 본딩 방법 및 그를 이용한 와이어 본딩 구조{Wire bonding method for reducing wire sweeping and wire bonding structure using the same}Wire bonding method for reducing wire sweeping and wire bonding structure using the same {Wire bonding method for reducing wire sweeping and wire bonding structure using the same}

도 1은 종래기술에 따른 와이어 본딩 방법으로 구현된 와이어 본딩 구조를 보여주는 평면도이다.1 is a plan view showing a wire bonding structure implemented by a wire bonding method according to the prior art.

도 2는 도 1에서 성형 공정에 의해 와이어 스위핑이 발생된 상태를 보여주는 평면도이다.FIG. 2 is a plan view illustrating a state in which wire sweeping is generated by the forming process of FIG. 1.

도 3은 본 발명의 실시예에 따른 와이어 스위핑을 억제하는 와이어 본딩 방법으로 구현된 와이어 본딩 구조를 보여주는 평면도이다.3 is a plan view illustrating a wire bonding structure implemented by a wire bonding method of suppressing wire sweeping according to an exemplary embodiment of the present invention.

도 4는 도 3에서 성형 공정에 의해 와이어 스위핑이 발생된 상태를 보여주는 평면도이다.4 is a plan view illustrating a state in which wire sweeping is generated by the forming process of FIG. 3.

* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing

60 : 반도체 칩 70 : 배선기판60 semiconductor chip 70 wiring board

80 : 본딩 와이어 81 : 제 1 본딩부80: bonding wire 81: first bonding portion

83 : 와이어 루프부 85 : 제 2 본딩부83: wire loop portion 85: second bonding portion

90 : 성형 수지 100 : 와이어 본딩 구조90: molding resin 100: wire bonding structure

본 발명은 반도체 패키지 제조 기술에 관한 것으로, 더욱 상세하게는 성형 공정에서의 성형 수지의 흐름에 따른 와이어 스위핑을 억제할 수 있는 와이어 본딩 방법 및 그를 이용한 와이어 본딩 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package manufacturing technology, and more particularly, to a wire bonding method capable of suppressing wire sweeping due to flow of a molding resin in a molding process and a wire bonding structure using the same.

반도체 패키지의 제조 공정 중 와이어 본딩 공정은 반도체 칩(또는 다이)과 배선기판을 본딩 와이어로 연결하는 공정이다. 와이어 본딩 공정 이후에 배선기판 위에 실장된 반도체 칩과 본딩 와이어는 액상의 성형 수지로 봉합하는 성형 공정이 진행된다.The wire bonding process of manufacturing a semiconductor package is a process of connecting a semiconductor chip (or die) and a wiring board with bonding wires. After the wire bonding process, the semiconductor chip and the bonding wire mounted on the wiring board are sealed with a molding resin in a liquid state.

한편 전자기기들의 경박단소화 추세에 따라 그의 핵심 소자인 반도체 패키지의 고밀도, 고실장화가 중요한 요인으로 대두되고 있으며, 이에 대응하기 위해서 반도체 칩의 크기는 줄어들면서 칩 패드 수는 증가하고 있다. 또한 복수의 반도체 칩을 3차원으로 적층한 적층 칩 기술이 사용되고 있다.On the other hand, with the trend of thin and short electronic devices, high-density and high-mounting of the core package, which is a core element, is becoming an important factor. To cope with this, the number of chip pads is increasing while the size of semiconductor chips is reduced. In addition, a laminated chip technology in which a plurality of semiconductor chips are stacked in three dimensions is used.

이와 같은 반도체 패키지의 경우, 반도체 칩과 배선기판을 연결하는 본딩 와이어의 길이는 길어지고 밀도는 증가하고, 직경은 줄어들고 있다.In the case of such a semiconductor package, the length of the bonding wire connecting the semiconductor chip and the wiring board is longer, the density is increased, and the diameter is reduced.

종래기술에 따른 와이어 본딩 방법으로 구현된 와이어 본딩 구조(50)가 도 1에 도시되어 있다. 도 1을 참조하면, 반도체 칩(10)은 배선기판(20)의 상부면에 부착된다. 반도체 칩(10)을 중심으로 양쪽으로 형성된 본딩 와이어(30)에 의해 반도체 칩(10)과 배선기판(20)이 전기적으로 연결된다. 그리고 배선기판(20)의 상부면에 실장된 반도체 칩(10)과 본딩 와이어(20)는 액상의 성형 수지(40)로 봉합한다.A wire bonding structure 50 implemented with a wire bonding method according to the prior art is shown in FIG. Referring to FIG. 1, the semiconductor chip 10 is attached to an upper surface of the wiring board 20. The semiconductor chip 10 and the wiring board 20 are electrically connected to each other by bonding wires 30 formed on both sides of the semiconductor chip 10. The semiconductor chip 10 and the bonding wire 20 mounted on the upper surface of the wiring board 20 are sealed with a liquid molding resin 40.

이때 본딩 와이어(30)는 반도체 칩(10)과 배선기판(20)의 사이의 거리를 최소하면서 전기적으로 연결할 수 있도록 직선 형태에 가깝게 형성된다. 성형 공정 시 액상의 성형 수지(40)는 본딩 와이어(30)가 형성된 방향에 거의 수직한 방향으로 주입된다.In this case, the bonding wire 30 is formed to be close to a straight line shape so that the distance between the semiconductor chip 10 and the wiring board 20 can be minimized and electrically connected. In the molding process, the liquid molding resin 40 is injected in a direction substantially perpendicular to the direction in which the bonding wire 30 is formed.

따라서 본딩 와이어(30)는, 도 2에 도시된 바와 같이, 액상의 성형 수지(40)의 흐름 방향으로 쏠리는 와이어 스위핑이 발생된다. 특히 본딩 와이어(30)의 직경이 작고 길이가 길수록 와이어 스위핑은 심하게 발생된다. 그리고 액상의 성형 수지(40)가 주입되는 앞쪽에 위치하는 본딩 와이어(30)들의 경우 성형 수지(40)의 흐름에 심하게 영향을 받기 때문에, 인접하는 본딩 와이어(30) 사이에 와이어 쇼트(31)가 발생될 수 있다. 이때 도면부호 30a는 와이어 스위핑이 발생되기 전의 본딩 와이어의 위치를 나타내고, 도면부호 30b는 와이어 스위핑이 발생된 후의 본딩 와이어의 위치를 나타낸다.Therefore, as shown in FIG. 2, the bonding wire 30 generates wire sweeping which is directed in the flow direction of the liquid molding resin 40. In particular, the shorter the diameter of the bonding wire 30 and the longer the wire sweeping occurs. In addition, since the bonding wires 30 positioned in front of the liquid molding resin 40 are heavily affected by the flow of the molding resin 40, the wire short 31 between adjacent bonding wires 30 may be reduced. May be generated. At this time, reference numeral 30a denotes the position of the bonding wire before wire sweeping occurs, and reference numeral 30b denotes the position of the bonding wire after wire sweeping occurs.

이와 같은 와이어 스위핑 문제를 해소하기 위해서, 성형 수지의 점도, 필러(filler)의 크기 및 성형 수지의 주입 속도를 조절하는 방법을 생각해 볼 수 있지만, 본딩 와이어의 길이와 밀도가 증가하고, 직경이 줄어드는 현 추세에는 전술된 방법으로 와이어 스위핑 문제를 해소하는 데는 한계가 있다.In order to solve the wire sweeping problem, a method of controlling the viscosity of the molding resin, the size of the filler, and the injection speed of the molding resin can be considered. Current trends are limited in solving the wire sweeping problem in the manner described above.

따라서, 본 발명의 목적은 와이어 스위핑을 억제할 수 있는 와이어 본딩 방법 및 그를 이용한 와이어 본딩 구조에 관한 것이다.Accordingly, an object of the present invention relates to a wire bonding method capable of suppressing wire sweeping and a wire bonding structure using the same.

상기 목적을 달성하기 위하여, 본 발명은 본딩 와이어를 액상의 성형 수지가 주입되는 방향 즉 와이어 스위핑이 발생되는 방향으로 오목하게 형성하는 와이어 본딩 방법 및 그를 이용한 와이어 본딩 구조를 제공한다.In order to achieve the above object, the present invention provides a wire bonding method for forming a bonding wire concave in a direction in which a liquid molding resin is injected, that is, a direction in which wire sweeping is generated, and a wire bonding structure using the same.

본 발명은 배선기판에 실장된 반도체 칩과 상기 배선기판을 본딩 와이어로 연결하는 와이어 본딩 방법으로, 반도체 칩에 제 1 본딩부를 형성하는 단계와, 제 1 본딩부와 연결되어 배선기판쪽으로 와이어 루프부를 형성하는 단계 및 와이어 루프부와 연결되어 배선기판에 제 2 본딩부를 형성하는 단계를 포함하며, 와이어 루프부는 와이어 스위핑이 발생되는 방향으로 오목하게 형성되는 와이어 스위핑을 억제하는 와이어 본딩 방법을 제공한다.The present invention provides a wire bonding method for connecting a semiconductor chip mounted on a wiring board and the wiring board with a bonding wire, the method comprising: forming a first bonding part on a semiconductor chip, and connecting the first bonding part to a wire loop part toward the wiring board. And forming a second bonding part on the wiring board in connection with the wire loop part, wherein the wire loop part provides a wire bonding method for suppressing wire sweeping which is concave in a direction in which the wire sweeping is generated.

본 발명에 따른 와이어 본딩 방법에 있어서, 본딩 와이어는 반도체 칩을 중심으로 양쪽에 배열 형성된다. 이때 액상의 성형 수지는 본딩 와이어가 배열된 방향에 거의 직교하는 방향으로 주입될 때, 와이어 루프부는 액상의 성형 수지가 주입되는 방향으로 오목하게 형성된다.In the wire bonding method according to the present invention, the bonding wires are arranged on both sides of the semiconductor chip. At this time, when the liquid molding resin is injected in a direction substantially orthogonal to the direction in which the bonding wires are arranged, the wire loop portion is formed concave in the direction in which the liquid molding resin is injected.

본 발명은 전술된 와이어 본딩 방법을 이용한 와이어 본딩 구조를 제공한다. 즉, 본 발명은 배선기판과, 배선기판의 상부면에 부착된 적어도 하나 이상의 반도체 칩과, 배선기판과 반도체 칩을 전기적으로 연결하며 반도체 칩을 중심으로 양쪽에 배열 형성된 복수의 본딩 와이어를 포함하며, 본딩 와이어는 와이어 스위핑이 발생되는 방향으로 오목하게 형성된 와이어 본딩 구조를 제공한다.The present invention provides a wire bonding structure using the wire bonding method described above. That is, the present invention includes a wiring board, at least one semiconductor chip attached to an upper surface of the wiring board, and a plurality of bonding wires electrically connected to the wiring board and the semiconductor chip and arranged on both sides of the semiconductor chip. The bonding wire provides a wire bonding structure that is formed concave in the direction in which the wire sweeping occurs.

그리고 본 발명에 따른 와이어 본딩 구조에 있어서, 본딩 와이어는 제 1 본딩부, 와이어 루프부 및 제 2 본딩부로 이루어진다. 제 1 본딩부는 반도체 칩에 본 딩된다. 와이어 루프부는 제 1 본딩부와 연결되어 배선기판쪽으로 뻗어 있다. 그리고 제 2 본딩부는 와이어 루프부와 연결되어 배선기판에 본딩된다. 이때 와이어 루프부는 와이어 스위핑이 발생되는 방향으로 오목하게 형성된다.In the wire bonding structure according to the present invention, the bonding wire includes a first bonding portion, a wire loop portion, and a second bonding portion. The first bonding portion is bonded to the semiconductor chip. The wire loop portion is connected to the first bonding portion and extends toward the wiring board. The second bonding part is connected to the wire loop part and bonded to the wiring board. At this time, the wire loop portion is formed concave in the direction in which the wire sweep occurs.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 와이어 스위핑을 억제하는 와이어 본딩 방법으로 구현된 와이어 본딩 구조(100)를 보여주는 평면도이다. 도 4는 도 3에서 성형 공정에 의해 와이어 스위핑이 발생된 상태를 보여주는 평면도이다.3 is a plan view illustrating a wire bonding structure 100 implemented as a wire bonding method for suppressing wire sweeping according to an embodiment of the present invention. 4 is a plan view illustrating a state in which wire sweeping is generated by the forming process of FIG. 3.

도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 와이어 본딩 구조(100)는 배선기판(70)의 상부면에 반도체 칩(60)이 부착되고, 반도체 칩(60)과 배선기판(70)이 본딩 와이어(80)에 의해 전기적으로 연결된 구조를 갖는다. 본딩 와이어(80)는 와이어 스위핑이 발생되는 방향으로 오목하게 형성된다.3 and 4, in the wire bonding structure 100 according to the embodiment of the present invention, the semiconductor chip 60 is attached to the upper surface of the wiring board 70, and the semiconductor chip 60 and the wiring board ( 70 has a structure electrically connected by the bonding wire 80. The bonding wire 80 is formed concave in the direction in which the wire sweeping occurs.

따라서 본딩 와이어(80)는 와이어 스위핑이 발생되는 방향으로 오목하게 형성되기 때문에, 액상의 성형 수지(90)의 흐름을 덜 받게 된다. 이로 인해 와이어 스위핑의 영향성을 최소화할 수 있다.Therefore, since the bonding wire 80 is formed concave in the direction in which the wire sweep occurs, the flow of the molding resin 90 in the liquid is less. This minimizes the impact of wire sweeping.

본 발명의 실시예에 따른 와이어 본딩 구조(100)를 구체적으로 설명하면 다음과 같다. 본딩 와이어(80)들은 반도체 칩(60)을 중심으로 양쪽으로 배열 형성된다. 본딩 와이어(80)는 반도체 칩(60)에 본딩되는 제 1 본딩부(81)와, 제 1 본딩부(81)와 연결되어 배선기판(70)쪽으로 뻗어 있는 와이어 루프부(83)와, 와이어 루프 부(83)와 연결되어 배선기판(70)에 본딩되는 제 2 본딩부(85)를 포함한다.Referring to the wire bonding structure 100 according to an embodiment of the present invention in detail. The bonding wires 80 are arranged in both directions with respect to the semiconductor chip 60. The bonding wire 80 may include a first bonding portion 81 bonded to the semiconductor chip 60, a wire loop portion 83 connected to the first bonding portion 81 and extending toward the wiring substrate 70, and a wire. The second bonding part 85 is connected to the loop part 83 and bonded to the wiring board 70.

이때 와이어 루프부(83)는 와이어 스위핑이 발생되는 방향으로 오목하게 형성된다. 즉, 반도체 칩(60)과 본딩 와이어(80)를 봉합하는 액상의 성형 수지(90)는 본딩 와이어(80)가 배열된 방향에 거의 직교하는 방향으로 주입되기 때문에, 와이어 루프부(83)는 액상의 성형 수지(90)가 주입되는 방향으로 오목하게 형성함으로써 액상의 성형 수지(90)의 흐름의 영향을 최소화할 수 있다.At this time, the wire loop portion 83 is formed concave in the direction in which the wire sweep is generated. That is, since the liquid molding resin 90 sealing the semiconductor chip 60 and the bonding wire 80 is injected in a direction substantially orthogonal to the direction in which the bonding wires 80 are arranged, the wire loop portion 83 is By forming concave in the direction in which the liquid molding resin 90 is injected, the influence of the flow of the liquid molding resin 90 can be minimized.

이와 같은 와이어 본딩 구조(100)를 형성하기 위한 와이어 본딩 방법은, 반도체 칩(60)에 제 1 본딩부(81)를 형성하는 단계, 제 1 본딩부(81)와 연결되어 배선기판(70)쪽으로 와이어 루프부(83)를 형성하는 단계 및 와이어 루프부(83)와 연결되어 배선기판(70)에 제 2 본딩부(85)를 형성하는 단계를 포함한다.In the wire bonding method for forming the wire bonding structure 100, the step of forming the first bonding portion 81 on the semiconductor chip 60 is connected to the first bonding portion 81 and the wiring board 70. Forming a wire loop portion 83 toward the wire loop portion 83 and forming a second bonding portion 85 on the wiring board 70 in connection with the wire loop portion 83.

와이어 본딩 방법으로는 볼 본딩(ball bonding) 방법, 웨지 본딩(wedge bonding) 방법, 범프 리버스 본딩(bump reverse bonding) 방법 등이 이용될 수 있다. 바람직하게는 제 1 본딩부(81)는 스티치 본딩보다는 볼 본딩으로 형성하는 것이 바람직하다. 이유는 볼 본딩은 스티치 본딩에 비해서 제 1 본딩부(81)에서 인출되는 와이어 루프부(83)의 방향을 용이하게 조절할 수 있기 때문이다.As the wire bonding method, a ball bonding method, a wedge bonding method, a bump reverse bonding method, or the like may be used. Preferably, the first bonding portion 81 is preferably formed by ball bonding rather than stitch bonding. This is because the ball bonding can easily adjust the direction of the wire loop portion 83 drawn out from the first bonding portion 81 as compared to the stitch bonding.

한편 본 발명의 실시예에서는 반도체 칩(60)에 제 1 본딩부(81)를 형성하고 배선기판(70)에 제 2 본딩부(85)를 형성하는 순으로 와이어 본딩하였지만, 반대로 배선기판에 제 1 본딩부를 형성하고 반도체 칩에 제 2 본딩부를 형성하는 순으로 와이어 본딩할 수도 있다.Meanwhile, in the exemplary embodiment of the present invention, wire bonding is performed in order of forming the first bonding portion 81 on the semiconductor chip 60 and the second bonding portion 85 on the wiring board 70. The wire bonding may be performed in order of forming the first bonding portion and forming the second bonding portion on the semiconductor chip.

그리고 와이어 본딩 공정이 완료된 이후에 성형 공정이 진행되는데, 도 4에 도시된 바와 같이, 와이어 스위핑이 발생되는 방향으로 와이어 루프부(83)를 형성하더라도 와이어 스위핑은 발생된다. 하지만 와이어 루프부(83)가 와이어 스위핑이 발생되는 방향으로 오목하게 형성되어 액상의 성형 수지(90)의 흐름의 영향을 덜 받기 때문에, 인접하는 본딩 와이어(80) 사이에 와이어 쇼트는 발생되지 않는다. 이때 도면부호 80a는 와이어 스위핑이 발생되기 전의 본딩 와이어의 위치를 나타내고, 도면부호 80b는 와이어 스위핑이 발생된 후의 본딩 와이어의 위치를 나타낸다.After the wire bonding process is completed, the molding process is performed. As shown in FIG. 4, even when the wire loop portion 83 is formed in the direction in which the wire sweeping occurs, the wire sweeping is generated. However, since the wire loop portion 83 is concave in the direction in which the wire sweep is generated and is less affected by the flow of the liquid molding resin 90, no wire short is generated between adjacent bonding wires 80. . In this case, reference numeral 80a denotes the position of the bonding wire before wire sweeping occurs, and reference numeral 80b denotes the position of the bonding wire after wire sweeping occurs.

한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다. 예를 들어 본 발명의 실시예에서는 하나의 반도체 칩이 배선기판에 부착된 예를 개시하였지만, 복수의 반도체 칩이 배선기판에 적층된 경우에도 적용될 수 있음은 물론이다.On the other hand, the embodiments of the present invention disclosed in the specification and drawings are merely presented specific examples to aid understanding, and are not intended to limit the scope of the present invention. In addition to the embodiments disclosed herein, it is apparent to those skilled in the art that other modifications based on the technical idea of the present invention may be implemented. For example, in the exemplary embodiment of the present invention, an example in which one semiconductor chip is attached to a wiring board has been disclosed.

따라서, 본 발명에 따르면 와이어 스위핑이 발생되는 방향으로 오목하게 본딩 와이어를 형성함으로써, 본딩 와이어는 액상의 성형 수지의 흐름의 영향을 덜 받게 된다. 이로 인해 와이어 스위핑 발생이 최소화되기 때문에, 이웃하는 본딩 와이어 사이에 와이어 쇼트가 발생되는 것을 억제할 수 있다.Therefore, according to the present invention, by forming the bonding wire concave in the direction in which the wire sweeping occurs, the bonding wire is less influenced by the flow of the liquid molding resin. As a result, the occurrence of wire sweeping can be minimized, so that wire short can be generated between neighboring bonding wires.

Claims (6)

배선기판에 실장된 반도체 칩과 상기 배선기판을 본딩 와이어로 연결하는 와이어 본딩 방법으로,A wire bonding method for connecting a semiconductor chip mounted on a wiring board and the wiring board with a bonding wire, (a) 상기 반도체 칩에 제 1 본딩부를 형성하는 단계와;(a) forming a first bonding portion on the semiconductor chip; (b) 상기 제 1 본딩부와 연결되어 상기 배선기판쪽으로 와이어 루프부를 형성하는 단계; 및(b) forming a wire loop part connected to the first bonding part toward the wiring board; And (c) 상기 와이어 루프부와 연결되어 상기 배선기판에 제 2 본딩부를 형성하는 단계;를 포함하며,(c) forming a second bonding part on the wiring board by being connected to the wire loop part; 상기 와이어 루프부는 와이어 스위핑이 발생되는 방향으로 오목하게 형성된 것을 특징으로 하는 와이어 스위핑을 억제하는 와이어 본딩 방법.And the wire loop portion is formed concave in a direction in which wire sweeping occurs. 제 1항에 있어서,The method of claim 1, 상기 본딩 와이어는 상기 반도체 칩을 중심으로 양쪽에 배열 형성되는 것을 특징으로 하는 와이어 스위핑을 억제하는 와이어 본딩 방법.And the bonding wires are arranged on both sides of the semiconductor chip. 제 2항에 있어서,The method of claim 2, 액상의 성형 수지는 상기 본딩 와이어가 배열된 방향에 거의 직교하는 방향으로 주입될 때, 상기 와이어 루프부는 상기 액상의 성형 수지가 주입되는 방향으로 오목하게 형성되는 것을 특징으로 하는 와이어 스위핑을 억제하는 와이어 본딩 방법.When the liquid molding resin is injected in a direction substantially orthogonal to the direction in which the bonding wires are arranged, the wire loop portion is formed to be concave in the direction in which the liquid molding resin is injected. Bonding method. 배선기판과;A wiring board; 상기 배선기판의 상부면에 부착된 적어도 하나 이상의 반도체 칩과;At least one semiconductor chip attached to an upper surface of the wiring board; 상기 배선기판과 반도체 칩을 전기적으로 연결하며, 상기 반도체 칩을 중심으로 양쪽에 배열 형성된 복수의 본딩 와이어;를 포함하며,And a plurality of bonding wires electrically connecting the wiring board and the semiconductor chip and arranged on both sides of the semiconductor chip. 상기 본딩 와이어는 와이어 스위핑이 발생되는 방향으로 오목하게 형성된 것을 특징으로 하는 와이어 스위핑을 억제하는 와이어 본딩 구조.The bonding wire is a wire bonding structure for suppressing the wire sweep, characterized in that formed in the concave direction in which the wire sweep occurs. 제 4항에 있어서, 상기 본딩 와이어는,The method of claim 4, wherein the bonding wire, 상기 반도체 칩에 본딩되는 제 1 본딩부와;A first bonding part bonded to the semiconductor chip; 상기 제 1 본딩부와 연결되어 상기 배선기판쪽으로 뻗어 있는 와이어 루프부와;A wire loop part connected to the first bonding part and extending toward the wiring board; 상기 와이어 루프부와 연결되어 상기 배선기판에 본딩되는 제 2 본딩부;를 포함하며,And a second bonding part connected to the wire loop part and bonded to the wiring board. 상기 와이어 루프부는 와이어 스위핑이 발생되는 방향으로 오목하게 형성된 것을 특징으로 하는 와이어 스위핑을 억제하는 와이어 본딩 구조.And the wire loop portion is formed concave in a direction in which wire sweeping occurs. 제 5항에 있어서,The method of claim 5, 액상의 성형 수지는 상기 본딩 와이어가 배열된 방향에 거의 직교하는 방향 으로 주입될 때, 상기 와이어 루프부는 상기 액상의 성형 수지가 주입되는 방향으로 오목하게 형성된 것을 특징으로 하는 와이어 스위핑을 억제하는 와이어 본딩 구조.When the liquid molding resin is injected in a direction substantially orthogonal to the direction in which the bonding wires are arranged, the wire loop portion is concave in the direction in which the liquid molding resin is injected, wherein the wire bonding suppresses wire sweeping. rescue.
KR1020050121789A 2005-12-12 2005-12-12 Wire bonding method for reducing wire sweeping and wire bonding structure using the same KR20070062083A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050121789A KR20070062083A (en) 2005-12-12 2005-12-12 Wire bonding method for reducing wire sweeping and wire bonding structure using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050121789A KR20070062083A (en) 2005-12-12 2005-12-12 Wire bonding method for reducing wire sweeping and wire bonding structure using the same

Publications (1)

Publication Number Publication Date
KR20070062083A true KR20070062083A (en) 2007-06-15

Family

ID=38357622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050121789A KR20070062083A (en) 2005-12-12 2005-12-12 Wire bonding method for reducing wire sweeping and wire bonding structure using the same

Country Status (1)

Country Link
KR (1) KR20070062083A (en)

Similar Documents

Publication Publication Date Title
KR100265461B1 (en) Semiconductor integrated circuit device having dummy bonding wire
US20070170572A1 (en) Multichip stack structure
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
EP0810655A2 (en) A package for a semiconductor device
US20100112761A1 (en) Semiconductor device and a manufacturing method of the same
JP2009038142A (en) Semiconductor stacked package
KR20150047168A (en) Semiconductor package
US7732921B2 (en) Window type BGA semiconductor package and its substrate
US20110084374A1 (en) Semiconductor package with sectioned bonding wire scheme
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
US20060214275A1 (en) Semiconductor device
US5585667A (en) Lead frame for handling crossing bonding wires
JP2001156251A (en) Semiconductor device
US6617524B2 (en) Packaged integrated circuit and method therefor
JP5205173B2 (en) Semiconductor device and manufacturing method thereof
US6750533B2 (en) Substrate with dam bar structure for smooth flow of encapsulating resin
JP2000058578A (en) Semiconductor device
JP2009182004A (en) Semiconductor device
KR20070062083A (en) Wire bonding method for reducing wire sweeping and wire bonding structure using the same
KR100350084B1 (en) Method for wire bonding in semiconductor package
JP2008177424A (en) Semiconductor device
KR100650769B1 (en) Stack type package
US6875639B2 (en) Semiconductor device and method of manufacturing the same
KR100635386B1 (en) Semiconductor chip package with high speed signal processing
KR100585150B1 (en) Semiconductor device capable of improving signal transmission characteristics

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination