KR20070059447A - 다중 스위칭 포트 지원 구조의 패킷 처리장치, 방법 및 그장치를 적용한 패킷 처리시스템 - Google Patents
다중 스위칭 포트 지원 구조의 패킷 처리장치, 방법 및 그장치를 적용한 패킷 처리시스템 Download PDFInfo
- Publication number
- KR20070059447A KR20070059447A KR1020050118285A KR20050118285A KR20070059447A KR 20070059447 A KR20070059447 A KR 20070059447A KR 1020050118285 A KR1020050118285 A KR 1020050118285A KR 20050118285 A KR20050118285 A KR 20050118285A KR 20070059447 A KR20070059447 A KR 20070059447A
- Authority
- KR
- South Korea
- Prior art keywords
- packet
- fabric
- port
- input
- output
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims abstract description 124
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000004744 fabric Substances 0.000 claims abstract description 164
- 238000004891 communication Methods 0.000 claims description 59
- 238000003672 processing method Methods 0.000 claims description 9
- 238000013507 mapping Methods 0.000 claims description 3
- 238000007726 management method Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 8
- 101710169169 Polyprenol monophosphomannose synthase Proteins 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 101000644564 Homo sapiens tRNA wybutosine-synthesizing protein 4 Proteins 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 102100020799 tRNA wybutosine-synthesizing protein 4 Human genes 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
- H04L45/745—Address table lookup; Address filtering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
- H04L47/2483—Traffic characterised by specific attributes, e.g. priority or QoS involving identification of individual flows
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/111—Switch interfaces, e.g. port details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/112—Switch control, e.g. arbitration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/08—Protocols for interworking; Protocol conversion
Abstract
본 발명은 가입자의 패킷을 패킷 처리장치, 방법 및 시스템에 관한 것으로서, 본 발명의 패킷 처리장치는, 복수의 가입자로부터 패킷 프레임을 수신하여 패킷을 식별하고 패킷에 대한 트래픽 흐름을 제어하여 네트워크프로세서부로 패킷을 전달하며, 상기 네트워크프로세서부로부터 전달받은 패킷으로부터 패킷 프레임을 생성하여 목적지 출력포트를 통해 가입자로 전달하는 물리계층처리부와, 상기 물리계층처리부로부터 수신된 패킷을 내부의 경로 테이블을 이용하여 룩업하고 패킷을 편집하여 전달하며, 상기 물리계층처리부에서 사용되는 출력포트를 결정하고 해당 물리링크 및 서비스 프로토콜에 적합하도록 패킷을 변환하여 상기 물리계층처리부로 패킷을 전달하는 네트워크프로세서부; 및 상기 네트워크프로세서부로부터 수신된 패킷의 제어정보를 분석하여 패브릭 포트에 적합하도록 패킷을 변환하여 N개의 출력 패브릭 포트로 전달하며, N개의 입력 패브릭 포트를 통해 수신되는 패킷에 대하여 라우팅 정보를 제거하고 상기 네트워크프로세서부로 상기 패킷을 전달하는 트래픽관리 및 패브릭정합부를 포함하며, 상기 출력 패브릭 포트로 전달된 패킷은 풀 메쉬 구조의 백플레인에 접속된 경로를 통하여 통신하고자 하는 다른 가입자 패킷 처리장치의 입력 패브릭 포트로 전달된다.
가입자 패킷 처리 장치, 풀 메쉬 백플레인, 스위치
Description
도 1은 종래의 스위치 보드가 적용된 통신시스템의 개략적인 구성도이다.
도 2는 본 발명에 따른 다중 스위칭 포트 지원 구조의 패킷 처리장치의 구성도이다.
도 3은 본 발명에 따른 다수개의 다중 스위칭 포트 지원 구조의 패킷 처리장치가 적용된 패킷 처리 시스템의 구성블럭도이다.
도 4는 본 발명에 따른 패킷 처리장치의 트래픽관리 및 패브릭정합부(TMFI)의 상세 구성블럭도이다.
도 5는 본 발명에 따른 풀메쉬 백플레인에서의 신호 연결을 위한 맵 구성도를 나타낸 것이다.
도 6은 본 발명에 따른 다중 스위칭 포트 지원 구조의 패킷 처리장치에서의 패킷 처리방법을 보이는 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
210 : 패킷 처리장치 211 : 물리계층처리부(PHY)
212 : 네트워크 프로세서(NP) 213 : 트래픽관리 및 패브릭정합부(TMFI)
220 : 풀 메쉬 백플레인 230 : 시스템 제어 프로세서
402 : 입력큐 403 : 레이블 프로세서
404 : 입력 트래픽 관리부 405 : 패킷 메모리
406 : 패브릭 셀 송신부 407 : 출력 패브릭 링크 정합부
416 : 입력 패브릭 링크 정합부 417 : 패브릭 셀 수신부
418 : 출력 트래픽 관리부
본 발명은 다중 스위칭 포트 지원 구조의 패킷 처리장치 및 방법에 관한 것으로서, 특히 통신시스템에서 좁은 물리적은 공간을 효율적으로 활용하여 대용량의 시스템을 구성하고 고속의 시스템 서비스가 가능하도록 하는 다중 스위칭 포트 지원 구조의 패킷 처리장치, 방법 및 그 장치를 적용한 패킷 처리 시스템에 관한 것이다.
컴퓨터와 통신기술이 발달함에 따라 매우 복잡하고 다양한 정보 전달이 요구되고 있으며, 이에 따라 네트워크에 대한 트래픽 용량이 급격히 증가되고 있다. 나아가, 이로 인한 통신시스템 또한 대용량화 및 고속화가 요구되고 있으며, 특히 좁은 물리적인 공간에서 사용이 가능한 고속, 대용량의 시스템 서비스가 점차 요구되 고 있는 실정이다.
통신시스템에서의 가입자 패킷 처리장치는 내부에 다수의 스위칭 기능 통신 채널을 구비하고, 상기 통신 채널을 몇 개의 그룹으로 나누어 각 그룹을 하나의 스위칭 포트로 구성함으로써 다수의 스위칭 포트로 구성하고, 가입자 패킷 처리장치 상호간의 통신은 다수의 스위칭 포트 중에서 미리 정해진 프로토콜에 의해 해당 스위칭 포트를 이용하여 풀 메쉬 백보드 신호를 통해 다른 가입자 패킷 처리장치와 통신을 수행한다.
도 1은 종래의 스위치 보드가 적용된 통신시스템의 개략적인 구성도이다.
도 1을 참조하면, 종래의 통신시스템은 다수의 가입자 패킷 처리장치(101)의 상호간 또는 가입자 장치와 시스템 제어 보드 장치간의 통신을 위해서는 가입자 상호간 또는 시스템 제어 장치 사이에 별도의 패킷 스위치 보드(102)를 구비하고, 반드시 상기 패킷 스위치 보드(102)를 통하여 통신하는 구조로 구성되었다. 예컨대, 한국등록특허공보 제0198467호(등록일:1999.03.02)에는 스위칭 보드 수단을 이용한 스탠바이 프로세서 통신장치 및 통신방법이 개시되어 있다. 상기 선행특허에서는 통신을 위하여 스위치 보드가 필요하며, 반드시 그 스위치 보드를 경유하여 통신이 가능하다.
이와 같이 스위치 보드를 적용한 종래의 통신시스템의 경우, 스위치 보드 사용으로 인하여 물리적인 공간이 좁아지므로 시스템의 대용량 구현에 제한요소가 된다. 또한, 스위치 보드를 구성함으로써 전체 시스템 구성을 위한 투자 비용이 증가 되는 요소가 발생한다.
나아가, 이러한 종래의 통신시스템에서는 스위치 보드 정합시 외부 커넥터를 통하여 여러 단계로 정합되므로 인터페이스 단계가 추가되어 불확실한 인터페이스 정합 문제가 발생하고, 전달 경로에서 전달되는 정보의 손실이 발생할 수 있어 통신시스템의 신뢰성에 문제가 발생할 수 있다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위하여 제안된 것으로, 통신시스템에서 좁은 물리적인 공간을 최대한 효율적으로 활용하여 대용량의 시스템을 구성하고 저비용으로 고속, 고신뢰성의 정보 전달이 가능하도록 하는 다중 스위칭 포트 지원 구조의 패킷 처리장치를 제공하는데 그 목적이 있다.
또한, 본 발명은 통신시스템에서 스위치 보드를 사용하지 않고 가입자 패킷 처리장치 내에 다수의 스위칭 포트를 직접 구비하여 이 스위칭 포트와 풀 메쉬로 구성된 백플레인 신호선을 따라 가입자 패킷을 처리하는 다중 스위칭 포트 지원 구조의 패킷 처리장치를 제공하는데 또 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 다중 스위칭 포트 지원 구조의 패킷 처리장치는,
복수의 가입자로부터 패킷 프레임을 수신하여 패킷을 식별하고 패킷에 대한 트래픽 흐름을 제어하여 패킷을 전달하며, 전달받은 패킷으로부터 패킷 프레임을 생성하여 목적지 출력포트를 통해 가입자로 전달하는 물리계층처리부(PHY); 상기 물리계층처리부로부터 수신된 패킷을 내부의 경로 테이블을 이용하여 룩업하고 패킷을 편집하여 전달하며, 상기 물리계층처리부에서 사용되는 출력포트를 결정하고 해당 물리링크 및 서비스 프로토콜에 적합하도록 패킷을 변환하여 상기 물리계층처리부로 패킷을 전달하는 네트워크프로세서부(NP); 및 상기 네트워크프로세서부로부터 수신된 패킷의 제어정보를 분석하여 패브릭 포트에 적합하도록 패킷을 변환하여 N개의 출력 패브릭 포트로 전달하며, N개의 입력 패브릭 포트를 통해 수신되는 패킷에 대하여 라우팅 정보를 제거하고 상기 네트워크프로세서부로 상기 패킷을 전달하는 트래픽관리 및 패브릭정합부(TMFI)를 포함하며, 상기 출력 패브릭 포트로 전달된 패킷은 풀 메쉬 구조의 백플레인에 접속된 경로를 통하여 통신하고자 하는 다른 가입자 패킷 처리장치의 입력 패브릭 포트로 전달된다.
상기한 본 발명의 패킷 처리장치는 가입자간 1:1 단위의 유니 캐스트 통신 또는 1:N의 멀티 캐스트 통신을 수행한다.
본 발명의 일 실시 예에서, 상기 입력 및 출력 패브릭 포트는 각각 상기 풀 메쉬 구조의 백플레인에 접속된 경로를 통하여 통신하고자 하는 다른 가입자 패킷 처리장치의 개수만큼 존재하며, 상기 입,출력 패브릭 포트의 각 포트는 서로 독립적인 스위칭 포트로 상기 풀메쉬 백플레인과의 통신 경로를 형성한다.
본 발명의 일 실시 예에서, 상기 트래픽관리 및 패브릭정합부(TMFI)는, 상기 네트워크프로세서부(NP)로부터 전달받은 패킷을 재조립하고, 상기 패킷에 대한 오 류를 검사한 후 전달하는 입력큐; 상기 패킷을 저장하는 다수의 큐를 갖는 패킷메모리; 상기 입력큐로부터 전달된 패킷 정보를 이용하여 해당 패킷이 저장될 패킷메모리의 큐를 결정하고 상기 패킷을 패브릭 데이터 패킷으로 변환하는 레이블 프로세서; 상기 패킷메모리의 상태를 관리하고, 상기 패브릭 데이터 패킷을 입력받아 내부 알고리즘에 의해 상기 데이터 패킷을 상기 패킷메모리에 저장하거나 또는 폐기하고, 상기 저장된 데이터 패킷을 읽어내어 전달하는 입력 트래픽 관리부; 상기 입력 트래픽 관리부로부터 전달된 데이터 패킷으로부터 병렬 패브릭 데이터 셀을 생성하고 패킷 스위칭 경로 테이블을 룩업하여 상기 N개의 출력 패브릭 포트 중 적어도 하나를 선택하여 전송하는 패브릭 셀 송신부; 및 상기 패브릭 셀 송신부로부터 전달받은 병렬 데이터 셀을 직렬 데이터 셀로 변환하고, 상기 선택된 출력 패브릭 포트를 통해 상기 직렬 데이터 셀을 전송하는 출력 패브릭 링크정합부를 포함한다.
이때, 상기 입력큐는 오류가 있는 패킷은 패기하고 정상적인 패킷은 큐에 저장한 후 필요에 따라 읽어 들여 레이블 프로세서로 전송하고, 상기 레이블 프로세서는 상기 입력큐로부터 전달된 패킷의 헤더에 포함된 목적지 식별자를 제거하고 출력 패브릭 링크 헤더를 삽입하여 패브릭 데이터 패킷을 생성하는 헤더처리부를 포함한다.
또한, 상기 입력 트래픽 관리부는, 상기 전달된 패브릭 데이터 패킷의 정보를 이용하여 패킷의 저장 또는 폐기 명령을 지시하는 큐 데이터베이스 프로세서; 및 상기 저장 명령에 따라 상기 패브릭 데이터 패킷을 해당 패킷메모리에 저장하는 메모리관리부를 포함한다.
또한, 상기 트래픽관리 및 패브릭정합부(TMFI)는, 상기 입력 패브릭 포트를 통하여 직렬 데이터 셀을 입력받고, 상기 직렬 데이터 셀을 병렬 데이터 셀로 복원하여 전달하는 입력 패브릭 링크정합부; 및 상기 병렬 데이터 셀을 입력받아 데이터 패킷으로 변환하고, 상기 네트워크프로세서부(NP)로 상기 데이터 패킷을 전달하는 출력 트래픽 관리부를 더 포함할 수 있다.
또한, 상기 출력 트래픽 관리부는, 상기 데이터 패킷을 목적지 식별자에 따라 저장하는 다수의 데이터 포트 FIFO를 포함하며, 상기 데이터 포트 FIFO와 상기 네트워크프로세서부(NP)로의 출력포트와의 매핑을 통해 해당 데이터 패킷을 상기 네트워크프로세서부(NP)로 전달한다.
또한, 상기 목적을 달성하기 위한 본 발명의 패킷 처리방법은, 다중 스위칭 포트 지원 구조의 가입자 패킷 처리장치에서의 패킷 처리방법에 있어서,
가입자로부터 패킷 프레임을 수신하여 프레임 데이터와 오류를 처리하여 패킷을 식별하고 상기 패킷에 대한 트래픽 흐름을 제어하여 패킷을 전달하는 제1단계; 상기 전달된 패킷을 내부의 경로 테이블을 이용하여 룩업하고, 필요에 따라 상기 패킷을 편집하여 전달하는 제2단계; 상기 전달받은 패킷의 제어정보를 분석하여 다중의 출력 패브릭 포트에 적합하도록 패킷을 변환하여 상기 다중의 출력 패브릭 포트 중 선택된 적어도 하나의 출력 패브릭 포트로 전달하는 제3단계; 및 상기 각 출력 패브릭 포트로 전달된 패킷을 풀 메쉬 구조의 백플레인에 접속된 경로를 통하 여 통신하고자 하는 다른 가입자 패킷 처리장치로 전달하는 제4단계를 포함한다.
이때, 상기 출력 패브릭 포트의 각 포트는 서로 독립적인 스위칭 포트로 상기 풀메쉬 백플레인과의 통신 경로를 형성한다.
상기한 본 발명의 패킷 처리방법은 상기 풀 메쉬 구조의 백플레인에 접속된 경로를 통하여 통신하는 다른 가입자 패킷 처리장치로부터 다중의 입력 패브릭 포트를 통해 입력된 패킷에 대하여 라우팅 정보를 제거하여 패킷을 전달하는 제5단계; 가입자와 연결된 물리계층에서 사용되는 출력포트를 결정하고 해당 물리링크 및 상기 패킷에 대한 서비스 프로토콜에 적합하도록 패킷을 변환하여 상기 물리계층으로 패킷을 전달하는 제6단계; 및 상기 전달된 패킷으로부터 패킷 프레임을 생성하여 목적지 출력포트를 통해 상기 가입자에게 전달하는 제7단계를 더 포함할 수 있다. 여기서, 상기 입력 패브릭 포트의 각 포트는 서로 독립적인 스위칭 포트로 상기 풀메쉬 백플레인과의 통신 경로를 형성하는 것이 바람직하다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 다중 스위칭 포트 지원 구조의 패킷 처리장치를 적용한 패킷 처리시스템은,
가입자로부터 패킷 프레임을 수신하여 패킷을 식별하여 전달하고, 전달된 패킷을 패킷 프레임으로 생성하여 해당 가입자로 전달하는 물리계층처리부(PHY)와, 상기 물리계층처리부(PHY)로부터 수신된 패킷을 편집하여 전달하고, 전달된 패킷을 변환하여 상기 물리계층처리부(PHY)로 전달하는 네트워크프로세서부(NP)와, 상기 네트워크프로세서(NP)부로부터 수신된 패킷을 N개의 출력 패브릭 포트로 전달하며, N개의 입력 패브릭 포트를 통해 수신된 패킷을 상기 네트워크프로세서부로 전달하는 트래픽관리 및 패브릭정합부(TMFI)를 갖는 가입자 패킷 처리장치; 상기 가입자 패킷 처리장치의 출력 패브릭 포트를 통해 전달된 패킷에 대하여 통신하고자 하는 다른 가입자 패킷 처리장치의 입력 패브릭 포트로 전달하기 위한 풀 메쉬 구조의 통신 경로를 제공하는 풀메쉬 백플레인; 및 시스템 내의 각 가입자 패킷 처리장치들의 내부 프로세서간 통신(IPC) 인터페이스를 통하여 상태 정보 및 제어 정보를 주고 받아 전체 시스템을 관리 및 제어하는 시스템 제어 프로세서를 포함한다.
이때, 상기 입,출력 패브릭 포트의 각 포트는 서로 독립적인 스위칭 포트로 상기 풀메쉬 백플레인과의 통신 경로를 형성한다.
본 발명의 일 실시 예에서, 상기 풀메쉬 백플레인은 가입자 패킷 처리장치간의 입력 및 출력 패브릭 포트 사이에 통신 경로 제공시 상기 각 입,출력 패브릭 포트 내에 대응되는 보드명과 패브릭 포트 번호를 할당하여 상호 신호를 연결한다.
또한, 본 발명의 일 실시 예에서, 상기 풀메쉬 백플레인은 각 슬롯당 N개의 입,출력 패브릭 포트를 갖는다.
본 발명은 대용량 통신시스템을 위하여 다중 스위칭 포트 지원 구조를 갖는 패킷 처리장치 및 방법을 제공한다. 본 발명의 패킷 처리장치는 기존의 스위치 보드를 사용하지 않고 가입자 패킷 처리장치 내에 다수의 스위칭 포트를 직접 구비하여, 이 스위칭 포트와 풀 메쉬로 구성된 백플레인 신호선을 따라 가입자 패킷 처리장치간의 통신이 가능하도록 한다.
상기와 같이 구성된 본 발명의 패킷 처리장치는 기존의 스위치 보드를 사용하지 않음으로써 그 물리적은 공간을 효율적으로 활용하여 대용량의 시스템을 구현할 수 있고, 스위치 보드 구성을 위한 투자 비용을 줄일 수 있으며, 스위치 보드를 통한 인터페이스 단계를 줄여 불확실한 인터페이스의 문제점을 해결할 수 있다. 이로써 전달 경로에서 전달되는 정보의 손실을 줄이고, 저비용, 고신뢰성의 통신시스템을 구현할 수 있다.
이하에서, 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 본 발명의 요지를 모호하지 않게 하기 위하여 그에 대한 상세한 설명을 생략할 것이다.
도 2는 본 발명에 따른 다중 스위칭 포트 지원 구조의 패킷 처리장치의 구성도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 다중 스위칭 포트 지원 구조의 패킷 처리장치(210)는, 물리계층처리부(physical layer:PHY)(211), 네트워크프로세서부(network processor:NP)(212), 트래픽관리 및 패브릭정합부(traffic management & fabric interface:TMFI)(213)를 포함하여 구성된다.
상기 물리계층처리부(PHY)(211)는 복수의 가입자로부터 패킷 프레임을 수신 하여 패킷을 식별하고 패킷에 대한 트래픽 흐름을 제어하여 패킷을 네트워크프로세서부(NP)(212)로 전달한다. 또한, 상기 물리계층처리부(PHY)(211)는 상기 네트워크프로세서부(NP)(212)로부터 전달받은 패킷으로부터 패킷 프레임을 생성하여 다수의 가입자 출력포트 중 선택된 목적지 가입자 포트(210)를 통해 해당 가입자로 전달한다.
상기 네트워크프로세서부(NP)(212)는 상기 물리계층처리부(PHY)(211)로부터 수신된 패킷을 내부의 경로 테이블을 이용하여 룩업하고 패킷을 편집하여 트래픽관리 및 패브릭정합부(TMFI)(213)로 전달한다. 또한, 상기 네트워크프로세서부(NP)(212)는 상기 트래픽관리 및 패브릭정합부(TMFI)(213)로부터 전달받은 패킷에 상기 물리계층처리부(PHY)(211)로 전달하기 위하여 상기 물리계층처리부(PHY)(211)에서 사용되는 출력포트를 결정하고 해당 물리링크 및 서비스 프로토콜에 적합하도록 패킷을 변환하여 상기 물리계층처리부(PHY)(211)로 패킷을 전달한다.
상기 트래픽관리 및 패브릭정합부(TMFI)(213)는 상기 네트워크프로세서부(NP)(212)로부터 수신된 패킷의 제어정보를 분석하여 패브릭 포트에 적합하도록 패킷을 변환하여 N개의 출력 패브릭 포트(214)로 전달한다. 또한, 상기 트래픽관리 및 패브릭정합부(TMFI)(213)는 N개의 입력 패브릭 포트(214)를 통해 수신되는 패킷에 대하여 라우팅 정보를 제거하고 상기 네트워크프로세서부(NP)(212)로 패킷을 전달한다.
여기서, 상기 N개의 출력 패브릭 포트로 전달된 패킷은 풀 메쉬(full mesh) 구조의 백플레인에 접속된 경로를 통하여 통신하고자 하는 다른 가입자 패킷 처리 장치(미도시)의 입력 패브릭 포트로 전달된다. 이와 같이, 패킷 처리장치는 내부에 다수의 입,출력 패브릭 포트를 가짐으로써 다중의 스위칭 포트(214)를 구성하게 되며, 이러한 다중의 스위칭 포트(214)를 이용하여 가입자 패킷 처리장치 상호간 통신이 이루어지며, 특히 풀 메쉬 형태의 백플레인 신호 구조를 통해 패킷 처리장치(210) 간의 상호 통신이 수행된다.
상기와 같은 구성을 갖는 본 발명의 다중 스위칭 포트 지원 구조의 패킷 처리장치의 구성 및 작용을 이하에서 보다 구체적으로 설명한다.
도 3은 본 발명에 따른 다수개의 다중 스위칭 포트 지원 구조의 패킷 처리장치가 적용된 패킷 처리 시스템의 구성블럭도이다.
도 3을 참조하면, 본 발명에 따른 다수의 패킷 처리장치가 적용된 패킷 처리 시스템은 다수의 패킷 처리장치(210), 풀메쉬 백플레인(220) 및 시스템 제어 프로세서(230)로 구성된다. 여기서, 도 3에는 본 발명의 일 실시예로서 5개의 패킷 처리장치(210)를 도시하고 있으나, 이는 설명의 편의상 도시한 것이며 본 발명이 이에 한정되는 것은 아니며, 오히려 통신시스템의 구성에 따라 다른 개수의 패킷 처리장치(210)를 구성할 수 있음은 당업자에게 자명한 것이다.
상기한 바와 같이, 각 패킷 처리장치(210)는 가입자로부터 패킷을 수신하여 패킷을 식별하고, 필요에 따라 상기 패킷을 편집, 변환하여 다수의 스위칭 포트, 즉 N개의 출력 패브릭 포트를 통해 풀메쉬 백플레인(220)의 풀 메쉬 접속 경로를 통해 다른 패킷 처리장치(210)로 패킷을 전송한다. 또한, 각 패킷 처리장치(210)는 상기 풀 메쉬 접속 경로를 통해 다른 패킷 처리장치로부터 전달된 패킷을 편집, 변환하여 다시 해당 가입자로 패킷을 전달한다.
상기 풀메쉬 백플레인(220)은 상기 각 패킷 처리장치(210)의 출력 패브릭 포트를 통해 전달된 패킷에 대하여 통신하고자 하는 다른 가입자 패킷 처리장치(210)의 입력 패브릭 포트로 전달하기 위한 풀 메쉬 구조의 통신 경로를 제공한다.
상기 시스템 제어 프로세서(230)는 패킷 처리시스템 내의 각 가입자 패킷 처리장치(210)들의 내부 프로세서간 통신(IPC) 인터페이스를 통하여 상태 정보 및 제어 정보를 주고 받아 전체 시스템을 관리 및 제어한다.
이러한 가입자 패킷 처리장치 및 시스템의 동작을 살펴보면, 가입자 패킷 처리장치(210)는 물리계층처리부(211) 직렬링크를 통하여 가입자로부터 패킷 프레임이 수신된다. 상기 물리계층처리부(211)는 상기 수신된 패킷 프레임으로부터 프레임 데이터와 오류를 처리하여 패킷을 식별하고, 직렬 패킷 프레임을 병렬 패킷 프레임으로 변환한 후, 패킷에 대한 트래픽 흐름을 제어하여 다음 단계인 네트워크프로세서부(212)로 패킷을 전달한다.
상기 네트워크프로세서부(212)는 상기 물리계층처리부(211)에서 전달받은 패킷을 내부의 경로 테이블을 이용하여 룩업하고, 필요에 따라 패킷을 다시 편집한 후, 다음 단계인 트래픽관리 및 패브릭정합부(213)로 전달한다.
상기 트래픽관리 및 패브릭정합부(213)는 상기 네트워크프로세서부(212)로부터 전달받은 패킷의 제어정보를 분석하여 N개의 출력 패브릭 포트에 적합하도록 패킷을 변환하여 해당 출력 패브릭 포트로 전달한다. 이와 같이, 상기 출력 패브릭 포트로 전달된 패킷은 풀 메쉬 구조의 백플레인(220)에 접속된 경로를 통하여 통신하고자 하는 다른 가입자 패킷 처리장치(210)로 전달된다.
또한, 가입자 패킷 처리장치(210)의 트래픽관리 및 패브릭정합부(213)는 자신의 N개의 입력 패브릭 포트를 통하여 들어오는 수신 패킷에 대하여 라우팅 정보를 제거하고, 상기 네트워크프로세서부(212)로 패킷을 전달한다.
상기 네트워크프로세서(212)는 상기 물리계층처리부(211)에서 사용되는 출력 포트를 결정하고 해당 물리 링크 및 서비스 프로토콜에 적합하도록 패킷을 변환하여 상기 물리계층처리부(211)로 전송한다.
상기 물리계층처리부(211)는 상기 네트워크프로세서(212)로부터 전달받은 프로토콜에 따라서 패킷의 프레임을 생성하여 물리링크에 적합한 데이터를 코딩 및 신호를 직렬로 변환하여 목적지 출력 포트 물리 링크로 전달함으로써 상기 패킷을 해당 가입자에게 전달하도록 한다.
한편, 상기 풀메쉬 백플레인(220)은 풀 메쉬 형태의 신호 연결 구조를 가지며, 각 패킷 처리장치(210)의 다중 입,출력 패브릭 포트를 풀 메쉬 형태로 통신 경로를 제공함으로써 각 패킷 처리장치간의 패킷 전달이 이루어진다. 예를 들어, 도 3에 도시된 예시도에서와 같이, 가입자 패킷 처리장치1(PPM1)과 가입자 패킷 처리장치2(PPM2)가 서로 통신을 하기 위해서는 PPM2(1) 포트와 PPM1(1) 포트가 풀 메쉬 백플레인(220)을 통하여 서로 연결되고, 만약 가입자 패킷 처리장치1(PPM1)과 가입자 패킷 처리장치3(PPM3)이 서로 통신하기 위해서는 PPM3(1) 포트와 PPM1(2) 포트가 풀 메쉬 백플레인(220)을 통하여 서로 연결되어 통신이 이루어진다. 이와 같이, 각 가입자 패킷 처리장치(210)는 다중 스위칭 포트 지원 구조를 가지며, 각 스위칭 포트는 풀 메쉬 구조를 갖는 백플레인(220)의 통신 경로를 통해 다른 각각의 패킷 처리장치의 스위칭 포트와 연결된다.
이로써, 본 발명에서는 가입자간 1:1 단위의 유니 캐스트 통신이 가능하고 또한 1:N의 멀티 캐스트 통신도 가능하다. 또한, 상기 다중 스위칭 포트, 즉 패킷 처리장치의 입,출력 패브릭 포트는 연결된 다른 모든 패킷 처리장치와 통신하기 위하여 각각 상기 풀 메쉬 구조의 백플레인에 접속된 경로를 통하여 통신하고자 하는 다른 가입자 패킷 처리장치의 개수만큼 존재하는 것이 바람직하다. 여기서, 상기 입,출력 패브릭 포트의 각 포트는 서로 독립적인 스위칭 포트로 상기 풀메쉬 백플레인과의 통신 경로를 형성한다.
도 4는 본 발명에 따른 패킷 처리장치의 트래픽관리 및 패브릭정합부(TMFI)의 상세 구성블럭도이다.
도 4를 참조하면, 본 발명의 트래픽관리 및 패브릭정합부(TMFI)(213)는, 입력큐(402), 레이블프로세서(403), 입력트래픽관리부(404), 패킷메모리(405), 패브릭셀송신부(406), 출력패브릭링크정합부(407), 입력패브릭링크정합부(416), 패브릭셀수신부(417) 및 출력트래픽관리부(418)를 포함하여 구성된다.
상기 입력큐(402)는 상기 네트워크프로세서부(NP)로부터 패킷이 들어오면, 분해된 패킷의 조각을 모아 재조립한 후, 패킷에 대한 오류를 검사하고, 오류가 있는 패킷은 폐기하고 정상적인 패킷은 큐에 저장한 후 필요에 따라 읽어 내어 레이 블프로세서(403)로 전송한다.
상기 레이블프로세서(403)는 상기 입력큐(402)로부터 패킷을 전달받아 헤더에 포함된 목적지 식별자를 이용하여 레이블 프로세서(403) 내부의 목적지 식별자 룩업 테이블을 검색하고, 그 검색 결과와 클래스 정보를 활용하여 상기 패킷이 저장될 패킷 메모리(405)의 큐 번호를 결정한다. 이어, 데이터 패킷에서 헤더의 목적지 식별자를 제거하고 출력 패브릭 링크 헤더를 삽입한 후, 입력 트래픽 관리부(404) 내부의 메모리 관리기로 상기 패브릭 데이터 패킷을 보낸다. 나아가, 상기 레이블 프로세서(403)는 트래픽 관리 큐 번호와 패킷 사이즈를 상기 입력 트래픽 관리부(404) 내부의 큐 데이터베이스 프로세서로 전송한다.
상기 패킷메모리(405)는 패킷을 저장하는 다수의 큐를 가지며, 상기 큐에 패킷을 저장한다.
상기 입력 트래픽 관리부(404)는 상기 패킷메모리(405)의 상태를 관리하고, 상기 패브릭 데이터 패킷을 입력받아 상기 데이터 패킷을 상기 패킷메모리에 저장하거나 또는 폐기하고, 상기 저장된 데이터 패킷을 읽어내어 전달한다. 이를 보다 구체적으로 설명하면, 상기 입력 트래픽 관리부(404)의 큐 데이터베이스 프로세서는 트래픽 큐 번호와 패킷 사이즈를 입력받고, 패브릭 데이터 패킷을 입력받는다. 또한, 상기 큐 데이터베이스 프로세서는 패킷 메모리(405)의 상태를 관리하고, 내부 알고리즘에 의해 도착한 패킷의 폐기 또는 저장을 결정하고, 저장할 것으로 결정된 패킷이 있으며 그 패킷을 패킷 메모리(405)에 저장하도록 메모리 관리부에게 명령한다.
그러면, 상기 메모리 관리부는 상기 큐 데이터베이스 프로세서로부터 패킷 저장명령에 따라 레이블 프로세서(403)로부터 전달받은 패킷에 CRC(cyclic redundancy checking;주기적 덧(붙임) 검사)를 추가하여 상기 패킷 메모리(405)에 해당 패킷을 저장한다. 상기 패킷 메모리(405)에 저장된 패킷을 읽어 내기 위해서는 메모리 관리부는 큐 데이터베이스 프로세서로부터 패킷 사이즈, 위치, 목적지 트래픽 관리 및 정합부 식별자 정보를 포함하는 패킷 스크립터를 전달받아, 상기 패킷 메모리(405)에서 패킷을 읽어 내어 패브릭 셀 송신부(406)로 전송한다.
상기 패브릭 셀 송신부(406)는 상기 입력 트래픽 관리부(404)로부터 전달 받은 패킷 데이터로부터 병렬 패브릭 데이터 셀을 생성하고 패킷 스위칭 경로 테이블을 룩업하여 상기 N개의 출력 패브릭 포트 중 적어도 하나를 선택하여 전송한다. 이를 보다 구체적으로 설명하면, 상기 패브릭 셀 송신부(406)는 상기 입력 트래픽 관리부(404)로부터 전달 받은 패킷 데이터를 예를 들어 32 바이트 단위로 분할하고 그 분할된 패킷에 예를 들어 8 바이트의 패브릭 헤더를 추가하여 전체적으로 40 바이트의 패브릭 데이터 셀을 생성한다. 상기 생성된 데이터 셀에서 목적지 패브릭 정합부 식별자를 사용하여 패브릭 셀 송신부(406) 내부의 패킷 스위칭 경로 테이블을 룩업하고, 룩업된 결과를 이용하여 상기 N개의 출력 패브릭 포트(408~411) 중 적어도 하나의 출력 패브릭 포트를 선택하여 상기 데이터 셀을 전송한다.
만약, 목적지의 트래픽관리 및 패브릭정합부(213)에 대한 식별자가 자신의 것이면, 도 4에 도시된 바와 같이 내부의 스위칭 포트(420)를 통하여 해당 데이터 셀을 출력 트래픽 관리부(418)로 보내어 처리하게 한다.
상기 출력 패브릭 링크 정합부(407)는 상기 패브릭 셀 송신부(406)로부터 전달받은 병렬 데이터 셀을 직렬 데이터 셀로 변환하고, 상기 선택된 출력 패브릭 포트를 통해 상기 직렬 데이터 셀을 풀메쉬 백플레인(230)으로 전송한다.
또한, 입력 패브릭 링크정합부(416)는 다중의 입력 패브릭 포트(412~415)를 통하여 직렬 데이터 셀을 입력받는다. 상기 직렬 데이터 셀은 임의의 다른 패킷 처리장치(210)에서 전송되어 풀메쉬 백플레인(220)에서 제공하는 풀메쉬 형태의 통신 경로를 통해 다중의 입력 패브릭 포트(412~415)로 입력되는 데이터 셀이다. 이와 같이 입력 패브릭 포트(412~415)를 통해 직렬 데이터 셀이 수신되면, 상기 입력 패브릭 링크정합부(416)는 상기 직렬 데이터 셀을 병렬 데이터 셀로 복원하여 패브릭셀수신부(417)로 전달한다.
상기 패브릭셀 수신부(417)는 상기 입력 패브릭 링크 정합부(416)로부터 데이터 셀을 전달 받아 다음 단계인 출력 트래픽 관리부(418)로 전달한다.
상기 출력 트래픽 관리부(418)는 상기 패브릭셀 수신부(417)로부터 병렬 데이터 셀을 입력받아 데이터 패킷으로 변환하고, 상기 네트워크프로세서부(212)로 상기 데이터 패킷을 전달한다. 상기 출력 트래픽 관리부(418)는 데이터 셀을 데이터 패킷으로 변환하는 데이터 셀/데이터 패킷 변환부 및 상기 데이터 패킷을 목적지 식별자에 따라 저장하는 다수의 데이터 포트 FIFO를 포함하며, 상기 데이터 포트 FIFO와 상기 네트워크프로세서부(212)로의 출력포트와의 매핑을 통해 해당 데이터 패킷을 상기 네트워크프로세서부(212)로 전달한다.
도 5는 본 발명에 따른 풀메쉬 백플레인에서의 신호 연결을 위한 맵 구성도를 나타낸 것이다.
도 5에 도시된 바와 같이, 풀 메쉬 백플레인(220)의 신호 연결은 각 슬롯당 N개의 출력 패브릭 포트(408~411) 및 입력 패브릭 포트(412~415)를 가지고 있다. 도 5에 도시된 상기 각 슬롯간 신호 연결 맵에서 괄호안의 숫자는 패브릭 포트 번호를 의미한다. 그리고 신호 연결시 패브릭 포트 내에는 서로 대응되는 보드명과 패브릭 포트 번호가 표시되고 있으며, 서로 연결된다는 것을 시사하고 있다.
본 발명에서는 이와 같이 연결되는 신호는 패브릭 포트간 서로 풀 메쉬 형태로 구성되고, 본 발명에서 제시된 각 가입자 패킷 처리장치와 연결되어 풀 메쉬 구조의 통신 경로를 제공한다.
도 6은 본 발명에 따른 다중 스위칭 포트 지원 구조의 패킷 처리장치에서의 패킷 처리방법을 보이는 흐름도이다.
도 6을 참조하면, 물리계층처리부(211)에서 가입자로부터 패킷 프레임을 수신하면(S60), 상기 패킷 프레임으로부터 프레임 데이터와 오류를 처리하여 패킷을 식별하고, 직렬 패킷 프레임을 병렬 패킷 프레임으로 변환한 후, 패킷에 대한 트래픽 흐름을 제어하여 네트워크프로세서부(212)로 패킷을 전달한다(S62,S64).
상기 네트워크프로세서부(212)는 상기 전달받은 패킷을 내부의 경로 테이블을 이용하여 룩업하여 트래픽관리 및 패브릭정합부(213)로 전달한다(S66,S68). 이때, 상기 S66 단계 이후에 필요에 따라 패킷 변환 과정을 수행할 수도 있다.
상기 트래픽관리 및 패브릭정합부(213)는 상기 네트워크프로세서부(212)로부터 전달받은 패킷의 제어정보를 분석하여 N개의 출력 패브릭 포트에 적합하도록 패킷을 변환하여 다른 가입자 패킷 처리장치(210)로 전달하기 위해 해당 출력 패브릭 포트를 통해 풀 메쉬 백플레인(220)으로 전달한다(S70,S72).
상기 풀 메쉬 백플레인(220)은 상기 출력 패브릭 포트로 전달된 패킷에 대하여 풀 메쉬 형태의 통신 경로를 제공함으로써, 상기 패킷을 상기 백플레인(220)에 접속된 경로를 통하여 통신하고자 하는 다른 가입자 패킷 처리장치(210)로 전달되도록 한다(S74,S76). 여기서, 상기 출력 패브릭 포트의 각 포트는 서로 독립적인 스위칭 포트로 상기 풀메쉬 백플레인과의 통신 경로를 형성한다.
이후에, 상기 트래픽관리 및 패브릭정합부(213)는 상기 풀 메쉬 백플레인(220)의 통신 경로로 전송된 패킷을 N개의 입력 패브릭 포트를 통해 수신하고(S76), 상기 패킷에 대하여 라우팅 정보를 제거하고, 상기 네트워크프로세서부(212)로 패킷을 전달한다(S78,S80).
상기 네트워크프로세서(212)는 상기 물리계층처리부(211)에서 사용되는 출력 포트를 결정하고 해당 물리 링크 및 서비스 프로토콜에 적합하도록 패킷을 변환하여 상기 물리계층처리부(211)로 전송한다(S82,S84).
상기 물리계층처리부(211)는 상기 네트워크프로세서(212)로부터 전달받은 프로토콜에 따라서 패킷의 프레임을 생성하여 물리링크에 적합한 데이터를 코딩 및 신호를 직렬로 변환하여 목적지 출력 포트 물리 링크로 전달함으로써 상기 패킷을 해당 가입자에게 전달하도록 한다(S86).
여기서, 상기 입력 패브릭 포트의 각 포트는 서로 독립적인 스위칭 포트로 상기 풀메쉬 백플레인과의 통신 경로를 형성한다.
상기 도면과 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면 통신시스템에서 기존의 스위치 보드 대신에 본 발명의 가입자 패킷 처리장치를 구성함으로써 물리적인 공간을 절약할 수 있고 대용량의 통신시스템을 구현할 수 있다.
또한, 본 발명에 의하면 통신시스템에서 기존의 스위치 보드를 사용하지 않고 본 발명의 패킷 처리장치를 이용함으로써 해당 스위치 보드의 구성을 위한 투자 비용을 절감할 수 있다.
나아가, 본 발명의 패킷 처리장치를 이용하면 외부 커넥터를 통하여 여러 단계로 정합되는 종래의 스위치 보드 정합 방식보다 인터페이스 단계가 축소되므로, 인터페이스간 불확실한 접속의 문제점을 해결할 수 있고, 이로 인한 전달 경로상에 서 정보의 손실을 줄일 수 있으며, 저비용, 고신뢰성의 통신 시스템을 제공할 수 있다.
Claims (18)
- 복수의 가입자로부터 패킷 프레임을 수신하여 패킷을 식별하고 패킷에 대한 트래픽 흐름을 제어하여 패킷을 전달하며, 전달받은 패킷으로부터 패킷 프레임을 생성하여 목적지 출력포트를 통해 가입자로 전달하는 물리계층처리부(PHY);상기 물리계층처리부로부터 수신된 패킷을 내부의 경로 테이블을 이용하여 룩업하고 패킷을 편집하여 전달하며, 상기 물리계층처리부에서 사용되는 출력포트를 결정하고 해당 물리링크 및 서비스 프로토콜에 적합하도록 패킷을 변환하여 상기 물리계층처리부로 패킷을 전달하는 네트워크프로세서부(NP); 및상기 네트워크프로세서부로부터 수신된 패킷의 제어정보를 분석하여 패브릭 포트에 적합하도록 패킷을 변환하여 N개의 출력 패브릭 포트로 전달하며, N개의 입력 패브릭 포트를 통해 수신되는 패킷에 대하여 라우팅 정보를 제거하고 상기 네트워크프로세서부로 상기 패킷을 전달하는 트래픽관리 및 패브릭정합부(TMFI); 를 포함하며,상기 출력 패브릭 포트로 전달된 패킷은 풀 메쉬 구조의 백플레인에 접속된 경로를 통하여 통신하고자 하는 다른 가입자 패킷 처리장치의 입력 패브릭 포트로 전달됨을 특징으로 하는 다중 스위칭 포트 지원 구조의 패킷 처리장치.
- 제1항에 있어서, 상기 패킷 처리장치는,가입자간 1:1 단위의 유니 캐스트 통신 또는 1:N의 멀티 캐스트 통신을 수행 하는 것을 특징으로 하는 다중 스위칭 포트 지원 구조의 패킷 처리장치.
- 제1항에 있어서,상기 입력 및 출력 패브릭 포트는 각각 상기 풀 메쉬 구조의 백플레인에 접속된 경로를 통하여 통신하고자 하는 다른 가입자 패킷 처리장치의 개수만큼 존재하는 것을 특징으로 하는 다중 스위칭 포트 지원 구조의 패킷 처리장치.
- 제1항에 있어서, 상기 입,출력 패브릭 포트의 각 포트는,서로 독립적인 스위칭 포트로 상기 풀메쉬 백플레인과의 통신 경로를 형성하는 것을 특징으로 하는 패킷 처리장치.
- 제1항에 있어서, 상기 트래픽관리 및 패브릭정합부(TMFI)는,상기 네트워크프로세서부(NP)로부터 전달받은 패킷을 재조립하고, 상기 패킷에 대한 오류를 검사한 후 전달하는 입력큐;상기 패킷을 저장하는 다수의 큐를 갖는 패킷메모리;상기 입력큐로부터 전달된 패킷 정보를 이용하여 해당 패킷이 저장될 패킷메모리의 큐를 결정하고 상기 패킷을 패브릭 데이터 패킷으로 변환하는 레이블 프로세서;상기 패킷메모리의 상태를 관리하고, 상기 패브릭 데이터 패킷을 입력받아 내부 알고리즘에 의해 상기 데이터 패킷을 상기 패킷메모리에 저장하거나 또는 폐 기하고, 상기 저장된 데이터 패킷을 읽어내어 전달하는 입력 트래픽 관리부;상기 입력 트래픽 관리부로부터 전달된 데이터 패킷으로부터 병렬 패브릭 데이터 셀을 생성하고 패킷 스위칭 경로 테이블을 룩업하여 상기 N개의 출력 패브릭 포트 중 적어도 하나를 선택하여 전송하는 패브릭 셀 송신부; 및상기 패브릭 셀 송신부로부터 전달받은 병렬 데이터 셀을 직렬 데이터 셀로 변환하고, 상기 선택된 출력 패브릭 포트를 통해 상기 직렬 데이터 셀을 전송하는 출력 패브릭 링크정합부; 를 포함함을 특징으로 하는 다중 스위칭 포트 지원 구조의 패킷 처리장치.
- 제5항에 있어서, 상기 입력큐는,오류가 있는 패킷은 패기하고 정상적인 패킷은 큐에 저장한 후 필요에 따라 읽어 들여 레이블 프로세서로 전송하는 것을 특징으로 하는 다중 스위칭 포트 지원 구조의 패킷 처리장치.
- 제5항에 있어서, 상기 레이블 프로세서는,상기 입력큐로부터 전달된 패킷의 헤더에 포함된 목적지 식별자를 제거하고 출력 패브릭 링크 헤더를 삽입하여 패브릭 데이터 패킷을 생성하는 헤더처리부를 포함하는 것을 특징으로 하는 다중 스위칭 포트 지원 구조의 패킷 처리장치.
- 제5항에 있어서, 상기 입력 트래픽 관리부는,상기 전달된 패브릭 데이터 패킷의 정보를 이용하여 패킷의 저장 또는 폐기 명령을 지시하는 큐 데이터베이스 프로세서; 및상기 저장 명령에 따라 상기 패브릭 데이터 패킷을 해당 패킷메모리에 저장하는 메모리관리부; 를 포함함을 특징으로 하는 다중 스위칭 포트 지원 구조의 패킷 처리장치.
- 제5항에 있어서, 상기 트래픽관리 및 패브릭정합부(TMFI)는,상기 입력 패브릭 포트를 통하여 직렬 데이터 셀을 입력받고, 상기 직렬 데이터 셀을 병렬 데이터 셀로 복원하여 전달하는 입력 패브릭 링크정합부; 및상기 병렬 데이터 셀을 입력받아 데이터 패킷으로 변환하고, 상기 네트워크프로세서부(NP)로 상기 데이터 패킷을 전달하는 출력 트래픽 관리부; 를 더 포함함을 특징으로 하는 다중 스위칭 포트 지원 구조의 패킷 처리장치.
- 제9항에 있어서, 상기 출력 트래픽 관리부는,상기 데이터 패킷을 목적지 식별자에 따라 저장하는 다수의 데이터 포트 FIFO를 포함하며,상기 데이터 포트 FIFO와 상기 네트워크프로세서부(NP)로의 출력포트와의 매핑을 통해 해당 데이터 패킷을 상기 네트워크프로세서부(NP)로 전달함을 특징으로 하는 다중 스위칭 포트 지원 구조의 패킷 처리장치.
- 다중 스위칭 포트 지원 구조의 가입자 패킷 처리장치에서의 패킷 처리방법에 있어서,가입자로부터 패킷 프레임을 수신하여 프레임 데이터와 오류를 처리하여 패킷을 식별하고 상기 패킷에 대한 트래픽 흐름을 제어하여 패킷을 전달하는 제1단계;상기 전달된 패킷을 내부의 경로 테이블을 이용하여 룩업하고, 필요에 따라 상기 패킷을 편집하여 전달하는 제2단계;상기 전달받은 패킷의 제어정보를 분석하여 다중의 출력 패브릭 포트에 적합하도록 패킷을 변환하여 상기 다중의 출력 패브릭 포트 중 선택된 적어도 하나의 출력 패브릭 포트로 전달하는 제3단계; 및상기 각 출력 패브릭 포트로 전달된 패킷을 풀 메쉬 구조의 백플레인에 접속된 경로를 통하여 통신하고자 하는 다른 가입자 패킷 처리장치로 전달하는 제4단계; 를 포함하는 것을 특징으로 하는 패킷 처리방법.
- 제11항에 있어서, 상기 출력 패브릭 포트의 각 포트는,서로 독립적인 스위칭 포트로 상기 풀메쉬 백플레인과의 통신 경로를 형성하는 것을 특징으로 하는 패킷 처리방법.
- 제11항에 있어서, 상기 패킷 처리방법은,상기 풀 메쉬 구조의 백플레인에 접속된 경로를 통하여 통신하는 다른 가입 자 패킷 처리장치로부터 다중의 입력 패브릭 포트를 통해 입력된 패킷에 대하여 라우팅 정보를 제거하여 패킷을 전달하는 제5단계;가입자와 연결된 물리계층에서 사용되는 출력포트를 결정하고 해당 물리링크 및 상기 패킷에 대한 서비스 프로토콜에 적합하도록 패킷을 변환하여 상기 물리계층으로 패킷을 전달하는 제6단계; 및상기 전달된 패킷으로부터 패킷 프레임을 생성하여 목적지 출력포트를 통해 상기 가입자에게 전달하는 제7단계; 를 더 포함함을 특징으로 하는 패킷 처리방법.
- 제13항에 있어서, 상기 입력 패브릭 포트의 각 포트는,서로 독립적인 스위칭 포트로 상기 풀메쉬 백플레인과의 통신 경로를 형성하는 것을 특징으로 하는 패킷 처리방법.
- 가입자로부터 패킷 프레임을 수신하여 패킷을 식별하여 전달하고, 전달된 패킷을 패킷 프레임으로 생성하여 해당 가입자로 전달하는 물리계층처리부(PHY)와, 상기 물리계층처리부(PHY)로부터 수신된 패킷을 편집하여 전달하고, 전달된 패킷을 변환하여 상기 물리계층처리부(PHY)로 전달하는 네트워크프로세서부(NP)와, 상기 네트워크프로세서(NP)부로부터 수신된 패킷을 N개의 출력 패브릭 포트로 전달하며, N개의 입력 패브릭 포트를 통해 수신된 패킷을 상기 네트워크프로세서부로 전달하는 트래픽관리 및 패브릭정합부(TMFI)를 갖는 가입자 패킷 처리장치;상기 가입자 패킷 처리장치의 출력 패브릭 포트를 통해 전달된 패킷에 대하 여 통신하고자 하는 다른 가입자 패킷 처리장치의 입력 패브릭 포트로 전달하기 위한 풀 메쉬 구조의 통신 경로를 제공하는 풀메쉬 백플레인; 및시스템 내의 각 가입자 패킷 처리장치들의 내부 프로세서간 통신(IPC) 인터페이스를 통하여 상태 정보 및 제어 정보를 주고 받아 전체 시스템을 관리 및 제어하는 시스템 제어 프로세서; 를 포함하는 것을 특징으로 하는 패킷 처리 시스템.
- 제15항에 있어서, 상기 입,출력 패브릭 포트의 각 포트는,서로 독립적인 스위칭 포트로 상기 풀메쉬 백플레인과의 통신 경로를 형성하는 것을 특징으로 하는 패킷 처리 시스템.
- 제15항에 있어서, 상기 풀메쉬 백플레인은,가입자 패킷 처리장치간의 입력 및 출력 패브릭 포트 사이에 통신 경로 제공시 상기 각 입,출력 패브릭 포트 내에 대응되는 보드명과 패브릭 포트 번호를 할당하여 상호 신호를 연결하는 것을 특징으로 하는 패킷 처리 시스템.
- 제15항에 있어서, 상기 풀메쉬 백플레인은,각 슬롯당 N개의 입,출력 패브릭 포트를 갖는 것을 특징으로 하는 패킷 처리 시스템.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050118285A KR100745674B1 (ko) | 2005-12-06 | 2005-12-06 | 다중 스위칭 포트 지원 구조의 패킷 처리장치, 방법 및 그장치를 적용한 패킷 처리시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050118285A KR100745674B1 (ko) | 2005-12-06 | 2005-12-06 | 다중 스위칭 포트 지원 구조의 패킷 처리장치, 방법 및 그장치를 적용한 패킷 처리시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070059447A true KR20070059447A (ko) | 2007-06-12 |
| KR100745674B1 KR100745674B1 (ko) | 2007-08-02 |
Family
ID=38355753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050118285A KR100745674B1 (ko) | 2005-12-06 | 2005-12-06 | 다중 스위칭 포트 지원 구조의 패킷 처리장치, 방법 및 그장치를 적용한 패킷 처리시스템 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100745674B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013060148A1 (en) * | 2011-10-26 | 2013-05-02 | International Business Machines Corporation | Distributed chassis architecture having integrated service appliances |
| KR101326983B1 (ko) * | 2009-12-21 | 2014-01-15 | 한국전자통신연구원 | 트래픽 제어 장치 및 방법 |
| KR101466937B1 (ko) * | 2013-08-26 | 2014-12-03 | (주) 시스메이트 | 스마트탭 장치 및 스마트 탭 장치에서의 네트워크 패킷 처리 방법 |
| KR20230039260A (ko) * | 2021-09-14 | 2023-03-21 | 엘아이지넥스원 주식회사 | Sfpdp 기반 pmc 및 xmc 디바이스 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0173051B1 (ko) * | 1995-10-06 | 1999-03-30 | 양승택 | 크로스바 스위칭시스템에서의 모듈화된 분산 제어장치와 크로스바 연결 구성 제어 방법 |
| JP2000330952A (ja) | 1999-05-20 | 2000-11-30 | Nec Corp | 多段接続スイッチシステムのフロー制御装置および方法 |
| KR100411596B1 (ko) * | 2001-12-26 | 2003-12-18 | 엘지전자 주식회사 | 에이티엠 기반 엠피엘에스-엘이알 시스템 및 그의 연결설정 방법 |
| US7573876B2 (en) * | 2002-12-05 | 2009-08-11 | Intel Corporation | Interconnecting network processors with heterogeneous fabrics |
| US7499450B2 (en) | 2004-04-30 | 2009-03-03 | Infineon Technologies Ag | Router IP port for an IP router |
-
2005
- 2005-12-06 KR KR1020050118285A patent/KR100745674B1/ko not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101326983B1 (ko) * | 2009-12-21 | 2014-01-15 | 한국전자통신연구원 | 트래픽 제어 장치 및 방법 |
| US8687505B2 (en) | 2009-12-21 | 2014-04-01 | Electronics And Telecommunications Research Institute | Apparatus and method for controlling traffic |
| WO2013060148A1 (en) * | 2011-10-26 | 2013-05-02 | International Business Machines Corporation | Distributed chassis architecture having integrated service appliances |
| GB2509473A (en) * | 2011-10-26 | 2014-07-02 | Ibm | Distributed chassis architecture having integrated service appliances |
| US8773999B2 (en) | 2011-10-26 | 2014-07-08 | International Business Machines Corporation | Distributed chassis architecture having integrated service appliances |
| GB2509473B (en) * | 2011-10-26 | 2014-11-12 | Ibm | Distributed chassis architecture having integrated service appliances |
| US9013994B2 (en) | 2011-10-26 | 2015-04-21 | International Business Machines Corporation | Distributed chassis architecture having integrated service appliances |
| KR101466937B1 (ko) * | 2013-08-26 | 2014-12-03 | (주) 시스메이트 | 스마트탭 장치 및 스마트 탭 장치에서의 네트워크 패킷 처리 방법 |
| KR20230039260A (ko) * | 2021-09-14 | 2023-03-21 | 엘아이지넥스원 주식회사 | Sfpdp 기반 pmc 및 xmc 디바이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100745674B1 (ko) | 2007-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818842A (en) | Transparent interconnector of LANs by an ATM network | |
| US7327688B2 (en) | Digital communications system | |
| US6721313B1 (en) | Switch fabric architecture using integrated serdes transceivers | |
| US8369347B2 (en) | Fiber channel over Ethernet and fiber channel switching based on Ethernet switch fabrics | |
| EP1454440B1 (en) | Method and apparatus for providing optimized high speed link utilization | |
| AU2003298814B2 (en) | Method for verifying function of redundant standby packet forwarder | |
| US7324537B2 (en) | Switching device with asymmetric port speeds | |
| US20060215568A1 (en) | System and method for data collection in an avionics network | |
| US5379295A (en) | Cross-connect system for asynchronous transfer mode | |
| US8064347B2 (en) | System and method for redundant switched communications | |
| US7660239B2 (en) | Network data re-routing | |
| US6658006B1 (en) | System and method for communicating data using modified header bits to identify a port | |
| US5712854A (en) | Method of routing cells in an asynchronous time-division multiplex switching network and corresponding network input switch and application | |
| US6359885B1 (en) | Multi-channel packet switching apparatus having traffic flow controlling and checking functions | |
| KR100745674B1 (ko) | 다중 스위칭 포트 지원 구조의 패킷 처리장치, 방법 및 그장치를 적용한 패킷 처리시스템 | |
| KR100767858B1 (ko) | 다단 ａｔｍ 노드의 분할 성능 감시 방법 및 장치 | |
| CN113473267B (zh) | 数据传输方法、装置及通信装置 | |
| JPH077520A (ja) | ローカルネットワークおよびブリッジ素子 | |
| JPH08331137A (ja) | Ｓｍｄｓ交換装置 | |
| KR100284004B1 (ko) | 수요밀집형 광가입자 전송장치에 있어서의 호스트 디지털 터미널 | |
| US6990066B1 (en) | Method for using a pre-configured ATM switch and traffic discard to facilitate UPSR selection | |
| WO2022111323A1 (zh) | 一种信号帧的处理方法及相关设备 | |
| KR100483546B1 (ko) | 에이티엠 입력 셀 복제에 의한 멀티캐스트 스위칭 장치 및방법 | |
| KR100413520B1 (ko) | 비동기 전송 모드 셀 다중링크 제어장치 및 그 제어방법 | |
| US6256316B1 (en) | Communication method in centralized supervisory system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120710 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |