KR20070058879A - Semiconductor memory device for controlling e-fuse cutting by mrs, and controlling method therefor - Google Patents

Semiconductor memory device for controlling e-fuse cutting by mrs, and controlling method therefor Download PDF

Info

Publication number
KR20070058879A
KR20070058879A KR1020050117686A KR20050117686A KR20070058879A KR 20070058879 A KR20070058879 A KR 20070058879A KR 1020050117686 A KR1020050117686 A KR 1020050117686A KR 20050117686 A KR20050117686 A KR 20050117686A KR 20070058879 A KR20070058879 A KR 20070058879A
Authority
KR
South Korea
Prior art keywords
fuse
mrs
signal
code
logic
Prior art date
Application number
KR1020050117686A
Other languages
Korean (ko)
Inventor
이찬용
이중화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050117686A priority Critical patent/KR20070058879A/en
Publication of KR20070058879A publication Critical patent/KR20070058879A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

A semiconductor memory device for controlling E-fuse cutting using an MRS(Mode Register Set) and a control method thereof are provided to minimize the area of a logic circuit to control E-fuse items. An MRS(Mode Register Set) register part(310) stores an MRS code. An E-fuse master signal generation part(320) generates an E-fuse master signal indicating the usage of an E-fuse(Electrical fuse) by using the stored MRS code. A logic signal generation part(330) generates a logic signal using the stored MRS code and the E-fuse master signal. A pre fuse cut signal generation part(340) generates a pre fuse cut signal using an MRS enable signal of the MRS register part. An E-fuse part(350) is cut by the control of the logic signal and the pre fuse cut signal.

Description

ＭＲＳ를 이용하여 이퓨즈(Ｅｌｅｃｔｒｉｃａｌ ｆｕｓｅ) 커팅을 제어하는 반도체 메모리 장치 및 그 제어방법{Semiconductor memory device for controlling E-fuse cutting by MRS, and controlling method therefor}Semiconductor memory device for controlling E-Fuse cutting using MRS and its control method {Memiconductor memory device for controlling E-fuse cutting by MRS, and controlling method therefor}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면에 대한 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to more fully understand the drawings recited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 이퓨즈 회로를 포함하는 종래의 반도체 메모리 장치의 블록도를 나타낸다.1 shows a block diagram of a conventional semiconductor memory device including an e-fuse circuit.

도 2는 종래의 하나의 이퓨즈 아이템(Item)을 나타내는 회로도이다.FIG. 2 is a circuit diagram illustrating one conventional e-fuse item.

도 3은 본 발명에 따른 이퓨즈를 커팅하는 반도체 메모리 장치에 대한 블록도을 나타내고 있다.3 is a block diagram of a semiconductor memory device for cutting an e-fuse according to the present invention.

도 4는 본 발명에 따른 하나의 이퓨즈 아이템을 나타내는 회로도이다.4 is a circuit diagram illustrating one e-fuse item according to the present invention.

본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 메모리 장치 내부의 주변회로에 위치하는 MRS를 이용하여 이퓨즈(Electrical fuse)의 커팅을 제어하는 반도체 메모리 장치 및 그 제어방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to a semiconductor memory device for controlling cutting of an electric fuse using an MRS located in a peripheral circuit inside a memory device, and a method of controlling the same.

반도체 메모리 장치에서는 퓨즈를 결함구제회로(Redundancy)에서 사용 할 뿐만 아니라 AC/DC 특성의 최적화(Optimize)를 위한 옵션(Option)설계에 퓨즈를 이용한다. 위와 같이 이용되는 퓨즈는 그 커팅 시점 및 방법에 따라 레이저 퓨즈 및 이퓨즈로 나누어 진다. In semiconductor memory devices, not only fuses are used in redundancy circuits, but also fuses are used for option design for optimizing AC / DC characteristics. The fuse used as above is divided into laser fuse and e-fuse according to the cutting time and method.

일반적으로, 레이저 퓨즈는 소자를 패키징하기 전에 웨이퍼 레벨에서 커팅되는 퓨즈이다. 이퓨즈(E-fuse)는 다량의 전류를 순간적으로 흘려 줌으로서 커팅될 수 있는 퓨즈이다. 테스트 후 그 결과의 피드 백을 다시 웨이퍼 단에서만 적용시켜서 패키징할 수 있는 레이저 퓨즈에 비해, 이퓨즈는 패키징 후에도 적용할 수 있어 사용하기 편리하며 시간을 절약할 수 있다는 장점이 있다.Generally, laser fuses are fuses that are cut at the wafer level before packaging the device. E-fuse is a fuse that can be cut by instantaneously flowing a large amount of current. Compared to laser fuses that can be packaged by applying the resulting feedback back to the wafer stage after testing, eFuse has the advantage of being easy to use and saves time, even after packaging.

도 1은 종래의 반도체 메모리 장치(100)의 블록도를 나타낸다. 도 1을 참조하면, MRS 레지스터부(110)는 소정의 MRS 코드를 저장한다. MRS 코드는 DRAM과 같은 반도체 메모리 장치의 정상 동작 여부 등을 테스트할 때 사용되는 디지털 코드로서, 반도체 메모리 장치의 일정 핀들을 통하여 MRS 레지스터에 저장되는 코드를 말한다. 1 shows a block diagram of a conventional semiconductor memory device 100. Referring to FIG. 1, the MRS register unit 110 stores a predetermined MRS code. The MRS code is a digital code used to test whether or not a semiconductor memory device such as DRAM operates normally, and refers to a code stored in an MRS register through pins of the semiconductor memory device.

퓨즈 컷 신호 발생부(120)는 MRS 레지스터부(110)에 저장된 MRS 코드를 이용하여 퓨즈 컷 신호(Fuse cut signal, FCS)를 발생한다. 프리 퓨즈 컷 신호 발생부(130)는 MRS 레지스터부(110)의 MRS 활성화 신호(MRS_EN)를 이용하여 프리 퓨즈 컷 신호(Pre-fuse cut signal, PFCS)를 발생한다. 퓨즈 컷 신호(FCS)와 프리 퓨즈 컷 신호(PFCS)는 도 2를 참조하여 후술한다.The fuse cut signal generator 120 generates a fuse cut signal FCS using an MRS code stored in the MRS register 110. The pre-fuse cut signal generator 130 generates a pre-fuse cut signal (PFCS) using the MRS activation signal MRS_EN of the MRS register 110. The fuse cut signal FCS and the pre-fuse cut signal PFCS will be described later with reference to FIG. 2.

다만, 상기 퓨즈 컷 신호 발생부(120)와 프리 퓨즈 컷 신호 발생부(130)는 이퓨즈부(140)를 제어하기 위한 신호들(FCS, PFCS)을 발생하지만, 종래의 반도체 장치는 이퓨즈가 적용되는 각각의 퓨즈 아이템(Item)의 수만큼 퓨즈 컷 신호 발생부(120)와 프리 퓨즈 컷 신호 발생부(130)를 필요하게 되어 면적을 많이 차지하는 문제점이 있다. However, the fuse cut signal generation unit 120 and the pre-fuse cut signal generation unit 130 generate signals FCS and PFCS for controlling the eFuse unit 140. The fuse cut signal generating unit 120 and the pre-fuse cut signal generating unit 130 are required as many as the number of the fuse items to be applied, thereby taking up a large area.

도 2은 종래의 도 1의 이퓨즈부(140)에 구비되는 복수의 이퓨즈 아이템들 중 하나의 아이템에 관한 회로도이다. 도 2를 참조하면, 이퓨즈 아이템(200)은 퓨즈(210), 저항(R), 엔모스 트랜지스터(N5) 및 래치(220)를 구비한다. 저항(R)은 퓨즈(210)에 비해 일반적으로 수십 배 큰 저항 값을 갖는다. 엔모스 트랜지스터(N%)는 대량의 전류를 접지 전압으로 흐려주는 용량이 큰 트랜지스터이다.  FIG. 2 is a circuit diagram illustrating one item of a plurality of e-fuse items included in the e-fuse unit 140 of FIG. 1. Referring to FIG. 2, the e-fuse item 200 includes a fuse 210, a resistor R, an NMOS transistor N5, and a latch 220. The resistor R has a resistance value that is generally tens of times larger than the fuse 210. NMOS transistors (N%) are large transistors that cloud large amounts of current to ground voltage.

이퓨즈 아이템(200)의 동작을 설명하면, 프리 퓨즈 컷 신호(PFCS)는 발생된 후, 먼저 래치(220)의 초기치 계수를 조정한다. 초기치 계수 조정 후에, 프리 퓨즈 컷 신호(PFCS)가 로직 로우(Low)레벨을 유지한 상태에서, 퓨즈 컷 신호(FCS)가 로직 하이레벨이 되면 엔모스 트랜지스터(N5)는 턴온이 된다. 이에 따라 저항(R)과 대비하여 상대적으로 저항 값이 작은 퓨즈(210) 측의 경로로 전류가 흐르게 되어 퓨즈가 커팅된다. Referring to the operation of the e-fuse item 200, after the pre-fuse cut signal PFCS is generated, the initial value coefficient of the latch 220 is first adjusted. After the initial value coefficient adjustment, the NMOS transistor N5 is turned on when the fuse cut signal FCS is at the logic high level while the pre fuse cut signal PFCS is maintained at the logic low level. Accordingly, a current flows through a path of the fuse 210 having a relatively low resistance value as compared to the resistor R, thereby cutting the fuse.

즉 종래의 이퓨즈 아이템은 각각의 이퓨즈 아이템(200)에 대해 프리 퓨즈 컷 신호(PFCS)와 퓨즈 컷 신호(FCS)가 필요하다. 따라서 각각의 이퓨즈 아이템들을 제어하기 위한 로직 회로의 면적이 커지는 문제점이 있다.That is, the conventional e-fuse item requires a pre-fuse cut signal PFCS and a fuse cut signal FCS for each e-fuse item 200. Therefore, there is a problem that the area of the logic circuit for controlling the respective e-fuse items increases.

따라서 본 발명의 기술적 과제는 이퓨즈 아이템들을 제어하기 위한 로직 회 로의 면적을 최소화하기 위해 MRS를 이용하여 이퓨즈(Electrical fuse) 커팅을 제어하는 반도체 메모리 장치를 제안하는 것이다.Accordingly, an object of the present invention is to propose a semiconductor memory device that controls electric fuse cutting using MRS to minimize the area of a logic circuit for controlling e-fuse items.

본 발명의 다른 기술적 과제는 MRS를 이용하여 이퓨즈 커팅을 제어하는 방법을 제안하는 것이다.Another technical problem of the present invention is to propose a method for controlling e-fuse cutting using MRS.

상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 메모리 장치는 MRS(Mode register set) 코드를 저장하는 MRS 레지스터부, 저장된 MRS 코드를 이용하여 이퓨즈(Electrical fuse)의 사용여부를 알려주는 이퓨즈 마스터 신호(E-fuse master signal)를 발생하는 이퓨즈 마스터 신호 발생부, 저장된 MRS 코드와 상기 이퓨즈 마스터 신호를 이용하여 로직 신호를 발생시키는 로직 신호 발생부, MRS 레지스터부의 MRS 활성화 신호를 이용하여 프리 퓨즈 컷 신호(Pre fuse cut signal)를 발생하는 프리 퓨즈 컷 신호 발생부 및 상기 로직 신호와 상기 프리 퓨즈 컷 신호에 의해 제어되어 커팅되는 이퓨즈부를 구비하는 것을 특징한다.The semiconductor memory device according to an embodiment of the present invention for achieving the above technical problem to inform the use of the electronic fuse using the MRS register unit for storing the MRS (Mode register set) code, the stored MRS code An E-fuse master signal generator for generating an E-fuse master signal, a logic signal generator for generating a logic signal using the stored MRS code and the e-fuse master signal, and an MRS activation signal for the MRS register And a pre-fuse cut signal generator for generating a pre-fuse cut signal, and an e-fuse part controlled and cut by the logic signal and the pre-fuse cut signal.

상기 본 발명의 실시예에 따른 반도체 메모리 장치는 이퓨즈부에 연결되어, 메인 셀을 예비적으로 대체하는 결함구제회로(Redandancy)를 더 구비할 수 있다.The semiconductor memory device according to the embodiment of the present invention may further include a redundancy circuit connected to an e-fuse part and preliminarily replacing the main cell.

바람직하게는, 상기 반도체 메모리 장치의 로직 신호 발생부는 상기 MRS 코드와 상기 이퓨즈 마스터 신호를 논리곱(AND)하는 것을 특징으로 할 수 있다.Preferably, the logic signal generator of the semiconductor memory device may be ANDed the MRS code and the e-fuse master signal.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 따른 이퓨즈를 커팅(Cutting)하는 제어방법은 MRS 레지스터부에 MRS 코드를 저장하는 단계, 저장된 MRS 코드를 이용하여 이퓨즈의 사용여부를 알려주는 이퓨즈 마스터 신호를 발생하 는 단계, 저장된 MRS 코드와 상기 이퓨즈 마스터 신호를 이용하여 로직 신호를 발생시키는 로직 신호 발생 단계, MRS 레지스터부의 MRS 활성화 신호를 이용하여 프리 퓨즈 컷 신호를 발생 하는 단계 및 상기 로직 신호와 상기 프리 퓨즈 컷 신호를 이용하여 이퓨즈를 커팅하는 단계를 구비하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a control method of cutting an e-fuse according to an embodiment of the present invention, the method comprising: storing an MRS code in an MRS register and informing whether the e-fuse is used using the stored MRS code. Generating a master signal, generating a logic signal using the stored MRS code and the eFuse master signal, generating a pre-fuse cut signal using the MRS activation signal of the MRS register, and the logic signal And cutting the e-fuse using the pre-fuse cut signal.

상기 본 발명의 따른 제어방법은 상기 MRS 레지스터부에 MRS 코드를 저장하는 단계에 있어 MRS의 테스트 모드(Test Mode)를 이용하는 것을 특징으로 할 수 있다.The control method according to the present invention may be characterized by using a test mode of the MRS in the step of storing the MRS code in the MRS register.

바람직하게는, 상기 제어방법의 로직 신호 발생 단계는 상기 MRS 코드와 상기 이퓨즈 마스터 신호를 논리곱(AND)하는 것을 특징으로 할 수 있다.Preferably, the logic signal generation step of the control method may be characterized in that the AND of the MRS code and the e-fuse master signal (AND).

따라서 본 발명에 따른 반도체 메모리 장치는 이퓨즈 아이템들을 제어하기 위한 로직 회로의 면적을 최소화하는 효과가 있다.Therefore, the semiconductor memory device according to the present invention has an effect of minimizing the area of logic circuits for controlling e-fuse items.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 3은 본 발명의 실시예에 따른 반도체 메모리 장치(300)를 나타내는 블록도이다. 도 3을 참조하면, 반도체 메모리 장치는 MRS 레지스터부(310), 이퓨즈 마스터 신호 발생부(320), 로직 신호 발생부(330), 프리 퓨즈 컷 신호 발생부(340), 이퓨즈부(350)을 구비하며, 결함구제회로(360)를 더 구비할 수 있다. 3 is a block diagram illustrating a semiconductor memory device 300 according to an embodiment of the present invention. Referring to FIG. 3, the semiconductor memory device may include an MRS register 310, an e-fuse master signal generator 320, a logic signal generator 330, a pre-fuse cut signal generator 340, and an e-fuse 350. ) And may further include a defect repair circuit 360.

MRS 레지스터부(310)는 MRS 코드를 저장한다. 이퓨즈 마스터 신호 발생부(320)는 저장된 MRS 코드를 이용하여 이퓨즈의 사용 여부를 결정하는 이퓨즈 마스터 신호(E-fuse master signal, EMS)를 발생한다. 본 발명에서 이퓨즈 마스터 신호 발생부는 이퓨즈 아이템들 모두의 사용 여부를 결정하므로, 1개만 있으면 된다. The MRS register 310 stores an MRS code. The e-fuse master signal generator 320 generates an e-fuse master signal (EMS) for determining whether to use e-fuse using the stored MRS code. In the present invention, since the e-fuse master signal generator determines whether to use all of the e-fuse items, only one is required.

로직 신호 발생부(330)는 MRS 레지스터부에 저장된 MRS 코드와 이퓨즈 마스터 신호(EMS)를 이용하여 로직 신호(LS)를 발생시킨다. 일례로 로직 신호 발생부는 저장된 MRS 코드와 이퓨즈 마스터 신호(EMS)를 논리곱(AND)하여 로직 신호(LS)를 발생시킬 수 있다. 프리 퓨즈 컷 신호 발생부(340)는 MRS 레지스터부(310)의 MRS 활성화 신호(MRS_EN)를 이용하여 프리 퓨즈 컷 신호(Pre-fuse cut signal, PFCS)를 발생한다. The logic signal generator 330 generates the logic signal LS by using the MRS code stored in the MRS register and the eFuse master signal EMS. For example, the logic signal generator may generate a logic signal LS by ANDing the stored MRS code and the e-fuse master signal EMS. The pre-fuse cut signal generator 340 generates a pre-fuse cut signal PFCS by using the MRS activation signal MRS_EN of the MRS register 310.

이퓨즈부(320)는 로직 발생부의 로직 신호(LS)와 프리 퓨즈 컷 신호 발생부의 프리 퓨즈 컷 신호(PFCS)에 의해 제어되어 커팅된다. 결함구제회로(Redandancy, 360)의 예비 셀은 이퓨즈가 커팅되면, 메인 셀 중 결함이 있는 해당 셀을 대체하게 된다.The e-fuse part 320 is controlled and cut by the logic signal LS of the logic generation part and the pre-fuse cut signal PFCS of the pre-fuse cut signal generation part. The spare cell of the redundancy circuit 360 replaces a defective cell among the main cells when the fuse is cut.

도 4는 본 발명에 따른 도 3의 이퓨즈부(350)에 구비되는 복수의 이퓨즈 아이템들 중 하나의 아이템에 관한 회로도이다. 도 2와 대비하여 비교하면, 논리곱 로직(AND Logic)으로 구현된 로직 신호 발생부(430)와 이퓨즈 마스터 신호(EMS)가 추가 되었고, 종래의 퓨즈 컷 신호(FCS, 도 2)는 대체되어 나타나지 않는다. FIG. 4 is a circuit diagram of one item of a plurality of e-fuse items included in the e-fuse part 350 of FIG. 3 according to the present invention. Compared with FIG. 2, a logic signal generator 430 implemented by AND logic and an fuse fuse signal EMS are added, and a conventional fuse cut signal FCS is replaced. Does not appear.

도 4를 참조하면, 프리 퓨즈 컷 신호(PFCS)가 로직 로우레벨을 유지한 상태에서, 이퓨즈 마스터 신호(EMS)와 MRS 코드를 이용하여 로직 신호 발생부(430)가 로직 하이레벨의 로직 신호(LS)를 출력하면, 저항(R)과 대비하여 상대적으로 저항 값이 작은 퓨즈(410) 측의 경로로 전류가 갑자기 흐르게 되어 퓨즈(410)를 녹이는 원리이다. Referring to FIG. 4, in a state where the pre-fuse cut signal PFCS maintains a logic low level, the logic signal generator 430 uses a logic high level logic signal by using an e-fuse master signal EMS and an MRS code. When outputting the LS, a current flows suddenly through the path of the fuse 410 with a smaller resistance value as compared to the resistor R, thereby melting the fuse 410.

본 발명에 따른 도 3과 도 4는 종래 사용되어지던 MRS 코드와 MRS 신호를 이용하고, 새로이 추가된 이퓨즈 마스터 신호부가 1개로서 전체 이퓨즈 아이템의 이퓨즈 사용 여부를 알려주기 때문에, 이퓨즈 적용 아이템 각각에 대해 로직이 추가 되는 기존 안에 비해 면적부담이 크게 줄어든다. 3 and 4 according to the present invention uses a conventional MRS code and MRS signal, and the newly added e-fuse master signal unit as one tells whether to use the e-fuse of the entire e-fuse item, The area burden is significantly reduced compared to the existing inside where logic is added for each applied item.

이상에서는 도면에 도시된 구체적인 실시예를 참고하여 본 발명을 설명하였으나 이는 예시적인 것에 불과하므로, 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자라면 이로부터 다양한 수정 및 변형이 가능할 것이다.In the above described the present invention with reference to the specific embodiment shown in the drawings, but this is only an example, those of ordinary skill in the art to which the present invention pertains various modifications and variations therefrom.

따라서 본 발명의 보호 범위는 후술하는 특허청구범위에 의하여 해석되어야 하고, 그와 동등 및 균등한 범위 내에 있는 모든 기술적 사상은 본 발명의 보호 범위에 포함되는 것으로 해석되어야 할 것이다.Therefore, the protection scope of the present invention should be interpreted by the claims to be described later, and all technical ideas within the equivalent and equivalent ranges should be construed as being included in the protection scope of the present invention.

이상에서 설명한 바와 같이 본 발명에 따른, MRS를 이용하여 이퓨즈(Electrical fuse)의 커팅을 제어하는 반도체 메모리 장치에 의하여, 이퓨즈 아이템들을 제어하기 위한 로직 회로의 면적을 최소화하는 효과가 있다. As described above, according to the present invention, the semiconductor memory device which controls the cutting of the electric fuse using the MRS has an effect of minimizing the area of the logic circuit for controlling the items of the fuse.

Claims (6)

MRS(Mode register set) 코드를 저장하는 MRS 레지스터부;An MRS register to store an MRS (Mode register set) code; 상기 저장된 MRS 코드를 이용하여 이퓨즈(Electrical fuse)의 사용여부를 알려주는 이퓨즈 마스터 신호(E-fuse master signal)를 발생하는 이퓨즈 마스터 신호 발생부;An e-fuse master signal generator configured to generate an e-fuse master signal indicating whether an electric fuse is used using the stored MRS code; 상기 저장된 MRS 코드와 상기 이퓨즈 마스터 신호를 이용하여 로직 신호를 발생시키는 로직 신호 발생부;A logic signal generator configured to generate a logic signal using the stored MRS code and the eFuse master signal; 상기 MRS 레지스터부의 MRS 활성화 신호를 이용하여 프리 퓨즈 컷 신호(Pre fuse cut signal)를 발생하는 프리 퓨즈 컷 신호 발생부; 및A pre-fuse cut signal generator configured to generate a pre-fuse cut signal using the MRS activation signal of the MRS register; And 상기 로직 신호와 상기 프리 퓨즈 컷 신호에 의해 제어되어 커팅되는 이퓨즈부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.And an e-fuse part controlled and cut by the logic signal and the pre-fuse cut signal. 제1항에 있어서, 반도체 메모리 장치는, The semiconductor memory device of claim 1, 상기 로직 신호 발생부는 상기 MRS 코드와 상기 이퓨즈 마스터 신호를 논리곱(AND)하는 것을 특징으로 하는 반도체 메모리 장치.And the logic signal generating unit performs an AND on the MRS code and the e-fuse master signal. 제1항에 있어서, The method of claim 1, 상기 이퓨즈부에 연결되어, 메인 셀을 예비적으로 대체하는 결함구제회로(Redandancy)를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.And a redundancy circuit connected to the e-fuse part to preliminarily replace a main cell. 이퓨즈의 커팅을 제어하는 방법에 있어서,In the method of controlling the cutting of the e-fuse, MRS 레지스터부에 MRS 코드를 저장하는 단계; Storing the MRS code in the MRS register; 상기 저장된 MRS 코드를 이용하여 이퓨즈의 사용여부를 알려주는 이퓨즈 마스터 신호를 발생하는 단계;Generating an e-fuse master signal indicating whether an e-fuse is used using the stored MRS code; 상기 저장된 MRS 코드와 상기 이퓨즈 마스터 신호를 이용하여 로직 신호를 발생시키는 로직 신호 발생 단계 ; A logic signal generation step of generating a logic signal using the stored MRS code and the eFuse master signal; 상기 MRS 레지스터부의 MRS 활성화 신호를 이용하여 프리 퓨즈 컷 신호를 발생 하는 단계; 및 Generating a pre-fuse cut signal using the MRS activation signal of the MRS register; And 상기 로직 신호와 상기 프리 퓨즈 컷 신호를 이용하여 이퓨즈를 커팅하는 단계를 구비하는 것을 특징으로 하는 제어방법.And cutting an fuse using the logic signal and the pre-fuse cut signal. 제4항에 있어서, 상기 제어방법은,The method of claim 4, wherein the control method, 상기 MRS 레지스터부에 MRS 코드를 저장하는 단계에 있어 MRS의 테스트 모드(Test Mode)를 이용하는 것을 특징으로 하는 제어방법.And storing the MRS code in the MRS register unit using a test mode of the MRS. 제4항에 있어서, 상기 제어방법은,The method of claim 4, wherein the control method, 상기 로직 신호 발생 단계는 상기 MRS 코드와 상기 이퓨즈 마스터 신호를 논리곱(AND)하는 것을 특징으로 하는 제어방법.And generating the logical signal by ANDing the MRS code and the e-fuse master signal.
KR1020050117686A 2005-12-05 2005-12-05 Semiconductor memory device for controlling e-fuse cutting by mrs, and controlling method therefor KR20070058879A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050117686A KR20070058879A (en) 2005-12-05 2005-12-05 Semiconductor memory device for controlling e-fuse cutting by mrs, and controlling method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050117686A KR20070058879A (en) 2005-12-05 2005-12-05 Semiconductor memory device for controlling e-fuse cutting by mrs, and controlling method therefor

Publications (1)

Publication Number Publication Date
KR20070058879A true KR20070058879A (en) 2007-06-11

Family

ID=38355457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050117686A KR20070058879A (en) 2005-12-05 2005-12-05 Semiconductor memory device for controlling e-fuse cutting by mrs, and controlling method therefor

Country Status (1)

Country Link
KR (1) KR20070058879A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930410B1 (en) * 2008-03-12 2009-12-08 주식회사 하이닉스반도체 Fuse Circuits and Control Methods for Semiconductor Integrated Circuits
KR100956856B1 (en) * 2008-07-11 2010-05-11 프롬써어티 주식회사 Method and apparatus for cutting E-fuse of semiconductor memory
US8511564B2 (en) 2010-07-06 2013-08-20 Hynix Semiconductor Inc. System including semiconductor devices and controller and method for operating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930410B1 (en) * 2008-03-12 2009-12-08 주식회사 하이닉스반도체 Fuse Circuits and Control Methods for Semiconductor Integrated Circuits
US7940115B2 (en) 2008-03-12 2011-05-10 Hynix Semiconductor Inc. Fuse circuit for semiconductor integrated circuit and control method of the same
KR100956856B1 (en) * 2008-07-11 2010-05-11 프롬써어티 주식회사 Method and apparatus for cutting E-fuse of semiconductor memory
US8511564B2 (en) 2010-07-06 2013-08-20 Hynix Semiconductor Inc. System including semiconductor devices and controller and method for operating the same

Similar Documents

Publication Publication Date Title
KR950030164A (en) Fault Remedy Method and Circuits for Semiconductor Memory Devices
US7486577B2 (en) Repair circuit and method of repairing defects in a semiconductor memory device
JP2005071582A (en) Repair device and its repair method of semiconductor memory device selectively programmed in test of wafer level or post package
JP3660828B2 (en) Antifuse programming circuit using variable voltage generator
US7924646B2 (en) Fuse monitoring circuit for semiconductor memory device
JPS63166094A (en) Integrated circuit with switching element for switching over to redundancy element within memory
KR20120020384A (en) Semiconductor memory device and operating method thereof
KR20070058879A (en) Semiconductor memory device for controlling e-fuse cutting by mrs, and controlling method therefor
US6434077B1 (en) Method and apparatus for selectively disabling logic in a semiconductor device
US7112895B2 (en) Reduced power consumption in integrated circuits with fuse controlled redundant circuits
KR101156030B1 (en) Anti-fuse circuit and semiconductor integrated circuit having the same
KR20180127776A (en) Semiconductor apparatus including power gating circuit and repair method thereof
KR100615596B1 (en) Semiconductor device
US7684277B2 (en) Non-volatile memory device with controlled application of supply voltage
KR100631912B1 (en) Redundancy decoder of semiconductor memory device
KR20140017075A (en) Semiconductor memory device and operating method thereof
KR100632617B1 (en) Repair circuit
US20080218247A1 (en) Method for automatically adjusting electrical fuse programming voltage
KR20020062438A (en) Semiconductor memory device with a master fuse circuit
KR19980014817A (en) Repair information storage and detection circuit of semiconductor memory device
JP3625048B2 (en) Fuse blow compatible semiconductor integrated circuit
KR100630662B1 (en) Semiconductor memory device having a redundant control circuit
KR20130071930A (en) Semiconductor memory device
KR20090105012A (en) Repair fuse circuit for semiconductor memory device
KR100739983B1 (en) Redundancy circuit for semiconductor memory device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination