KR20070058520A - 증폭기 장치 및 증폭 방법 - Google Patents
증폭기 장치 및 증폭 방법 Download PDFInfo
- Publication number
- KR20070058520A KR20070058520A KR1020077006723A KR20077006723A KR20070058520A KR 20070058520 A KR20070058520 A KR 20070058520A KR 1020077006723 A KR1020077006723 A KR 1020077006723A KR 20077006723 A KR20077006723 A KR 20077006723A KR 20070058520 A KR20070058520 A KR 20070058520A
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier
- output
- signal
- resistive
- potential divider
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000003321 amplification Effects 0.000 abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 7
- 230000010363 phase shift Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000003595 spectral effect Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3264—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits in audio amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
Abstract
증폭기 장치는 입력 신호를 수신하도록 배열되어 있는 제 1 증폭기와, 상기 입력 신호의 일부분을 수신하도록 배열되어 있는 제 2 증폭기를 포함한다. 제 1 퍼텐셜 분할기가 상기 제 2 증폭기의 출력 신호를 수신하여, 출력 신호의 일부분을 상기 제 1 증폭기로 제공하기 위해 배열되어 있다. 상기 제 1 증폭기는 제 2 증폭기의 출력 신호의 일부분을 상기 입력 신호로부터 제하기 위해 배열되어, 상기 제 1 증폭기에 의한 증폭을 위한 차이 신호를 생성할 수 있다. 신호를 증폭하기 위한 방법이 제공된다.
Description
본 발명은 일반적으로 증폭기 장치 및 증폭 방법에 관한 것이며, 더욱 세부적으로는 고충실도(high fidelity) 오디오 증폭기 분야에서 사용되기 적합한 장치 및 방법에 관한 것이다.
고충실도 음향 시스템은 좋은 음질을 생성하는 증폭기를 필요로 한다. 음질은 쉽게 측정될 수 있는 것이 아니며, 저주파수와 고주파수 모두에서의 넓은 주파수 응답과, 낮은 위상 편이와, 낮은 왜곡 등의 바람직한 물리적 특성을 가질 수 있는 증폭기가 훌륭한 품질의 음향을 필수적으로 생성하는 것은 아니다. 왜냐하면 증폭기의 물리적 특성의 연구에서 명백해지지 않는 에러, 또는 왜곡 때문이다. 이러한 왜곡은 전체적으로 음의 피드백(negative feedback)을 적용함으로써, 감소될 수 있다.
오디오 애플리케이션에 대하여, 피드백 없는 증폭기는 음향에 좋은 바람직한 특성을 가질 수 있다고 여겨진다. 그러나 피드백을 사용하는 증폭기에 비교할 때, 피드백 없는 증폭기가 항상 바람직한 측정 특성, 가령 THD(total harmonic distortion) 측정을 갖는 것은 아니다.
따라서 피드백의 적용 여부와 관계없이, 개선된 측정 특성을 갖는, 따라서 개선된 성능을 갖는 증폭기의 필요성이 존재한다.
일반적으로, 본 발명은 증폭기 장치와 방법을 제공하며, 이때 뺄셈에 의해, 장치의 둘 이상의 증폭기에서의 에러가 상쇄된다.
본 발명의 첫 번째 태양에 따라서, 증폭기 장치가 제공되며, 상기 증폭기 장치는
력 신호를 수신하기 위해 배열되는 제 1 증폭기,
상기 입력 신호의 일부분을 수신하기 위해 배열되는 제 2 증폭기로서, 출력 신호를 갖는 상기 제 2 증폭기, 그리고
상기 제 2 증폭기의 상기 출력 신호를 수신하여, 상기 제 1 증폭기로 상기 출력 신호의 상기 일부분을 입력시키도록 배열되는 제 1 퍼텐셜 분할기(potential divider)
를 포함하는 증폭기 장치로서, 이때, 상기 제 1 증폭기는 상기 제 2 증폭기의 상기 출력 신호의 상기 일부분을, 상기 입력 신호로부터 제하여, 상기 제 1 증폭기에 의해 증폭가능한 차이 신호(difference signal)를 생성하는 것을 특징으로 한다.
상기 증폭기 장치는, 상기 입력 신호를 수신하여, 상기 입력 신호의 상기 일부분을 상기 제 2 증폭기로 유입시키도록 배열되는 제 2 퍼텐셜 분할기를 더 포함하는 것을 특징으로 한다.
상기 증폭기 장치는, 상기 입력 신호를 수신하고, 상기 입력 신호의 상기 일부분을 상기 제 1 증폭기로 유입시키도록 배열되는 제 3 퍼텐셜 분할기를 더 포함하는 것을 특징으로 한다.
상기 제 2 증폭기에 의해 수신되는 상기 입력 신호의 상기 일부분은 상기 제 1 증폭기에 의해 수신되는 상기 신호의 상기 일부분의 50%인 것을 특징으로 한다.
상기 제 1 증폭기는 출력을 가지며, 상기 장치는 상기 제 1 증폭기의 출력과 접지 사이에 연결되어 있는 저항성 소자를 더 포함하며, 상기 저항성 소자는 상기 제 1 증폭기의 부하(loading)의 변동을 감소시키도록 배열되는 것을 특징으로 한다.
하나의 실시예에서, 상기 제 1 증폭기와 상기 제 2 증폭기 각각은 음극 입력과 출력을 가지며, 상기 장치는 상기 제 2 증폭기의 음극 입력과 접지 사이로 연결되는 제 1 저항성 소자,
상기 제 2 증폭기의 출력과 상기 제 2 증폭기의 음극 입력 사이로 연결되는 제 2 저항성 소자
를 더 포함하여, 피드백으로써 제 2 증폭기의 이득을 설정하는 것을 특징으로 한다.
상기 증폭기 장치는,
상기 제 1 증폭기의 음극 입력과 퍼텐셜 분할기를 형성하는 저항기들의 접합 사이로 연결되어 있는 제 3 저항성 소자
상기 제 1 증폭기의 출력과 상기 제 1 증폭기의 음극 입력 사이에 연결되어 있는 제 4 저항성 소자
를 더 포함하며, 피드백으로써 상기 제 1 증폭기의 이득을 설정하는 것을 특징으로 한다.
상기 제 1 증폭기와 상기 제 2 증폭기는 서로 동일한 것을 특징으로 한다.
하나의 실시예에서, 상기 제 1 증폭기와 상기 제 2 증폭기는 발생되는 동일한 에러를 가지며, 상기 에러는 상기 제 2 증폭기에서 발생되는 에러가 상기 제 1 증폭기에서 발생되는 상기 에러로부터 제함으로써, 상쇄되는 것을 특징으로 한다.
바람직하게는 상기 제 2 퍼텐셜 분할기는 두 개의 동일한 저항성 구성요소를 포함하며, 상기 저항성 구성요소는 고정밀도 구성요소(high precision component)임을 특징으로 한다.
하나의 실시예에서, 상기 증폭기 장치는 전체 이득을 가지며, 상기 제 1 증폭기와 상기 제 2 증폭기는 각각 연계된 이득을 가지며, 상기 제 1 증폭기와 상기 제 2 증폭기 각각과 연계되어 있는 상기 이득은 상기 증폭기 장치의 전체 이득의 두 배임을 특징으로 한다.
상기 실시예에서, 상기 제 1 퍼텐셜 분할기는 제 1 저항성 구성요소와 제 2 저항성 구성요소를 포함하며, 상기 제 1 저항성 구성요소와 상기 제 2 저항성 구성요소 각각은 연계된 저항 값을 가지며, 상기 제 2 저항성 구성요소와 연계된 저항 값에 대한, 상기 제 1 저항성 구성요소와 연계된 저항 값의 비는, 상기 제 1 저항성 구성요소와 상기 제 2 저항성 구성요소의 접합에서의 신호의 진폭이, 상기 제 2 증폭기의 이득에 의해 분할되는 상기 제 2 증폭기로의 입력 신호의 진폭과 동일하도록, 정해짐을 특징으로 한다.
이 경우에 있어서, 상기 제 1 증폭기는 출력을 가지며, 상기 제 1 퍼텐셜 분할기의 상기 제 1 저항성 구성요소 및 상기 제 2 저항성 구성요소와 연계된 저항 값의 합은 상기 제 1 증폭기의 상기 출력에 제공되는 저항성 부하와 동일함을 특징으로 한다.
상기 제 2 증폭기에 의해 수신되는 상기 입력 신호의 상기 일부분은 50%임을 특징으로 한다.
두 번째 태양에 따라서, 증폭기 장치를 포함하는 오디오 증폭기 시스템이 제공된다.
본 발명의 세 번째 태양에 따라서, 신호를 증폭하는 방법이 제공되며, 상기 방법은
입력 신호를 제 1 증폭기로 제공하는 단계,
상기 입력 신호의 일부분을 상기 제 2 증폭기로 제공하며, 상기 제 2 증폭기가 출력 신호를 갖는 단계,
제 1 퍼텐셜 분할기로 상기 제 2 증폭기의 상기 출력 신호를 제공하는 단계,
상기 제 1 증폭기로 상기 출력 신호의 일부분을 제공하는 단계, 그리고
상기 입력 신호로부터, 상기 제 2 증폭기의 상기 출력 신호의 상기 일부분을 제하여, 상기 제 1 증폭기에 의해 증폭가능한 차이 신호가 생성되는 단계
를 포함하는 것을 특징으로 한다.
상기 방법은 상기 입력 신호를 제 2 퍼텐셜 분할기로 제공하는 단계를 더 포함하며, 상기 제 2 증폭기에 제공되는 상기 입력 신호의 상기 일부분이 상기 제 2 퍼텐셜 분할기에 의해 제공되는 것을 특징으로 한다.
상기 방법은 상기 입력 신호를 제 3 퍼텐셜 분할기로 제공하는 단계, 그리고
상기 제 3 퍼텐셜 분할기를 통해, 상기 입력 신호의 일부분을 상기 제 1 증폭기로 제공하는 단계
를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제 2 증폭기에 의해 수신된 상기 입력 신호의 상기 일부분은 상기 제 3 퍼텐셜 분할기를 통해 상기 제 1 증폭기로 제공된 상기 신호의 50%임을 특징으로 한다.
상기 방법은 상기 제 1 증폭기의 출력과 접지 사이로 연결되어 있는 저항성 소자를 사용하여, 상기 제 1 증폭기의 부하의 변동을 감소시키는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제 1 증폭기와 상기 제 2 증폭기 각각은 음극 입력과 출력을 가지며, 상기 방법은
제 1 저항성 소자를 상기 제 2 증폭기의 음극 입력과 접지 사이에 연결하고, 제 2 저항성 소자를 상기 제 2 증폭기의 출력과 상기 제 2 증폭기의 음극 입력 사이에 연결함으로써, 적용되는 피드백에 의해 상기 제 2 증폭기의 이득을 설정하는 단계를 더 포함하는 것을 특징으로 한다.
상기 방법은, 상기 제 1 증폭기의 음극 입력과, 제 1 퍼텐셜 분할기를 형성하는 저항기들의 접합 사이로 제 3 저항성 소자를 연결시키고, 제 1 증폭기의 출력과 상기 제 1 증폭기의 음극 입력 사이로 제 4 저항성 소자를 연결시킴으로써 적용되는 피드백에 의해, 제 2 증폭기의 이득을 설정하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제 1 증폭기와 상기 제 2 증폭기는 서로 동일하며, 상기 제 2 퍼텐셜 분할기는 두 개의 동일한 저항성 구성요소를 포함하며, 상기 입력 신호의 일부분을 상기 제 2 증폭기로 제공하는 상기 단계는 상기 입력 신호의 50%를 상기 제 2 증폭기로 적용하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 증폭기 장치는 전체 이득을 가지며, 상기 제 1 증폭기와 상기 제 2 증폭기 각각은 연계된 이득을 가지며, 상기 방법은
상기 제 1 증폭기와 상기 제 2 증폭기 각각에 연계되어 있는 이득이 상기 증폭기 장치의 전체 이득의 두 배가 되도록, 상기 제 1 증폭기와 상기 제 2 증폭기를 배열하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제 1 퍼텐셜 분할기는 제 1 저항성 구성요소와 제 2 저항성 구성요소를 포함하며, 상기 제 1 저항성 구성요소와 상기 제 2 저항성 구성요소는 연계된 저항 값을 가지며, 상기 방법은
상기 제 2 저항성 구성요소와 연계된 저항 값에 대한 상기 제 1 저항성 구성요소와 연계된 저항 값의 비가 정해져서, 상기 제 1 저항성 구성요소와 상기 제 2 저항성 구성요소의 접합에서의 상기 신호의 진폭이, 상기 제 2 증폭기의 이득에 의해 분할되는 상기 제 2 증폭기로의 상기 입력 신호의 진폭과 동일하도록, 상기 저항성 구성요소를 선택하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제 1 증폭기는 출력을 가지며, 상기 방법은
상기 제 1 퍼텐셜 분할기의 상기 제 1 저항성 구성요소 및 상기 제 2 저항성 구성요소와 연계된 저항 값의 합이 제공될 부하와 동일하도록, 상기 제 1 증폭기의 상기 출력으로 저항성 부하를 제공하는 단계를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 제 1 증폭기와 상기 제 2 증폭기는 발생되는 서로 동일한 에러를 가지며, 상기 방법은
상기 제 1 증폭기에서 발생된 에러로부터 상기 제 2 증폭기에서 발생된 에러를 제함으로써, 상기 에러들을 상쇄시키는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 하나의 태양에 관련하여 설명된 특징은 본 발명의 또 다른 태양으로 적용될 수 있다.
도 1은 본 발명의 하나의 실시예에 따르는 증폭기 회로의 다이어그램이다.
도 2a는 도 1의 회로의 증폭기(20)의 출력에서 취해지는 증폭기 회로의 주파수 응답을 나타내는 그래프이다.
도 2b는 도 1의 회로의 증폭기(10)의 출력에서 취해지는 증폭기의 주파수 응답을 나타내는 그래프이다.
도 3a는 도 1의 회로에서의 증폭기(20)의 출력에서 취해지는 증폭기 회로의 위상 편이를 나타낸 그래프이다.
도 3b는 도 1의 회로의 증폭기(10)의 출력에서 취해지는 증폭기의 위상 편이를 나타내는 그래프이다.
도 4a는 1㎑의 입력을 갖는 도 1의 회로의 증폭기(20)의 출력 신호의 스펙트럼 도표이다.
도 4b는 1㎑의 입력을 갖는 도 1의 회로의 증폭기(10)의 출력 신호의 스펙트럼 도표이다.
도 5는 본 발명의 두 번째 실시예에 따르는 증폭기 회로의 회로 다이어그램이다.
도 6은 본 발명의 세 번째 실시예에 따르는 증폭기 회로의 회로 다이어그램이다.
도 7은 본 발명의 네 번째 실시예에 따르는 증폭기 회로의 회로 다이어그램이다.
도 8은 본 발명의 다섯 번째 실시예에 따르는 증폭기 회로의 회로 다이어그램이다.
도 1은 본 발명의 하나의 실시예에 따르는 증폭기 회로를 나타낸다. 상기 회로는 두 개의 동일한 증폭기인, 주 증폭기(X1, 참조번호 10)와, 제 2 증폭기(X2, 참조번호 20)를 갖는다. 두 증폭기는 모두 전체 시스템의 요구되는 이득 GV의 두 배를 갖는다. 증폭기들이 서로 동일하기 때문에, 증폭 프로세스 동안 발생되는 유사한 에러 E를 가질 것이다. 이상적으로, 동일한 동작 조건, 가령 동일한 공급 전압과 동일한 입력 전압과 동일한 부하 임피던스가 두 증폭기(10, 20) 모두에서 제공 된다.
도 1의 시스템에서, 유입 신호 Vin이 제 1 포인트(point 1)로 제공되며, 그 후, 주 증폭기(10)의 양극 입력(positive input)으로 제공된다. 또한 상기 유입 신호가 제 1 저항기(R1)의 제 1 단부로 제공되며, 제 1 저항기(R1)의 나머지 단부가 제 2 저항기(R2)의 제 1 단부로 연결되어 있다. 상기 제 2 저항기(R2)의 나머지 단부는 시스템 접지로 연결되어 있다. 퍼텐셜 분할기(potential divider)를 형성하는 상기 제 1 저항기(R1)와 상기 제 2 저항기(R2)의 접합부가 제 2 증폭기(20)의 양극 입력으로 연결되어 있다. 제 2 증폭기(20)의 음극 입력은 포인트(2)에서 시스템 접지로 연결되어 있다.
상기 제 2 증폭기(20)의 출력이 포인트(3)에서 제 3 저항기(R3)의 제 1 단부로 연결되어 있으며, 상기 제 3 저항기(R3)의 나머지 단부는 제 4 저항기(R4)의 제 1 단부로 연결되어 있다. 상기 제 4 저항기(R4)의 제 2 단부는 시스템 접지로 연결되어 있다.
이른바 포인트(4)인, 제 3 저항기(R3)와 제 4 저항기(R4)의 접합부가 주 증폭기(10)의 음극 입력(9)에 연결되어 있다. 상기 주 증폭기(10)의 출력은, 예를 들어 또 다른 증폭기, 가령 파워 증폭기일 수 있는 부하의 한 쪽 단부로 연결되어 있으며, 이러한 경우 부하는 저항성 요소, 또는 확성기(loud speaker) 등의 그 밖의 다른 요소이다. 부하의 나머지 단부는 시스템 접지로 연결되어 있다. 상기 부하를 가로지르는 전압이 증폭기 회로의 출력에 기여한다.
제 1 저항기(R1)와 제 2 저항기(R2)는 서로 동일한 것이 바람직하며, 제 2 증폭기(20)의 양극 입력인 포인트(5)에서의 신호가 포인트(1)에서의 입력 신호의 ½일 것이다. 따라서
이면,
제 2 증폭기(20)의 출력인 포인트(3)에서의 전압은
(이때, E는 X2에 의해 발생되는 에러이다.)
상기 제 3 저항기()와 제 4 저항기는 고정밀 저항(high precision resistor)인 것이 바람직하며, 그 값은 다음과 같다.
덧붙여, R3+R4=부하저항(Rload)일 경우, 두 증폭기(10, 20) 모두 동일하게 부하 받는 것이 최적의 조건이나 본 발명이 동작하기 위해 필수인 것은 아니다. 이상적으로, 이러한 부하 조건은 최적 결과를 위해 구현되어야한다. 그러나 본 발명은 이러한 부하 조건을 벗어나는 경우라도 여전히 작동할 것이다.
제 3 저항기(R3)와 제 4 저항기(R4)에 의해 형성되는 퍼텐셜 분할기의 출력에서의 전압은 다음과 같다.
이러한 전압 V4는 포인트(9)에서 주 증폭기(10)의 음극 입력으로 적용되며, 포인트(9)에서의 전압이 다음과 같다.
포인트(8)에서의 주 증폭기(10)의 양극 입력이 포인트(1)에서의 시스템의 입력으로 연결된다. 따라서 포인트(8)에서의 전압이 다음과 같다.
포인트(6)에서의,주 증폭기(10)의 출력에서의 전압은 다음과 같다.
방정식(6)과 방정식(5)은 각각 V8과 V9의 방정식으로 치환되며, 그 후
다음과 같이, 포인트(7)에서의 증폭기 회로의 출력 Vout을 남기고, 증폭 동안 발생되는 에러(E)가 상쇄되었음을 알 수 있다.
앞서 언급된 방정식의 대안적 표현이 아래와 같이 설정된다. 이러한 대안적 표현에서, 증폭기(10)와 증폭기(20)에서 발생되는 에러는, 각각 E1과 E2라 일컬음으로써, 구별된다. 이 실시예에서, R1=R2는 증폭기(10)와 증폭기(20) 모두가 동일 하기 위한, 그리고 그 결과로서 증폭기(10)와 증폭기(20)로부터의 에러가 동일하기 위한 출력 레벨에 대한 조건이다. 일반적으로, 증폭기(20)로의 입력은 증폭기(10)로의 입력의 크기의 ½이다.
제 2 증폭기(20)의 양극 입력인 포인트(5)에서의 신호는
A1이 저항기(R1)와 저항기(R)에 의해 형성되는 퍼텐셜 분할기의 감쇠라고 두면, 
이다.
그 후, 
..........(1)
G가 개별 증폭기(전체 시스템이 아닌)의 이득이라 놓으면,
이때, E2는 V2 = 0일 때 제 2 증폭기에서 발생되는 에러이다.
제 3 저항기(R3)와 제 4 저항기(R4)에 의해 형성되는 퍼텐셜 분할기의 출력에서의 전압이 다음과 같다.
A2가 저항기(R3)와 저항기(R4)에 의해 형성되는 퍼텐셜 분할기의 감쇠일 때, 즉 
일 때,
이러한 전압 V4가 포인트(9)에서 주 증폭기(10)의 음극 입력으로 제공되며, 포인트(9)에서의 전압이 다음과 같다.
포인트(6)에서 주 증폭기(10)의 출력에서의 전압은 다음과 같다.
에러 항이 상쇄되기 위해,
증폭기(10)와 증폭기(20)에서 발생되는 에러가 동일할 경우, 즉, E1 = E2일 경우,
증폭기(10)와 증폭기(20)로부터 동일한 에러를 갖기 위해, 즉, E1 = E2이기 위해, 두 증폭기(10, 20)의 동작 조건은 동일하여야 한다. 한 가지 고려할 점은, 상기 증폭기들은 동일한 이득을 갖고, 서로 동일하기 때문에, 두 증폭기(10, 20)로부터의 출력 레벨이 동일해야한다는 것이다.
따라서 체크하기 위한 한 가지 방법은 주 증폭기(10)의 출력을 제 2 증폭기(20)의 출력과 동일하도록 설정하는 것이며, 따라서
에러의 크기가 증폭된 출력 신호보다 훨씬 더 작기 때문에, 에러 항을 무시하며,
그 후,
이는 이 실시예에서, R1 = R2가 두 증폭기가 동일한 출력 레벨을 갖기 위한, 따라서 동일한 에러를 갖기 위한 필수 조건임을 의미한다. 그러나 이러한 조건에서 다소 벗어나는 경우라도, 즉, R1이 R2와 동일하지 않는 경우라도, 본 발명을 구현하는 시스템은 동작해야한다. 이러한 조건에서, 에러는 출력에서 더 높아질 것이다. 이는 시뮬레이션에 의해 검증된다.
방정식(4)으로부터, 
와 
를 사용하여,
에러가 동일하고 서로 상쇄될 경우,
전체 시스템의 이득을 GV라고 둘 경우, ㅍ
이다.
그리고 
이다.
따라서 출력은 에러가 포함되지 않고, 이득 GV를 갖는 입력 신호의 증폭된 버전이 된다.
도 2a는 도 1의 회로의 증폭기(20)의 출력에서 취해지는 증폭기 회로의 주파수 응답을 나타내는 그래프이며, 이는 1.373㎒의 -3db 포인트에서의 대역폭을 제공한다. 증폭기(10, 20)는 서로 동일하며, 유사한 조건 하에서 동작하기 때문에, 증폭기(20) 홀로, 본 발명의 구현이 아닌 표준 증폭기로서 고려될 수 있다.
도 2b는 본 발명의 하나의 실시예에 따라, 도 1의 회로의 증폭기(10)의 출력에서 취해지는 증폭기의 주파수 응답을 나타내는 그래프이며, -3db 포인트에서 3.234㎒의 대역이 제공된다.
도 3a는 도 1의 회로의 증폭기(20)의 출력에서 취해지는 증폭기 회로의 위상 편이를 보여주는 그래프이다. 100㎑에서의 -5.252°의 편이가 나타난다.
도 3b는 도 1의 회로의 증폭기(10)의 출력에서 취해지는 증폭기의 위상 편이를 나타내는 그래프이다. 100㎑에서의 -2.082°의 위상 편이가 나타난다.
20㎑가 오디오 주파수에 대한 일반적인 상한 한계일 수 있다,
도 4a는 1㎑의 입력을 갖는 도 1의 회로의 증폭기(20)의 출력 신호의 스펙트럼 그래프이며, 도 4b는 1㎑의 입력을 갖는 도 1의 회로의 증폭기(10)의 출력 신호 의 스펙트럼 그래프이다.
도 4a와 4b는 THD(Total Harmonic Distortion)의 개선치를 더욱 명료하게 나타낸다. 이 도면에서 나타나는 바와 같이, 증폭기(20)로부터의 THD+노이즈는 0.9415%이며, 증폭기(10)의 THD+노이즈는 0.0367%이다. 이러한 숫자 값은 시뮬레이션용 입력 레벨 세트에 따라서 변화할 것이다.
도 5는 본 발명의 두 번째 실시예에 따르는 증폭기 회로를 나타낸다. 상기 회로는 두 개의 동일한 증폭기, 주 증폭기(X1, 참조번호 10)와, 제 2 증폭기(X2, 참조번호 20)를 갖는다. 두 증폭기는 모두 전체 시스템의 요구되는 이득 GV의 두배를 갖는다. 증폭기들이 동일하기 때문에, 증폭 프로세스 동안 발생되는 유사한 에러 E를 가질 것이다. 이상적으로, 동일한 동작 조건, 가령 동일한 공급 전압과 동일한 입력 전압과 동일한 부하 임피던스가 두 증폭기(10, 20) 모두에서 제공된다.
도 5의 시스템에서, 유입 신호 Vin이 첫 번째 포인트(포인트(1))로 제공되며, 그 후, 주 증폭기(10)의 양극 입력(positive input)으로 제공된다. 또한 상기 유입 신호는 ½ 수준으로 상기 제 2 증폭기(20)의 양극 입력으로 제공된다. 상기 제 2 증폭기(20)의 음극 입력은 포인트(2)에서 시스템 접지로 연결된다.
제 2 증폭기(20)의 출력은 포인트(3)에서 제 1 저항기(R3)의 제 1 단부로 연결되며, 상기 제 1 저항기(R3)의 나머지 단부는 제 2 저항기(R4)의 제 1 단부로 연결되어 있다. 상기 제 2 저항기(R4)의 제 2 단부는 시스템 접지로 연결되어 있다.
포인트(4)라고 일컬어지는 제 1 저항기(R3)와 제 2 저항기(R4)의 접합부가 주 증폭기(10)의 음극 입력(9)으로 연결되어 있다. 상기 주 증폭기(10)의 출력은 부하의 한 쪽 단부로 연결되어 있으며, 상기 부하는 예를 들어, 파워 증폭기 등의 또 다른 증폭기일 수 있으며, 이러한 경우, 상기 부하는 접지에 대한 저항성 소자, 또는 그 밖의 다른 소자, 가령 확성기일 수 있다. 상기 부하의 나머지 단부는 시스템 접지로 연결되어 있다. 부하를 가로지르는 전압이 증폭기 회로의 출력에 기여한다.
도 5의 회로의 동작은 도 1을 참조하여 앞서 언급된 바와 동일하며, 유일한 차이점은 도 5의 회로에서는, 도 1의 회로에서 존재하는 R1과 R2에 의해 형성된 퍼텐셜 분할기가 제거된다는 점이다. 그러나 도 5의 실시예가 최적으로 동작하기 위해서, 증폭기(20)의 입력은 증폭기(10)의 입력의 크기의 ½이어야 한다. 이 실시예에서, 입력 Vin이 증폭기(10)로 제공되며, 동일한, 그러나 그 크기는 ½인 Vin/2이 증폭기(20)로 제공된다. 이러한 입력은 소스(source), 가령 앞서 언급된 구성을 획득하기 위해 사용되는 디지털-대-아날로그 컨버터를 갖는 디지털 소스에서 올 수 있다.
도 6은 본 발명의 세 번째 실시예에 따르는 증폭기 회로를 나타낸다. 상기 회로는 두 개의 동일한 증폭기, 주 증폭기(X1, 참조번호 10)와 제 2 증폭기(X2, 참조번호 20)를 포함한다. 두 증폭기는 전체 시스템에서 요구되는 이득 GV의 두 배를 갖는다. 증폭기는 동일하기 때문에, 적용 프로세스 동안 발생되는 유사한 에러 E를 갖는다. 이상적으로, 동일한 동작 조건, 가령 동일한 공급 전압과, 동일한 입력 전압과, 동일한 부하 임피던스가 두 증폭기(10, 20)로 제공된다.
도 6의 시스템에서, 유입 신호가 첫 번째 포인트로 제공된 후, 두 개의 저항기(R5, R6)로 구성된 퍼텐셜 분할기로 제공된다. 퍼텐셜 분할기의 접합(포인트 8)이 주 증폭기(10)의 양극 입력으로 연결된다. 저항기(R5)로 연결되지 않는, 상기 저항기(R6)의 단부는 시스템 접지로 연결된다. 상기 입력 신호가 저항기(R1)로 연결되지 않는, 상기 저항기(R5)의 단부로 연결된다. 또한 유입 신호가 추가적인 저항기(R1)의 제 1 단부로 제공되며, 상기 저항기(R1)의 나머지 단부는 또 다른 저항기(R2)의 제 1 단부로 연결되어 있다. 퍼텐셜 분할기를 형성하는 저항기(R1)와 저항기(R2)의 접합(포인트(5))이 제 2 증폭기(20)의 양극 입력으로 연결되어 있다. 제 2 증폭기(20)의 음극 입력은 포인트(2)에서 시스템 접지로 연결되어 있다.
R1, R2, R5 및 R6의 값은, 증폭기(20)의 양극 입력(포인트(5))으로 적용되는 전압이 증폭기(10)의 양극 입력에 적용되는 전압의 ½이도록 선택된다.
상기 제 2 증폭기(20)의 출력은 포인트(3)에서 추가적인 저항기(R3)의 제 1 단부로 연결되며, 추가적인 저항기(R3)의 나머지 단부는 또 다른 저항기(R4)의 제 1 단부로 연결되어 있다. 상기 저항기(R4)의 제 2 단부는 시스템 접지로 연결되어 있다.
포인트(4)로 일컬어지는 저항기(R3)와 저항기(R4)의 접합이 주 증폭기(10)의 음극 입력(9)으로 연결되어 있다. 상기 주 증폭기(10)의 출력은 부하의 하나의 단부로 연결되어 있으며, 상기 부하는 예를 들어 파워 증폭기 등의 또 다른 증폭기일 수 있고, 이러한 경우에서, 상기 부하는 접지에 대한 저항성 소자, 또는 확성기 등의 또 다른 소자일 수 있다. 부하의 나머지 단부는 시스템 접지로 연결되어 있다. 상기 부하를 가로지르는 전압이 증폭기 회로의 출력에 기여할 수 있다.
도 6의 회로의 동작은 도 1과 연계되어 기술된 바와 본질적으로 동일하며, 유일한 차이점은 도 6의 회로에서는, 도 1의 회로에서는 존재하지 않는 저항기(R5)와 저항기(R6)에 의해 형성되는 추가적인 퍼텐셜 분할기가 추가된다는 것이다. 이러한 실시예에서, 입력 Vin이 증폭기(10)로 제공되며, 동일한, 그러나 그 크기는 ½인 Vin/2가 증폭기(20)로 제공된다. 도 5의 회로에서와 같이, 이러한 입력들은 소스, 가령 앞서 언급된 구성을 획득하기 위해 사용되는 디지털-대-아날로그 컨버터를 갖는 디지털 소스로부터 올 수 있다.
도 7은 본 발명의 네 번째 실시예에 따르는 증폭기 회로를 나타낸다. 상기 회로는 두 개의 동일한 증폭기, 주 증폭기(X1, 참조번호 10)와, 제 2 증폭기(X2, 참조번호 20)를 갖는다. 두 증폭기는 전체 시스템의 요구되는 이득 GV의 두 배를 갖는다. 증폭기들이 서로 동일하기 때문에, 증폭 프로세스 동안 발생되는 동일한 에러 E를 가질 것이다. 이상적으로, 동일한 동작 조건, 가령 동일한 공급 전압과, 동일한 입력 전압과, 동일한 부하 임피던스가 두 증폭기(10, 20)에게 모두 제공된다.
도 7의 시스템에서, 유입 신호 Vin가 첫 번째 포인트(포인트(1))로 제공된 후, 주 증폭기(10)의 양극 입력으로 제공된다. 상기 유입 신호는 또한 제 1 저항기(R1)의 제 1 단부로 제공되며, 상기 제 1 저항기(R1)의 나머지 단부는 제 2 저항 기(R2)의 제 1 단부로 연결된다. 상기 제 2 저항기(R2)의 나머지 단부는 시스템 접지로 연결되어 있다. 퍼텐셜 분할기를 형성하는, 상기 제 1 저항기(R1)와 제 2 저항기(R2)의 접합(포인트(5))은 제 2 증폭기(20)의 양극 입력으로 연결되어 있다. 상기 제 2 증폭기(20)의 음극 입력은 포인트(2)에서 시스템 접지로 연결되어 있다.
상기 제 2 증폭기(20)의 출력은 포인트(3)에서 상기 제 3 증폭기(R3)의 제 1 단부로 연결되어 있고, 상기 제 3 저항기(R3)의 나머지 단부는 제 4 저항기(R4)의 제 1 단부로 연결되어 있다. 상기 제 4 저항기(R4)의 제 2 단부는 시스템 접지로 연결되어 있다.
포인트(4)라고 일컬어지는 제 3 저항기(R3)와 제 4 저항기(R4)의 접합부가 주 증폭기(1)의 음극 입력(9)으로 연결되어 있다. 상기 주 증폭기(1)의 출력은 부하 Rload의 한 쪽 단부로 연결되어 있으며, 상기 부하는 예를 들어 또 다른 증폭기, 가령 파워 증폭기일 수 있으며, 이 경우에서, 상기 부하 Rload는 접지에 대한 저항성 소자이거나, 또 다른 소자, 가령 확성기일 수 있다. 부하 Rload의 나머지 단부는 시스템 접지로 연결되어 있다. 상기 부하 Rload를 가로지르는 전압이 증폭기 회로의 출력에 기여한다. 또 다른 저항기(R7)가 증폭기(10)의 출력을 가로질러 연결되어 있으며, 상기 시스템 접지가 부하 Rload와 병렬 연결되어 있다.
증폭기(10) 상의 부하는 사용자가 증폭기 시스템으로 연결한 부하 Rload에 좌우될 것이며, 따라서 시스템에 제공되는 전체 부하의 편이를 감소시키기 위해, 저 항기(R7)가 포함된다. 예를 들어, 구현예가 전-증폭기에 관한 것일 경우, 상기 부하 Rload는 10Kohm 내지 47Kohm의 일반적인 입력 임피던스를 가질 수 있는, 또 다른 증폭기일 수 있다. 1Kohm의 통산적인 값을 갖는 저항기(R7)가 Rload에 병렬로 추가될 경우(도 7 참조), 증폭기(10)의 부하가 Rload와 병렬로 연결되어 있는 저항기(R7)의 유효 저항 값이다(R7//Rload). 따라서 부하 조건의 범위는 다음과 같이 좁아질 것이다: 부하가 10kohm의 입력 임피던스를 가질 경우, R7//Rload = 1k//10K = 909ohm이고, 부하가 47kohm의 입력 임피던스를 가질 경우, R7//Rload = 1k//47k = 979이다. 동시에, 저항기(R3) + 저항기(R4)의 저항 값은 약 909ohm 내지 약 979ohm으로 설정되어, 증폭기(10)와 증폭기(20)에 대한 부하 조건이 서로 유사해질 수 있다.
따라서, 도 7의 회로는 추가적인 저항기(R7)가 추가된 것만 제외하고, 도 1의 회로와 동일하다. 도 7의 회로의 동작은 도 1을 참조하여 앞서 설명된 바와 본질적으로 동일하다.
도 8은 본 발명의 다섯 번째 실시예에 따르는 증폭기 회로를 나타낸다. 상기 회로는 두 개의 동일한 증폭기, 주 증폭기(X1, 참조번호 10)와 제 2 증폭기(X2, 참조번호 20)를 포함한다. 두 증폭기는 모두 전체 시스템의 요구되는 이득 GV의 두 배를 갖는다. 증폭기들이 서로 동일하기 때문에, 증폭 프로세스 동안 발생되는 유사한 에러 E를 가질 것이다. 이상적으로, 동일한 동작 조건, 가령 동일한 공급 전압과, 동일한 입력 전압과, 동일한 부하 임피던스가 두 증폭기(10, 20) 모두에게 제 공된다.
도 8의 시스템에서, 유입 신호 Vin은 첫 번째 포인트(포인트(1))이며, 그 후, 주 증폭기(10)의 양극 입력으로 제공된다. 상기 유입 신호는 제 1 저항기(R1)의 제 1 단부로 제공되며, 상기 제 1 저항기(R1)의 나머지 단부는 제 2 저항기(R2)의 제 1 단부로 연결된다. 제 2 저항기(R2)의 나머지 단부는 시스템 접지로 연결되어 있다. 퍼텐셜 분할기를 형성하는 상기 제 1 저항기(R1)와 제 2 저항기(R2)의 접합은 제 2 증폭기(20)의 양극 입력으로 연결되어 있다. 퍼텐셜 분할기를 형성하는, 제 1 저항기(R1)와 제 2 저항기(R2)의 접합(포인트(5))이 제 2 증폭기(20)의 양극 입력으로 연결된다. 제 2 증폭기(20)의 음극 입력은 포인트(2)에서 추가적인 저항기(R8)와 저항기(R9)의 접합부로 연결되어 있다. 저항기(R8)로 연결되어 있지 않는 저항기(R9)의 나머지 단부는 시스템 접지로 취해진다. 저항기(R9)로 연결되어 있지 않는 저항기(R8)의 단부는 증폭기(20)의 출력으로 연결되어, 피드백을 적용함으로써, 증폭기(20)의 이득을 제어할 수 있다.
제 2 증폭기(20)의 출력은 포인트(3)에서 제 3 저항기(R3)의 제 1 단부로 연결되어 있고, 상기 제 3 저항기(R3)의 나머지 단부는 제 4 저항기(R4)의 제 1 단부로 연결되어 있다. 상기 제 4 저항기(R4)의 제 2 단부는 시스템 접지로 연결된다.
포인트(4)로 일컬어지는 제 3 저항기(R3)와 제 4 저항기(R4)의 접합이 추가적인 저항기(R11)로 연결되며, 나머지 단부는 주 증폭기(10)의 음극 입력(9)으로 연결된다. 포인트(6)에서, 추가적인 저항기(R10)가 증폭기(10)로의 음극 입력과 증 폭기(10)의 출력 사이에 연결되어, 피드백을 적용함으로써, 증폭기(10)의 이득을 제어할 수 있다. 상기 저항기(R8, R9, R10, R11)의 값은 상기 증폭기(10, 20)의 이득이 충분히 서로 동일하도록 선택되어지는 것이 바람직하다.
주 증폭기(10)의 출력이 부하의 하나의 단부로 연결되어 있고, 상기 부하는 예를 들어 또 다른 증폭기, 가령 파워 증폭기일 수 있으며, 이러한 경우, 상기 부하는 접지에 대한 저항성 소자, 또는 그 밖의 다른 소자, 가령 확성기일 수 있다. 상기 부하의 또 다른 단부는 시스템 접지로 연결되어 있다. 부하를 가로지르는 전압이 증폭기 회로의 출력에 기여한다.
따라서 도 8의 회로는, 도 7의 회로에 추가적인 저항기(R8~R11)를 추가하는 것을 제외하고, 도 1의 회로와 동일하다. 증폭기의 이득을 제어하기 위해 두 증폭기(10, 20)에 모두 피드백을 적용하는 것을 제외하고, 도 7의 회로의 동작은 도 1을 참조하여 앞서 설명된 바와 본질적으로 동일하다.
따라서 본 발명의 하나 이상의 실시예에 의해, 회로의 개별 증폭기에 의해 발생된 왜곡된 에러가 상쇄됨에 따라, 감소된 위상 편이와 최소 왜곡을 갖고, 종래의 증폭기의 대역폭보다 명확히 더 큰 대역폭을 갖는 증폭기 시스템이 제공될 수 있다.
앞서 기술된 특징들을 획득하기 위한 시뮬레이션에서 사용되는 증폭기(10, 20)는 내부에서 적용되는 피드백을 갖지 않았다. 그러나 본 발명의 실시예는 피드백을 갖는 증폭기, 또는 피드백을 갖지 않는 증폭기로 적용될 수 있다.
앞서 언급된 본 발명의 실시예의 다양한 수정예가 만들어질 수 있다. 예를 들어, 이러한 목적을 위해, 그 밖의 다른 구성요소와 방법의 단계가 추가되거나 삭제될 수 있다. 따라서 특정 실시예를 이용하여 기술된 본 발명은, 본 발명의 사상 및 범위 내에서, 변형될 수 있음이 당업자에게 자명하다.
Claims (28)
- 입력 신호를 수신하기 위해 배열되는 제 1 증폭기,상기 입력 신호의 일부분을 수신하기 위해 배열되는 제 2 증폭기로서, 출력 신호를 갖는 상기 제 2 증폭기, 그리고상기 제 2 증폭기의 상기 출력 신호를 수신하여, 상기 제 1 증폭기로 상기 출력 신호의 상기 일부분을 입력시키도록 배열되는 제 1 퍼텐셜 분할기(potential divider)를 포함하는 증폭기 장치로서, 이때, 상기 제 1 증폭기는 상기 제 2 증폭기의 상기 출력 신호의 상기 일부분을, 상기 입력 신호로부터 제하여, 상기 제 1 증폭기에 의해 증폭가능한 차이 신호(difference signal)를 생성하는 것을 특징으로 하는 증폭기 장치.
- 제 1 항에 있어서, 상기 입력 신호를 수신하여, 상기 입력 신호의 상기 일부분을 상기 제 2 증폭기로 유입시키도록 배열되는 제 2 퍼텐셜 분할기를 더 포함하는 것을 특징으로 하는 증폭기 장치.
- 제 2 항에 있어서, 상기 입력 신호를 수신하고, 상기 입력 신호의 상기 일부분을 상기 제 1 증폭기로 유입시키도록 배열되는 제 3 퍼텐셜 분할기를 더 포함하는 것을 특징으로 하는 증폭기 장치.
- 제 3 항에 있어서, 상기 제 2 증폭기에 의해 수신되는 상기 입력 신호의 상기 일부분은 상기 제 1 증폭기에 의해 수신되는 상기 신호의 상기 일부분의 50%인 것을 특징으로 하는 증폭기 장치.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 제 1 증폭기는 출력을 가지며, 상기 장치는 상기 제 1 증폭기의 출력과 접지 사이에 연결되어 있는 저항성 소자를 더 포함하며, 상기 저항성 소자는 상기 제 1 증폭기의 부하(loading)의 변동을 감소시키도록 배열되는 것을 특징으로 하는 증폭기 장치.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 제 1 증폭기와 상기 제 2 증폭기 각각은 음극 입력과 출력을 가지며, 상기 장치는 상기 제 2 증폭기의 음극 입력과 접지 사이로 연결되는 제 1 저항성 소자,상기 제 2 증폭기의 출력과 상기 제 2 증폭기의 음극 입력 사이로 연결되는 제 2 저항성 소자를 더 포함하여, 피드백으로써 제 2 증폭기의 이득을 설정하는 것을 특징으로 하는 증폭기 장치.
- 제 6 항에 있어서,상기 제 1 증폭기의 음극 입력과 퍼텐셜 분할기를 형성하는 저항기들의 접합 사이로 연결되어 있는 제 3 저항성 소자상기 제 1 증폭기의 출력과 상기 제 1 증폭기의 음극 입력 사이에 연결되어 있는 제 4 저항성 소자를 더 포함하며, 피드백으로써 상기 제 1 증폭기의 이득을 설정하는 것을 특징으로 하는 증폭기 장치.
- 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 제 1 증폭기와 상기 제 2 증폭기는 서로 동일한 것을 특징으로 하는 증폭기 장치.
- 제 8 항에 있어서, 상기 제 1 증폭기와 상기 제 2 증폭기는 발생되는 동일한 에러를 가지며, 상기 에러는 상기 제 2 증폭기에서 발생되는 에러가 상기 제 1 증폭기에서 발생되는 상기 에러로부터 제함으로써, 상쇄되는 것을 특징으로 하는 증폭기 장치.
- 제 2 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 제 2 퍼텐셜 분할기는 두 개의 동일한 저항성 구성요소를 포함하는 것을 특징으로 하는 증폭기 장치.
- 제 10 항에 있어서, 상기 저항성 구성요소는 고정밀도 구성요소(high precision component)임을 특징으로 하는 증폭기 장치.
- 제 1 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 증폭기 장치는 전체 이득을 가지며, 상기 제 1 증폭기와 상기 제 2 증폭기는 각각 연계된 이득을 가지며, 상기 제 1 증폭기와 상기 제 2 증폭기 각각과 연계되어 있는 상기 이득은 상기 증폭기 장치의 전체 이득의 두 배임을 특징으로 하는 증폭기 장치.
- 제 12 항에 있어서, 상기 제 1 퍼텐셜 분할기는 제 1 저항성 구성요소와 제 2 저항성 구성요소를 포함하며, 상기 제 1 저항성 구성요소와 상기 제 2 저항성 구성요소 각각은 연계된 저항 값을 가지며, 상기 제 2 저항성 구성요소와 연계된 저항 값에 대한, 상기 제 1 저항성 구성요소와 연계된 저항 값의 비는, 상기 제 1 저항성 구성요소와 상기 제 2 저항성 구성요소의 접합에서의 신호의 진폭이, 상기 제 2 증폭기의 이득에 의해 분할되는 상기 제 2 증폭기로의 입력 신호의 진폭과 동일하도록, 정해짐을 특징으로 하는 증폭기 장치.
- 제 13 항에 있어서, 상기 제 1 증폭기는 출력을 가지며, 상기 제 1 퍼텐셜 분할기의 상기 제 1 저항성 구성요소 및 상기 제 2 저항성 구성요소와 연계된 저항 값의 합은 상기 제 1 증폭기의 상기 출력에 제공되는 저항성 부하와 동일함을 특징으로 하는 증폭기 장치.
- 제 1 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 제 2 증폭기에 의해 수신되는 상기 입력 신호의 상기 일부분은 50%임을 특징으로 하는 증폭기 장치.
- 신호를 증폭하는 방법에 있어서, 상기 방법은입력 신호를 제 1 증폭기로 제공하는 단계,상기 입력 신호의 일부분을 상기 제 2 증폭기로 제공하며, 상기 제 2 증폭기가 출력 신호를 갖는 단계,제 1 퍼텐셜 분할기로 상기 제 2 증폭기의 상기 출력 신호를 제공하는 단계,상기 제 1 증폭기로 상기 출력 신호의 일부분을 제공하는 단계, 그리고상기 입력 신호로부터, 상기 제 2 증폭기의 상기 출력 신호의 상기 일부분을 제하여, 상기 제 1 증폭기에 의해 증폭가능한 차이 신호가 생성되는 단계를 포함하는 것을 특징으로 하는 신호를 증폭하는 방법.
- 제 16 항에 있어서, 상기 입력 신호를 제 2 퍼텐셜 분할기로 제공하는 단계를 더 포함하며, 상기 제 2 증폭기에 제공되는 상기 입력 신호의 상기 일부분이 상기 제 2 퍼텐셜 분할기에 의해 제공되는 것을 특징으로 하는 신호를 증폭하는 방법.
- 제 17 항에 있어서, 상기 입력 신호를 제 3 퍼텐셜 분할기로 제공하는 단계, 그리고상기 제 3 퍼텐셜 분할기를 통해, 상기 입력 신호의 일부분을 상기 제 1 증 폭기로 제공하는 단계를 더 포함하는 것을 특징으로 하는 신호를 증폭하는 방법.
- 제 18 항에 있어서, 상기 제 2 증폭기에 의해 수신된 상기 입력 신호의 상기 일부분은 상기 제 3 퍼텐셜 분할기를 통해 상기 제 1 증폭기로 제공된 상기 신호의 50%임을 특징으로 하는 신호를 증폭하는 방법.
- 제 16 항 내지 제 19 항 중 어느 한 항에 있어서, 상기 제 1 증폭기의 출력과 접지 사이로 연결되어 있는 저항성 소자를 사용하여, 상기 제 1 증폭기의 부하의 변동을 감소시키는 단계를 더 포함하는 것을 특징으로 하는 신호를 증폭하는 방법.
- 제 16 항 내지 제 20 항 중 어느 한 항에 있어서, 상기 제 1 증폭기와 상기 제 2 증폭기 각각은 음극 입력과 출력을 가지며, 상기 방법은제 1 저항성 소자를 상기 제 2 증폭기의 음극 입력과 접지 사이에 연결하고, 제 2 저항성 소자를 상기 제 2 증폭기의 출력과 상기 제 2 증폭기의 음극 입력 사이에 연결함으로써, 적용되는 피드백에 의해 상기 제 2 증폭기의 이득을 설정하는 단계를 더 포함하는 것을 특징으로 하는 신호를 증폭하는 방법.
- 제 21 항에 있어서, 상기 제 1 증폭기의 음극 입력과, 제 1 퍼텐셜 분할기를 형성하는 저항기들의 접합 사이로 제 3 저항성 소자를 연결시키고, 제 1 증폭기의 출력과 상기 제 1 증폭기의 음극 입력 사이로 제 4 저항성 소자를 연결시킴으로써 적용되는 피드백에 의해, 제 2 증폭기의 이득을 설정하는 단계를 더 포함하는 것을 특징으로 하는 신호를 증폭하는 방법.
- 제 17 항 내지 제 22 항 중 어느 한 항에 있어서, 상기 제 1 증폭기와 상기 제 2 증폭기는 서로 동일하며, 상기 제 2 퍼텐셜 분할기는 두 개의 동일한 저항성 구성요소를 포함하며, 상기 입력 신호의 일부분을 상기 제 2 증폭기로 제공하는 상기 단계는 상기 입력 신호의 50%를 상기 제 2 증폭기로 적용하는 단계를 포함하는 것을 특징으로 하는 신호를 증폭하는 방법.
- 제 16 항 내지 제 23 항 중 어느 한 항에 있어서, 상기 증폭기 장치는 전체 이득을 가지며, 상기 제 1 증폭기와 상기 제 2 증폭기 각각은 연계된 이득을 가지며, 상기 방법은상기 제 1 증폭기와 상기 제 2 증폭기 각각에 연계되어 있는 이득이 상기 증폭기 장치의 전체 이득의 두 배가 되도록, 상기 제 1 증폭기와 상기 제 2 증폭기를 배열하는 단계를 더 포함하는 것을 특징으로 하는 신호를 증폭하는 방법.
- 제 16 항 내지 제 24 항 중 어느 한 항에 있어서, 상기 제 1 퍼텐셜 분할기는 제 1 저항성 구성요소와 제 2 저항성 구성요소를 포함하며, 상기 제 1 저항성 구성요소와 상기 제 2 저항성 구성요소는 연계된 저항 값을 가지며, 상기 방법은상기 제 2 저항성 구성요소와 연계된 저항 값에 대한 상기 제 1 저항성 구성요소와 연계된 저항 값의 비가 정해져서, 상기 제 1 저항성 구성요소와 상기 제 2 저항성 구성요소의 접합에서의 상기 신호의 진폭이, 상기 제 2 증폭기의 이득에 의해 분할되는 상기 제 2 증폭기로의 상기 입력 신호의 진폭과 동일하도록, 상기 저항성 구성요소를 선택하는 단계를 더 포함하는 것을 특징으로 하는 신호를 증폭하는 방법.
- 제 16 항 내지 제 25 항 중 어느 한 항에 있어서, 상기 제 1 증폭기는 출력을 가지며, 상기 방법은상기 제 1 퍼텐셜 분할기의 상기 제 1 저항성 구성요소 및 상기 제 2 저항성 구성요소와 연계된 저항 값의 합이 제공될 부하와 동일하도록, 상기 제 1 증폭기의 상기 출력으로 저항성 부하를 제공하는 단계를 더 포함하는 것을 특징으로 하는 신호를 증폭하는 방법.
- 제 16 항 내지 제 26 항 중 어느 한 항에 있어서, 상기 제 1 증폭기와 상기 제 2 증폭기는 발생되는 서로 동일한 에러를 가지며, 상기 방법은상기 제 1 증폭기에서 발생된 에러로부터 상기 제 2 증폭기에서 발생된 에러를 제함으로써, 상기 에러들을 상쇄시키는 단계를 더 포함하는 것을 특징으로 하는 신호를 증폭하는 방법.
- 제 1 항 내지 제 15 항 중 어느 한 항에 따르는 증폭기 장치를 포함하는 것을 특징으로 하는 오디오 증폭기 시스템.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/971,785 | 2004-10-22 | ||
| US10/971,785 US7382184B2 (en) | 2004-10-22 | 2004-10-22 | Amplifier system and method |
| PCT/SG2005/000363 WO2006043907A1 (en) | 2004-10-22 | 2005-10-20 | An amplifier apparatus and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070058520A true KR20070058520A (ko) | 2007-06-08 |
| KR101121265B1 KR101121265B1 (ko) | 2012-03-23 |
Family
ID=36203235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020077006723A KR101121265B1 (ko) | 2004-10-22 | 2005-10-20 | 증폭기 장치 및 증폭 방법 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US7382184B2 (ko) |
| JP (1) | JP5046949B2 (ko) |
| KR (1) | KR101121265B1 (ko) |
| CN (1) | CN100525080C (ko) |
| AU (1) | AU2005296358B2 (ko) |
| DE (1) | DE112005002490B4 (ko) |
| GB (1) | GB2434268B (ko) |
| HK (1) | HK1092603A1 (ko) |
| TW (1) | TWI358895B (ko) |
| WO (1) | WO2006043907A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2527202C1 (ru) * | 2013-04-16 | 2014-08-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Широкополосный усилитель мощности |
| US9973160B2 (en) * | 2016-10-17 | 2018-05-15 | Realtek Semiconductor Corp. | Amplifier device |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3319175A (en) * | 1964-07-27 | 1967-05-09 | Hugh L Dryden | Electronic amplifier with power supply switching |
| US3585517A (en) * | 1968-05-01 | 1971-06-15 | Westinghouse Electric Corp | High-efficiency power amplifier |
| JPS51121239A (en) * | 1975-04-17 | 1976-10-23 | Sony Corp | An amplification circuit |
| JPS5326644A (en) * | 1976-08-25 | 1978-03-11 | Nec Corp | N oise offset negative feedback amplifier |
| US4206416A (en) * | 1978-05-30 | 1980-06-03 | Tektronix, Inc. | Wideband instrumentation amplifier with high common mode rejection |
| US4628278A (en) * | 1984-06-28 | 1986-12-09 | John Fluke Mfg. Co., Inc. | Low even-order harmonic distortion amplifier and method |
| US4600891A (en) * | 1984-08-21 | 1986-07-15 | Peavey Electronics Corporation | Digital audio amplifier having a high power output level and low distortion |
| JPH05191157A (ja) * | 1992-01-10 | 1993-07-30 | Toshiba Corp | 平衡入力型音声増幅回路 |
| US5475342A (en) * | 1993-04-19 | 1995-12-12 | Nippon Telegraph And Telephone Corporation | Amplifier for stably maintaining a constant output |
| JPH06326523A (ja) * | 1993-05-14 | 1994-11-25 | Pioneer Electron Corp | 多段負帰還増幅回路 |
| JP2734368B2 (ja) * | 1994-02-16 | 1998-03-30 | 日本電気株式会社 | 広帯域増幅回路 |
| KR100226226B1 (ko) * | 1997-02-24 | 1999-10-15 | 윤덕용 | 혼합형 증폭기 |
| US6057731A (en) * | 1998-09-23 | 2000-05-02 | Nortel Networks Corporation | Low-distortion high-frequency amplifier |
| US6373340B1 (en) * | 2000-08-14 | 2002-04-16 | K. S. Waves, Ltd. | High-efficiency audio power amplifier |
| US6496059B1 (en) * | 2000-11-17 | 2002-12-17 | Tranh T. Nguyen | Clas-N amplifer |
| DE10056926A1 (de) | 2000-11-20 | 2002-07-18 | Optolab Licensing Gmbh | Verfahren und Vorrichtung zur Konditionierung eines periodischen Analogsignals |
| US6476674B2 (en) * | 2001-01-24 | 2002-11-05 | Momentum Data Systems | Method and apparatus for error correction of amplifier |
| US6507223B2 (en) * | 2001-02-22 | 2003-01-14 | Sigmatel, Inc. | Differential line driver having adjustable common mode operation |
| US6788140B2 (en) * | 2002-02-13 | 2004-09-07 | Texas Instruments Incorporated | Ultra-low distortion, wide-bandwidth amplifier architecture using actively phase-matched feed-forward linearization |
| JP4524061B2 (ja) * | 2002-03-26 | 2010-08-11 | パナソニック株式会社 | レファレンス電圧発生回路とそれを用いた電圧増幅器 |
-
2004
- 2004-10-22 US US10/971,785 patent/US7382184B2/en active Active
-
2005
- 2005-10-07 TW TW094135117A patent/TWI358895B/zh active
- 2005-10-20 GB GB0707386A patent/GB2434268B/en not_active Expired - Fee Related
- 2005-10-20 DE DE112005002490.3T patent/DE112005002490B4/de not_active Expired - Fee Related
- 2005-10-20 WO PCT/SG2005/000363 patent/WO2006043907A1/en active Application Filing
- 2005-10-20 KR KR1020077006723A patent/KR101121265B1/ko active IP Right Grant
- 2005-10-20 JP JP2007537854A patent/JP5046949B2/ja active Active
- 2005-10-20 AU AU2005296358A patent/AU2005296358B2/en not_active Ceased
- 2005-10-21 CN CNB2005101142848A patent/CN100525080C/zh active Active
-
2006
- 2006-11-29 HK HK06113062.0A patent/HK1092603A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE112005002490T5 (de) | 2007-09-06 |
| JP5046949B2 (ja) | 2012-10-10 |
| US7382184B2 (en) | 2008-06-03 |
| TWI358895B (en) | 2012-02-21 |
| HK1092603A1 (en) | 2007-02-09 |
| US20060087369A1 (en) | 2006-04-27 |
| GB0707386D0 (en) | 2007-05-23 |
| AU2005296358A2 (en) | 2006-04-27 |
| DE112005002490B4 (de) | 2021-10-21 |
| GB2434268B (en) | 2008-10-22 |
| KR101121265B1 (ko) | 2012-03-23 |
| JP2008518503A (ja) | 2008-05-29 |
| WO2006043907A1 (en) | 2006-04-27 |
| CN1783704A (zh) | 2006-06-07 |
| TW200623614A (en) | 2006-07-01 |
| AU2005296358A1 (en) | 2006-04-27 |
| AU2005296358B2 (en) | 2010-07-22 |
| CN100525080C (zh) | 2009-08-05 |
| GB2434268A (en) | 2007-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7925030B2 (en) | Crosstalk cancellation using load impedence measurements | |
| US10177718B2 (en) | Amplifiers | |
| US9380388B2 (en) | Channel crosstalk removal | |
| US10404248B2 (en) | Calibration of a dual-path pulse width modulation system | |
| US20060222183A1 (en) | Audio signal amplifying apparatus and distortion correcting method | |
| KR102374789B1 (ko) | 차지 펌프 잡음을 감소시키기 위한 신호 경로의 잡음 전달 함수의 제어 | |
| US4321552A (en) | Amplifier comprising a first and a second amplifier element | |
| KR101121265B1 (ko) | 증폭기 장치 및 증폭 방법 | |
| WO2008062748A1 (fr) | Dispositif de traitement de signal et procédé de traitement de signal | |
| CN102570987B (zh) | 具有提高的噪声特性的音频放大电路 | |
| US10726873B2 (en) | Polymorphic playback system with signal detection filters of different latencies | |
| US7750734B2 (en) | Apparatus and methods for amplifiers | |
| EP3453112B1 (en) | Single-ended instrumentation folded cascode amplifier | |
| KR102374908B1 (ko) | 오디오용 소신호 증폭을 위한 밸런스 입출력 차동증폭기 | |
| LU100989B1 (en) | Method for improving sound reproduction of low frequencies and apparatus therefore | |
| KR102374914B1 (ko) | 오디오용 소신호 증폭을 위한 밸런스 입출력 다단 차동증폭기 | |
| US10797651B2 (en) | Amplifier offset cancellation using amplifier supply voltage | |
| US6046634A (en) | Amplifier circuit employing floating error cancellation | |
| JP2020043466A (ja) | 増幅回路 | |
| JPH0983271A (ja) | 平衡増幅回路 | |
| JP2008300907A (ja) | 増幅装置 | |
| JPS62132409A (ja) | 低周波増幅回路 | |
| JPS61125210A (ja) | インテグレ−テツドアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150205 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160205 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180207 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20200213 Year of fee payment: 9 |