KR20070055786A

KR20070055786A - Electron emission device and method for manufacturing the same

Info

Publication number: KR20070055786A
Application number: KR1020050114207A
Authority: KR
Inventors: 김일환
Original assignee: 삼성에스디아이 주식회사
Priority date: 2005-11-28
Filing date: 2005-11-28
Publication date: 2007-05-31

Abstract

본 발명은 전자 방출 디바이스의 제조 방법에 관한 것으로서, 본 발명의 실시예에 따른 전자 방출 디바이스의 제조 방법은 기판 위에 캐소드 전극을 형성하는 단계와, 상기 캐소드 전극을 덮으면서 상기 기판 위에 제1 절연층을 형성하는 단계와, 상기 캐소드 전극 위 상기 제1 절연층 부위에 분포하는 비아 홀들을 형성하는 단계와, 상기 비아 홀을 채우면서 상기 제1 절연층 위에 전자 방출 물질을 포함하는 페이스트를 도포하는 단계와, 상기 제1 절연층 위에 형성된 페이스트를 제거하여 상기 비아 홀 내부에 전자 방출부를 형성하는 단계 및 상기 제1 절연층 위로 복수의 전자 방출부를 노출시키는 개구부를 각각 구비하는 제2 절연층과 게이트 전극을 형성하는 단계를 포함한다.The present invention relates to a method of manufacturing an electron emitting device, the method of manufacturing an electron emitting device according to an embodiment of the present invention comprises the steps of forming a cathode electrode on a substrate, and covering the cathode electrode and a first insulating layer on the substrate Forming via holes, forming via holes distributed in the portion of the first insulating layer on the cathode, and applying a paste including an electron emission material on the first insulating layer while filling the via holes. And a second insulating layer and a gate electrode each having an opening for exposing a plurality of electron emitting portions over the first insulating layer by forming an electron emitting portion in the via hole by removing the paste formed on the first insulating layer. Forming a step.

전자방출부, 캐소드전극, 절연층, 비아홀 Electron-emitting part, cathode, insulating layer, via hole

Description

ELECTRON EMISSION DEVICE AND METHOD FOR MANUFACTURING THE SAME

도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 전자 방출 디바이스의 제조 방법을 설명하기 위해 도시한 각 단계에서의 공정 단면도이다.1A to 1F are cross-sectional views of the process at each step shown for explaining the method for manufacturing the electron emitting device according to the first embodiment of the present invention.

도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 전자 방출 디바이스의 제조 방법을 설명하기 위해 도시한 각 단계에서의 공정 단면도이다.2A to 2C are cross-sectional views of the process at each step shown to explain the method of manufacturing the electron emitting device according to the second embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.3 is a partially exploded perspective view of an electron emission display device according to an exemplary embodiment of the present invention.

본 발명은 전자 방출 디바이스 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 구동 전극에 의해 제어되는 전자 방출부를 포함하는 전자 방출 디바이스 및 이의 제조 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to an electron emitting device and a method for manufacturing the same, and more particularly, to an electron emitting device and a method for manufacturing the same comprising an electron emitting portion controlled by a drive electrode.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류될 수 있다.In general, an electron emission element may be classified into a method using a hot cathode and a cold cathode according to the type of electron source.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; 이하 'FEA'라 함)형, 표면 전도 에미션(Surface-Conduction Emission; 이하 'SCE'라 함)형, 금속-절연층-금속(Metal-Insulator-Metal; 이하 'MIM'이라 함)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; 이하 'MIS'라 함)형 등이 알려져 있다.Here, the electron emission device using the cold cathode may be a field emitter array (FEA) type, a surface conduction emission type (SCE) type, metal Metal-Insulator-Metal (hereinafter referred to as 'MIM') type and Metal-Insulator-Semiconductor (hereinafter referred to as 'MIS') type are known.

상기 FEA형 전자 방출 소자는 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 물질로 일 함수(work function)가 낮거나 종횡비가 큰 물질, 일례로 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나, 탄소 나노튜브와 흑연 및 다이아몬드상 탄소와 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.The FEA type electron emission device includes an electron emission portion and driving electrodes for controlling electron emission of the electron emission portion, and includes one cathode electrode and one gate electrode, and has a low work function as a material of the electron emission portion. Materials with high aspect ratios, such as molybdenum (Mo) or silicon (Si), have sharp tip structures, or carbon-based materials such as carbon nanotubes and graphite and diamond-like carbon, By using the principle that electrons are easily emitted.

한편, 전자 방출 소자는 일 기판에 어레이를 이루며 형성되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 다른 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.On the other hand, the electron emission elements are formed in an array on one substrate to form an electron emission device, and the electron emission device is combined with another substrate having a light emitting unit composed of a fluorescent layer and an anode electrode to emit electrons. A display device (electron emission display device) is constituted.

즉, 통상의 전자 방출 디바이스는 전자 방출부와 더불어 주사 전극들과 데이터 전극들로 기능하는 복수의 구동 전극들을 구비하여 전자 방출부와 구동 전극들의 작용으로 화소별 전자 방출의 온/오프와 전자 방출량을 제어한다. 그리고 전자 방출 표시 디바이스는 전자 방출부에서 방출된 전자들로 형광층을 여기시켜 소정의 발광 또는 표시 작용을 한다.That is, the conventional electron emitting device includes a plurality of driving electrodes that function as scan electrodes and data electrodes in addition to the electron emitting part, so that the electron emission amount and the electron emission amount per pixel are controlled by the action of the electron emitting part and the driving electrodes. To control. The electron emission display device excites the fluorescent layer with the electrons emitted from the electron emission unit to perform a predetermined light emission or display function.

상기한 전자 방출 표시 디바이스는 단위 화소간 발광 균일도를 일정하게 유지하도록 단위 화소마다 전자 방출부들의 에미션량을 균일하게 확보해야 한다. 전자 방출부의 에미션량은 다른 구동 조건이 동일하더라도 그 크기, 형상, 높이 등 전자 방출부의 형상 특성에 따라 차이가 발생하므로 전자 방출부의 형상 및 크기 등을 일정하게 형성시키는 것은 매우 중요하다.The above-mentioned electron emission display device must uniformly secure the emission amount of the electron emission units for each unit pixel so as to maintain the uniformity of emission between unit pixels. Although the emission amount of the electron emission portion varies depending on the shape characteristics of the electron emission portion such as its size, shape, and height even though other driving conditions are the same, it is very important to form the shape and size of the electron emission portion uniformly.

전자 방출부를 형성하는 방법으로는 직접 성장, 화학기상증착, 스크린 인쇄 등이 있으나, 제조 공차로 인하여 전자 방출부의 크기 및 형상 정밀도를 우수하게 확보하는 데에는 한계가 있다. 일례로, 스크린 인쇄의 경우, 전자 방출부는 전자 방출 물질이 포함된 페이스트를 기판 위에 전면 인쇄한 후, 전자 방출부가 형성될 부위를 노광을 통해 선택적으로 경화시키고, 경화되지 않은 혼합물을 현상을 통해 제거하여 완성된다. 이때, 전자 방출부는 노광 특성에 따라 그 형상 및 높이 등이 달라질 수 있는 문제점이 있다.Methods for forming the electron emitting portion include direct growth, chemical vapor deposition, screen printing, etc., but there are limitations in ensuring excellent size and shape precision of the electron emitting portion due to manufacturing tolerances. For example, in the case of screen printing, the electron emission unit completely prints a paste including an electron emission material on a substrate, and then selectively cures a portion where the electron emission unit is to be formed through exposure, and removes the uncured mixture through development. Is completed. In this case, there is a problem that the shape and height of the electron emission unit may vary depending on the exposure characteristics.

한편, 전자 방출부의 에미션량을 균일하게 확보하기 위해 단위 화소 내 개구부마다 전자 방출부의 크기를 줄이는 대신 개수를 증가시키는 구조가 제안되었으나, 이러한 구조는 단위 화소 내 개구부마다 복수의 전자 방출부들을 개별적으로 패턴해야 하므로 제작 공정이 어려워지는 문제점이 있다.On the other hand, in order to uniformly secure the emission amount of the electron emission unit, a structure of increasing the number instead of reducing the size of the electron emission unit for each opening in the unit pixel has been proposed, but such a structure has a plurality of electron emission units individually for each opening in the unit pixel. There is a problem that the manufacturing process becomes difficult because it must be patterned.

따라서, 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 균일한 형상 특성을 가지면서 단위 화소 내 개구부마다 밀집 형성되는 전자 방출부를 구비하여 에미션 균일도를 개선한 전자 방출 디바이스 및 이의 제조 방법 을 제공함에 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to provide an electron emission device having an uniform shape characteristic and having an electron emission part densely formed at each opening in a unit pixel, and to improve emission uniformity, and an object thereof. It is to provide a manufacturing method.

상기의 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 전자 방출 디바이스의 제조 방법은 기판 위에 캐소드 전극을 형성하는 단계와, 상기 캐소드 전극을 덮으면서 상기 기판 위에 제1 절연층을 형성하는 단계와, 상기 캐소드 전극 위 상기 제1 절연층 부위에 분포하는 비아 홀들을 형성하는 단계와, 상기 비아 홀을 채우면서 상기 제1 절연층 위에 전자 방출 물질을 포함하는 페이스트를 도포하는 단계와, 상기 제1 절연층 위에 형성된 페이스트를 제거하여 상기 비아 홀 내부에 전자 방출부를 형성하는 단계 및 상기 제1 절연층 위로 복수의 전자 방출부를 노출시키는 개구부를 각각 구비하는 제2 절연층과 게이트 전극을 형성하는 단계를 포함한다.In order to achieve the above object, a method of manufacturing an electron emission device according to an embodiment of the present invention comprises the steps of forming a cathode electrode on a substrate, forming a first insulating layer on the substrate while covering the cathode electrode; Forming via holes distributed in the portion of the first insulating layer on the cathode electrode, applying a paste including an electron emission material on the first insulating layer while filling the via hole, and forming the via holes. Removing the paste formed on the insulating layer to form an electron emission portion in the via hole, and forming a second insulating layer and a gate electrode each having openings exposing the plurality of electron emission portions over the first insulating layer. Include.

또한, 상기 제1 절연층 위에 형성된 페이스트는 스퀴지로 제거되며, 이에 따라 상기 전자 방출부는 상기 비아 홀에 대응하는 높이로 형성될 수 있다.In addition, the paste formed on the first insulating layer may be removed by a squeegee, and thus the electron emission part may be formed at a height corresponding to the via hole.

또한, 상기 전자 방출부를 형성하는 단계는 상기 비아 홀에 잔존하는 페이스트를 건조하는 단계를 더욱 포함할 수 있다.In addition, the forming of the electron emission unit may further include drying the paste remaining in the via hole.

또한, 상기 제2 절연층과 게이트 전극을 형성하는 단계는 상기 제1 절연층 위에 제2 절연층과 도전층을 순서대로 형성하는 단계와, 상기 전자 방출부를 기판상에 노출시키도록 상기 도전층과 제2 절연층에 각각 개구부를 형성하는 단계 및 상기 도전층을 패터닝하여 게이트 전극을 형성하는 단계를 포함할 수 있다.The forming of the second insulating layer and the gate electrode may include forming a second insulating layer and a conductive layer on the first insulating layer in order, and exposing the electron emission part on the substrate. The method may include forming openings in the second insulating layer and patterning the conductive layer to form gate electrodes.

또한, 상기 제2 절연층은 상기 제1 절연층보다 식각율이 높은 물질로 형성될 수 있다.In addition, the second insulating layer may be formed of a material having a higher etching rate than the first insulating layer.

또한, 상기 전자 방출부는 상기 게이트 전극을 형성한 후 소성 단계를 거칠 수 있다.In addition, the electron emission part may pass through a firing step after forming the gate electrode.

또한, 본 발명의 실시예에 따른 전자 방출 디바이스의 제조 방법은 집속 전극을 포함하는 경우에도 적용될 수 있다. 보다 상세하게 본 발명의 실시예에 따른 전자 방출 디바이스의 제조 방법은 기판 위에 캐소드 전극을 형성하는 단계와, 상기 캐소드 전극 위로 분포한 비아 홀들을 구비하는 제1 절연층을 형성하는 단계와, 상기 비아 홀을 채우면서 상기 제1 절연층 위에 전자 방출 물질을 포함하는 페이스트를 도포하는 단계와, 상기 제1 절연층 위에 형성된 페이스트를 제거하여 상기 비아 홀 내부에 전자 방출부를 형성하는 단계와, 상기 제1 절연층 위에 제2 절연층과 도전층을 순서대로 형성하는 단계와, 상기 도전층을 패터닝하여 게이트 전극을 형성하는 단계와, 상기 제2 절연층 및 게이트 전극 위에 제3 절연층과 집속 전극을 형성하는 단계 및 상기 전자 방출부들을 적어도 2 이상씩 기판상에 노출시키도록 집속 전극, 제3 절연층, 게이트 전극 및 제2 절연층 순서로 각각에 개구부를 형성하는 단계를 포함한다.In addition, the method of manufacturing the electron emitting device according to the embodiment of the present invention can be applied even when the focusing electrode is included. More specifically, the method of manufacturing an electron emission device according to an exemplary embodiment of the present invention includes forming a cathode electrode on a substrate, forming a first insulating layer having via holes distributed over the cathode electrode, and forming the vias. Applying a paste including an electron emission material on the first insulating layer while filling the hole, and removing the paste formed on the first insulating layer to form an electron emission part in the via hole; Forming a second insulating layer and a conductive layer on the insulating layer in order; forming a gate electrode by patterning the conductive layer; and forming a third insulating layer and a focusing electrode on the second insulating layer and the gate electrode. And a focusing electrode, a third insulating layer, a gate electrode, and a second insulating layer in order to expose the electron emission parts on the substrate by at least two or more. And forming an opening in each.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 도 1a을 참고하면, 기판(2) 위에 도전막, 일례로 인듐 틴 옥사이드 (Indium Tin Oxide, ITO)와 같은 투명 도전막을 코팅하고, 이를 스트라이프 형상으로 패터닝하여 캐소드 전극(4)을 형성한다. 그 후, 기판(2) 전체에 절연 물질을 화학기상증착 또는 스크린 인쇄하여 제1 절연층(6)을 형성한다.First, referring to FIG. 1A, a transparent conductive film such as indium tin oxide (ITO), for example, is coated on a substrate 2 and patterned into a stripe to form a cathode electrode 4. . Thereafter, an insulating material is chemically vapor deposited or screen printed on the entire substrate 2 to form the first insulating layer 6.

다음으로, 도 1b를 참고하면, 캐소드 전극(4) 위로 제1 절연층(6)을 부분 식각하여 캐소드 전극(4)의 일부 표면을 노출시키는 복수의 비아 홀들(62)을 형성한다. 이때, 비아 홀(62)는 캐소드 전극(62) 위로 소정 간격을 가지면서 밀집되도록 분포한다. 이 비아 홀(62)은 규칙적인 배열뿐만 아니라 불규칙적인 배열로 랜덤하게 형성될 수 있다.Next, referring to FIG. 1B, the first insulating layer 6 is partially etched on the cathode electrode 4 to form a plurality of via holes 62 exposing a portion of the surface of the cathode electrode 4. At this time, the via holes 62 are distributed to be dense at predetermined intervals on the cathode electrode 62. The via holes 62 may be formed at random in a regular arrangement as well as in an irregular arrangement.

그 다음으로, 도 1c 및 도 1d를 참고하면, 전자 방출 물질과 감광성 물질을 포함하는 페이스트(8')를 제1 절연층(6) 위에 인쇄한다. 이때, 페이스트(8')가 비아 홀들(62)에 채우질 수 있도록 한다. 전자 방출 물질로는 탄소계 물질 또는 나노미터(nm) 사이즈 물질이 사용될 수 있다. 즉, 전자 방출 물질로 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, 플러렌(C₆₀), 실리콘 나노와이어 및 이들의 조합 물질이 사용될 수 있다.Next, referring to FIGS. 1C and 1D, a paste 8 ′ containing an electron emitting material and a photosensitive material is printed onto the first insulating layer 6. At this time, the paste 8 'may be filled in the via holes 62. As the electron emission material, a carbon-based material or a nanometer (nm) size material may be used. That is, as the electron emission material, carbon nanotubes, graphite, graphite nanofibers, diamonds, diamond-like carbons, fullerenes (C ₆₀ ), silicon nanowires, and combinations thereof may be used.

그리고, 상기 비아 홀(62) 내부에 형성된 페이스트(8')를 제외하곤 제1 절연층(6) 위에 인쇄된 페이스트(8')를 제거하여 전자 방출부(8)를 형성한다. 페이스트의 제거 방법으로는 스퀴지(squeeze, 도시되지 않음)를 이용하여 제1 절연층(6) 위에 인쇄된 페이스트(8')를 걷어내는 물리적인 방법이 사용될 수 있다. 이에 따라, 전자 방출부(8)는 도 1d에 도시된 바와 같이, 상기 비아 홀(62)과 실질적으로 동일 한 높이를 갖게 된다. 페이스트(8')를 제거한 후에는 건조 단계를 거치는 것이 바람직하다.Then, except for the paste 8 'formed in the via hole 62, the paste 8' printed on the first insulating layer 6 is removed to form the electron emission part 8. As a method of removing the paste, a physical method of removing the paste 8 'printed on the first insulating layer 6 using a squeegee (not shown) may be used. Accordingly, the electron emission part 8 has a height substantially the same as that of the via hole 62, as shown in FIG. 1D. After the paste 8 'is removed, it is preferable to go through a drying step.

다음으로, 도 1e를 참고하면, 제1 절연층(6) 위에 절연 물질을 화학기상증착 또는 스크린 인쇄하여 제2 절연층(10)을 형성하고, 이 제2 절연층(10) 위에 도전막(12')을 코팅한다. 이때 제2 절연층(10)은 제1 절연층(6)보다 식각율이 높은 절연 물질로 이루어진다. 이에 대해서는 후술하기로 한다.Next, referring to FIG. 1E, the second insulating layer 10 is formed by chemical vapor deposition or screen printing of an insulating material on the first insulating layer 6, and then, on the second insulating layer 10, a conductive film ( 12 '). In this case, the second insulating layer 10 is made of an insulating material having a higher etching rate than the first insulating layer 6. This will be described later.

그 다음으로, 도 1f를 참고하면, 마스크층(도시되지 않음)에 노출된 도전막(12')을 식각하여 개구부(122)를 형성한다. 이때, 개구부(122)는 적어도 2 이상의 전자 방출부(8)를 기판(2)상에 노출시킨다. 그리고, 상기 도전막(12')에 형성된 개구부(122)에 의해 노출되는 제2 절연층(10)을 식각하여 또 다른 개구부(102)를 형성한다.Next, referring to FIG. 1F, the openings 122 are formed by etching the conductive film 12 ′ exposed to the mask layer (not shown). In this case, the opening 122 exposes at least two or more electron emission portions 8 on the substrate 2. In addition, another opening 102 is formed by etching the second insulating layer 10 exposed by the opening 122 formed in the conductive film 12 ′.

이와 같이, 본 발명의 실시예에 따른 전자 방출 디바이스의 제조 방법은 전자 방출부(8)가 캐소드 전극(4) 위로 조밀하게 분포하므로 도전막(12')의 개구부(122) 및 제2 절연층(10)의 개구부(102) 형성이 용이한 장점이 있다.As such, in the method of manufacturing the electron emission device according to the embodiment of the present invention, since the electron emission portion 8 is densely distributed over the cathode electrode 4, the opening 122 and the second insulating layer of the conductive film 12 ′ are provided. There is an advantage that the opening 102 of the (10) is easy to form.

즉, 전자 방출부(8)가 캐소드 전극(4)의 길이 방향을 따라 일렬로 하나씩 배치되는 경우는 상기 개구부(122, 102)를 형성할 때, 전자 방출부가 개구부 중심에 위치하도록 얼라인 작업이 필요하나, 본 실시예는 크기가 작은 전자 방출부들(8)이 캐소드 전극(4) 위로 조밀하게 분포하므로 상기와 같은 얼라인 작업없이 개구부(122, 102)를 형성하더라도 그 개구부(122, 102) 내에 복수의 전자 방출부(8)가 위치하게 되어 전자 방출부(8)의 에미션 특성에 영향을 주지않는다.That is, when the electron emission parts 8 are arranged one by one in a line along the longitudinal direction of the cathode electrode 4, when the openings 122 and 102 are formed, an alignment operation is performed so that the electron emission parts are located at the centers of the openings. Although necessary, in the present embodiment, since the small electron emitting portions 8 are densely distributed over the cathode electrode 4, the openings 122 and 102 are formed even if the openings 122 and 102 are formed without the above alignment operation. The plurality of electron emitting portions 8 are located in the inside so as not to affect the emission characteristics of the electron emitting portions 8.

그리고, 상기 제2 절연층(10)을 식각할 때, 제1 절연층(6)은 식각되지 않아야 한다. 제2 절연층(10)이 제1 절연층(6)보다 식각율이 높은 절연 물질로 이루어지는 것은 이와 같은 이유에서이다.In addition, when etching the second insulating layer 10, the first insulating layer 6 should not be etched. For this reason, the second insulating layer 10 is made of an insulating material having a higher etching rate than that of the first insulating layer 6.

마지막으로, 도전막(12')을 패터닝하여 게이트 전극(12)을 형성하면, 전자 방출 디바이스는 완성된다.Finally, when the conductive film 12 'is patterned to form the gate electrode 12, the electron emitting device is completed.

도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 전자 방출 디바이스의 제조 방법을 설명하기 위해 도시한 각 단계에서의 공정 단면도로서, 집속 전극이 포함된 전자 방출 디바이스의 제조 방법을 개략적으로 보여준다.2A to 2C are cross-sectional views of the process at each step shown to explain the method of manufacturing the electron emitting device according to the second embodiment of the present invention, and schematically show a method of manufacturing the electron emitting device including the focusing electrode. .

본 실시예에 따른 전자 방출 디바이스의 제조 방법은 도 1e에 도시된 단계 즉, 제1 절연층(6) 위에 제2 절연층(10)과 도전막(12')을 형성하는 단계까지는 동일하다.The method of manufacturing the electron emitting device according to the present embodiment is the same until the step shown in FIG. 1E, that is, the step of forming the second insulating layer 10 and the conductive film 12 'on the first insulating layer 6.

도 2a를 참고하면, 먼저 제 2 절연층(10) 위에 형성된 도전막(12')을 패터닝하여 게이트 전극(12)을 형성한다. 그 다음 제2 절연층(10)과 게이트 전극(12) 위에 순차적으로 제3 절연층(14) 및 집속 전극(16)을 형성한다.Referring to FIG. 2A, first, the conductive layer 12 ′ formed on the second insulating layer 10 is patterned to form the gate electrode 12. Next, the third insulating layer 14 and the focusing electrode 16 are sequentially formed on the second insulating layer 10 and the gate electrode 12.

다음으로, 도 2b를 참고하면, 마스크층(도시된 않음)을 이용하여 집속 전극(16)에 개구부(162)를 형성하고, 집속 전극(16)의 개구부(162)에 의해 노출된 제3 절연층(14)을 식각하여 제3 절연층(14)에 개구부(142)를 형성한다.Next, referring to FIG. 2B, an opening 162 is formed in the focusing electrode 16 by using a mask layer (not shown), and the third insulation exposed by the opening 162 of the focusing electrode 16 is illustrated. The layer 14 is etched to form openings 142 in the third insulating layer 14.

다음으로, 도 2c를 참고하면, 제3 절연층(14)의 개구부(142)에 노출된 게이트 전극(12)을 식각하여 게이트 전극(12)에 개구부(122)를 형성하고, 이 게이트 전극(12)의 개구부(122)에 노출된 제2 절연층(10)을 식각하여 제2 절연층(10)에 개구 부(102)를 형성한다.Next, referring to FIG. 2C, the gate electrode 12 exposed to the opening 142 of the third insulating layer 14 is etched to form the opening 122 in the gate electrode 12, and the gate electrode ( An opening portion 102 is formed in the second insulating layer 10 by etching the second insulating layer 10 exposed through the opening 122 of 12.

그리고, 기판(2)상에 노출된 전자 방출부(8)를 소성한 후, 활성화(activation) 단계를 거치면 전자 방출 디바이스는 완성된다.Then, after firing the electron emission portion 8 exposed on the substrate 2, the electron emission device is completed by going through an activation step.

도 3을 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(50)과 제2 기판(52)을 포함한다. 제1 기판(50)과 제2 기판(52)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 내부 공간이 대략 10^-6 torr의 진공도로 배기되어 제1 기판(50)과 제2 기판(52) 및 밀봉 부재가 진공 용기를 구성한다.Referring to FIG. 3, the electron emission display device includes a first substrate 50 and a second substrate 52 which are disposed to face each other in parallel at predetermined intervals. Sealing members (not shown) are disposed at the edges of the first substrate 50 and the second substrate 52 to bond the two substrates, and the internal space is evacuated with a vacuum of approximately 10 ⁻⁶ torr to form the first substrate 50. ), The second substrate 52 and the sealing member constitute a vacuum container.

상기 제1 기판(50) 중 제2 기판(52)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 제1 기판(50)과 함께 전자 방출 디바이스를 구성하고, 전자 방출 디바이스가 제2 기판(52) 및 제2 기판(52)에 제공된 발광 유닛과 결합되어 전자 방출 표시 디바이스를 구성한다.On the opposite surface of the first substrate 50 to the second substrate 52, electron emission elements are arranged in an array to form an electron emission device together with the first substrate 50, and the electron emission device is a second substrate. And a light emitting unit provided on the second substrate 52 to form an electron emission display device.

먼저, 제1 기판(50) 위에는 캐소드 전극들(54)이 제1 기판(50)의 일 방향(도 3에서 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(54)을 덮으면서 제1 기판(50) 전체에 제1 절연층(56)과 제2 절연층(58)이 순차적으로 적층된다. 제2 절연층(58) 위에는 게이트 전극들(60)이 캐소드 전극(54)과 직교하는 방향(도 3에서 x축 방향)을 따라 스트라이프 패턴으로 형성된다.First, cathode electrodes 54 are formed on the first substrate 50 in a stripe pattern along one direction (y-axis direction in FIG. 3) of the first substrate 50, and cover the cathode electrodes 54. The first insulating layer 56 and the second insulating layer 58 are sequentially stacked on the entire first substrate 50. Gate electrodes 60 are formed on the second insulating layer 58 in a stripe pattern along a direction orthogonal to the cathode electrode 54 (the x-axis direction in FIG. 3).

본 실시예에서 캐소드 전극(54)과 게이트 전극(60)의 교차 영역이 단위 화소 를 이루며, 제1 절연층(56)에는 단위 화소마다 복수의 비아 홀들(562)이 형성된다. 이 비아 홀들(562)은 도시된 바와 같이, 소정 간격을 가지며 캐소드 전극(54)의 폭 방향 및 길이 방향으로 조밀하게 분포한다. 비아 홀들(562)은 규칙적인 배열뿐만 아니라 불규칙적인 배열로 분포할 수 있다.In the present exemplary embodiment, an intersection area between the cathode electrode 54 and the gate electrode 60 forms a unit pixel, and a plurality of via holes 562 are formed in the first insulating layer 56 for each unit pixel. As shown in the drawing, the via holes 562 have a predetermined interval and are densely distributed in the width direction and the length direction of the cathode electrode 54. The via holes 562 may be distributed in an irregular arrangement as well as a regular arrangement.

그리고, 제2 절연층(58)과 게이트 전극(60)에는 적어도 2 이상의 비아 홀(562)에 대응하는 개구부(582, 602)가 각각 형성된다.In addition, openings 582 and 602 corresponding to at least two or more via holes 562 are formed in the second insulating layer 58 and the gate electrode 60, respectively.

그리고, 비아 홀(562) 내부에는 전자 방출부(62)가 채워지면서 형성되어 캐소드 전극(54)과 전기적으로 연결된다. 이때, 전자 방출부(62)는 비아 홀(562)의 높이와 실질적으로 동일하게 형성된다. 이에 따라, 상기 개구부(582, 602) 내에는 형상, 크기 및 높이가 일정한 수개 이상의 전자 방출부(62)가 다수 배치된다.In the via hole 562, the electron emission part 62 is filled and electrically connected to the cathode electrode 54. In this case, the electron emission part 62 is formed to be substantially the same as the height of the via hole 562. Accordingly, the openings 582 and 602 include a plurality of electron emission units 62 having a constant shape, size, and height.

전자 방출부(62)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터 사이즈 물질로 이루어질 수 있다.The electron emission unit 62 may be formed of materials emitting electrons, for example, carbon-based materials or nanometer-sized materials, when an electric field is applied in a vacuum.

도면에서는 전자 방출부들(62)이 원형으로 형성되고, 캐소드 전극(54)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였다. 그러나 전자 방출부(62)의 평면 형상과 화소 영역당 개수 및 배열 형태 등은 도시한 예에 한정되지 않는다.In the drawing, the electron emission parts 62 are formed in a circular shape and are arranged in a line along the length direction of the cathode electrode 54. However, the planar shape of the electron emission unit 62, the number and arrangement form per pixel area, etc. are not limited to the illustrated example.

그리고 게이트 전극들(60)과 제2 절연층(58) 위로 집속 전극(64)이 형성된다. 집속 전극(64) 하부에는 제3 절연층(66)이 위치하여 게이트 전극들(60)과 집속 전극(64)을 절연시키며, 제3 절연층(66)과 집속 전극(64)에도 전자빔 통과를 위한 개구부(662, 642)가 형성된다. 이 개구부(662, 642)는 일례로 단위 화소마다 하나 씩 형성될 수 있다.The focusing electrode 64 is formed on the gate electrodes 60 and the second insulating layer 58. A third insulating layer 66 is positioned below the focusing electrode 64 to insulate the gate electrodes 60 and the focusing electrode 64, and passes the electron beam through the third insulating layer 66 and the focusing electrode 64. Openings 662 and 642 are formed. For example, one opening 662 and 642 may be formed for each unit pixel.

다음으로, 제1 기판(50)에 대향하는 제2 기판(52)의 일면에는 형광층(68), 일례로 적색과 녹색 및 청색의 형광층들(68R, 68G, 68B)이 서로간 임의의 간격을 두고 형성되고, 각 형광층(68) 사이로 화면의 콘트라스트 향상을 위한 흑색층(70)이 형성된다. 형광층(68)은 제1 기판(50)에 설정되는 단위 화소마다 한가지 색의 형광층이 대응하도록 배치될 수 있다.Next, on one surface of the second substrate 52 opposite to the first substrate 50, the fluorescent layer 68, for example, the red, green, and blue fluorescent layers 68R, 68G, and 68B may be randomly selected from each other. It is formed at intervals, and a black layer 70 is formed between the fluorescent layers 68 to improve contrast of the screen. The fluorescent layer 68 may be disposed such that a fluorescent layer of one color corresponds to each unit pixel set in the first substrate 50.

그리고 형광층(68)과 흑색층(70) 위로 알루미늄(Al)과 같은 금속막으로 이루어진 애노드 전극(72)이 형성된다. 애노드 전극(72)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받아 형광층(68)을 고전위 상태로 유지시키며, 형광층(68)에서 방사된 가시광 중 제1 기판(50)을 향해 방사된 가시광을 제2 기판(52) 측으로 반사시켜 화면의 휘도를 높인다.An anode electrode 72 made of a metal film such as aluminum (Al) is formed on the fluorescent layer 68 and the black layer 70. The anode electrode 72 receives a high voltage required for electron beam acceleration from the outside to maintain the fluorescent layer 68 in a high potential state, and visible light emitted toward the first substrate 50 of visible light emitted from the fluorescent layer 68. Is reflected toward the second substrate 52 to increase the brightness of the screen.

한편 애노드 전극은 ITO(indium tin oxide)와 같은 투명 도전막으로 이루어질 수 있으며, 이 경우 애노드 전극은 제2 기판(52)을 향한 형광층(68)과 흑색층(70)의 일면에 위치한다. 또한 애노드 전극은 전술한 투명 도전막과 금속막을 동시에 형성하는 구조도 가능하다.The anode electrode may be formed of a transparent conductive film such as indium tin oxide (ITO). In this case, the anode electrode is positioned on one surface of the fluorescent layer 68 and the black layer 70 facing the second substrate 52. The anode electrode may also have a structure in which the above-mentioned transparent conductive film and a metal film are simultaneously formed.

그리고 제1 기판(50)과 제2 기판(52) 사이에는 스페이서들(74)이 배치되어 진공 용기에 가해지는 압축력을 지지하고, 제1 기판(50)과 제2 기판(52)의 간격을 일정하게 유지시킨다. 스페이서들(74)은 형광층(68)을 침범하지 않도록 흑색층(70)에 대응하여 위치한다.In addition, spacers 74 are disposed between the first substrate 50 and the second substrate 52 to support the compressive force applied to the vacuum vessel, and to space the first substrate 50 from the second substrate 52. Keep it constant The spacers 74 are positioned corresponding to the black layer 70 so as not to invade the fluorescent layer 68.

전술한 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극들(54), 게이트 전극들(60), 집속 전극(64) 및 애노드 전극(72)에 소정의 전압을 공급하여 구동한다.The electron emission display device having the above-described configuration is driven by supplying a predetermined voltage to the cathode electrodes 54, the gate electrodes 60, the focusing electrode 64, and the anode electrode 72 from the outside.

일례로 캐소드 전극들(54)과 게이트 전극들(60) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 그리고 집속 전극(64)은 전자빔 집속에 필요한 전압, 일례로 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 애노드 전극(72)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.For example, any one of the cathode electrodes 54 and the gate electrodes 60 receives a scan driving voltage to serve as scan electrodes, and the other electrodes receive a data driving voltage to serve as data electrodes. In addition, the focusing electrode 64 receives a voltage required for electron beam focusing, for example, 0 V or a negative DC voltage of several to several tens of volts, and the anode electrode 72 provides a voltage for accelerating the electron beam, for example, several hundred to several thousand volts. DC voltage of is applied.

그러면 캐소드 전극(54)과 게이트 전극(60)의 전압 차가 임계치 이상인 화소들에서 전자 방출부(62) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 집속 전극(64)의 개구부(642)를 통과하면서 전자빔 다발의 중심부로 집속되고, 애노드 전극(72)에 인가된 고전압에 이끌려 대응하는 화소의 형광층(68)에 충돌함으로써 이를 발광시킨다.Then, in the pixels where the voltage difference between the cathode electrode 54 and the gate electrode 60 is greater than or equal to the threshold, an electric field is formed around the electron emission part 62 to emit electrons therefrom. The emitted electrons are focused through the opening 642 of the focusing electrode 64 to the center of the electron beam bundle, and are attracted by the high voltage applied to the anode electrode 72 to impinge on the fluorescent layer 68 of the corresponding pixel to emit light. Let's do it.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

이와 같이 본 발명의 실시예에 따른 전자 방출 디바이스의 제조 방법은 전자 방출부의 형상, 크기 및 높이를 균일하게 형성하고, 단위 화소 내 개구부에 복수의 전자 방출부를 형성함으로써 전자 방출부의 에미션 균일도를 향상시킨다. 또한, 본 발명의 실시예에 따른 전자 방출 디바이스의 제조 방법은 전자 방출부를 기판상에 노출시키는 개구부를 형성할 때, 별도의 얼라인 공정이 필요없어 전자 방출 디바이스의 제작 공정을 간소화시킨다.As described above, the method of manufacturing the electron emission device according to the exemplary embodiment of the present invention improves the emission uniformity of the electron emission unit by uniformly forming the shape, the size and the height of the electron emission unit, and forming the plurality of electron emission units in the openings in the unit pixels. Let's do it. In addition, the method of manufacturing the electron emitting device according to the embodiment of the present invention simplifies the manufacturing process of the electron emitting device by eliminating a separate alignment process when forming the opening for exposing the electron emitting portion on the substrate.

Claims

Forming a cathode electrode on the substrate;

Forming a first insulating layer on the substrate while covering the cathode electrode;

Forming via holes distributed in a portion of the first insulating layer on the cathode;

Applying a paste comprising an electron emitting material on the first insulating layer while filling the via hole;

Removing the paste formed on the first insulating layer to form an electron emission part in the via hole; And

Forming a second insulating layer and a gate electrode, each having an opening for exposing a plurality of electron emission portions over the first insulating layer;

Method of manufacturing an electron emitting device comprising a.

The method of claim 1,

And removing the paste formed on the first insulating layer with a squeegee so that the electron emitting portion is formed at a height corresponding to the via hole.

The method of claim 1,

Forming the electron emitting portion further comprises drying a paste remaining in the via hole.

The method of claim 2,

Forming the second insulating layer and the gate electrode,

Sequentially forming a second insulating layer and a conductive layer on the first insulating layer;

Forming openings in the conductive layer and the second insulating layer, respectively, to expose the electron emission portions on the substrate; And

Patterning the conductive layer to form a gate electrode.

The method of claim 4, wherein

And the second insulating layer is formed of a material having a higher etch rate than the first insulating layer.

The method of claim 4, wherein

And a firing step after the electron emitting portion forms the gate electrode.

The method of claim 1,

And at least one selected from the group consisting of carbon nanotubes, graphite, graphite nanofibers, diamonds, diamond-like carbons, fullerenes (C ₆₀ ), and silicon nanowires.

Forming a cathode electrode on the substrate;

Forming a first insulating layer having via holes distributed over the cathode electrode;

Removing the paste formed on the first insulating layer to form an electron emission part in the via hole;

Patterning the conductive layer to form a gate electrode;

Forming a third insulating layer and a focusing electrode on the second insulating layer and the gate electrode; And

Forming openings in each of a focusing electrode, a third insulating layer, a gate electrode, and a second insulating layer in order to expose the electron emission portions on the substrate by at least two or more;

Method of manufacturing an electron emitting device comprising a.

The method of claim 8,

The method of claim 9,

A substrate;

Cathode electrodes formed on the substrate;

A first insulating layer formed on the substrate while covering the cathode electrode and having via holes distributed over the cathode electrode;

An electron emission portion filling the inside of the via hole and having a height corresponding to the via hole;

A second insulating layer having openings for exposing the electron emission portions on the substrate by at least two or more;

A gate electrode formed on the second insulating layer and having another opening corresponding to the opening;

Electron emitting device comprising a.