KR20070046665A - Electron emission device, manufacturing method of the device, and electron emission display device with the same - Google Patents

Electron emission device, manufacturing method of the device, and electron emission display device with the same Download PDF

Info

Publication number
KR20070046665A
KR20070046665A KR1020050103528A KR20050103528A KR20070046665A KR 20070046665 A KR20070046665 A KR 20070046665A KR 1020050103528 A KR1020050103528 A KR 1020050103528A KR 20050103528 A KR20050103528 A KR 20050103528A KR 20070046665 A KR20070046665 A KR 20070046665A
Authority
KR
South Korea
Prior art keywords
opening
effective
openings
electrode
insulating layer
Prior art date
Application number
KR1020050103528A
Other languages
Korean (ko)
Inventor
조진희
이상조
전상호
홍수봉
안상혁
제병길
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050103528A priority Critical patent/KR20070046665A/en
Publication of KR20070046665A publication Critical patent/KR20070046665A/en

Links

Images

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 게이트 전극과 절연층에 미세 개구부를 용이하게 형성할 수 있는 전자 방출 디바이스와 이의 제조 방법 및 이를 이용한 전자 방출 표시 디바이스에 관한 것으로서, 본 발명에 따른 전자 방출 디바이스의 제조 방법은, 기판 위에 캐소드 전극들과 절연층 및 게이트 전극들을 순차적으로 형성하고, 게이트 전극에 서로 이격되어 위치하는 유효 개구부들 및 적어도 2개의 유효 개구부들 사이에 위치하여 유효 개구부들을 연통시키는 연통부로 이루어진 개구부를 형성하고, 게이트 전극 개구부에 의해 노출된 절연층 부위를 식각하여 게이트 전극 개구부와 동일 형상의 개구부를 형성하고, 유효 개구부 내측으로 캐소드 전극 위에 전자 방출부를 형성하는 단계들을 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron emission device capable of easily forming minute openings in a gate electrode and an insulating layer, a method for manufacturing the same, and an electron emission display device using the same. Forming cathodes, the insulating layer and the gate electrodes in sequence, and forming an opening consisting of effective openings spaced apart from each other in the gate electrode and a communicating portion located between at least two effective openings to communicate the effective openings, Etching the portion of the insulating layer exposed by the gate electrode opening to form an opening having the same shape as the gate electrode opening, and forming an electron emission portion on the cathode inside the effective opening.

게이트전극, 절연층, 캐소드전극, 유효개구부, 연통부, 전자방출부 Gate electrode, insulating layer, cathode electrode, effective opening, communicating part, electron emitting part

Description

전자 방출 디바이스와 이의 제조 방법 및 이를 이용한 전자 방출 표시 디바이스 {ELECTRON EMISSION DEVICE, MANUFACTURING METHOD OF THE DEVICE, AND ELECTRON EMISSION DISPLAY DEVICE WITH THE SAME}ELECTRON EMISSION DEVICE, MANUFACTURING METHOD OF THE DEVICE, AND ELECTRON EMISSION DISPLAY DEVICE WITH THE SAME

도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 전자 방출 디바이스의 제조 방법을 설명하기 위해 도시한 각 단계에서의 개략도이다.1A to 1F are schematic diagrams at each step shown to illustrate a method of manufacturing an electron emitting device according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.2 is a partially exploded perspective view of an electron emission display device according to an exemplary embodiment.

도 3은 본 발명의 다른 실시예에 따른 전자 방출 디바이스의 부분 평면도이다.3 is a partial plan view of an electron emitting device according to another embodiment of the present invention.

본 발명은 전자 방출 디바이스에 관한 것으로서, 보다 상세하게는 게이트 전극과 절연층에 미세 개구부를 용이하게 형성할 수 있는 전자 방출 디바이스와 이의 제조 방법 및 이를 이용한 전자 방출 표시 디바이스에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron emitting device, and more particularly, to an electron emitting device capable of easily forming minute openings in a gate electrode and an insulating layer, a method of manufacturing the same, and an electron emitting display device using the same.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극을 이용하는 방식과 냉음극을 이용하는 방식으로 분류할 수 있다.In general, an electron emission element may be classified into a method using a hot cathode and a method using a cold cathode according to the type of electron source.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.Here, the electron-emitting device using the cold cathode is a field emitter array (FEA) type, a surface conduction emission type (SCE) type, a metal-insulation layer-metal Metal (MIM) type and Metal-Insulator-Semiconductor (MIS) type are known.

이 중 FEA형 전자 방출 소자는 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극으로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 구성 물질로 일 함수(work function)가 낮거나 종횡비가 큰 물질, 일례로 탄소 나노튜브와 흑연 및 다이아몬드상 카본과 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.Among them, the FEA type electron emission device includes an electron emission portion and a driving electrode for controlling electron emission of the electron emission portion, and includes one cathode electrode and one gate electrode, and a work function is formed as a constituent material of the electron emission portion. The use of low or high aspect ratio materials, such as carbon nanotubes and carbon-based materials such as graphite and diamond-like carbon, utilizes the principle that electrons are easily released by an electric field in vacuum.

상기 전자 방출 소자는 일 기판에 어레이를 이루며 배치되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 다른 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.The electron emission devices are arranged in an array on one substrate to form an electron emission device, and the electron emission device is combined with another substrate having a light emitting unit including a fluorescent layer and an anode electrode to display an electron emission display. A device (electron emission display device) is configured.

공지의 FEA형 전자 방출 디바이스는 기판 위에 캐소드 전극들과 절연층 및 게이트 전극들이 순차적으로 형성되고, 게이트 전극들과 절연층에 개구부가 형성되어 캐소드 전극의 표면 일부를 노출시키며, 개구부 내측으로 캐소드 전극들 위에 전자 방출부가 배치된 형태로 이루어진다.Known FEA type electron emission devices have cathode electrodes, insulating layers, and gate electrodes sequentially formed on a substrate, and openings are formed in the gate electrodes and insulating layers to expose a portion of the surface of the cathode electrode, and the cathode electrodes inside the openings. The electron emission portion is disposed on the field.

상기에서 캐소드 전극과 게이트 전극의 교차 영역이 단위 화소를 이루며, 하나의 단위 화소 안에 보다 많은 수의 전자 방출부가 배치될수록 에미션 전류량과 에미션 균일도를 높일 수 있다. 에미션 전류량은 화면의 휘도에 비례하고, 에미션 균일도는 형광층의 발광 균일도에 비례한다.In the above, the intersection area between the cathode electrode and the gate electrode forms a unit pixel, and as more electron emitters are disposed in one unit pixel, the amount of emission current and emission uniformity can be increased. The amount of emission current is proportional to the brightness of the screen, and the emission uniformity is proportional to the uniformity of emission of the fluorescent layer.

그런데 전술한 구조에서 제한된 단위 화소 안에 보다 많은 수의 전자 방출부를 배치하려면, 게이트 전극과 절연층에 보다 미세한 크기의 개구부를 형성해야 하며, 게이트 전극의 개구부를 작게 형성할수록 게이트 전극의 개구부에 의해 노출된 절연층 부위를 식각하여 개구부를 형성할 때, 식각액이 절연층에 침투하기 어려워진다.However, in order to arrange a larger number of electron emitters in the limited unit pixel in the above-described structure, a smaller opening must be formed in the gate electrode and the insulating layer, and the smaller the opening of the gate electrode is exposed by the opening of the gate electrode. When the insulating layer portion is etched to form the opening, the etchant is difficult to penetrate into the insulating layer.

그 결과, 절연층이 부분적으로 덜 식각되거나 식각되지 않는 부위가 발생하는 등, 절연층의 식각 불균일도가 심화되어 절연층에 패턴 정밀도가 우수한 개구부를 형성하기 어려워지는 문제가 발생한다.As a result, there is a problem that the etching unevenness of the insulating layer is intensified such that a portion of the insulating layer is partially etched or is not etched, thereby making it difficult to form an opening having excellent pattern precision in the insulating layer.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 게이트 전극과 절연층에 미세 개구부를 용이하게 형성할 수 있는 전자 방출 디바이스와 이의 제조 방법 및 이를 이용한 전자 방출 표시 디바이스를 제공하는데 있다.Accordingly, an object of the present invention is to provide an electron emission device, a method for manufacturing the same, and an electron emission display device using the same, which can easily form fine openings in a gate electrode and an insulating layer. have.

상기의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object, the present invention,

기판 위에 캐소드 전극들과 절연층 및 게이트 전극들을 순차적으로 형성하고, 게이트 전극에 서로 이격되어 위치하는 유효 개구부들 및 적어도 2개의 유효 개구부들 사이에 위치하여 유효 개구부들을 연통시키는 연통부로 이루어진 개구부를 형성하고, 게이트 전극 개구부에 의해 노출된 절연층 부위를 식각하여 게이트 전극 개구부와 동일 형상의 개구부를 형성하고, 유효 개구부 내측으로 캐소드 전극 위에 전자 방출부를 형성하는 단계들을 포함하는 전자 방출 디바이스의 제조 방법을 제공한다.Cathode electrodes, insulating layers, and gate electrodes are sequentially formed on the substrate, and effective openings spaced apart from each other on the gate electrode are formed, and an opening is formed between at least two effective openings and a communicating portion communicating the effective openings. And etching the portion of the insulating layer exposed by the gate electrode opening to form an opening having the same shape as the gate electrode opening, and forming an electron emitting portion over the cathode electrode inside the effective opening. to provide.

상기 유효 개구부는 전자 방출부에 대응하는 평면 형상 및 전자 방출부와 동일한 형상 중심점을 갖도록 형성할 수 있고, 연통부는 유효 개구부의 폭보다 작고 3㎛ 보다 크거나 같은 폭으로 형성할 수 있다.The effective opening may be formed to have a planar shape corresponding to the electron emitting portion and the same shape center point as the electron emitting portion, and the communicating portion may be formed to have a width smaller than the width of the effective opening and larger than or equal to 3 μm.

또한, 유효 개구부들을 캐소드 전극과 게이트 전극 중 어느 한 전극의 길이 방향을 따라 일렬로 형성하고, 이 길이 방향을 따라 이웃한 적어도 2개의 유효 개구부 사이에 연통부를 형성할 수 있다.In addition, the effective openings may be formed in a line along the length direction of any one of the cathode electrode and the gate electrode, and a communication portion may be formed between at least two adjacent effective openings along this length direction.

또한, 상기의 목적을 달성하기 위하여 본 발명은,In addition, the present invention, in order to achieve the above object,

기판과, 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극에 전기적으로 연결되는 전자 방출부들 및 절연층을 사이에 두고 캐소드 전극들 상부에 위치하는 게이트 전극들을 포함하며, 게이트 전극과 절연층이 각각 서로 이격되어 위치하는 유효 개구부들 및 적어도 2개의 유효 개구부들 사이에 위치하여 유효 개구부들을 연통시키는 연통부로 이루어진 개구부를 형성하고, 전자 방출부가 유효 개구부 내측에 위치하는 전자 방출 디바이스를 제공한다.A substrate, cathode electrodes formed on the substrate, electron emission portions electrically connected to the cathode electrode, and gate electrodes positioned on the cathode electrodes with an insulating layer interposed therebetween, the gate electrode and the insulating layer being each other It provides an electron emitting device in which an opening is formed of spaced apart effective openings and a communicating portion located between at least two effective openings to communicate the effective openings, the electron emitting section being located inside the effective opening.

또한, 상기의 목적을 달성하기 위하여 본 발명은,In addition, the present invention, in order to achieve the above object,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 형성되는 캐소드 전극들과, 캐소드 전극에 전기적으로 연결되는 전자 방출부들 및 절연층을 사이에 두고 캐소드 전극들 상부에 위치하는 게이트 전극들과, 제2 기판의 일면에 형성 되는 형광층들 및 형광층들의 어느 일면에 형성되는 애노드 전극을 포함하며, 게이트 전극과 절연층이 각각 서로 이격되어 위치하는 유효 개구부들 및 적어도 2개의 유효 개구부들 사이에 위치하여 유효 개구부들을 연통시키는 연통부로 이루어진 개구부를 형성하고, 전자 방출부가 유효 개구부 내측에 위치하는 전자 방출 표시 디바이스를 제공한다.A gate electrode positioned on the cathode electrodes with the first substrate and the second substrate disposed to face each other, the cathode electrodes formed on the first substrate, the electron emission parts electrically connected to the cathode electrode, and the insulating layer interposed therebetween And an anode electrode formed on any one surface of the fluorescent layers and the fluorescent layers formed on one surface of the second substrate, wherein the effective openings and at least two effective openings in which the gate electrode and the insulating layer are spaced apart from each other, respectively; The present invention provides an electron emission display device in which an opening made up of a communicating portion positioned between the communication portions to communicate effective openings is provided, and the electron emission portion is located inside the effective opening.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 전자 방출 디바이스의 제조 방법을 설명하기 위해 도시한 각 단계에서의 개략도이다.1A to 1F are schematic diagrams at each step shown to illustrate a method of manufacturing an electron emitting device according to an embodiment of the present invention.

먼저 도 1a를 참고하면, 기판(2) 위에 도전막을 형성하고 이를 패터닝하여 스트라이프 형상의 캐소드 전극들(4)을 형성하고, 캐소드 전극들(4) 위로 기판(2) 전체에 절연 물질을 증착 혹은 스크린 인쇄하여 제1 절연층(6)을 형성한다. 그리고 제1 절연층(6) 위로 도전막을 형성하고 이를 패터닝하여 캐소드 전극(4)과 직교하는 스트라이프 형상의 게이트 전극들(8)을 형성한다. 이때 캐소드 전극(4)과 게이트 전극(8)의 교차 영역이 단위 화소를 이룬다.Referring first to FIG. 1A, a conductive film is formed on a substrate 2 and patterned to form stripe cathode electrodes 4, and an insulating material is deposited on the entire substrate 2 over the cathode electrodes 4. Screen printing is performed to form the first insulating layer 6. A conductive film is formed on the first insulating layer 6 and patterned to form gate electrodes 8 having a stripe shape orthogonal to the cathode electrode 4. At this time, the intersection area between the cathode electrode 4 and the gate electrode 8 forms a unit pixel.

이어서 게이트 전극들(8) 위로 기판(2) 전체에 절연 물질을 증착 혹은 스크린 인쇄하여 제2 절연층(10)을 형성하고, 제2 절연층(10) 위에 도전 물질을 코팅하여 집속 전극(12)을 형성한다. 그리고 집속 전극(12)과 제2 절연층(10)을 부분 식각하여 각자의 개구부(101,121)를 형성함으로써 게이트 전극(8)의 일부 표면을 노출시킨다. 집속 전극(12)과 제2 절연층(10)의 개구부(121,101)는 단위 화소마다 하 나씩 형성할 수 있다.Subsequently, an insulating material is deposited or screen printed on the entire substrate 2 over the gate electrodes 8 to form a second insulating layer 10, and a conductive material is coated on the second insulating layer 10 to form the focusing electrode 12. ). The surface of the gate electrode 8 is exposed by partially etching the focusing electrode 12 and the second insulating layer 10 to form respective openings 101 and 121. The openings 121 and 101 of the focusing electrode 12 and the second insulating layer 10 may be formed for each unit pixel.

이때, 제2 절연층(10)과 집속 전극(12)은 선택적인 추가 사항이므로 기판(2) 위에 캐소드 전극(4), 제1 절연층(6) 및 게이트 전극(8)만 형성하여도 무방하다.In this case, since the second insulating layer 10 and the focusing electrode 12 are optional additions, only the cathode electrode 4, the first insulating layer 6, and the gate electrode 8 may be formed on the substrate 2. Do.

다음으로 도 1b와 1c에 도시한 바와 같이, 기판(2)에 제공된 구조물 위에 마스크층(14)을 형성하고, 이를 패터닝하여 게이트 전극(8)의 표면 일부를 노출시키는 개구부(141)를 형성한다. 마스크층(14)은 포토레지스트층으로 이루어질 수 있으며, 노광과 현상 과정을 통해 패터닝되어 전술한 개구부(141)를 형성한다.Next, as shown in FIGS. 1B and 1C, a mask layer 14 is formed on the structure provided on the substrate 2 and patterned to form an opening 141 exposing a part of the surface of the gate electrode 8. . The mask layer 14 may be formed of a photoresist layer, and is patterned through exposure and development to form the opening 141 described above.

상기 마스크층 개구부(141)는 서로 이격되어 위치하는 다수의 유효 개구부(141a)와, 유효 개구부들(141a) 사이에서 유효 개구부(141a)보다 작은 폭으로 형성되어 이웃한 유효 개구부들(141a)을 연통시키는 연통부(141b)로 이루어진다.The mask layer openings 141 are formed to have a smaller width than the effective openings 141a between the plurality of effective openings 141a and spaced apart from each other, and the effective openings 141a are adjacent to each other. It consists of a communication part 141b which communicates.

이어서 도 1d와 1e에 도시한 바와 같이, 마스크층 개구부(141)에 의해 노출된 게이트 전극(8) 부위를 식각으로 제거하여 개구부(81)를 형성한다. 게이트 전극 개구부(81)는 마스크층 개구부(141) 형상을 따라 유효 개구부(81a)와 연통부(81b)로 이루어진다.1D and 1E, portions of the gate electrode 8 exposed by the mask layer openings 141 are removed by etching to form the openings 81. The gate electrode opening 81 includes an effective opening 81a and a communicating portion 81b along the shape of the mask layer opening 141.

유효 개구부(81a)는 이후 공정에서 그 내측에 전자 방출부가 위치하여 전자 방출부를 둘러싸도록 정의된 개구부이다. 그리고 연통부(81b)는 이웃한 유효 개구부(81a) 사이에 위치하여 유효 개구부들(81a)을 연통시키는 개구부로서, 이후 공정에서 제1 절연층(6) 식각액의 이동 경로를 제공한다. 이러한 유효 개구부(81a)는 목적하는 전자 방출부의 평면 형상에 대응하는 평면 형상을 가지며, 전자 방출부와 동일한 형상 중심점을 갖도록 형성된다.The effective opening 81a is an opening defined to surround the electron emitting portion by placing the electron emitting portion therein in a subsequent process. The communication portion 81b is an opening located between the adjacent effective openings 81a to communicate the effective openings 81a. The communicating portion 81b provides a movement path of the etching solution of the first insulating layer 6 in a subsequent process. This effective opening 81a has a planar shape corresponding to the planar shape of the desired electron emitting portion, and is formed to have the same shape center point as the electron emitting portion.

다음으로, 상기 게이트 전극 개구부(81)를 통해 노출된 제1 절연층(6) 부위를 식각하여 제1 절연층(6)에 캐소드 전극(4)의 표면 일부를 노출시키는 개구부(61)를 형성한다.Next, a portion of the first insulating layer 6 exposed through the gate electrode opening 81 is etched to form an opening 61 exposing a part of the surface of the cathode electrode 4 to the first insulating layer 6. do.

이 과정에서 게이트 전극 개구부(81)의 연통부(81b)가 제1 절연층(6) 식각액의 이동 경로를 제공함에 따라, 게이트 전극(81)의 유효 개구부(81a)가 미세 폭을 갖는 경우에도 제1 절연층(6) 식각을 용이하게 하여 제1 절연층(6)에 패턴 정밀도가 우수한 개구부(61)를 형성할 수 있다. 즉 제1 절연층(6)을 식각할 때 식각액 침투가 약한 부위가 발생하더라도 연통부(81b)를 통해 식각액 침투가 균일하게 일어나므로 제1 절연층(6)의 식각 불균일도를 해소할 수 있다.In this process, as the communicating portion 81b of the gate electrode opening 81 provides a movement path of the first insulating layer 6 etchant, even when the effective opening 81a of the gate electrode 81 has a fine width, Etching of the first insulating layer 6 can be facilitated to form an opening 61 having excellent pattern accuracy in the first insulating layer 6. That is, even when a portion of the etchant infiltrate is weak when the first insulation layer 6 is etched, since the infiltration of the etchant occurs uniformly through the communicating portion 81b, the etching inhomogeneity of the first insulation layer 6 may be eliminated. .

이때, 연통부(81b)는 유효 개구부(81a)보다 작은 폭을 가지며, 제1 절연층(6) 식각액이 이웃한 유효 개구부(81a)로 용이하게 전달될 수 있도록 최소 3㎛ 이상의 폭으로 형성한다.At this time, the communicating portion 81b has a width smaller than the effective opening 81a and is formed to have a width of at least 3 μm so that the etchant of the first insulating layer 6 can be easily transferred to the adjacent effective opening 81a. .

상기 제1 절연층(6)은 게이트 전극 개구부(81) 형상에 대응하여 유효 개구부(61a)와 연통부(61b)로 이루어진 개구부(61)를 구비하며, 게이트 전극 연통부(81b)에 의해 패턴 정밀도가 우수한 개구부(61)를 형성할 수 있다.The first insulating layer 6 has an opening 61 formed of an effective opening 61a and a communicating portion 61b corresponding to the shape of the gate electrode opening 81, and is patterned by the gate electrode communicating portion 81b. The opening 61 which is excellent in precision can be formed.

마지막으로, 도 1f에 도시한 바와 같이 노출된 캐소드 전극(4) 위에 전자 방출부(16)를 형성한다.Finally, as shown in FIG. 1F, the electron emission unit 16 is formed on the exposed cathode electrode 4.

상기 전자 방출부(16)는 진공 중에서 전계에 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터 사이즈 물질로 이루어질 수 있다. 전자 방출부(16)는 일례로 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드 상 카본, C60, 실리콘 나노와이어 및 이들의 조합 물질을 포함할 수 있으며, 그 제조법으로 스크린 인쇄, 직접 성장, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.The electron emission unit 16 may be formed of materials emitting electrons when applied to an electric field in a vacuum, for example, carbon-based materials or nanometer-sized materials. The electron emission unit 16 may include, for example, carbon nanotubes, graphite, graphite nanofibers, diamonds, diamond phase carbons, C 60 , silicon nanowires, and combinations thereof. Chemical vapor deposition or sputtering may be applied.

이와 같이 본 실시예의 제조 방법에 따르면, 게이트 전극(8)에 유효 개구부(81a)와 연통부(81b)로 이루어진 개구부(81)를 형성하고, 이 개구부(81)에 의해 노출된 제1 절연층(6) 부위를 식각하여 개구부(61)를 형성함으로써 제1 절연층(6)에 대한 식각액 침투를 용이하게 하여 제1 절연층(6)에 형상 정밀도가 우수한 미세 개구부(61)를 용이하게 형성할 수 있다. 그리고 그 결과, 단위 화소에 보다 많은 수의 전자 방출부(16)를 배치할 수 있어 에미션 전류량과 에미션 균일도를 높일 수 있다.Thus, according to the manufacturing method of this embodiment, the opening 81 which consists of the effective opening 81a and the communication part 81b is formed in the gate electrode 8, and the 1st insulating layer exposed by this opening 81 is shown. (6) Etching a portion to form the opening 61 facilitates penetration of the etchant into the first insulating layer 6, thereby easily forming a fine opening 61 having excellent shape accuracy in the first insulating layer 6. can do. As a result, a larger number of electron emitters 16 can be arranged in the unit pixel, so that the amount of emission current and emission uniformity can be increased.

이하, 도 2를 참고하여 전술한 방법을 통해 제작된 전자 방출 디바이스를 이용한 전자 방출 표시 디바이스의 구성에 대해 설명한다.Hereinafter, a configuration of an electron emission display device using the electron emission device manufactured through the above-described method will be described with reference to FIG. 2.

도 2를 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 서로 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(18)을 포함한다. 제1 기판(2)과 제2 기판(18)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 내부 공간이 대략 10-6 torr의 진공도로 배기되어 제1 기판(2)과 제2 기판(18) 및 밀봉 부재가 진공 용기를 구성한다.Referring to FIG. 2, the electron emission display device includes a first substrate 2 and a second substrate 18 that are disposed to be parallel to each other at predetermined intervals. Sealing members (not shown) are disposed at the edges of the first substrate 2 and the second substrate 18 to bond the two substrates, and the internal space is evacuated with a vacuum of approximately 10 −6 torr to form the first substrate 2. ), The second substrate 18 and the sealing member constitute a vacuum container.

상기 제1 기판(2) 중 제2 기판(18)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 전자 방출 디바이스(100)를 구성하고, 전자 방출 디바이스 (100)가 제2 기판(4) 및 제2 기판(18)에 제공된 발광 유닛(110)과 결합되어 전자 방출 표시 디바이스를 구성한다.On the opposite surface of the first substrate 2 to the second substrate 18, electron emission elements are arranged in an array to constitute the electron emission device 100, and the electron emission device 100 is connected to the second substrate 4. And the light emitting unit 110 provided on the second substrate 18 to form an electron emission display device.

먼저, 제1 기판(2) 위에는 제1 전극인 캐소드 전극들(4)이 제1 기판(2)의 일방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(4)을 덮으면서 제1 기판(2) 전체에 제1 절연층(6)이 형성된다. 제1 절연층(6) 위에는 제2 전극인 게이트 전극들(8)이 캐소드 전극(4)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.First, cathode electrodes 4, which are first electrodes, are formed on the first substrate 2 in a stripe pattern along one direction (y-axis direction in the drawing) of the first substrate 2, and the cathode electrodes 4 are formed. The first insulating layer 6 is formed on the entire first substrate 2 while covering it. Gate electrodes 8 serving as second electrodes are formed on the first insulating layer 6 in a stripe pattern along a direction orthogonal to the cathode electrode 4 (x-axis direction in the drawing).

상기 캐소드 전극(4)과 게이트 전극(8)의 교차 영역이 단위 화소를 이루며, 캐소드 전극(4) 위로 각 단위 화소마다 다수의 전자 방출부(16)가 형성된다. 그리고 제1 절연층(6)과 게이트 전극(8)에는 각 전자 방출부(16)에 대응하는 개구부(61,81)가 형성되어 제1 기판(2) 상에 전자 방출부(16)가 노출되도록 한다.An intersection area between the cathode electrode 4 and the gate electrode 8 forms a unit pixel, and a plurality of electron emission units 16 are formed on each unit pixel above the cathode electrode 4. Openings 61 and 81 corresponding to the electron emission portions 16 are formed in the first insulating layer 6 and the gate electrode 8 to expose the electron emission portions 16 on the first substrate 2. Be sure to

상기 게이트 전극(8)의 개구부(81)는 각 전자 방출부(16)에 대응하여 이를 둘러싸는 유효 개구부들(81a)과, 적어도 2개의 유효 개구부들(81a) 사이에 위치하여 유효 개구부들(81a)을 연통시키는 연통부(81b)로 이루어진다. 그리고 제1 절연층(6) 또한 게이트 전극 개구부(81)에 대응하는 형상의 개구부(61)를 구비한다.The openings 81 of the gate electrode 8 are located between the effective openings 81a corresponding to the electron emission portions 16 and surrounding the at least two effective openings 81a. It consists of a communication part 81b which communicates 81a). The first insulating layer 6 also includes an opening 61 corresponding to the gate electrode opening 81.

도 2에서는 하나의 단위 화소에 위치하는 모든 유효 개구부들(81a)이 연통부(81b)를 통해 연결되는 구성을 도시하였고, 도 3에서는 한 쌍의 유효 개구부들(81a) 사이에 하나의 연통부(81b)가 형성되어 유효 개구부들(81a)이 하나의 쌍을 이루며 연통부(81b)를 통해 연결되는 구성을 도시하였다. 도 3에 도시한 실시예에서는 전자 방출부(16)가 보다 넓은 면적에 걸쳐 게이트 전극(8)에 둘러싸이므로 에 미션 효율이 높아지는 효과가 있다.In FIG. 2, a configuration in which all of the effective openings 81a positioned in one unit pixel are connected through the communicating portion 81b is illustrated. In FIG. 3, one communicating portion is provided between the pair of effective openings 81a. 81b is formed so that the effective openings 81a form a pair and are connected through the communicating portion 81b. In the embodiment shown in Fig. 3, since the electron emission section 16 is surrounded by the gate electrode 8 over a larger area, the emission efficiency is increased.

전자 방출부(16)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터 사이즈 물질로 이루어질 수 있다. 전자 방출부(16)는 일례로 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C60, 실리콘 나노와이어 및 이들의 조합 물질을 포함할 수 있다.The electron emission unit 16 may be formed of materials emitting electrons when a electric field is applied in a vacuum, such as a carbon-based material or a nanometer-sized material. The electron emission unit 16 may include, for example, carbon nanotubes, graphite, graphite nanofibers, diamonds, diamond-like carbons, C 60, silicon nanowires , and combinations thereof.

도면에서는 전자 방출부들(16)이 원형으로 형성되고, 각 화소 영역에서 캐소드 전극(4)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였다. 그러나 전자 방출부(16)의 평면 형상과 화소 영역당 개수 및 배열 형태 등은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.In the drawing, the electron emission parts 16 are formed in a circular shape and arranged in a line along the length direction of the cathode electrode 4 in each pixel area. However, the planar shape of the electron emission unit 16, the number and arrangement form per pixel area, etc. are not limited to the illustrated example and may be variously modified.

그리고 게이트 전극(8)과 제1 절연층(6) 위로 제3 전극인 집속 전극(12)이 형성될 수 있다. 집속 전극(12) 하부에는 제2 절연층(10)이 위치하여 게이트 전극(8)과 집속 전극(12)을 절연시키며, 제2 절연층(10)과 집속 전극(12)에도 전자빔 통과를 위한 개구부(101,121)가 마련된다. 도 2에서는 화소 영역마다 하나의 개구부(121)가 구비되어 집속 전극(12)이 한 화소 영역에서 방출되는 전자들을 포괄적으로 집속하는 구성을 도시하였다.The focusing electrode 12, which is a third electrode, may be formed on the gate electrode 8 and the first insulating layer 6. A second insulating layer 10 is disposed below the focusing electrode 12 to insulate the gate electrode 8 and the focusing electrode 12, and to pass the electron beam through the second insulating layer 10 and the focusing electrode 12. Openings 101 and 121 are provided. In FIG. 2, one opening 121 is provided in each pixel area, and the focusing electrode 12 comprehensively focuses electrons emitted from one pixel area.

다음으로, 제1 기판(2)에 대향하는 제2 기판(18)의 일면에는 형광층(20), 일례로 적색과 녹색 및 청색의 형광층들(20R,20G,20B)이 임의의 간격을 두고 형성되고, 각 형광층(20) 사이로 화면의 콘트라스트 향상을 위한 흑색층(22)이 형성된다. 형광층(20)은 제1 기판(2)에 설정되는 화소 영역에 한가지 색의 형광층 (20R,20G,20B)이 대응하도록 형성된다.Next, on one surface of the second substrate 18 opposite to the first substrate 2, the fluorescent layer 20, for example, the red, green, and blue fluorescent layers 20R, 20G, and 20B may be disposed at random intervals. The black layer 22 is formed between the fluorescent layers 20 to improve contrast of the screen. The fluorescent layer 20 is formed so that the fluorescent layers 20R, 20G, and 20B of one color correspond to the pixel areas set on the first substrate 2.

형광층(20)과 흑색층(22) 위로는 알루미늄과 같은 금속막으로 이루어진 애노드 전극(24)이 형성된다. 애노드 전극(24)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 형광층(20)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(18) 측으로 반사시켜 휘도를 높이는 역할을 한다.An anode electrode 24 made of a metal film such as aluminum is formed on the fluorescent layer 20 and the black layer 22. The anode electrode 24 receives a high voltage necessary for accelerating the electron beam from the outside, and reflects the visible light emitted toward the first substrate 2 of the visible light emitted from the fluorescent layer 20 toward the second substrate 18 to improve luminance. Height plays a role.

한편, 애노드 전극은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판(18)을 향한 형광층(20)과 흑색층(22)의 일면에 위치하며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다. 또한 애노드 전극으로서 전술한 투명 도전막과 금속막이 형광층(20)과 흑색층(22)의 양면에 동시에 형성되는 구조도 가능하다.On the other hand, the anode electrode may be made of a transparent conductive film such as indium tin oxide (ITO) rather than a metal film. In this case, the anode electrode is positioned on one surface of the fluorescent layer 20 and the black layer 22 facing the second substrate 18, and may be formed in plural in a predetermined pattern. In addition, a structure in which the above-described transparent conductive film and the metal film are formed simultaneously on both surfaces of the fluorescent layer 20 and the black layer 22 as an anode electrode is also possible.

상기 제1 기판(2)과 제2 기판(18) 사이에는 스페이서들(26)이 배치되어 진공 용기에 가해지는 압축력을 지지하고, 두 기판의 간격을 일정하게 유지시킨다. 스페이서들(26)은 형광층(20)을 침범하지 않도록 흑색층(22)에 대응하여 위치한다.Spacers 26 are disposed between the first substrate 2 and the second substrate 18 to support the compressive force applied to the vacuum container, and to maintain a constant gap between the two substrates. The spacers 26 are positioned corresponding to the black layer 22 so as not to invade the fluorescent layer 20.

상기 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극들(4), 게이트 전극들(8), 집속 전극(12) 및 애노드 전극(24)에 소정의 전압을 공급하여 구동한다. The electron emission display device having the above configuration is driven by supplying a predetermined voltage to the cathode electrodes 4, the gate electrodes 8, the focusing electrode 12, and the anode electrode 24 from the outside.

일례로 캐소드 전극들(4)과 게이트 전극들(8) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 그리고 집속 전극(12)은 전자빔 집속에 필요한 전압, 일례로 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 애 노드 전극(24)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.For example, any one of the cathode electrodes 4 and the gate electrodes 8 receives a scan driving voltage to serve as scan electrodes, and the other electrodes receive a data driving voltage to serve as data electrodes. The focusing electrode 12 receives a voltage required for electron beam focusing, for example, 0 V or a negative DC voltage of several to several tens of volts, and the anode electrode 24 has a voltage necessary for accelerating the electron beam, for example several hundreds to thousands of volts. A positive DC voltage is applied.

그러면 캐소드 전극(4)과 게이트 전극(8)간 전압 차가 임계치 이상인 화소들에서 전자 방출부(16) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 집속 전극(12)의 개구부(121)를 통과하면서 전자빔 다발의 중심부로 집속되며, 애노드 전극(24)에 인가된 고전압에 이끌려 대응하는 형광층(20)에 충돌함으로써 이를 발광시킨다.Then an electric field is formed around the electron emission section 16 in the pixels where the voltage difference between the cathode electrode 4 and the gate electrode 8 is greater than or equal to the threshold, and electrons are emitted therefrom. The emitted electrons are focused to the center of the electron beam bundle while passing through the opening 121 of the focusing electrode 12, and attracted by the high voltage applied to the anode electrode 24 to collide with the corresponding fluorescent layer 20 to emit light.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

이와 같이 본 발명에 의한 전자 방출 디바이스의 제조 방법에 따르면, 이웃한 유효 개구부들을 연통부로 연통시켜 제1 절연층에 개구부 형성을 용이하게 한다. 그 결과 유효 개구부를 더 작게 형성하여도 제1 절연층에 형상 정밀도가 우수한 개구부를 형성할 수 있으므로, 단위 화소 안에 보다 많은 수의 전자 방출부를 배치할 수 있게 된다. 따라서 본 발명에 의한 전자 방출 디바이스는 에미션 전류량과 에미션 균일도를 높여 표시 품질을 개선하는 효과가 있다.As described above, according to the method for manufacturing the electron emitting device according to the present invention, adjacent effective openings are communicated with the communicating portions to facilitate the formation of the openings in the first insulating layer. As a result, even if the effective opening is made smaller, the opening having excellent shape accuracy can be formed in the first insulating layer, so that a larger number of electron emitting portions can be arranged in the unit pixel. Therefore, the electron emission device according to the present invention has the effect of improving the display quality by increasing the amount of emission current and emission uniformity.

Claims (11)

기판 위에 캐소드 전극들과 절연층 및 게이트 전극들을 순차적으로 형성하고;Forming cathode and insulating layers and gate electrodes sequentially on the substrate; 상기 게이트 전극에 서로 이격되어 위치하는 유효 개구부들 및 적어도 2개의 유효 개구부들 사이에 위치하여 유효 개구부들을 연통시키는 연통부로 이루어진 개구부를 형성하고;Forming openings in the gate electrode, the openings being spaced apart from each other and a communicating portion positioned between at least two effective openings to communicate the effective openings; 상기 게이트 전극 개구부에 의해 노출된 상기 절연층 부위를 식각하여 게이트 전극 개구부와 동일 형상의 개구부를 형성하고;Etching the portion of the insulating layer exposed by the gate electrode opening to form an opening having the same shape as the gate electrode opening; 상기 유효 개구부 내측으로 상기 캐소드 전극 위에 전자 방출부를 형성하는 단계들을 포함하는 전자 방출 디바이스의 제조 방법.Forming an electron emission portion over the cathode electrode inside the effective opening. 제1항에 있어서,The method of claim 1, 상기 유효 개구부를 형성할 때 상기 전자 방출부에 대응하는 평면 형상 및 전자 방출부와 동일한 형상 중심점을 갖도록 형성하는 전자 방출 디바이스의 제조 방법.And a planar shape corresponding to the electron emitting portion and a shape center point identical to the electron emitting portion when the effective opening is formed. 제1항에 있어서,The method of claim 1, 상기 연통부를 형성할 때 상기 유효 개구부의 폭보다 작고 3㎛ 보다 크거나 같은 폭으로 형성하는 전자 방출 디바이스의 제조 방법.And forming a width smaller than the width of the effective opening and greater than or equal to 3 μm when forming the communicating portion. 제1항에 있어서,The method of claim 1, 상기 유효 개구부들을 상기 캐소드 전극과 게이트 전극 중 어느 한 전극의 길이 방향을 따라 일렬로 형성하고, 이 길이 방향을 따라 이웃한 적어도 2개의 유효 개구부 사이에 상기 연통부를 형성하는 전자 방출 디바이스의 제조 방법.And the effective openings are formed in a line along the longitudinal direction of one of the cathode electrode and the gate electrode, and the communication portion is formed between at least two adjacent effective openings along the longitudinal direction. 제1항에 있어서,The method of claim 1, 상기 게이트 전극들 위로 추가 절연층과 집속 전극을 형성하고;Forming an additional insulating layer and a focusing electrode over the gate electrodes; 상기 집속 전극과 추가 절연층을 부분 식각하여 개구부를 형성하는 단계들을 더욱 포함하는 전자 방출 디바이스의 제조 방법.And partially etching the focusing electrode and the additional insulating layer to form an opening. 제1항에 있어서,The method of claim 1, 상기 전자 방출부를 형성할 때 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C60 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하도록 형성하는 전자 방출 디바이스의 제조 방법.And forming at least one material selected from the group consisting of carbon nanotubes, graphite, graphite nanofibers, diamonds, diamond-like carbons, C 60 and silicon nanowires when forming the electron emitters. 기판과;A substrate; 상기 기판 위에 형성되는 캐소드 전극들과;Cathode electrodes formed on the substrate; 상기 캐소드 전극에 전기적으로 연결되는 전자 방출부들; 및Electron emission parts electrically connected to the cathode electrode; And 절연층을 사이에 두고 상기 캐소드 전극들 상부에 위치하는 게이트 전극들을 포함하며,Gate electrodes disposed on the cathode electrodes with an insulating layer interposed therebetween, 상기 게이트 전극과 절연층이 각각 서로 이격되어 위치하는 유효 개구부들 및 적어도 2개의 유효 개구부들 사이에 위치하여 유효 개구부들을 연통시키는 연통부로 이루어진 개구부를 형성하고,An opening including a plurality of effective openings in which the gate electrode and the insulating layer are spaced apart from each other, and a communicating portion located between at least two effective openings to communicate the effective openings, 상기 전자 방출부가 상기 유효 개구부 내측에 위치하는 전자 방출 디바이스.And the electron emitting portion is located inside the effective opening. 제7항에 있어서,The method of claim 7, wherein 상기 연통부가 상기 유효 개구부의 폭보다 작고 3㎛ 보다 크거나 같은 폭으로 형성되는 전자 방출 디바이스.And the communication portion is formed with a width smaller than the width of the effective opening and greater than or equal to 3 μm. 제7항에 있어서,The method of claim 7, wherein 상기 유효 개구부들이 상기 캐소드 전극과 게이트 전극 중 어느 한 전극의 길이 방향을 따라 일렬로 배열되고, 이 길이 방향을 따라 이웃한 적어도 2개의 유효 개구부 사이에 상기 연통부가 위치하는 전자 방출 디바이스.And the effective openings are arranged in a line along the longitudinal direction of one of the cathode electrode and the gate electrode, and the communication portion is located between at least two adjacent effective openings along the longitudinal direction. 제9항에 있어서,The method of claim 9, 상기 게이트 전극들 상부에서 게이트 전극과 절연되어 위치하는 집속 전극을 더욱 포함하며,Further comprising a focusing electrode positioned to be insulated from the gate electrode on the gate electrodes, 상기 집속 전극이 상기 유효 개구부들을 동시에 포괄하는 하나의 개구부를 형성하는 전자 방출 디바이스.And the focusing electrode forms one opening that simultaneously covers the effective openings. 제7항 내지 제 10항 중 어느 한 항에 기재된 전자 방출 디바이스와;An electron emitting device according to any one of claims 7 to 10; 상기 기판에 대향 배치되는 타측 기판과;Another substrate disposed to face the substrate; 상기 타측 기판의 일면에 형성되는 형광층들; 및Fluorescent layers formed on one surface of the other substrate; And 상기 형광층들의 어느 일면에 형성되는 애노드 전극을 포함하는 전자 방출 표시 디바이스.And an anode electrode formed on one surface of the fluorescent layers.
KR1020050103528A 2005-10-31 2005-10-31 Electron emission device, manufacturing method of the device, and electron emission display device with the same KR20070046665A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050103528A KR20070046665A (en) 2005-10-31 2005-10-31 Electron emission device, manufacturing method of the device, and electron emission display device with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050103528A KR20070046665A (en) 2005-10-31 2005-10-31 Electron emission device, manufacturing method of the device, and electron emission display device with the same

Publications (1)

Publication Number Publication Date
KR20070046665A true KR20070046665A (en) 2007-05-03

Family

ID=38271975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050103528A KR20070046665A (en) 2005-10-31 2005-10-31 Electron emission device, manufacturing method of the device, and electron emission display device with the same

Country Status (1)

Country Link
KR (1) KR20070046665A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028715B1 (en) * 2009-05-28 2011-04-12 한국원자력연구원 Large-Area Electron Beam Irradiator Having Triode-structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101028715B1 (en) * 2009-05-28 2011-04-12 한국원자력연구원 Large-Area Electron Beam Irradiator Having Triode-structure

Similar Documents

Publication Publication Date Title
KR100312694B1 (en) Fed having a carbon nanotube film as emitters
JP2006049290A (en) Electron emitter and manufacturing method of same
EP1708225B1 (en) Electron emission device and method for manufacturing the same
KR20070046665A (en) Electron emission device, manufacturing method of the device, and electron emission display device with the same
KR101017036B1 (en) Electron emission device
KR20070043391A (en) Electron emission device and electron emission display device using the same and manufacturing method thereof
KR20070036925A (en) Electron emission device and electron emission display device using the same
KR101049821B1 (en) Electron-emitting device
KR20070042692A (en) Electron emission device and method for manufacturing the same
KR101072998B1 (en) Electron emission display device
KR20070111860A (en) Electron emission device and electron emission display device using the same
KR20070056614A (en) Method for manufacturing electron emission device
KR20060020017A (en) Electron emission device and method for manufacturing the same
KR20070120318A (en) Electron emission device, manufacturing method of the device, and electron emission display using the same
KR20070043328A (en) Electron emission device and electron emission display device using the same
KR20070083113A (en) Electron emission device and electron emission display device using the same
KR20080034348A (en) Electron emission device
KR20070056606A (en) Electron emission device, method for manufacturing the electron emission device, and electron emission display device using the same
KR20050077957A (en) Field emission display device
KR20060104700A (en) Electron emission device
KR20050112819A (en) Electron emission device
KR20070055786A (en) Electron emission device and method for manufacturing the same
KR20080025532A (en) Electron emission device and electron emission display using the same
KR20070078900A (en) Electron emission device and electron emission display device using the same
KR20070055785A (en) Electron emission device and electron emission display device using the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination