KR20060113192A

KR20060113192A - Electron emission device and method of manufacturing the same

Info

Publication number: KR20060113192A
Application number: KR1020050036114A
Authority: KR
Inventors: 류경선
Original assignee: 삼성에스디아이 주식회사
Priority date: 2005-04-29
Filing date: 2005-04-29
Publication date: 2006-11-02

Abstract

An electron emission device and a manufacturing method of the same are provided to minimize a voltage drop effect of a cathode electrode by forming the cathode electrode with a double structure of a main electrode layer and an auxiliary electrode layer. A first and a second substrate(10,20) are opposite to each other. A cathode electrode(13) is formed on the first substrate. A plurality of electron emission units(16) are formed on the cathode electrode. An insulating layer(14) has openings corresponding to the electron emission units and is formed on the cathode electrode. A gate electrode(15) is formed on the insulating layer. A phosphor layer(21) is formed on the second substrate. One or more anode electrodes(23) are formed on one side of the phosphor layer. The cathode electrode includes a main electrode layer and an auxiliary electrode layer. The electron emission units are formed on the main electrode layer.

Description

ELECTRON EMISSION DEVICE AND METHOD OF MANUFACTURING THE SAME

도 1은 본 발명의 실시예에 따른 전자 방출 소자를 나타낸 부분 분해 사시도이다.1 is a partially exploded perspective view showing an electron emission device according to an exemplary embodiment of the present invention.

도 2는 도 1의 전자 방출 소자의 조립 상태를 나타낸 부분 단면도이다.FIG. 2 is a partial cross-sectional view illustrating an assembled state of the electron emission device of FIG. 1.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 전자 방출 소자의 제조 방법을 설명하기 위한 순차적 공정 단면도이다.3A to 3E are sequential process cross-sectional views illustrating a method of manufacturing an electron emission device according to an exemplary embodiment of the present invention.

본 발명은 전자 방출 소자에 관한 것으로, 보다 상세하게는 캐소드 전극의 저항 증가를 최소화할 수 있는 전자 방출 소자 및 그 제조 방법에 관한 것이다.The present invention relates to an electron emitting device, and more particularly, to an electron emitting device and a method of manufacturing the same that can minimize the increase in resistance of the cathode electrode.

일반적으로, 전자 방출 소자는 전자원으로 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식이 있다.In general, electron emission devices include a method of using a hot cathode and a cold cathode as an electron source.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA, 이하 FEA라 칭함)형, 표면 전도 에미션(Surface Conduction Emission; SCE, 이하 SCE라 칭함)형, 금속-절연층-금속(Metal- Insulator-Metal; MIM, 이하 MIM이라 칭함)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS, 이하 MIS라 칭함)형 등이 알려져 있다.Here, the electron-emitting device using the cold cathode is a field emitter array (FEA) type, a surface conduction emission (SCE, hereinafter referred to as SCE) type, metal- Insulating layer-metal (MIM, hereinafter referred to as MIM) type, and metal-insulating-semiconductor (MIS, hereinafter referred to as MIS) type are known.

이 가운데 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비(aspect ratio)가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나, 카본 나노튜브와 흑연 및 다이아몬드상 카본과 같은 카본계 물질을 전자 방출부로 형성한 예가 개발되고 있다.Among these, the FEA type electron emitting device uses a principle that electrons are easily emitted by an electric field in vacuum when a material having a low work function or a large aspect ratio is used as the electron source. Molybdenum (Mo) Alternatively, an example has been developed in which tip structures mainly made of silicon (Si) or the like have sharp tips, or carbon-based materials such as carbon nanotubes, graphite, and diamond-like carbon are formed as electron emission portions.

통상의 FEA형 전자 방출 소자는 진공 용기를 구성하는 두 기판 중 제1 기판 위에 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 캐소드 전극과 게이트 전극을 구비하며, 제2 기판 위에 형광층과 더불어 제1 기판 측에서 방출된 전자들이 형광층을 효율적으로 가속되도록 하는 애노드 전극이 형성되어 소정의 발광 또는 표시 작용을 하는 구조로 이루어진다. A conventional FEA type electron emission device has a cathode electrode and a gate electrode as an electron emission portion and driving electrodes for controlling electron emission of the electron emission portion on the first of the two substrates constituting the vacuum container, and fluorescence on the second substrate. In addition to the layer, an anode electrode is formed so that the electrons emitted from the first substrate side are accelerated to the fluorescent layer efficiently.

상기 캐소드 전극과 게이트 전극은 절연층을 사이에 두고 서로 교차하는 방향을 따라 순차적으로 형성되고, 두 전극의 교차 영역마다 게이트 전극과 절연층에 개구부가 각각 형성되며, 이 개구부 내측으로 캐소드 전극 위에 전자 방출부가 형성되는 것이 일반적이다.The cathode electrode and the gate electrode are sequentially formed in an intersecting direction with the insulating layer interposed therebetween, and openings are formed in the gate electrode and the insulating layer for each crossing region of the two electrodes, and the electrons are formed on the cathode electrode inside the opening. It is common for the discharge section to be formed.

상기 FEA형 전자 방출 소자에서 절연층을 형성할 때, 대형화 및 공정 단가 등을 감안하여 스크린 인쇄, 닥터 블레이드 및 라미네이트와 같은 이른바 후막 공정을 이용할 수 있다. 이 경우 절연층은 대략 3㎛ 이상의 두께로 형성한다.When forming the insulating layer in the FEA type electron emission device, so-called thick film processes such as screen printing, doctor blades, and laminates can be used in consideration of size increase and process cost. In this case, the insulating layer is formed to a thickness of approximately 3 μm or more.

또한, 절연층 하부에 위치하는 캐소드 전극은 후속 전자 방출부 형성을 위한 후면 노광 등을 고려하여 주로 ITO(indium tin oxide)와 같은 투명 금속 산화물로 형성한다.In addition, the cathode electrode disposed under the insulating layer is mainly formed of a transparent metal oxide such as indium tin oxide (ITO) in consideration of a back exposure for forming an electron emission portion.

그런데, ITO는 투과율 등의 광 특성과 내산성이 우수한 장점이 있으나 금속에 비해 전기 전도도가 낮고, 상기 후막의 절연층 소성 공정 시 저항이 크게 증가하기 때문에 내부 저항이 높다는 단점이 있다.By the way, ITO has an advantage of excellent optical properties such as transmittance and acid resistance, but has a disadvantage in that the electrical conductivity is lower than that of metal and the internal resistance is high because the resistance is greatly increased during the insulation layer firing process of the thick film.

따라서, 실제 전자 방출 소자가 구동할 때 캐소드 전극의 큰 내부 저항으로 인해 전압 강하가 발생하여, 캐소드 전극의 길이 방향을 따라 위치하는 전자 방출부들에 인가되는 각각의 전압에 차이가 발생하게 된다. 그 결과, 각 화소의 전자 방출부들에서 방출되는 전자량에 차이가 발생하여 화소간 발광 균일도가 저하되는 문제가 있다.Therefore, a voltage drop occurs due to the large internal resistance of the cathode electrode when the actual electron emission element is driven, thereby causing a difference in each voltage applied to the electron emission portions positioned along the length direction of the cathode electrode. As a result, a difference occurs in the amount of electrons emitted from the electron emission portions of each pixel, thereby lowering the uniformity of emission between pixels.

따라서, 본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 캐소드 전극의 저항 증가를 최소화하여 캐소드 전극의 전압 강하를 줄이고, 그 결과 화소간 발광 균일도를 개선할 수 있는 전자 방출 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the conventional problems as described above, and to minimize the increase of the resistance of the cathode electrode to reduce the voltage drop of the cathode electrode, as a result of the electron emission element and the pixel to improve the uniformity of light emission It is an object to provide a manufacturing method.

상기의 목적을 달성하기 위하여 본 발명은, 서로 대향하여 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 형성되는 캐소드 전극과, 캐소드 전극 위에 형성되는 전자 방출부들과, 전자 방출부에 대응하는 개구부를 구비하며 캐소드 전극 위에 형성되는 절연층과, 절연층 위에 형성되는 게이트 전극과, 제2 기판에 형성되는 형광층, 및 형광층의 일면에 형성되는 적어도 하나의 애노드 전극을 포함하며, 캐소드 전극이 메인 전극층과, 절연층과 동일 크기의 개구부를 구비하며 메인 전극층 위에 형성되는 보조 전극층을 포함하고, 전자 방출부가 보조 전극층의 개구부 내측으로 메인 전극층 위에 형성되는 전자 방출 소자를 제공한다.In order to achieve the above object, the present invention corresponds to a first substrate and a second substrate disposed to face each other, a cathode electrode formed on the first substrate, electron emission portions formed on the cathode electrode, and an electron emission portion And an insulating layer formed on the cathode electrode, a gate electrode formed on the insulating layer, a fluorescent layer formed on the second substrate, and at least one anode electrode formed on one surface of the fluorescent layer. An electrode includes an auxiliary electrode layer having a main electrode layer and an opening having the same size as an insulating layer, and formed on the main electrode layer, and having an electron emission part formed on the main electrode layer inside the opening of the auxiliary electrode layer.

여기서, 캐소드 전극의 메인 전극층이 ITO로 이루어지고, 보조 전극층이 메인 전극층보다 우수한 전기 전도성을 가지는 금속, 바람직하게 은(Ag) 또는 알루미늄(Al)으로 이루어진다.Here, the main electrode layer of the cathode electrode is made of ITO, and the auxiliary electrode layer is made of a metal, preferably silver (Ag) or aluminum (Al), having better electrical conductivity than the main electrode layer.

또한, 상기의 목적을 달성하기 위한 본 발명은, 기판 위에 메인 전극층과 보조 전극층이 순차적으로 적층된 이층 구조의 캐소드 전극을 형성하고, 캐소드 전극을 덮도록 기판 전면에 절연층을 형성하고, 절연층 위에 개구부를 가지는 게이트 전극을 형성하고, 개구부에 의해 노출된 절연층 부위와 절연층 하부의 보조 전극층 부위를 식각하여 절연층과 보조 전극층에 개구부를 각각 형성함으로써 메인 전극층의 일부 표면을 노출시키고, 노출된 메인 전극층 위에 전자 방출부를 형성하는 단계들을 포함하는 전자 방출 소자의 제조방법을 제공한다.In addition, the present invention for achieving the above object, to form a cathode electrode of a two-layer structure in which the main electrode layer and the auxiliary electrode layer is sequentially stacked on the substrate, to form an insulating layer on the entire surface of the substrate to cover the cathode electrode, the insulating layer Forming a gate electrode having an opening thereon, and etching the insulating layer portion exposed by the opening portion and the auxiliary electrode layer portion below the insulating layer to form openings in the insulating layer and the auxiliary electrode layer, respectively, to expose a part of the surface of the main electrode layer, and It provides a method for manufacturing an electron emission device comprising forming an electron emission portion on the main electrode layer.

여기서, 캐소드 전극을 형성하는 단계는 기판 위에 메인 전극 물질층을 형성하고, 메인 전극 물질층 위에 메인 전극 물질층보다 우수한 전기 전도성을 가지는 보조 전극 물질층을 형성하고, 보조 전극 물질층과 메인 전극 물질층을 패터닝하여 보조 전극층과 메인 전극층을 형성하는 단계들을 포함한다.The forming of the cathode may include forming a main electrode material layer on the substrate, forming an auxiliary electrode material layer having a higher electrical conductivity than the main electrode material layer, and forming the auxiliary electrode material layer and the main electrode material on the main electrode material layer. Patterning the layer to form an auxiliary electrode layer and a main electrode layer.

또한, 메인 전극 물질층은 ITO로 형성하고, 보조 전극 물질층은 은(Ag) 또는 알루미늄(Al)으로 형성하며, 절연층과 보조 전극층의 식각은 질산(NHO₃)을 이용한 습식 식각으로 수행한다.In addition, the main electrode material layer is formed of ITO, the auxiliary electrode material layer is formed of silver (Ag) or aluminum (Al), the etching of the insulating layer and the auxiliary electrode layer is performed by wet etching using nitric acid (NHO ₃ ). .

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 실시예에 따른 전자 방출 소자를 나타낸 부분 분해 사시도이고, 도 2는 도 1의 전자 방출 소자의 조립 상태를 나타낸 부분 단면도이다.1 is a partially exploded perspective view illustrating an electron emission device according to an exemplary embodiment of the present invention, and FIG. 2 is a partial cross-sectional view illustrating an assembly state of the electron emission device of FIG. 1.

도면을 참조하면, 전자 방출 소자는 소정의 간격을 두고 서로 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(20)을 포함한다. 제1 기판(10)에는 전자 방출을 위한 구조물이 제공되고, 제2 기판(20)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 구조물이 제공된다.Referring to the drawings, the electron emission device includes a first substrate 10 and a second substrate 20 which are arranged to be parallel to each other at predetermined intervals. The first substrate 10 is provided with a structure for emitting electrons, and the second substrate 20 is provided with a structure that emits visible light by electrons to emit any light or display.

먼저, 제1 기판(10) 위에는 캐소드 전극들(13)이 소정의 패턴, 가령 스트라이프 형상을 취하면서 서로 이격되어 제1 기판(10)의 일 방향(도면의 y축 방향)을 따라 형성된다. 캐소드 전극(13)은 메인 전극층(11) 위에 이 메인 전극층(12)과 동일한 라인 패턴의 보조 전극층(12)이 형성된 이층 구조로 이루어진다.First, the cathode electrodes 13 are spaced apart from each other while taking a predetermined pattern, for example, a stripe shape, on the first substrate 10 and are formed along one direction (y-axis direction in the drawing) of the first substrate 10. The cathode electrode 13 has a two-layer structure on which the auxiliary electrode layer 12 having the same line pattern as the main electrode layer 12 is formed on the main electrode layer 11.

여기서, 캐소드 전극(13)의 메인 전극층(12)은 주로 ITO와 같은 투명 금속산화물로 이루어지고, 보조 전극층(12)은 메인 전극층(12) 보다 우수한 전기 전도성을 가지면서 이후 설명할 절연층과 함께 동일 식각액에 대하여 식각이 이루어지는 금속, 바람직하게는 은(Ag) 또는 알루미늄(Al)으로 이루어질 수 있다.Here, the main electrode layer 12 of the cathode electrode 13 is mainly made of a transparent metal oxide, such as ITO, the auxiliary electrode layer 12 has a better electrical conductivity than the main electrode layer 12, with the insulating layer to be described later The same etching solution may be made of a metal to be etched, preferably silver (Ag) or aluminum (Al).

그리고, 캐소드 전극(13)을 덮도록 제1 기판(10)의 전면에 절연층(14)이 형 성된다. 절연층(14)은 대략 3㎛ 이상의 두께를 가지며, 그 제조법으로 스크린 인쇄, 닥터 블레이드 및 라미네이트 등을 적용할 수 있다. 절연층(14) 위에는 게이트 전극들(15)이 소정의 패턴, 가령 스트라이프 형상을 취하면서 서로 이격되어 캐소드 전극(13)과 직교하는 방향(도면의 x축 방향)을 따라 형성된다.The insulating layer 14 is formed on the entire surface of the first substrate 10 to cover the cathode electrode 13. The insulating layer 14 has a thickness of about 3 μm or more, and screen printing, a doctor blade, a laminate, and the like may be applied as the manufacturing method thereof. The gate electrodes 15 are formed on the insulating layer 14 in a predetermined pattern, for example, in a stripe shape, and are spaced apart from each other and are formed along a direction orthogonal to the cathode electrode 13 (x-axis direction in the drawing).

본 실시예에서 캐소드 전극(13)과 게이트 전극(14)이 교차하는 영역을 화소 영역으로 정의하면, 캐소드 전극(13)의 보조 전극층(12)에는 각각의 화소 영역마다 개구부(12a)가 형성되어 하부의 메인 전극층(11)의 표면을 일부 노출시키며, 개구부(12a) 내로 노출된 메인 전극층(11) 위에 전자 방출부(16)가 형성된다. 전자 방출부(16)는 캐소드 전극(13)의 메인 전극층(11)과의 접촉으로 이와 전기적으로 연결된다.In this embodiment, when the region where the cathode electrode 13 and the gate electrode 14 cross each other is defined as a pixel region, an opening 12a is formed in each pixel region of the auxiliary electrode layer 12 of the cathode electrode 13. The electron emission part 16 is formed on the main electrode layer 11 exposed in the opening 12a to partially expose the surface of the lower main electrode layer 11. The electron emission portion 16 is electrically connected to the main electrode layer 11 of the cathode electrode 13 by contact with the electron emission portion 16.

그리고, 절연층(14)과 게이트 전극(15)에도 보조 전극층(12)의 개구부(12a)에 대응하여 개구부들(14a, 15a)이 각각 형성되어, 보조 전극층(12), 절연층(14) 및 게이트 전극(15) 각각의 개구부들(12a, 14a, 15a)를 통하여 제1 기판(10) 위로 전자 방출부(16)들이 노출된다.In addition, the openings 14a and 15a are formed in the insulating layer 14 and the gate electrode 15 to correspond to the openings 12a of the auxiliary electrode layer 12, so that the auxiliary electrode layer 12 and the insulating layer 14 are formed. And the electron emission portions 16 are exposed on the first substrate 10 through the openings 12a, 14a, and 15a of each of the gate electrodes 15.

도면에서는 화소 영역마다 2개의 전자 방출부들(16)이 위치하고, 전자 방출부들(16)과 보조 전극층(12), 절연층(14) 및 게이트 전극(15)의 개구부들(12a, 14a, 15a) 형상이 평면상에서 원형인 경우를 도시하였으나, 전자 방출부(16)와 개구부들(12a, 14a, 15a)의 개수 및 형상은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.In the drawing, two electron emission parts 16 are positioned in each pixel area, and the electron emission parts 16 and the openings 12a, 14a, and 15a of the auxiliary electrode layer 12, the insulating layer 14, and the gate electrode 15 are positioned. Although the shape is circular in plan view, the number and shape of the electron emission unit 16 and the openings 12a, 14a, and 15a are not limited to the illustrated example and may be variously modified.

전자 방출부(16)는 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터 사이즈 물질, 바람직하게는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 중 어느 하나 또는 이드의 조합 물질로 이루어질 수 있으며, 그 제조법으로는 스크린 인쇄, 직접 성장, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.The electron emission unit 16 may be formed of materials emitting electrons when an electric field is applied, such as carbon-based materials or nanometer-sized materials, preferably carbon nanotubes, graphite, graphite nanofibers, diamonds, diamond-like carbons, C ₆₀ , It may be made of a combination material of any one or a silicon nanowire, the manufacturing method may be applied to screen printing, direct growth, chemical vapor deposition or sputtering.

이와 같이 캐소드 전극(13)이 전기 전도성이 우수한 보조 전극층(12)을 더욱 구비하고, 보조 전극층(12)의 개구부(12a)가 전자 방출부(16)에 대응하는 부분에만 형성됨에 따라 메인 전극층(11)과 보조 전극층(12)의 접촉 면적이 최대한 넓어지게 된다. 따라서, 캐소드 전극(13)의 내부 저항이 감소하여, 캐소드 전극(13)으로 전압이 인가될 때 캐소드 전극(13)의 전압 강하를 최소화할 수 있다.As such, the cathode electrode 13 further includes the auxiliary electrode layer 12 having excellent electrical conductivity, and the opening 12a of the auxiliary electrode layer 12 is formed only at a portion corresponding to the electron emission part 16. 11) the contact area between the auxiliary electrode layer 12 is as wide as possible. Therefore, the internal resistance of the cathode electrode 13 is reduced, so that the voltage drop of the cathode electrode 13 can be minimized when a voltage is applied to the cathode electrode 13.

다음으로, 제1 기판(10)에 대향하는 제2 기판(20)의 일면에는 적색(Red; R), 녹색(Green; G), 청색(Blue; B) 형광체로 구성된 형광층(21)이 임의의 간격을 두고 형성되고, 형광층(21) 사이로 화면의 콘트라스트 향상 등을 위한 차광층으로서 흑색층(22)이 형성될 수 있다. 형광층(21)과 흑색층(22)을 덮으면서 제2 기판(20)의 전면으로 알루미늄(Al)과 같은 금속 재질로 이루어진 애노드 전극(23)이 형성된다.Next, a phosphor layer 21 composed of red (R), green (G), and blue (B) phosphors is formed on one surface of the second substrate 20 facing the first substrate 10. The black layer 22 may be formed at random intervals, and as a light blocking layer for improving contrast of a screen, etc. between the fluorescent layers 21. An anode electrode 23 made of a metal material such as aluminum (Al) is formed on the entire surface of the second substrate 20 while covering the fluorescent layer 21 and the black layer 22.

여기서, 애노드 전극(23)은 외부로부터 전자빔 가속에 필요한 전압을 인가 받으며, 메탈백(metal back) 효과에 의해 화면의 휘도를 높이는 역할을 한다.Here, the anode 23 receives a voltage required for accelerating the electron beam from the outside and increases the brightness of the screen by a metal back effect.

이러한 애노드 전극(23)은 금속재질 대신 ITO와 같은 투명 재질로 형성될 수도 있는데, 이 경우에는 애노드 전극(23)이 제2 기판(20) 상에 먼저 형성되고 그 위로 형광층(21)과 흑색층(22)이 형성된다.The anode electrode 23 may be formed of a transparent material such as ITO instead of a metal material. In this case, the anode electrode 23 is first formed on the second substrate 20, and the fluorescent layer 21 and black are disposed thereon. Layer 22 is formed.

또 다른 한편으로는, 제2 기판(20) 상에 투명 재질의 애노드 전극과 메탈백(metal back)으로서의 금속 박막이 모두 형성될 수도 있는데, 이 경우 투명 재질의 애노드 전극은 제2 기판(20) 전체에 형성되거나 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.On the other hand, both the anode electrode of the transparent material and the metal thin film as a metal back (metal back) may be formed on the second substrate 20, in this case, the anode electrode of the transparent material is the second substrate 20 It may be formed on the whole or divided into a predetermined pattern may be formed in plurality.

상술한 제1 기판(10)과 제2 기판(20)은 게이트 전극(15)과 애노드 전극(23)이 마주한 상태에서 임의의 간격을 두고 그 둘레에 도포되는 글래스 프릿에 의해 일체로 접합되며, 내부 공간부를 배기시켜 진공 상태로 유지함으로써 전자 방출 소자를 구성한다. 이 때, 제1 기판(10)과 제2 기판(20) 사이의 흑색층이 위치하는 비발광 영역에는 이들 사이의 간격을 일정하게 유지하도록 다수의 스페이서(30)가 배치된다.The first substrate 10 and the second substrate 20 described above are integrally bonded by glass frits applied around the substrate at random intervals while the gate electrode 15 and the anode electrode 23 face each other. The electron-emitting device is constituted by evacuating the internal space and maintaining it in a vacuum state. In this case, a plurality of spacers 30 are disposed in the non-light emitting region where the black layer between the first substrate 10 and the second substrate 20 is positioned so as to maintain a constant gap therebetween.

이와 같이 구성되는 전자 방출 소자는 외부로부터 캐소드 전극(13), 게이트 전극(15) 및 애노드 전극(23)에 소정의 전압을 공급하여 구동하는데, 캐소드 전극(13)과 게이트 전극(15) 중 어느 하나의 전극에는 주사 신호 전압이 인가되고, 다른 하나의 전극에는 데이터 신호 전압이 인가되며, 애노드 전극(23)에는 수백 내지 수천 볼트의 (＋)전압이 인가된다.The electron emission device configured as described above is driven by supplying a predetermined voltage to the cathode electrode 13, the gate electrode 15, and the anode electrode 23 from the outside, and any of the cathode electrode 13 and the gate electrode 15 is driven. A scan signal voltage is applied to one electrode, a data signal voltage is applied to the other electrode, and a positive voltage of hundreds to thousands of volts is applied to the anode electrode 23.

이에 따라, 캐소드 전극(13)과 게이트 전극(15) 사이의 전압차가 임계치 이상인 화소들에서 전자 방출부(16) 주위에 전계가 형성되어 이로부터 전자들이 방출되고, 방출된 전자들은 애노드 전극(23)에 인가된 고전압에 이끌려 대응하는 화소의 형광층(21)에 충돌하여 이를 발광시킴으로써 소정의 표시가 이루어지게 된다.Accordingly, in the pixels having a voltage difference between the cathode electrode 13 and the gate electrode 15 that is greater than or equal to the threshold, an electric field is formed around the electron emission part 16 to emit electrons therefrom, and the emitted electrons are anode electrodes 23. The predetermined display is achieved by colliding with the fluorescent layer 21 of the corresponding pixel by being attracted by the high voltage applied thereto.

상기 구동 과정에서 본 실시예의 전자 방출 소자는 보조 전극층(12)에 의해 캐소드 전극(13)의 내부 저항을 감소시켜 캐소드 전극(13)에서의 전압 강하를 최소화할 수 있다.In the driving process, the electron emission device of the present exemplary embodiment may reduce the internal resistance of the cathode electrode 13 by the auxiliary electrode layer 12 to minimize the voltage drop at the cathode electrode 13.

그 결과, 본 실시예의 전자 방출 소자는 각 화소의 전자 방출부들(16)에서 방출되는 전자량 차이를 최소화할 수 있으므로 화소간 발광 균일도를 개선할 수 있다.As a result, the electron emission element of the present embodiment can minimize the difference in the amount of electrons emitted from the electron emission portions 16 of each pixel, thereby improving the uniformity of light emission between pixels.

상술한 전자 방출 소자의 제조 방법을 도 3a 내지 도 3e를 참조하여 설명한다.The manufacturing method of the above-mentioned electron emission element is demonstrated with reference to FIGS. 3A-3E.

도 3a를 참조하면, 제1 기판(10) 위에 캐소드 전극 물질로서 메인 전극 물질층(11')과 보조 전극 물질층(12')을 순차적으로 형성한다.Referring to FIG. 3A, the main electrode material layer 11 ′ and the auxiliary electrode material layer 12 ′ are sequentially formed as the cathode electrode material on the first substrate 10.

메인 전극 물질층(11')은 ITO와 같은 투명 금속 산화물로 이루어지고, 보조 전극 물질층(12')은 메인 전극 물질층(11')보다 우수한 전기 전도성을 가지면서 이후 형성할 절연층과 함께 동일 식각액에 대하여 식각이 이루어지는 금속, 바람직하게는 은(Ag) 또는 알루미늄(Al)으로 이루어질 수 있다.The main electrode material layer 11 'is made of a transparent metal oxide such as ITO, and the auxiliary electrode material layer 12' has a better electrical conductivity than the main electrode material layer 11 'and is formed with an insulating layer to be formed later. The same etching solution may be made of a metal to be etched, preferably silver (Ag) or aluminum (Al).

도 3b를 참조하면, 포토리소그라피 공정 및 식각 공정에 의해 메인 전극 물질층(11')과 보조 전극 물질층(12')을 패터닝하여, 일 방향을 따라 스트라이프 형상으로 배치되면서 메인 전극층(11')과 보조 전극층(12')의 이층 구조로 이루어진 캐소드 전극(13)을 형성한다.Referring to FIG. 3B, the main electrode material layer 11 ′ and the auxiliary electrode material layer 12 ′ are patterned by a photolithography process and an etching process, and the main electrode layer 11 ′ is disposed in a stripe shape along one direction. And a cathode electrode 13 having a two-layer structure of the auxiliary electrode layer 12 '.

도 3c를 참조하면, 캐소드 전극(13)을 덮으면서 제1 기판(10)의 전면에 절연층(14)을 형성한다. 여기서, 절연층(14)은 스크린 인쇄, 라미네이트 및 닥터 블레이드와 같은 후막 공정에 의해 대략 3㎛ 이상의 두께로 형성한다.Referring to FIG. 3C, the insulating layer 14 is formed on the entire surface of the first substrate 10 while covering the cathode electrode 13. Here, the insulating layer 14 is formed to a thickness of about 3 μm or more by thick film processes such as screen printing, laminate, and doctor blade.

그 다음, 절연층(14) 위에 크롬(Cr)과 같은 금속 재질로 이루어진 게이트 전극 물질층(15')을 형성하고, 포토리소그라피 공정 및 식각 공정에 의해 상기 게이트 전극 물질층(15')을 패터닝하여 캐소드 전극(13)과의 교차 영역에 개구부(15a)를 형성한다.Next, a gate electrode material layer 15 'formed of a metal material such as chromium (Cr) is formed on the insulating layer 14, and the gate electrode material layer 15' is patterned by a photolithography process and an etching process. Thus, the opening 15a is formed in the region crossing the cathode electrode 13.

도 3d를 참조하면, 개구부(15a)에 의해 노출된 절연층(14) 부위와 절연층(14) 하부의 보조 전극층(12) 부위를 습식 식각 공정에 의해 식각하여 절연층(14) 및 보조 전극층(12)에 개구부(14a, 12a)들을 각각 형성하여, 이후 형성할 전자 방출부가 위치할 캐소드 전극(13)의 메인 전극층(11)의 일부 표면을 노출시킨다. 이때, 습식 식각 공정은 절연층(14)과 함께 보조 전극(12)도 동시에 식각할 수 있는 식각액, 바람직하게는 질산(HNO₃)을 이용하여 수행한다. Referring to FIG. 3D, the portion of the insulating layer 14 exposed by the opening 15a and the portion of the auxiliary electrode layer 12 under the insulating layer 14 are etched by a wet etching process to insulate the insulating layer 14 and the auxiliary electrode layer. Openings 14a and 12a are formed in 12, respectively, to expose a part of the surface of the main electrode layer 11 of the cathode electrode 13 where the electron emission portion to be formed next is located. In this case, the wet etching process is performed using an etchant, preferably nitric acid (HNO ₃ ), capable of simultaneously etching the auxiliary electrode 12 together with the insulating layer 14.

그 후, 포토리소그라피 공정 및 식각 공정에 의해 게이트 전극 물질층(15')을 패터닝하여 캐소드 전극(13)과 직교하는 방향을 따라 스트라이프 형상으로 배치되는 게이트 전극(15)을 형성한다.Thereafter, the gate electrode material layer 15 ′ is patterned by a photolithography process and an etching process to form a gate electrode 15 arranged in a stripe shape along a direction orthogonal to the cathode electrode 13.

도 3e를 참조하면, 노출된 캐소드 전극(13)의 메인 전극층(11) 위로 후막형 또는 박막형의 전자 방출부(16)를 형성한다.Referring to FIG. 3E, a thick-film or thin-film electron emission portion 16 is formed on the exposed main electrode layer 11 of the cathode electrode 13.

먼저, 후막형 전자 방출부(16)는 분말 상의 전자 방출 물질에 비히클과 바인더 등의 유기물을 혼합하여 인쇄에 의해 적합한 점도를 갖는 페이스트 상의 전자 방출 물질을 형성하고, 노출된 캐소드 전극(12) 위로 이 전자 방출 물질을 스크린 인쇄한 후 건조 및 소성하는 과정에 의해 형성할 수 있다.First, the thick film type electron emission unit 16 mixes an organic material such as a vehicle and a binder with a powdered electron emission material to form a paste-like electron emission material having a suitable viscosity by printing, and over the exposed cathode electrode 12 This electron-emitting material can be formed by screen printing, drying and baking.

다른 한편으로, 후막형 전자 방출부(16)는 ① 전술한 페이스트 상의 전자 방출 물질에 감광성 물질을 더욱 포함시키고, ② 기판(10)의 전면 전체에 이 전자 방출 물질을 스크린 인쇄한 후, ③ 제1 기판(10)의 후면에 노광 마스크(미도시)를 개재한 상태에서 제1 기판(10)의 후면을 통해 자외선을 조사하여 캐소드 전극(12) 위에 채워진 전자 방출 물질을 선택적으로 경화시키고, ④ 현상을 통해 경화되지 않은 전자 방출 물질을 제거한 다음, 건조 및 소성하는 과정에 의해 형성할 수 있다.On the other hand, the thick-film electron emitting portion 16 further includes a photosensitive material in the above-mentioned electron-emitting material on the paste, ② screen-prints the electron-emitting material on the entire surface of the substrate 10, and then 1, the electron emitting material filled on the cathode electrode 12 is selectively cured by irradiating ultraviolet rays through the rear surface of the first substrate 10 with an exposure mask (not shown) on the rear surface of the first substrate 10, ④ The development may remove the uncured electron emitting material, and then form the same by drying and firing.

이 경우, 기판(10)은 투명 기판으로 이루어질 수 있다.In this case, the substrate 10 may be made of a transparent substrate.

그리고, 박막형 전자 방출부는 화학기상증착, 스퍼터링 또는 카본 나노튜브 등의 직접 성장법 등에 의해 형성할 수 있다.In addition, the thin film type electron emission portion may be formed by chemical vapor deposition, sputtering, or a direct growth method such as carbon nanotubes.

이와 같이, 본 실시예에 의한 제조 방법에서는 캐소드 전극(13)을 메인 전극층(11)과 보조 전극층(12)의 이층 구조로 형성하되 두 전극층을 동일한 라인 패턴으로 동시에 패터닝하여 형성한다. 그리고, 메인 전극층(11)의 전자 방출부(15) 형성 부위를 노출시키기 위한 보조 전극층(12)의 개구부(12a)를 절연층(14)의 개구부(14a) 형성을 위한 식각 공정시 동시에 형성한다. As described above, in the manufacturing method according to the present exemplary embodiment, the cathode electrode 13 is formed in the two-layer structure of the main electrode layer 11 and the auxiliary electrode layer 12, and the two electrode layers are simultaneously patterned in the same line pattern. In addition, an opening 12a of the auxiliary electrode layer 12 for exposing the electron emission part 15 forming portion of the main electrode layer 11 is simultaneously formed during an etching process for forming the opening 14a of the insulating layer 14. .

따라서, 본 실시예에 의한 제조 방법은 보조 전극층(12) 형성을 위한 별도의 패터닝 공정을 생략할 수 있으므로 공정 수를 감소시킬 수 있고, 보조 전극층(12)의 정렬이 자동으로 이루어지므로 메인 전극층(11)에 대한 보조 전극층(12)의 오정렬(mis-align) 등을 방지할 수 있다.Therefore, in the manufacturing method according to the present embodiment, since a separate patterning process for forming the auxiliary electrode layer 12 may be omitted, the number of processes may be reduced, and since the alignment of the auxiliary electrode layers 12 is automatically performed, the main electrode layer ( Misalignment or the like of the auxiliary electrode layer 12 with respect to 11 can be prevented.

한편, 상기에서는 전자 방출부가 전계에 의해 전자를 방출하는 물질들로 이루어진 FEA형에 대해 설명하였으나, 본 발명은 이러한 FEA형에 한정되지 않고 다양 하게 변형이 가능하다.On the other hand, in the above description of the FEA type made of a material that emits electrons by the electron emission unit by the electric field, the present invention is not limited to this FEA type can be variously modified.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

이와 같이 본 발명에 따른 전자 방출 소자는 캐소드 전극이 메인 전극층과 전기 전도성이 우수한 보조 전극층의 이층 구조로 이루어지면서 보조 전극층이 최대한 넓은 면적을 가지도록 하여 캐소드 전극 전체의 내부 저항을 감소시킴으로써 캐소드 전극에서의 전압 강하를 최소화한다.As described above, the electron emission device according to the present invention has a two-layer structure of the cathode electrode and the auxiliary electrode layer having excellent electrical conductivity, and the auxiliary electrode layer has the largest area, thereby reducing the internal resistance of the entire cathode electrode. Minimize the voltage drop.

따라서, 본 발명에 따른 전자 방출 소자는 각 화소의 전자 방출부들에서 방출되는 전자량 차이를 최소화할 수 있으므로 화소간 발광 균일도를 개선할 수 있다.Therefore, the electron emission device according to the present invention can minimize the difference in the amount of electrons emitted from the electron emission portions of each pixel, thereby improving the uniformity of light emission between pixels.

그 결과, 본 발명에 따른 전자 방출 소자는 화면의 표시 품질을 개선할 수 있다.As a result, the electron emitting device according to the present invention can improve the display quality of the screen.

또한, 본 발명에 따른 전자 방출 소자의 제조 방법에서는 캐소드 전극의 보조 전극층은 메인 전극층 패터닝 공정 시 동시에 라인 패터닝하고 보조 전극층의 개구부는 절연층의 개구부 형성 시 동시에 형성한다.In addition, in the method of manufacturing an electron emission device according to the present invention, the auxiliary electrode layer of the cathode electrode is line-patterned at the same time during the main electrode layer patterning process, and the openings of the auxiliary electrode layer are simultaneously formed at the opening of the insulating layer.

따라서, 본 발명에 따른 전자 방출 소자의 제조 방법은 보조 전극층 형성에 따른 부가 공정 등을 생략할 수 있어 공정 수를 감소시킬 수 있고 메인 전극층에 대하여 보조 전극층을 자동으로 정렬할 수 있다.Therefore, the method of manufacturing the electron emission device according to the present invention can omit an additional process according to the formation of the auxiliary electrode layer, thereby reducing the number of processes and automatically aligning the auxiliary electrode layer with respect to the main electrode layer.

Claims

A first substrate and a second substrate disposed to face each other;

A cathode electrode formed on the first substrate;

Electron emission parts formed on the cathode electrode;

An insulating layer having an opening corresponding to the electron emission part and formed on the cathode electrode;

A gate electrode formed on the insulating layer;

A fluorescent layer formed on the second substrate; And

At least one anode electrode formed on one surface of the fluorescent layer,

The cathode electrode includes a main electrode layer and an auxiliary electrode layer having an opening having the same size as the insulating layer and formed on the main electrode layer,

And an electron emission portion formed on the main electrode layer inwardly of the opening of the auxiliary electrode layer.

According to claim 1,

And a main electrode layer of the cathode electrode is made of ITO, and the auxiliary electrode layer is made of a metal having better electrical conductivity than the main electrode layer.

The method of claim 2,

And the auxiliary electrode layer is made of silver (Ag) or aluminum (Al).

According to claim 1,

The electron emission device of the electron emission unit is made of any one or a combination of carbon nanotubes, graphite, graphite nanofibers, diamond, diamond-like carbon, C ₆₀ , silicon nanowires.

Forming a cathode having a dual structure in which a main electrode layer and an auxiliary electrode layer are sequentially stacked on the substrate;

Forming an insulating layer over the entire surface of the substrate to cover the cathode electrode;

Forming a gate electrode having an opening on the insulating layer;

Etching the insulating layer portion exposed by the opening portion and the auxiliary electrode layer portion below the insulating layer to form openings in the insulating layer and the auxiliary electrode layer to expose a part of the surface of the main electrode layer;

Forming an electron emission unit on the exposed main electrode layer.

The method of claim 5,

Forming the cathode electrode

Forming a main electrode material layer on the substrate;

Forming an auxiliary electrode material layer on the main electrode material layer, the auxiliary electrode material layer having better electrical conductivity than the main electrode material layer;

Patterning the auxiliary electrode material layer and the main electrode material layer to form the auxiliary electrode layer and the main electrode layer.

The method of claim 5,

The main electrode material layer is formed of ITO, and the auxiliary electrode material layer is formed of silver (Ag) or aluminum (Al).

The method according to claim 1 or 7,

And etching the insulating layer and the auxiliary electrode layer by wet etching using nitric acid (NHO ₃ ).