KR20070053982A - 주파수 드리프트 개선기능을 갖는 위상 동기 제어기 - Google Patents

주파수 드리프트 개선기능을 갖는 위상 동기 제어기 Download PDF

Info

Publication number
KR20070053982A
KR20070053982A KR1020050111888A KR20050111888A KR20070053982A KR 20070053982 A KR20070053982 A KR 20070053982A KR 1020050111888 A KR1020050111888 A KR 1020050111888A KR 20050111888 A KR20050111888 A KR 20050111888A KR 20070053982 A KR20070053982 A KR 20070053982A
Authority
KR
South Korea
Prior art keywords
voltage
phase
drift
frequency
oscillator
Prior art date
Application number
KR1020050111888A
Other languages
English (en)
Other versions
KR100735455B1 (ko
Inventor
강창수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050111888A priority Critical patent/KR100735455B1/ko
Publication of KR20070053982A publication Critical patent/KR20070053982A/ko
Application granted granted Critical
Publication of KR100735455B1 publication Critical patent/KR100735455B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H01L2924/14211—Voltage-controlled oscillator [VCO]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 DECT RF모듈에 적용된 위상 동기 제어기(PLL)의 루프필터에, VCO 레귤레이션 전압과 연계되어 드리프트를 개선하는 회로를 추가하여 센터 주파수의 드리프트값을 개선하는 위상 동기 제어기에 관한 것으로,
본 발명의 주파수 드리프트 개선기능을 갖는 위상 동기 제어기는, 튜닝전압에 기초해서 기설정된 주파수를 갖는 발진신호를 생성하는 발진기; 상기 발진기에 안정된 동작전압을 공급하는 VCO 레귤레이터; 상기 발진기로부터의 발진신호를 기설정된 분주비로 분주하는 분주기; 상기 분주기로부터의 주파수신호와 기설정된 기준 주파수신호와의 위상차를 검출하는 위상검출기; 상기 위상검출기에 의한 위상차에 해당되는 전압을 생성하는 차지펌퍼; 상기 차지펌프와 상기 발진기간의 전압공급라인에서 접지로 형성되어, 상기 튜닝전압에 포함된 교류성분을 제거하는 저역통과필터와, 상기 VCO 레귤레이터의 전압단을 통한 전압을 충전하고, 상기 저역통과필터에 교류적으로 연결되어 상기 발진신호의 드리프트를 보상하는 드리프트 보상회로를 포함하는 루프필터를 포함한다.
DECT RF모듈, 위상 동기 제어기, PLL, 루프 필터, LOOP FILTER, 주파수 드리프트

Description

주파수 드리프트 개선기능을 갖는 위상 동기 제어기{PHASE LOCKED LOOP WITH FUNCTION FOR IMPROVING FREQUENCY DRIFT}
도 1은 일반적인 DECT RF 모듈의 구성도.
도 2는 종래 위상 동기 제어기의 구성도.
도 3은 도 2의 위상 동기 제어기에 의한 센터 주파수 그래프.
도 4는 본 발명에 따른 위상 동기 제어기의 구성도.
도 5는 도 4의 위상 동기 제어기에 의한 센터 주파수 그래프.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 발진기 120 : VCO 레귤레이터
130 : 분주기 140 : 위상검출기
150 : 차지펌퍼 200 : 루프필터
210 : 저역통과필터 220 : 드리프트 보상회로
VT : 튜닝전압 fvco : 발진신호
fref : 기준 주파수신호 VL : 전압공급라인
본 발명은 DECT RF 모듈에 적용되는 위상 동기 제어기에 관한 것으로, 특히 DECT RF모듈에 적용된 위상 동기 제어기(PLL)의 루프필터에, VCO 레귤레이션 전압과 연계되어 드리프트를 개선하는 회로를 추가함으로써, 센터 주파수의 드리프트값을 휠씬 줄일 수 있는 주파수 드리프트 개선기능을 갖는 위상 동기 제어기에 관한 것이다.
일반적으로, DECT(Digital European Cordless Telecommunications)는 원래 유럽의 표준화 기구인 ETSI가 확립한 개인용 무선 전화를 위한 일반 표준으로, 가입자와 기지국 사이에 수백 미터에 이르기까지 저전력 무선 접속을 가능케 한 마이크로 셀룰러 무선 시스템에 기반한 표준이다. 이는 DCT-900 또는 CT-3이라 알려져 있다.
한편, DECT RF 모듈은 도 1에 도시한 바와 같이 이루어진다.
도 1은 일반적인 DECT RF 모듈의 구성도이다.
도 1에 도시된 일반적인 DECT RF 모듈은, 안테나(ANT)와 연결된 필터(11)와, 상기 필터와 연결된 스위치(20)와, 상기 스위치(20)와 연결되어 송신신호 및 수신신호를 각각 처리하는 송수신기(30)를 포함한다.
상기 송수신기(30)는 송신신호 및 수신신호의 처리를 위해서 위상 동기 제어 기(40)(PLL)를 포함하여야 하여야 하고, 집적회로(IC)로 제작된다. 그런데, 상기 위상 동기 제어기(40)(PLL)의 내부 회로중 일부(50)는 IC내부에 형성되고, 루프 필터(LP:loop filter)(60)는 집적화가 어려워 상기 송수신기 IC 외부에서 연결되어 있다.
이러한 위상 동기 제어기(PLL)에 대해서 도 2를 참조하여 설명한다.
도 2는 종래 위상 동기 제어기의 구성도이다.
도 2에 도시된 종래 위상 동기 제어기(40)는, 튜닝전압에 기초해서 기설정된 주파수신호를 생성하는 발진기(51)와, 상기 발진기(51)에 안정된 동작전압을 공급하는 VCO 레귤레이터(52)와, 상기 발진기(51)로부터의 발진신호를 기설정된 수(n)로 분주하는 분주기(53)와, 상기 분주기(53)로부터의 주파수신호와 기설정된 기준 주파수신호와의 위상차를 검출하는 위상검출기(54)와, 상기 위상검출기(54)에 의한 위상차에 해당되는 전압을 생성하는 차지펌퍼(55)와, 상기 차지펌프(55)로부터의 전압에 포함된 교류성분을 제거하여 상기 발진기(51)에 튜닝전압으로 제공하는 루프필터(56)를 포함한다.
상기 루프필터(56)는, 상기 차지펌프(55)와 발진기(51)간 전압공급라인에서 접지로 연결된 제1 커패시터(C1)와, 상기 제1 커패시터(C1)에 병렬로 연결된 RC회로(R1,C2)를 포함한다. 상기 RC회로(R1,C2)는 저항(R1)과 제2 커패시터(C2)가 서로 직렬로 연결되어 있다.
이와 같은 루프필터(56)는 제1 및 제2 커패시터(C1,C2)가 전압공급라인에서 접지로 연결되어, 전압공급라인을 통하는 전압에 포함된 교류성분을 제거한다.
그러나, 종래의 위상 동기 제어기는 다음과 같은 문제점이 있으며, 이에 대해서는 도 3을 참조하여 설명한다.
도 3은 도 2의 위상 동기 제어기에 의한 센터 주파수 그래프이다.
도 3을 참조하면, 종래 위상 동기 제어기는, 주기적으로 전압의 위상에 동기(lock)를 수행하는데, 하나의 동기시점에서 그 다음의 동기시점 사이에는 도 3에 도시한 바와 같이, 센터 주파수가 시간이나 온도 등의 영향으로 인해 낮은 주파수측으로 드리프트되는 문제점이 있다. 이에 따라, 위상 동기 제어기가 제품 생산시 스펙을 만족하지 못하여, 생산성을 저하시키는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 그 목적은, DECT RF모듈에 적용된 위상 동기 제어기(PLL)의 루프필터에, VCO 레귤레이션 전압과 연계되어 드리프트를 개선하는 회로를 추가함으로써, 센터 주파수의 드리프트값을 휠씬 줄일 수 있는 주파수 드리프트 개선기능을 갖는 위상 동기 제어기를 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위해서, 본 발명의 드리프트 개선기능을 갖는 위상 동기 제어기는, 튜닝전압에 기초해서 기설정된 주파수를 갖는 발진신호를 생성하는 발진기; 상기 발진기에 안정된 동작전압을 공급하는 VCO 레귤레이터; 상기 발진기로부터의 발진신호를 기설정된 분주비로 분주하는 분주기; 상기 분주기로부터의 주파수신호와 기설정된 기준 주파수신호와의 위상차를 검출하는 위상검출기; 상기 위상검출기에 의한 위상차에 해당되는 전압을 생성하는 차지펌퍼; 상기 차지펌프와 상기 발진기간의 전압공급라인에서 접지로 형성되어, 상기 튜닝전압에 포함된 교류성분을 제거하는 저역통과필터와, 상기 VCO 레귤레이터의 전압단을 통한 전압을 충전하고, 상기 저역통과필터에 교류적으로 연결되어 상기 발진신호의 드리프트를 보상하는 드리프트 보상회로를 포함하는 루프필터를 포함하는 것을 특징으로 한다.
상기 발진기, VCO 레귤레이터, 분주기, 위상검출기 및 차지펌퍼는, 집적회로(IC)로 구현되고, 성기 루프필터는, 상기 집적회로(IC)의 외부에 형성되어 이루어진 것을 특징으로 한다.
상기 루프필터의 저역통과필터는, 상기 차지펌프와 발진기간 전압공급라인에서 접지로 연결된 제1 커패시터; 상기 제1 커패시터에 병렬로 연결된 RC회로를 포함하며, 상기 RC회로는 제1 저항과 제2 커패시터가 서로 직렬로 연결되어 이루어진 것을 특징으로 한다.
상기 루프필터의 드리프트 보상회로는, 상기 VCO 레귤레이터의 전압단에 연결된 일단을 갖는 제2 저항; 상기 제2 저항의 타단과 접지 사이에 연결된 제3 커패시터; 및 상기 제2 저항의 타단과, 상기 전압공급라인과의 사이에 연결된 제4 커패 시터를 포함한다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
도 4는 본 발명에 따른 위상 동기 제어기의 구성도이다.
도 4를 참조하면, 본 발명에 따른 위상 동기 제어기는, 발진기(110), VCO 레귤레이터(120), 분주기(130), 위상검출기(140), 차지펌퍼(150) 및 주파수 드리프트를 보상하는 기능을 갖는 루프필터(200)를 포함한다.
여기서, 본 발명의 발진기(110), VCO 레귤레이터(120), 분주기(130), 위상검출기(140) 및 차지펌퍼(150)는, 집적회로(IC)내부에 구현되는 회로(100)이고, 상기 루프필터(200)는, 상기 집적회로(IC)의 외부에 형성되어 이루어지며, 상기 집적회로(IC) 및 루프필터(200)는 DECT RF 모듈에 포함된다.
상기 발진기(110)는, 튜닝전압(VT)에 기초해서 기설정된 주파수를 갖는 발진신호(fvco)를 생성한다.
상기 분주기(130)는, 상기 발진기(110)에 안정된 동작전압을 공급하는 VCO 레귤레이터(120)와, 상기 발진기(110)로부터의 발진신호(fvco)를 기설정된 분주비(n)로 분주한다.
상기 위상검출기(140)는, 상기 분주기(130)로부터의 주파수신호(fvco/n)와 기설정된 기준 주파수신호(fref)와의 위상차를 검출한다.
상기 차지펌퍼(150)는, 상기 위상검출기(140)에 의한 위상차에 해당되는 전압을 생성한다.
상기 루프필터(200)는, 상기 차지펌프(150)와 상기 발진기(110)간의 전압공급라인(VL)에서 접지로 형성되어, 상기 튜닝전압(VT)에 포함된 교류성분을 제거하는 저역통과필터(210)와, 상기 VCO 레귤레이터(120)의 전압단(TV)을 통한 전압을 충전하고, 상기 저역통과필터(210)에 교류적으로 연결되어 상기 발진신호(fvco)의 드리프트를 보상하는 드리프트 보상회로(220)를 포함한다.
상기 루프필터(200)의 저역통과필터(210)는, 상기 차지펌프(150)와 발진기(110)간 전압공급라인(VL)에서 접지로 연결된 제1 커패시터(C11)와, 상기 제1 커패시터(C11)에 병렬로 연결된 RC회로(R11,C12)를 포함하며, 상기 RC회로(R11,C12)는 제1 저항(R11)과 제2 커패시터(C12)가 서로 직렬로 연결되어 이루어진다.
이때, 상기 루프필터(200)의 드리프트 보상회로(220)는, 상기 VCO 레귤레이터(120)의 전압단(TV)에 연결된 일단을 갖는 제2 저항(R12)과, 상기 제2 저항(R12)의 타단과 접지 사이에 연결된 제3 커패시터(C13)와, 상기 제2 저항(R12)의 타단과, 상기 전압공급라인(VL)과의 사이에 연결된 제4 커패시터(C14)를 포함한다.
전술한 상기 제4 커패시터(C14)는, 상기 제2 저항(R12)과 상기 제3 커패시터(C13)간의 제1 접속노드(N1)와, 상기 제1 커패시터(C11)와 상기 전압공급라인(VL) 과의 제2 접속노드(N2)와의 사이에 연결된다.
도 5는 도 4의 위상 동기 제어기에 의한 센터 주파수 그래프이다.
도 5에서, 본 발명의 위상 동기 제어기에서의 센터 주파수가 동기(Locked)되는 시점들 사이에 존재하는 비동기(Unlocked)구간에서, 센터 주파수가 드리프트되는 정도를 보이고 있다.
이하, 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 상세히 설명한다.
도 4 및 도 5를 참조하여 본 발명의 위상 동기 제어기에 대해서 설명하면, 먼저, 도 4에서, 본 발명의 위상 동기 제어기의 발진기(110)는, VCO 레귤레이터(120)에 의해 동작전압을 공급받고, 튜닝전압(VT)에 기초해서 기설정된 주파수를 갖는 발진신호(fvco)를 생성하여 분주기(130)로 출력한다.
다음, 상기 분주기(130)는, 상기 발진기(110)로부터의 발진신호(fvco)를 기설정된 분주비(n)로 분주하여 위상검출기(140)로 출력한다. 상기 위상검출기(140)는, 상기 분주기(130)로부터의 주파수신호(fvco/n)와 기설정된 기준 주파수신호(fref)와의 위상차를 검출하여 차지펌퍼(150)로 출력한다.
상기 차지펌퍼(150)는, 상기 위상검출기(140)에 의한 위상차에 해당되는 전압을 생성하여 루프필터(200)로 출력한다.
이때, 상기 루프필터(200)는, 저역통과필터(210)와 드리프트 보상회로(220)를 포함하여, 상기 저역통과필터(210)는, 상기 차지펌프(150)와 상기 발진기(110)간의 전압공급라인(VL)에서 접지로 형성되어, 상기 튜닝전압(VT)에 포함된 교류성분을 제거하여 상기 발진기(110)에 튜닝전압(VT)을 공급한다.
또한, 상기 드리프트 보상회로(220)는, 상기 VCO 레귤레이터(120)의 전압단(TV)을 통한 전압을 충전하고, 상기 저역통과필터(210)에 교류적으로 연결되어 상기 발진신호(fvco)의 드리프트를 보상한다.
이하, 상기 루프필터(200)에 대해서 자세히 설명한다.
먼저, 상기 루프필터(200)의 저역통과필터(210)는, 상기 차지펌프(150)와 발진기(110)간 전압공급라인(VL)에서 접지로 연결되어 서로 병렬 연결된 제1 및 제2 커패시터(C11,C12)를 포함하여, 상기 제2 커패시터(C12)에는 제1 저항(R11)이 직렬로 연결되어 있다.
상기 저역통과필터(210)의 제1 및 제2 커패시터(C11,C12) 및 제1 저항(R11)은, 상기 튜닝전압(VT)에 포함된 노이즈나 리플 등의 교류성분을 제거하여 보다 양질의 튜닝전압을 상기 발진기(110)로 공급할 수 있다. 특히, 상기 제1 및 제2 커패시터(C11,C12)로 충전속도가 느린 소자가 사용되면 상기 튜닝전압(VT)에 대한 방전 속도가 느리므로 더욱 교류성분 제거효과는 향상된다.
이러한 위상 동기 제어기는, 도 5에 도시한 바와 같이, 주기적으로 동기(locked)를 수행하므로, 상기 동기시점들간에는 일정한 비동기 구간이 존재하며, 이 비동기 구간에서는 발진신호의 센터 주파수가 드리프트되는데, 이러한 발진신호의 센터 주파수 드리프트는 본 발명의 드리프트 보상회로에 의해 개선된다.
즉, 상기 루프필터(200)의 드리프트 보상회로(220)는, 상기 VCO 레귤레이터(120)의 전압단(TV)에서 접지로 직렬로 연결된 제2 저항(R12) 및 제3 커패시터(C13)를 포함하여, 상기 VCO 레귤레이터(120)의 전압이 상기 제2 저항(R12)을 통해서 제3 커패시터(C13)에 충전된다.
상기 충전전압은 상기 저역통과필터(210)의 방전속도를 더욱 늦추어 드리프트를 보상하게 된다.
전술한 바에 따르면, 도 5에 도시한 바와 같이, 종래의 위상 동기 제어기에 비해 본 발명의 위상 동기 제어기에서, 발진신호의 센터 주파수 드리프트가 휠씬 개선되었음을 알 수 있다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고 특허청구범위에 의해 한정되며, 본 발명의 장치는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백하다.
상술한 바와 같은 본 발명에 따르면, DECT RF 모듈에 적용되는 위상 동기 제어기에서, DECT RF모듈에 적용된 위상 동기 제어기(PLL)의 루프필터에, VCO 레귤레이션 전압과 연계되어 드리프트를 개선하는 회로를 추가함으로써, 센터 주파수의 드리프트값을 휠씬 줄일 수 있는 주파수 드리프트 개선기능을 갖는 효과가 있다.

Claims (4)

  1. 튜닝전압에 기초해서 기설정된 주파수를 갖는 발진신호를 생성하는 발진기;
    상기 발진기에 안정된 동작전압을 공급하는 VCO 레귤레이터;
    상기 발진기로부터의 발진신호를 기설정된 분주비로 분주하는 분주기;
    상기 분주기로부터의 주파수신호와 기설정된 기준 주파수신호와의 위상차를 검출하는 위상검출기;
    상기 위상검출기에 의한 위상차에 해당되는 전압을 생성하는 차지펌퍼;
    상기 차지펌프와 상기 발진기간의 전압공급라인에서 접지로 형성되어, 상기 튜닝전압에 포함된 교류성분을 제거하는 저역통과필터와, 상기 VCO 레귤레이터의 전압단을 통한 전압을 충전하고, 상기 저역통과필터에 교류적으로 연결되어 상기 발진신호의 드리프트를 보상하는 드리프트 보상회로를 포함하는 루프필터
    를 포함하는 주파수 드리프트 개선기능을 갖는 위상 동기 제어기.
  2. 제1항에 있어서, 상기 발진기, VCO 레귤레이터, 분주기, 위상검출기 및 차지펌퍼는,
    집적회로(IC)로 구현되고,
    성기 루프필터는,
    상기 집적회로(IC)의 외부에 형성되어 이루어진 것을 특징으로 하는 주파수 드리프트 개선기능을 갖는 위상 동기 제어기.
  3. 제2항에 있어서, 상기 루프필터의 저역통과필터는,
    상기 차지펌프와 발진기간 전압공급라인에서 접지로 연결된 제1 커패시터;
    상기 제1 커패시터에 병렬로 연결된 RC회로를 포함하며,
    상기 RC회로는 제1 저항과 제2 커패시터가 서로 직렬로 연결되어 이루어진 것
    을 특징으로 하는 주파수 드리프트 개선기능을 갖는 위상 동기 제어기.
  4. 제3항에 있어서, 상기 루프필터의 드리프트 보상회로는,
    상기 VCO 레귤레이터의 전압단에 연결된 일단을 갖는 제2 저항;
    상기 제2 저항의 타단과 접지 사이에 연결된 제3 커패시터; 및
    상기 제2 저항의 타단과, 상기 전압공급라인과의 사이에 연결된 제4 커패시터
    를 포함하는 주파수 드리프트 개선기능을 갖는 위상 동기 제어기.
KR1020050111888A 2005-11-22 2005-11-22 주파수 드리프트 개선기능을 갖는 위상 동기 제어기 KR100735455B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050111888A KR100735455B1 (ko) 2005-11-22 2005-11-22 주파수 드리프트 개선기능을 갖는 위상 동기 제어기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050111888A KR100735455B1 (ko) 2005-11-22 2005-11-22 주파수 드리프트 개선기능을 갖는 위상 동기 제어기

Publications (2)

Publication Number Publication Date
KR20070053982A true KR20070053982A (ko) 2007-05-28
KR100735455B1 KR100735455B1 (ko) 2007-07-04

Family

ID=38275989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050111888A KR100735455B1 (ko) 2005-11-22 2005-11-22 주파수 드리프트 개선기능을 갖는 위상 동기 제어기

Country Status (1)

Country Link
KR (1) KR100735455B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9467155B2 (en) 2014-03-04 2016-10-11 Samsung Electronics Co., Ltd. Phase-locked loop circuit including voltage down converter consisting of passive element
WO2019027805A1 (en) * 2017-08-01 2019-02-07 Micron Technology, Inc. PHASE CONTROL BETWEEN REGULATOR OUTPUTS

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE403971T1 (de) 2003-06-03 2008-08-15 Nxp Bv Tiefpassfilter und elektronisches bauelement

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9467155B2 (en) 2014-03-04 2016-10-11 Samsung Electronics Co., Ltd. Phase-locked loop circuit including voltage down converter consisting of passive element
WO2019027805A1 (en) * 2017-08-01 2019-02-07 Micron Technology, Inc. PHASE CONTROL BETWEEN REGULATOR OUTPUTS
US10347303B2 (en) 2017-08-01 2019-07-09 Micron Technology, Inc. Phase control between regulator outputs
US10847193B2 (en) 2017-08-01 2020-11-24 Micron Technology, Inc. Phase control between regulator outputs

Also Published As

Publication number Publication date
KR100735455B1 (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
US6563387B2 (en) Method and apparatus for synthesizing high-frequency signals for wireless communications
FI113112B (fi) Menetelmä oskillaattorin säätämiseksi
US6704383B2 (en) Sample and hold type fractional-N frequency synthesizer
KR100312574B1 (ko) 주파수 조종을 이용하는 위상 검출기
US8378721B2 (en) Phase-locked loop circuit
US20110260763A1 (en) Frequency synthesizer
US20090128241A1 (en) Analogue self-calibration method and apparatus for low noise, fast and wide-locking range phase locked loop
CN101682296A (zh) 扩展频谱控制pll电路及其启动方法
US10763837B2 (en) Reference oscillator with variable duty cycle, frequency synthesizer and signal receiver with reference oscillator
US8248104B2 (en) Phase comparator and phase-locked loop
US20090201094A1 (en) Phase comparison circuit and pll synthesizer using the same
EP1246369B1 (en) Mode switching method for PLL circuit and mode control circuit for PLL circuit
US20020196060A1 (en) Compensation circuit for fractional-n frequency PLL synthesizer
US5838202A (en) Error suppressing circuit and method therefor for a phase locked loop
US6157821A (en) Voltage step up for a low voltage frequency synthesizer architecture
KR100735455B1 (ko) 주파수 드리프트 개선기능을 갖는 위상 동기 제어기
US6622010B1 (en) Frequency synthesizer
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的系统
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
US20070103247A1 (en) Pll transient response control system and communication system
US7298809B2 (en) Self-calibration of a PLL with multiphase clocks
US10340902B1 (en) Multiplying delay locked loops with compensation for realignment error
US6285260B1 (en) Phase-locked loop having circuit for synchronizing starting points of two counters
Kim et al. Implementation of RF narrow band frequency synthesizer for LoRaWAN system
GB2567463A (en) Phase locked loop circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100412

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee