KR20070053831A - Method of inspecting a substrate - Google Patents

Method of inspecting a substrate Download PDF

Info

Publication number
KR20070053831A
KR20070053831A KR1020050111522A KR20050111522A KR20070053831A KR 20070053831 A KR20070053831 A KR 20070053831A KR 1020050111522 A KR1020050111522 A KR 1020050111522A KR 20050111522 A KR20050111522 A KR 20050111522A KR 20070053831 A KR20070053831 A KR 20070053831A
Authority
KR
South Korea
Prior art keywords
coordinates
substrate
semiconductor substrate
center
shot
Prior art date
Application number
KR1020050111522A
Other languages
Korean (ko)
Inventor
이영선
김봉수
김영남
강호성
이이수
곽정호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050111522A priority Critical patent/KR20070053831A/en
Publication of KR20070053831A publication Critical patent/KR20070053831A/en

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70625Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

공정 시간을 단축시키기 위한 기판 표면 검사 방법에 있어서, 우선, 패턴이 샷 단위로 형성된 기판을 기초하여 포토 맵을 획득하고, 상기 포토 맵의 중심 좌표를 검출하고, 상기 중심 좌표를 기준으로 다수의 정렬 좌표들을 설정한다. 또한, 상기 다수의 샷들을 구분하기 위한 구분선들의 교차 좌표들을 등록하여 검사 공정 레서피를 설정한다. 이어서, 반도체 기판을 검사 스테이지 상으로 로딩시키고, 상기 중심 좌표, 정렬 좌표들 및 교차 좌표들을 이용하여 상기 기판의 위치를 인식한다. 상기 정렬 좌표들 및 교차 좌표들을 이용하여 상기 기판의 측정 위치를 검출하여 상기 측정 위치에 해당하는 막 또는 패턴의 두께를 측정한다. 여기서, 상기와 같이 샘플 반도체 기판 없이 포토 맵으로 공정 레서피를 설정함으로써, 공정 레서피 설정 시간을 단축시킬 수 있다.In a substrate surface inspection method for shortening a process time, first, a photo map is obtained based on a substrate on which a pattern is formed in shot units, a center coordinate of the photo map is detected, and a plurality of alignments are based on the center coordinates. Set the coordinates. In addition, the inspection process recipe is set by registering intersection coordinates of the dividing lines for dividing the plurality of shots. Subsequently, the semiconductor substrate is loaded onto an inspection stage and the position of the substrate is recognized using the center coordinates, alignment coordinates and intersection coordinates. The measurement position of the substrate is detected using the alignment coordinates and the intersection coordinates to measure the thickness of the film or pattern corresponding to the measurement position. Here, the process recipe setting time can be shortened by setting a process recipe by a photo map without a sample semiconductor substrate as mentioned above.

Description

기판 검사 방법{Method of inspecting a substrate}Method of inspecting a substrate

도 1은 본 발명의 바람직한 일 실시예에 따른 기판 검사 방법을 설명하기 위한 개략적인 단면도이다.1 is a schematic cross-sectional view for explaining a substrate inspection method according to an exemplary embodiment of the present invention.

도 2는 포토 맵을 설명하기 위한 개략적인 부분 단면도이다.2 is a schematic partial cross-sectional view for explaining a photo map.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 샷 102 : 칩100: shot 102: chip

104 : 정렬 좌표 106 : 교차 좌표104: alignment coordinate 106: intersection coordinate

본 발명은 기판 표면 검사 방법에 관한 것이다. 보다 상세하게는, 기판 상에 형성된 막 또는 패턴의 두께를 측정하는 기판 표면 검사 방법에 관한 것이다.The present invention relates to a substrate surface inspection method. More specifically, the present invention relates to a substrate surface inspection method for measuring the thickness of a film or pattern formed on a substrate.

일반적으로 반도체 장치는 반도체 기판으로 사용되는 실리콘 반도체 웨이퍼 상에 전기적인 회로를 형성하는 팹(fabrication; 'FAB') 공정과, 상기 팹 공정에서 형성된 반도체 장치들의 전기적인 특성을 검사하는 공정과, 상기 반도체 기판들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 조립 공정을 통해 제조된다.In general, a semiconductor device includes a fabrication (FAB) process for forming an electrical circuit on a silicon semiconductor wafer used as a semiconductor substrate, a process for inspecting electrical characteristics of the semiconductor devices formed in the fab process, and The semiconductor substrates are each manufactured through a package assembly process for encapsulating and individualizing epoxy resins.

상기 팹 공정은 반도체 기판 상에 막을 형성하기 위한 증착 공정과, 상기 막을 평탄화하기 위한 화학적 기계적 연마 공정과, 상기 막 상에 포토레지스트 패턴을 형성하기 위한 포토리소그래피 공정과, 상기 포토레지스트 패턴을 이용하여 상기 막을 전기적인 특성을 갖는 패턴으로 형성하기 위한 식각 공정과, 반도체 기판의 소정 영역에 특정 이온은 주입하기 위한 이온 주입 공정과, 반도체 기판 상의 불순물을 제거하기 위한 세정 공정과, 상기 막 또는 패턴이 형성된 반도체 기판의 표면을 검사하기 위한 검사 공정 등을 포함한다.The fab process includes a deposition process for forming a film on a semiconductor substrate, a chemical mechanical polishing process for planarizing the film, a photolithography process for forming a photoresist pattern on the film, and the photoresist pattern. An etching process for forming the film into a pattern having electrical characteristics, an ion implantation process for implanting specific ions into a predetermined region of the semiconductor substrate, a cleaning process for removing impurities on the semiconductor substrate, and the film or pattern Inspection process for inspecting the surface of the formed semiconductor substrate;

상기와 같은 단위 공정들을 수행한 후, 상기 반도체 기판 상에 형성된 막이 원하는 두께로 적층되었는지 또한 상기 막이 원하는 부분까지 식각 되었는지 확인하기 위해 상기 막 또는 패턴의 두께를 측정하는 기판 표면 검사 공정을 수행하여야 한다.After performing the unit processes as described above, a substrate surface inspection process of measuring the thickness of the film or pattern should be performed to confirm whether the film formed on the semiconductor substrate is laminated to a desired thickness and the film is etched to a desired portion. .

상기 반도체 기판 상에 형성된 막 또는 패턴의 두께를 검사하기 위한 공정은 우선, 측정하고자하는 반도체 기판에 대한 공정 레서피를 설정하고, 상기 공정 레서피를 이용하여 측정하고자 하는 위치의 두께를 측정한다.In the process for inspecting the thickness of the film or pattern formed on the semiconductor substrate, first, a process recipe for the semiconductor substrate to be measured is set, and the thickness of the position to be measured is measured using the process recipe.

보다 상세하게 설명하면, 상기 공정 레서피는, 제품의 이름 또는 제품을 버전(version)으로 표기하는 클래스(class)와, 상기 반도체 기판의 맵(map)에 대한 정보(identification of wafer; IDW)와, 반도체 기판의 기준 위치와 측정 위치 사이의 정보(identification of wafer; IDP)와, 목록 순서(catalog procedure)를 포함한다.In more detail, the process recipe includes a class representing a name of a product or a version of a product, an identification of wafer (IDW) for a map of the semiconductor substrate, Information between a reference position and a measurement position of the semiconductor substrate (IDP) and a catalog procedure.

이때, 상기 기준 위치 및 측정 위치 사이의 정보는, 반도체 기판의 크기, 상 기 반도체 기판 상에 형성된 샷(shot)의 개수, 상기 샷의 크기(shot pitch), 상기 샷 내 칩(chip)의 개수, 상기 칩의 크기(chip pitch) 및 스크라이브 라인(scribe line) 크기 등으로부터 획득할 수 있다.In this case, the information between the reference position and the measurement position, the size of the semiconductor substrate, the number of shots (shot) formed on the semiconductor substrate, the shot (shot pitch), the number of chips in the shot (chip) The chip may be obtained from a chip pitch, a scribe line size, and the like.

종래에는 상기 공정 레서피를 설정하기 위하여 샘플(sample)용 반도체 기판을 검사 스테이지로 로딩시킨 후, 상기 반도체 기판으로부터 상기 공정 레서피에 필요한 정보들을 검출하였다.Conventionally, after loading a sample semiconductor substrate to an inspection stage to set the process recipe, information necessary for the process recipe was detected from the semiconductor substrate.

상기와 같이 샘플 반도체 기판을 이용하는 경우, 상기 반도체 기판을 해당되는 공정의 검사 스테이지로 이동시켜야 한다. 따라서, 상기 반도체 기판이 해당 공정 스텝(step)으로 도착하는 동안 대기 시간이 필요하게 되고, 이로써 많은 인력과 전체적인 공정 시간이 소용되는 문제가 있다.In the case of using the sample semiconductor substrate as described above, the semiconductor substrate should be moved to the inspection stage of the corresponding process. Therefore, waiting time is required while the semiconductor substrate arrives at the corresponding process step, thereby causing a problem of a large amount of manpower and overall process time.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 검사 공정 레서피를 형성하는 시간을 감소시키기 위한 기판 표면 검사 방법을 제공하는데 있다.An object of the present invention for solving the above problems is to provide a substrate surface inspection method for reducing the time to form the inspection process recipe.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 패턴이 샷(shot) 단위로 형성된 기판에 기초하여 포토 맵(photo map)을 획득한다. 상기 포토 맵의 중심 좌표를 검출한다. 상기 중심 좌표를 기준으로 다수의 정렬 좌표들을 설정한다. 상기 다수의 샷들을 구분하기 위한 구분선들의 교차 좌표들을 등록한다. 기판을 검사 스테이지 상으로 로딩시킨다. 상기 중심 좌표, 정렬 좌표들 및 교차 좌표들을 이용하여 상기 기판의 위치를 인식한다. 상기 정렬 좌표들 및 교차 좌표들을 이용하여 상기 기판의 측정 위치를 검출한다. 상기 측정 위치에 해당하는 막 또는 패턴의 두께를 측정한다.According to an aspect of the present invention for achieving the above object, a photo map is obtained based on a substrate on which a pattern is formed in shot units. The center coordinates of the photo map are detected. A plurality of alignment coordinates are set based on the center coordinates. Register intersection coordinates of the dividing lines to distinguish the plurality of shots. The substrate is loaded onto the inspection stage. The center coordinates, alignment coordinates, and intersection coordinates are used to recognize the position of the substrate. The alignment coordinates and intersection coordinates are used to detect the measurement position of the substrate. The thickness of the film or pattern corresponding to the measurement position is measured.

본 발명의 일 실시예에 따르면, 상기 정렬 좌표들 중 일부는 상기 교차 좌표들과 동일할 수 있다. 상기 포토 맵의 중심 좌표는, 상기 기판의 크기, 상기 기판의 샷 수량 및 크기에 의해 검출될 수 있다.According to an embodiment of the present invention, some of the alignment coordinates may be the same as the intersection coordinates. The center coordinates of the photo map may be detected by the size of the substrate, the shot quantity and the size of the substrate.

상기와 같은 본 발명에 따르면, 샘플 반도체 기판 없이 포토 맵을 이용하여 검사 공정 레서피를 설정함으로써, 샘플 반도체 기판이 검사 스테이지로 이동하는 동안 발생하는 시간 손실을 억제하여 종래보다 빠르게 검사 공정 레서피를 설정할 수 있다.According to the present invention as described above, by setting the inspection process recipe using a photo map without a sample semiconductor substrate, it is possible to set the inspection process recipe faster than before by suppressing the time loss occurring while the sample semiconductor substrate is moved to the inspection stage. have.

이하, 본 발명에 따른 바람직한 실시예에 따른 기판 검사 방법에 대해 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, a method for inspecting a substrate according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 기판 검사 방법을 설명하기 위한 개략적인 단면도이고, 도 2는 포토 맵을 설명하기 위한 개략적인 부분 단면도이다.1 is a schematic cross-sectional view for describing a substrate inspection method according to an exemplary embodiment of the present invention, and FIG. 2 is a schematic partial cross-sectional view for explaining a photo map.

도 1을 참조하면, 우선, 패턴이 형성된 반도체 기판의 표면을 스캐닝하여 포토 맵(photo map)을 획득한다.(S100)Referring to FIG. 1, first, a photo map is obtained by scanning a surface of a semiconductor substrate on which a pattern is formed.

상기 패턴은, 막이 형성된 반도체 기판 상에 레티클을 노광 마스크로 사용하여 반복적으로 노광하며, 상기 노광된 막을 현상함으로써 형성한다. 이때, 상기 노광 공정 시 레티클에 의해 한 번 노광되는 것을 샷(100)이라 하며, 상기 패턴은 샷 단위로 형성된다. 또한, 도2를 참조하면, 상기 각각의 샷(100)에는 다수의 칩들(chips, 102)과 상기 칩(102)들 사이를 구분하는 스크라이브 라인(scribe line)을 포함한다. 상기 샷(100) 내에는 하나 또는 다수의 칩(102)들이 포함될 수 있다.The pattern is formed by repeatedly exposing using a reticle as an exposure mask on a semiconductor substrate on which a film is formed, and developing the exposed film. In this case, the one shot by the reticle during the exposure process is referred to as a shot 100, and the pattern is formed in shot units. Also, referring to FIG. 2, each shot 100 includes a plurality of chips 102 and a scribe line that distinguishes between the chips 102. One or more chips 102 may be included in the shot 100.

여기서, 상기 반도체 기판의 크기(wafer size)와, 샷의 크기(shot pitch) 및 상기 칩의 크기(chip pitch)와 상기 스크라이브 라인의 크기 등을 확인한다.The wafer size, the shot pitch, the chip pitch, and the size of the scribe line are checked.

이어서, 상기 포토 맵의 중심 좌표를 검출한다.(S110) 상기 중심 좌표는 상기 반도체 기판의 크기, 샷(100)의 크기 및 칩(102)의 크기, 상기 스크라이브 라인의 크기 등을 이용하여 검출될 수 있다. 보다 상세하게 설명하면, 상기 중심 좌표는 상기 포토 맵이 좌/우 및 상/하가 대칭되는 지점이며, 따라서 상기 다수의 샷(100)들이 상기 좌표에 의해 좌/우 및 상/하 대칭된다.Next, the center coordinates of the photo map are detected (S110). The center coordinates may be detected using the size of the semiconductor substrate, the size of the shot 100, the size of the chip 102, the size of the scribe line, and the like. Can be. In more detail, the center coordinate is a point where the left / right and up / down of the photo map are symmetrical, and thus the plurality of shots 100 are left / right and up / down symmetrical by the coordinates.

이때, 상기 포토 맵의 중심 좌표는 이후에 반도체 기판이 로딩될 스테이지의 중심 좌표와 실질적으로 동일하다. 또한, 반도체 기판의 중심 좌표는 모든 반도체 기판들이 실질적으로 동일하다. 즉, 반도체 기판의 크기와 상관없이 상기 중심 좌표는 모든 반도체 기판들에서 실질적으로 동일하다.In this case, the center coordinates of the photo map are substantially the same as the center coordinates of the stage where the semiconductor substrate is to be loaded later. In addition, the center coordinates of the semiconductor substrate are substantially the same for all semiconductor substrates. That is, the center coordinates are substantially the same in all semiconductor substrates regardless of the size of the semiconductor substrate.

그러나, 상기 샷(100)들 수량에 따라 상기 중심 좌표가 달라 보일 수 있다. 보다 상세하게 설명하면, 가로 및 세로 방향으로 형성된 샷(100)의 수량이 각각 짝수일 경우, 상기 중심 좌표가 상기 샷(100)의 가장자리(edge)에 형성된다. 이와는 다르게, 수직 방향 및 수평 방향으로 형성된 샷(100)의 수량이 홀수일 경우, 상기 중심 좌표는 상기 샷(100)의 중심(center)에 형성된다. 이와 같이 상기 샷(100)의 수량에 따라 상기 중심 좌표가 달라 보일 수 있지만 실제 반도체 기판들의 중심 좌표는 모두 동일하다.However, the center coordinates may vary depending on the quantity of the shots 100. In more detail, when the number of shots 100 formed in the horizontal and vertical directions is an even number, the center coordinates are formed at the edge of the shot 100. Alternatively, when the number of shots 100 formed in the vertical direction and the horizontal direction is an odd number, the center coordinates are formed at the center of the shot 100. As such, although the center coordinates may appear different depending on the quantity of the shot 100, the center coordinates of the actual semiconductor substrates are the same.

여기서, 설비마다 상기 설비 내에 구비된 스테이지가 다를 수 있으며, 이로 인하여 스테이지의 중심 좌표가 상기 포토 맵의 중심 좌표와 차이가 발생할 수 있으며, 이때, 상기 차이 값만큼 스테이지의 중심 좌표를 이동시킴으로써 스테이지의 중심좌표와 포토 맵의 중심 좌표를 동일하게 보정할 수 있다.Here, the stages provided in the facility may be different for each facility, and thus, the center coordinates of the stage may be different from the center coordinates of the photo map. In this case, the center coordinates of the stage may be shifted by the difference value. The center coordinates and the center coordinates of the photo map can be corrected in the same manner.

예를 들어 설명하면, 스테이지 중심 좌표의 X좌표가 100000㎛이고, Y좌표가 100000㎛이고, 포토 맵의 중심 좌표의 X좌표가 100500㎛이고, Y좌표가 99500㎛일 때, 상기 스테이지의 중심좌표로부터 포토 맵의 중심 좌표가 X축으로 +500㎛, Y축으로 -500㎛ 벗어나 있음을 알 수 있다. 따라서, 상기 스테이지의 중심 좌표를 상기 포토 맵의 중심 좌표와 동일하게 보정하기 위하여 상기 스테이지의 중심좌표를 X축으로 +500㎛, Y축으로 -500㎛만큼 이동시킨다.For example, when the X coordinate of the stage center coordinate is 100000 μm, the Y coordinate is 100000 μm, the X coordinate of the center coordinate of the photo map is 100500 μm, and the Y coordinate is 99500 μm, the center coordinate of the stage It can be seen that the center coordinates of the photo map deviate by +500 µm on the X axis and -500 µm on the Y axis. Accordingly, in order to correct the center coordinates of the stage to be the same as the center coordinates of the photo map, the center coordinates of the stage are moved by +500 μm on the X axis and −500 μm on the Y axis.

계속해서, 상기 포토 맵의 중심 좌표를 기준으로 다수의 정렬 좌표(104)들을 설정한다.(S120) 상기 정렬 좌표(104)들은 이후에 상기 스테이지 상으로 로딩된 반도체 기판을 상기 스테이지의 기 설정된 위치로 정렬하기 위하여 사용된다.Subsequently, a plurality of alignment coordinates 104 are set based on the center coordinates of the photo map. (S120) The alignment coordinates 104 are configured to store a semiconductor substrate loaded onto the stage. Used to sort by.

또한, 상기 다수의 샷(100)들을 구분하기 위한 구분선들의 교차 좌표(106)들을 등록한다.(S130) 상기 교차 좌표(106)들은 다수의 샷(100)들 사이를 구분하는 지점으로써 수평 구분선과 수직 구분선의 교차점들이다.In addition, the cross coordinates 106 of the dividing lines for dividing the plurality of shots 100 are registered. (S130) The cross coordinates 106 are horizontal dividing lines as points for dividing the plurality of shots 100. These are the intersections of the vertical dividing lines.

도 2를 참조하여 보다 상세하게 설명하면, 각각의 샷(100)은 사각 형상을 가지며, 상기 사각 형상을 갖는 샷(100) 다수개가 반도체 기판 상에 수평 및 수직 방향으로 나열되어 형성된다. 이때, 상기 샷(100)들 사이에서 상기 샷(100)들을 구분하기 위하여 구분선이 생성되며, 상기 수평 구분선 및 수평 구분선들이 교차하는 지점이 생성된다. 이때, 상기 교차 지점은 하나의 샷(100)에 4개이며, 이중 왼쪽 아래의 교차 지점이 상기 샷(100)의 시작점(origin point)이다. 따라서, 상기 교차 좌표(106)를 이용하여 상기 샷(100) 내에 지정된 측정 위치를 보다 용이하게 검출할 수 있다.Referring to FIG. 2, each shot 100 has a quadrangular shape, and a plurality of shots 100 having the quadrangular shape are arranged in a horizontal and vertical direction on a semiconductor substrate. In this case, a divider line is generated to distinguish the shots 100 among the shots 100, and a point at which the horizontal divider line and the horizontal divider line intersect is generated. At this time, the intersection point is four in one shot 100, and the intersection point of the lower left side is the origin point of the shot 100. Therefore, the measurement position designated in the shot 100 can be more easily detected using the cross coordinates 106.

이때, 상기 정렬 좌표(104)들은 상기 샷(100)에 의해 생성된 교차 지점들 중 선택된 좌표일 수 있다. 따라서, 상기 다수의 정렬 좌표(104)들은 상기 중심 좌표 및 샷(100)의 크기를 이용하여 계측될 수 있다.In this case, the alignment coordinates 104 may be selected coordinates among intersection points generated by the shot 100. Accordingly, the plurality of alignment coordinates 104 may be measured using the center coordinates and the size of the shot 100.

한편, 이와는 다르게 상기 정렬 좌표(104)는 임의의 좌표로 지정되어 설정될 수 있다.On the other hand, the alignment coordinates 104 may be differently designated and set as arbitrary coordinates.

상기와 같이 샘플 반도체 기판 없이 반도체 기판의 포토 맵을 이용하여 기판 검사 공정을 수행하기 위한 공정 레서피를 설정한다. 이로써, 종래에 샘플 반도체 기판을 이용하여 공정 레서피를 설정함으로써 발생하던 대기 시간 손실을 억제할 수 있어, 공정 레서피 설정 시간을 감소시킬 수 있다.As described above, a process recipe for performing a substrate inspection process using a photo map of a semiconductor substrate without a sample semiconductor substrate is set. Thereby, the waiting time loss which occurred conventionally by setting a process recipe using a sample semiconductor substrate can be suppressed, and the process recipe setting time can be reduced.

보다 상세하게 실험적 데이터를 살펴보면, 상기와 같은 방법으로 공정 레서피를 설정함으로써 하나의 공정 스텝에서 종래에는 4시간 소요되었던 공정 레서피 설정 시간이 약 1시간 정도로 감소되었다.Looking at the experimental data in more detail, by setting the process recipe in the above manner, the process recipe setting time, which was conventionally 4 hours in one process step, was reduced to about 1 hour.

이하, 상기 공정 레서피를 이용하여 반도체 기판 상에 형성된 막 또는 패턴의 두께를 측정한다.Hereinafter, the thickness of the film or pattern formed on the semiconductor substrate is measured using the process recipe.

반도체 기판을 검사 스테이지 상으로 로딩시킨다.(S140) 이때, 상기 반도체 기판은 반도체 기판들을 수납하는 카세트와 같은 수납 장치로부터 이송 로봇에 의해 상기 검사 스테이지 상으로 로딩시킨다.The semiconductor substrate is loaded onto the inspection stage (S140). The semiconductor substrate is then loaded onto the inspection stage by a transfer robot from an accommodating device such as a cassette for accommodating the semiconductor substrates.

계속해서, 상기 검사 스테이지 상으로 로딩된 반도체 기판의 위치를 상기 중심 좌표, 다수의 정렬 좌표(104)들 및 교차 좌표(106)들을 이용하여 인식한다.(S150)Subsequently, the position of the semiconductor substrate loaded onto the inspection stage is recognized using the center coordinates, the plurality of alignment coordinates 104, and the intersection coordinates 106 (S150).

전술한 바와 같이 상기 반도체 기판의 중심 좌표는 모든 반도체 기판이 실질적으로 동일하기 때문에 상기 반도체 기판의 중심 좌표가 자동으로 확인된다.As described above, the center coordinates of the semiconductor substrate are automatically identified because all the semiconductor substrates are substantially the same.

따라서, 상기 중심 좌표를 확인함으로써 정렬 좌표(104)들 및 교차 좌표(106)들도 확인되며, 상기 중심 좌표, 정렬 좌표(104)들 및 교차 좌표(106)들을 기준으로 검사하고자하는 위치를 검출한다.(S160)Accordingly, the alignment coordinates 104 and the intersection coordinates 106 are also identified by checking the center coordinates, and the position to be examined is detected based on the center coordinates, the alignment coordinates 104 and the intersection coordinates 106. (S160)

반도체 기판 상에서 검출된 위치에 막 또는 패턴의 두께를 광을 이용하여 측정한다. 간단하게 설명하면, 상기 측정 위치로 광을 방출하고, 상기 방출된 광은 상기 측정 위치로부터 반사되며, 상기 반사된 광을 상기 측정 장치의 센서가 감지하여 상기 측정 위치의 두께를 감지할 수 있다.(S170)The thickness of the film or pattern is measured using light at the detected position on the semiconductor substrate. In brief, the light is emitted to the measuring position, the emitted light is reflected from the measuring position, and the sensor of the measuring device detects the reflected light to detect the thickness of the measuring position. (S170)

상기와 같은 방법으로 상기 검사 공정을 수행함에 있어서, 반도체 기판이 검사 스테이지로 이동하여 대기하는 시간이 종래 하루 27.47분에서 18.05분으로 약 34.3% 개선됨을 확인할 수 있다. 이는 상기 공정 레서피를 설정하는 시간을 단축하였기 때문이다.In performing the inspection process as described above, it can be seen that the time required for the semiconductor substrate to move to the inspection stage and wait is improved by about 34.3% from 27.47 minutes to 18.05 minutes per day. This is because the time for setting the process recipe is shortened.

상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 샘플 반도체 기판 없이 포토 맵을 이용하여 검사 공정 레서피를 설정함으로써, 샘플 반도체 기판이 검사 스테이지로 이동하는 동안 발생하는 시간 손실을 억제하여 종래보다 빠르게 검사 공정 레서피를 설정할 수 있다.As described above, according to a preferred embodiment of the present invention, by setting the inspection process recipe using the photo map without the sample semiconductor substrate, it is possible to suppress the time loss that occurs while the sample semiconductor substrate moves to the inspection stage, thereby making it faster than before. Inspection process recipes can be set.

따라서, 전체적인 검사 공정 시간을 감축할 수 있다.Thus, the overall inspection process time can be reduced.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (3)

패턴이 샷(shot) 단위로 형성된 기판에 기초하여 포토 맵(photo map)을 획득하는 단계;Obtaining a photo map based on a substrate on which a pattern is formed in shot units; 상기 포토 맵의 중심 좌표를 검출하는 단계;Detecting center coordinates of the photo map; 상기 중심 좌표를 기준으로 다수의 정렬 좌표들을 설정하는 단계;Setting a plurality of alignment coordinates based on the center coordinates; 상기 다수의 샷들을 구분하기 위한 구분선들의 교차 좌표들을 등록하는 단계;Registering intersection coordinates of the dividing lines for dividing the plurality of shots; 기판을 검사 스테이지 상으로 로딩시키는 단계;Loading the substrate onto the inspection stage; 상기 중심 좌표, 정렬 좌표들 및 교차 좌표들을 이용하여 상기 기판의 위치를 인식하는 단계;Recognizing a position of the substrate using the center coordinates, alignment coordinates, and intersection coordinates; 상기 정렬 좌표들 및 교차 좌표들을 이용하여 상기 기판의 측정 위치를 검출하는 단계; 및Detecting a measurement position of the substrate using the alignment coordinates and the intersection coordinates; And 상기 측정 위치에 해당하는 막 또는 패턴의 두께를 측정하는 단계를 포함하는 기판 검사 방법.Measuring the thickness of the film or pattern corresponding to the measurement position. 제1항에 있어서, 상기 정렬 좌표들 중 일부는 상기 교차 좌표들과 동일한 것을 특징으로 하는 기판 검사 방법.The method of claim 1, wherein some of the alignment coordinates are the same as the intersection coordinates. 제1항에 있어서, 상기 포토 맵의 중심 좌표는, 상기 기판의 크기, 상기 기판 의 샷 수량 및 크기에 의해 검출되는 것을 특징으로 하는 기판 검사 방법.The method of claim 1, wherein the center coordinates of the photo map are detected by the size of the substrate, the shot quantity, and the size of the substrate.
KR1020050111522A 2005-11-22 2005-11-22 Method of inspecting a substrate KR20070053831A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050111522A KR20070053831A (en) 2005-11-22 2005-11-22 Method of inspecting a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050111522A KR20070053831A (en) 2005-11-22 2005-11-22 Method of inspecting a substrate

Publications (1)

Publication Number Publication Date
KR20070053831A true KR20070053831A (en) 2007-05-28

Family

ID=38275851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050111522A KR20070053831A (en) 2005-11-22 2005-11-22 Method of inspecting a substrate

Country Status (1)

Country Link
KR (1) KR20070053831A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716047B2 (en) 2015-10-07 2017-07-25 Samsung Electronics Co., Ltd. Method of measuring a substrate and method of manufacturing a semiconductor device using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716047B2 (en) 2015-10-07 2017-07-25 Samsung Electronics Co., Ltd. Method of measuring a substrate and method of manufacturing a semiconductor device using the same

Similar Documents

Publication Publication Date Title
JP5096965B2 (en) Alignment method, alignment apparatus, exposure method, and device manufacturing method
US7692763B2 (en) Exposure apparatus
US20050271954A1 (en) Alignment mark, alignment apparatus and method, exposure apparatus, and device manufacturing method
US7336352B2 (en) Position detection apparatus
US20050110012A1 (en) Overlay mark for measuring and correcting alignment errors
US7485975B2 (en) Alignment error measuring mark and method for manufacturing semiconductor device using the same
US20090127723A1 (en) AIM-Compatible Targets for Use with Methods of Inspecting and Optionally Reworking Summed Photolithography Patterns Resulting from Plurally-Overlaid Patterning Steps During Mass Production of Semiconductor Devices
JP2859855B2 (en) Fine pattern alignment method for semiconductor device
JP2009130184A (en) Alignment method, exposure method, pattern forming method and exposure device
KR20160052198A (en) Method of obtaining location information of dies
JP2011066323A (en) Method for correction of exposure treatment
US20030003384A1 (en) Aligning method, exposure method, exposure apparatus, and device manufacturing method
KR100774826B1 (en) Method for detecting the defect of wafer
KR20070053831A (en) Method of inspecting a substrate
KR20070055737A (en) Method of inspecting a substrate
US8212990B2 (en) Exposure apparatus, information processing apparatus, and method of manufacturing device
JPH1197342A (en) Positioning method
KR20070109447A (en) Wafer transfer apparatus for aligning and method for wafer align
KR100598263B1 (en) Stepper and method for aligning shot using the same
KR100605178B1 (en) Overlay measurement method
KR100644068B1 (en) Mask for photo lithography
WO2022118468A1 (en) Substrate for wafer conveyance
JP3571874B2 (en) Positioning method and apparatus
KR20180036195A (en) Method of forming a wafer map
CN105759563B (en) Photomask and method for detecting photomask or wafer contamination

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination