KR20180036195A - Method of forming a wafer map - Google Patents

Method of forming a wafer map Download PDF

Info

Publication number
KR20180036195A
KR20180036195A KR1020160126475A KR20160126475A KR20180036195A KR 20180036195 A KR20180036195 A KR 20180036195A KR 1020160126475 A KR1020160126475 A KR 1020160126475A KR 20160126475 A KR20160126475 A KR 20160126475A KR 20180036195 A KR20180036195 A KR 20180036195A
Authority
KR
South Korea
Prior art keywords
dies
wafer
reference die
wafer map
die
Prior art date
Application number
KR1020160126475A
Other languages
Korean (ko)
Other versions
KR102620433B1 (en
Inventor
정병욱
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020160126475A priority Critical patent/KR102620433B1/en
Publication of KR20180036195A publication Critical patent/KR20180036195A/en
Application granted granted Critical
Publication of KR102620433B1 publication Critical patent/KR102620433B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

A method of forming a wafer map is disclosed. Dies on a wafer are divided into a plurality of test groups. The test groups have test pads arranged in the same form. The dies forming each of the test groups have test pads arranged in different shapes. The wafer map comprises a step of preparing a wafer map where the dies are displayed; a step of firstly displaying a first die, which is one of the test groups, on the wafer map as a contact reference die for a probe card; and a step of displaying dies spaced by the number of row and column directions of the test groups in the row and column directions from the firstly displayed contact reference die on the wafer map, as secondary contact reference dies. It is possible to prevent damage and inspection errors.

Description

웨이퍼 맵의 형성 방법{Method of forming a wafer map}[0001] The present invention relates to a method of forming a wafer map,

본 발명의 실시예들은 웨이퍼 맵의 형성 방법에 관한 것이다. 보다 상세하게는, 프로브 카드를 이용하여 웨이퍼 상에 형성된 복수의 다이들을 검사하는데 사용되는 웨이퍼 맵의 형성 방법에 관한 것이다.Embodiments of the present invention relate to a method of forming a wafer map. And more particularly to a method of forming a wafer map used to inspect a plurality of dies formed on a wafer using a probe card.

집적 회로 소자들과 같은 반도체 소자들은 일반적으로 실리콘 웨이퍼와 같은 기판 상에 일련의 처리 공정들을 반복적으로 수행함으로써 형성될 수 있다. 예를 들면, 기판 상에 막을 형성하는 증착 공정, 상기 막을 전기적 특성들을 갖는 패턴들로 형성하기 위한 사진 식각 공정, 상기 패턴들에 불순물들을 주입 또는 확산시키기 위한 이온 주입 공정 또는 확산 공정, 상기 패턴들이 형성된 기판으로부터 불순물들을 제거하기 위한 세정 및 린스 공정 등을 반복적으로 수행함으로써 복수의 다이들이 상기 웨이퍼 상에 형성될 수 있다. 상기와 같은 다이들은 다이싱 공정을 통해 개별화될 수 있으며, 다이 본딩 공정과 패키징 공정을 통해 반도체 소자들로서 제조될 수 있다.Semiconductor devices, such as integrated circuit devices, can generally be formed by repeatedly performing a series of process steps on a substrate, such as a silicon wafer. For example, there may be a deposition process for forming a film on a substrate, a photolithography process for forming the film with patterns having electrical properties, an ion implantation process or diffusion process for implanting or diffusing impurities into the patterns, A plurality of dies can be formed on the wafer by repeatedly performing cleaning and rinsing processes to remove impurities from the formed substrate. Such dies can be individualized through a dicing process and can be fabricated as semiconductor devices through a die bonding process and a packaging process.

상기와 같이 다이들이 형성된 후 상기 웨이퍼 상의 다이들의 전기적인 특성들을 검사하기 위한 전기적인 검사 공정이 수행될 수 있다. 상기 검사 공정은 다수의 탐침들을 갖는 프로브 카드를 포함하는 프로브 스테이션과 전기적인 신호를 제공하기 위하여 상기 프로브 카드와 연결된 테스터에 의해 수행될 수 있다.After the dies are formed as described above, an electrical inspection process may be performed to check the electrical properties of the dies on the wafer. The inspection process may be performed by a probe station including a probe card having a plurality of probes and a tester connected to the probe card to provide an electrical signal.

상기 프로브 스테이션은 검사 챔버와, 상기 검사 챔버로 웨이퍼를 전달하기 위한 웨이퍼 전달 모듈과, 상기 검사 챔버 내에 배치되어 상기 웨이퍼를 지지하는 척과, 상기 웨이퍼 상에 형성된 다이들의 검사 패드들에 접촉하도록 구성된 다수의 탐침들을 갖는 프로브 카드 등을 포함할 수 있다.The probe station includes a test chamber, a wafer transfer module for transferring the wafer to the test chamber, a chuck disposed in the test chamber for supporting the wafer, and a plurality of test pads configured to contact test pads of dies formed on the wafer A probe card having probes of the probe.

상기 웨이퍼 전달 모듈은 복수의 웨이퍼들이 수납된 카세트를 지지하는 로드 포트와, 상기 카세트와 상기 검사 챔버 사이에서 상기 웨이퍼들을 전달하기 위한 웨이퍼 이송 로봇, 상기 로드 포트와 상기 검사 챔버 사이에 배치되며 상기 웨이퍼 이송 로봇이 배치되는 이송 챔버 등을 포함할 수 있다.Wherein the wafer transfer module comprises: a load port for supporting a cassette containing a plurality of wafers; a wafer transfer robot for transferring the wafers between the cassette and the inspection chamber; A transfer chamber in which the transfer robot is disposed, and the like.

상기 카세트에 수납된 웨이퍼들에 대한 검사 공정을 수행하기 전에 상기 웨이퍼들의 아이디를 확인하는 단계가 수행될 수 있다. 상기 웨이퍼들의 아이디 확인은 광학 문자 판독 장치(OCR: Optical Character Reader)를 이용하여 수행될 수 있다. 일 예로서, 대한민국 등록특허공보 제10-0328634호에는 웨이퍼 프로브 시스템에서 사전 정렬을 위해 사용되는 OCR 카메라가 개시되어 있다.A step of confirming the identity of the wafers before performing the inspection process on the wafers accommodated in the cassette may be performed. Identification of the IDs of the wafers can be performed using an optical character reader (OCR). As an example, Korean Patent Registration No. 10-0328634 discloses an OCR camera used for pre-alignment in a wafer probe system.

상기와 같이 웨이퍼에 대한 확인 단계가 완료되면 상기 확인된 웨이퍼에 대한 기초 정보가 공정 관리 서버로부터 제공될 수 있으며, 상기 프로브 스테이션에서의 검사 공정은 상기 기초 정보를 이용하여 수행될 수 있다. 예를 들면, 상기 기초 정보에는 상기 웨이퍼 상에 형성된 다이들의 위치 정보가 포함될 수 있으며, 상기 프로브 카드와 상기 다이들 사이의 콘택(접속)은 상기 위치 정보에 기초하여 수행될 수 있다.When confirmation of the wafer is completed as described above, basic information about the identified wafer can be provided from the process management server, and the inspection process in the probe station can be performed using the basic information. For example, the basic information may include position information of dies formed on the wafer, and a contact between the probe card and the dies may be performed based on the position information.

일반적으로, 복수의 다이들이 상기 프로브 카드와 동시에 콘택될 수 있으며, 이때 상기 복수의 다이들 중 첫 번째 다이가 콘택 기준 다이로 설정될 수 있다. 한편, 상기 다이들의 검사 패드들이 모두 동일한 형태로 배열되어 있는 경우 상기 콘택 기준 다이를 설정하는데 아무런 제한이 없으나, 최근 상기 다이들의 검사 패드들이 다른 형태로 배열되는 경우가 있으며, 이 경우 콘택 기준 다이가 잘못 설정되는 경우 상기 프로브 카드의 탐침들에 의해 상기 다이들이 손상되는 문제점이 발생될 수 있다.Generally, a plurality of dice can be contacted simultaneously with the probe card, wherein the first one of the plurality of dice can be set as a contact reference die. When the test pads of the dies are arranged in the same form, there is no limitation on the setting of the contact reference dies. However, in recent years, the test pads of the dies have been arranged in different shapes. In this case, If the probe card is erroneously set, the probes of the probe card may damage the dies.

본 발명의 실시예들은 웨이퍼 상의 다이들이 서로 다른 형태로 배열된 검사 패드들을 갖는 경우 상기 다이들의 손상 및 검사 오류를 방지하기 위한 웨이퍼 맵을 형성하는 방법을 제공하는데 그 목적이 있다.Embodiments of the present invention are directed to providing a method of forming a wafer map to prevent damage and inspection errors of the dies when the dies on the wafer have test pads arranged in different shapes.

본 발명의 실시예들에 따르면, 프로브 카드를 이용하여 웨이퍼 상에 복수의 행과 열의 형태를 갖도록 형성된 복수의 다이들을 검사하기 위해 사용되는 웨이퍼 맵의 형성 방법에 있어서, 상기 다이들은 복수의 검사 그룹들로 구분되고, 상기 검사 그룹들은 동일한 형태로 배열된 검사 패드들을 갖되, 각각의 검사 그룹을 이루는 다이들은 서로 다른 형태로 배열된 검사 패드들을 가질 수 있다. 상기 웨이퍼 맵은, 상기 다이들이 표시된 웨이퍼 맵을 준비하는 단계와, 상기 웨이퍼 맵 상에서 상기 검사 그룹들 중 어느 하나의 첫 번째 다이를 상기 프로브 카드에 대한 1차 콘택 기준 다이로 표시하는 단계와, 상기 웨이퍼 맵 상에서 상기 1차 콘택 기준 다이로부터 행 방향 및 열 방향으로 상기 검사 그룹들의 행 방향 다이 개수 및 열 방향 다이 개수만큼 이격된 다이들을 2차 콘택 기준 다이들로 표시하는 단계를 통해 완성될 수 있다.According to embodiments of the present invention, there is provided a method of forming a wafer map for use in inspecting a plurality of dies formed to have a plurality of rows and columns in the form of a wafer using a probe card, And the test groups have test pads arranged in the same form, and the dies constituting each test group may have test pads arranged in different forms. Wherein the wafer map comprises: preparing a wafer map in which the dies are indicated; displaying a first die of one of the inspection groups on the wafer map with a primary contact reference die for the probe card; And marking the dice spaced by the number of row and column dies of the test groups in the row and column directions from the primary contact reference die on the wafer map with secondary contact reference dies .

본 발명의 실시예들에 따르면, 상기 웨이퍼 상의 다이들에 대하여 미리 제공되는 위치 정보를 이용하여 상기 1차 콘택 기준 다이를 표시할 수 있다.According to embodiments of the present invention, the primary contact reference die may be displayed using position information previously provided for dies on the wafer.

본 발명의 실시예들에 따르면, 상기 1차 표시된 콘택 기준 다이를 포함하는 검사 그룹에는 상기 웨이퍼 상의 전체 다이들에 대한 기준 다이가 포함되며, 상기 기준 다이를 선택한 후, 상기 기준 다이와 상기 1차 콘택 기준 다이에 대하여 미리 제공되는 위치 정보를 이용하여 상기 기준 다이로부터 기 설정된 다이 개수만큼 이격된 위치에서 상기 1차 콘택 기준 다이를 표시할 수 있다.According to embodiments of the present invention, the inspection group comprising the primary displayed contact reference die includes a reference die for all the dies on the wafer, and after selecting the reference die, The primary contact reference die may be displayed at a position spaced apart from the reference die by a predetermined number of dies using position information previously provided for the reference die.

상술한 바와 같은 본 발명의 실시예들에 따르면, 웨이퍼 상의 다이들은 복수의 행과 열을 갖는 복수의 검사 패드들로 구분되고, 상기 검사 그룹들은 동일한 형태로 배열된 검사 패드들을 갖되, 각각의 검사 그룹을 이루는 다이들은 서로 다른 형태로 배열된 검사 패드들을 가질 수 있다. 상기와 같은 구성의 웨이퍼에 대한 웨이퍼 맵은, 상기 다이들이 표시된 웨이퍼 맵을 준비하는 단계와, 상기 웨이퍼 맵 상에서 상기 검사 그룹들 중 어느 하나의 첫 번째 다이를 상기 프로브 카드에 대한 1차 콘택 기준 다이로 표시하는 단계와, 상기 웨이퍼 맵 상에서 상기 1차 콘택 기준 다이로부터 행 방향 및 열 방향으로 상기 검사 그룹들의 행 방향 개수 및 열 방향 개수만큼 이격된 다이들을 2차 콘택 기준 다이들로 표시하는 단계를 포함할 수 있다.According to embodiments of the present invention as described above, the dies on the wafer are divided into a plurality of test pads having a plurality of rows and columns, the test groups have test pads arranged in the same form, The dies forming the group may have test pads arranged in different shapes. The wafer map for a wafer having such a configuration may include the steps of preparing a wafer map in which the dies are displayed, and placing a first die of one of the inspection groups on the wafer map as a first contact reference die Displaying dies spaced by the number of row and column directions of the test groups in the row and column directions from the primary contact reference die on the wafer map with secondary contact reference dies, .

상기와 같이 웨이퍼 맵 상에 콘택 기준 다이들을 표시함으로써 프로브 카드와 상기 다이들의 콘택 위치 정렬이 매우 간단해질 수 있으며, 아울러 콘택 오류에 따른 다이들의 손상 및 검사 오류가 충분히 방지될 수 있다.By displaying the contact reference dies on the wafer map as described above, the contact alignment between the probe card and the dies can be greatly simplified, and damage and inspection errors due to contact errors can be sufficiently prevented.

도 1은 본 발명의 일 실시예에 따른 웨이퍼 맵의 형성 방법을 설명하기 위한 순서도이다.
도 2는 도 1의 웨이퍼 맵의 형성 방법의 적용 대상이 되는 웨이퍼를 설명하기 위한 개략도이다.
도 3 및 도 4는 도 2에 도시된 다이들을 설명하기 위한 개략적인 확대도들이다.
도 5는 4*4의 행렬 형태를 갖는 검사 그룹들에서 콘택 기준 다이들을 웨이퍼 맵에 표시하는 방법을 설명하기 위한 개략도이다.1 is a flowchart illustrating a method of forming a wafer map according to an embodiment of the present invention.
Fig. 2 is a schematic view for explaining a wafer to which the wafer map forming method of Fig. 1 is applied.
Figs. 3 and 4 are schematic enlarged views for explaining the dies shown in Fig. 2. Fig.
5 is a schematic diagram for illustrating a method of displaying contact reference dies on a wafer map in inspection groups having a matrix form of 4 * 4.

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention should not be construed as limited to the embodiments described below, but may be embodied in various other forms. The following examples are provided so that those skilled in the art can fully understand the scope of the present invention, rather than being provided so as to enable the present invention to be fully completed.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In the embodiments of the present invention, when one element is described as being placed on or connected to another element, the element may be disposed or connected directly to the other element, . Alternatively, if one element is described as being placed directly on another element or connected, there can be no other element between them. The terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and / or portions, but the items are not limited by these terms .

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used in the embodiments of the present invention is used for the purpose of describing specific embodiments only, and is not intended to be limiting of the present invention. Furthermore, all terms including technical and scientific terms have the same meaning as will be understood by those skilled in the art having ordinary skill in the art, unless otherwise specified. These terms, such as those defined in conventional dictionaries, shall be construed to have meanings consistent with their meanings in the context of the related art and the description of the present invention, and are to be interpreted as being ideally or externally grossly intuitive It will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic illustrations of ideal embodiments of the present invention. Accordingly, changes from the shapes of the illustrations, e.g., changes in manufacturing methods and / or tolerances, are those that can be reasonably expected. Accordingly, the embodiments of the present invention should not be construed as being limited to the specific shapes of the regions described in the drawings, but include deviations in the shapes, and the elements described in the drawings are entirely schematic and their shapes Is not intended to describe the exact shape of the elements and is not intended to limit the scope of the invention.

도 1은 본 발명의 일 실시예에 따른 웨이퍼 맵의 형성 방법을 설명하기 위한 순서도이고, 도 2는 도 1의 웨이퍼 맵의 형성 방법의 적용 대상이 되는 웨이퍼를 설명하기 위한 개략도이며, 도 3 및 도 4는 도 2에 도시된 다이들을 설명하기 위한 개략적인 확대도들이다.FIG. 1 is a flow chart for explaining a method of forming a wafer map according to an embodiment of the present invention, FIG. 2 is a schematic view for explaining a wafer to which a method of forming a wafer map of FIG. 1 is applied, 4 is a schematic enlarged view for explaining the dies shown in Fig.

도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 웨이퍼 맵(100)의 형성 방법은 복수의 다이들(20)이 형성된 웨이퍼(10)에 대한 검사 공정을 수행하기 위해 사용될 수 있다. 예를 들면, 복수의 행과 열의 형태로 배열된 다이들(20)에 대하여 프로브 카드(미도시)를 이용한 검사 공정을 수행하기 위한 사전 작업으로서 상기 프로브 카드와 상기 다이들(20)의 콘택 위치를 설정하고 확인하기 위한 웨이퍼 맵(100)을 형성하기 위해 사용될 수 있다.1 to 4, a method of forming a wafer map 100 according to an embodiment of the present invention can be used to perform an inspection process on a wafer 10 on which a plurality of dies 20 are formed . For example, as a preliminary work for performing an inspection process using a probe card (not shown) for dies 20 arranged in a plurality of rows and columns, the contact position of the probe card and the dies 20 And to establish a wafer map 100 for establishing and validating a wafer map.

본 발명의 일 실시예에 따르면, 상기 웨이퍼(10) 상에 형성된 복수의 다이들(20)은 복수의 그룹들(24, 26)로 구분될 수 있다. 특히, 상기 그룹들(24, 26)은 상기 다이들(20)의 검사 패드들(22)의 배열 형태에 따라 구분될 수 있다. 구체적으로, 상기 그룹들(24, 26)은 서로 동일한 형태로 배열된 검사 패드들(22)을 가질 수 있으며, 특히 각각의 그룹(24, 26)을 이루는 다이들(20)은 서로 다른 형태로 배열된 검사 패드들(22)을 가질 수 있다. 예를 들면, 도 3 및 도 4에 도시된 바와 같이 각각의 그룹(24, 26)은 2*2 또는 3*3의 행렬 형태로 배열될 수 있으며, 상기 각각의 그룹(24, 26)을 이루는 다이들은 서로 다른 형태로 배열된 검사 패드들(22)을 가질 수 있다.According to an embodiment of the present invention, a plurality of dies 20 formed on the wafer 10 may be divided into a plurality of groups 24 and 26. [ In particular, the groups 24, 26 can be distinguished according to the arrangement of the test pads 22 of the dies 20. [ Specifically, the groups 24 and 26 may have test pads 22 arranged in the same form, and in particular, the dies 20 forming each group 24 and 26 may have different shapes And may have arrayed test pads 22 thereon. For example, as shown in Figures 3 and 4, each group 24, 26 may be arranged in the form of a matrix of 2 * 2 or 3 * 3, and each group 24, 26 The dies may have test pads 22 arranged in different shapes.

본 발명의 일 실시예에 따르면, 상기 그룹들(24, 26)은 상기 프로브 카드를 이용하는 검사 공정을 위해 검사 그룹들로서 구분될 수 있으며, 상기 검사 그룹들의 첫 번째 다이(20)가 상기 프로브 카드와의 콘택을 위한 콘택 기준 다이(40)로서 설정될 수 있다. 즉, 상기 프로브 카드의 탐침들과 상기 다이들(20) 사이의 전기적인 접속을 위해 상기 프로브 카드의 탐침들을 상기 다이들(20)의 검사 패드들(22)과 콘택시키는 경우 상기 콘택 기준 다이(40)에 의해 콘택 위치가 결정될 수 있다.According to an embodiment of the present invention, the groups 24 and 26 may be distinguished as inspection groups for the inspection process using the probe card, and the first die 20 of the inspection groups may be separated from the probe card Lt; RTI ID = 0.0 > 40 < / RTI > That is, when contacting the probes of the probe card with the test pads 22 of the dies 20 for electrical connection between the probes of the probe card and the dies 20, 40 may determine the contact location.

도 5는 4*4의 행렬 형태를 갖는 검사 그룹들에서 콘택 기준 다이들을 웨이퍼 맵에 표시하는 방법의 일 예를 설명하기 위한 개략도이다.5 is a schematic diagram for illustrating an example of a method for displaying contact reference dies on a wafer map in inspection groups having a matrix form of 4 * 4.

도 1 및 도 5를 참조하면, 본 발명의 일 실시예에 따르면, S100 단계에서, 상기 콘택 기준 다이들(40)을 표시하기 위한 웨이퍼 맵(100)을 준비한다. 이어서, S110 단계에서, 상기 웨이퍼 맵(100) 상에서 상기 검사 그룹들 중 어느 하나의 첫 번째 다이(20)를 상기 프로브 카드에 대한 1차 콘택 기준 다이(40)로 표시하고, S120 단계에서, 상기 1차 표시된 콘택 기준 다이(40)로부터 행 방향 및 열 방향으로 상기 검사 그룹들의 행 방향 다이 개수 및 열 방향 다이 개수만큼 이격된 다이들(20)을 2차 콘택 기준 다이들(40)로 상기 웨이퍼 맵(100) 상에 표시함으로써 상기 웨이퍼 맵(100)을 완성할 수 있다.Referring to FIGS. 1 and 5, according to an embodiment of the present invention, at step S100, a wafer map 100 for displaying the contact reference dies 40 is prepared. Subsequently, in step S110, the first die 20 of any of the inspection groups on the wafer map 100 is displayed as the primary contact reference die 40 for the probe card, and in step S120, The dice 20 spaced from the first displayed contact reference die 40 in the row and column directions by the number of row and column dies of the test groups are transferred to the second contact reference dies 40, It is possible to complete the wafer map 100 by displaying it on the map 100. [

상기와 같은 방법에 의해 상기 검사 그룹들의 첫 번째 다이들(20)이 모두 콘택 기준 다이들(40)로서 상기 웨이퍼 맵(100) 상에 표시될 수 있으며, 상기 웨이퍼 맵(100)을 이용하는 검사 공정에서 콘택 오류에 의한 다이 손상 및 검사 오류가 충분히 방지될 수 있다.The first dies 20 of the inspection groups can all be displayed on the wafer map 100 as contact reference dies 40 by the method as described above and the inspection process using the wafer map 100 The die damage due to the contact error and the inspection error can be sufficiently prevented.

한편, 상기 S110 단계에서, 상기 1차 콘택 기준 다이(40)는 상기 웨이퍼(10) 상의 전체 다이들(20)에 대하여 미리 제공되는 위치 정보를 이용하여 작업자에 의해 표시될 수 있다. 즉, 작업자가 상기 검사 그룹들 중 어느 하나를 임의 선택하고 상기 선택된 검사 그룹에서 첫 번째 다이(20)를 콘택 기준 다이(40)로서 1차 설정할 수 있으며, 이어서 상기 검사 그룹들의 크기 즉 행 방향 다이 개수와 열 방향 다이 개수에 따라 순차적으로 이격된 다이들(20)을 콘택 기준 다이들(40)로서 2차 설정할 수 있다.Meanwhile, in step S110, the primary contact reference die 40 may be displayed by an operator using position information provided in advance for all the dies 20 on the wafer 10. That is, the operator may arbitrarily select any one of the inspection groups and firstly set the first die 20 as the contact reference die 40 in the selected inspection group. Then, the size of the inspection groups, that is, The sequentially spaced dies 20 can be secondary set as contact reference dies 40 according to the number and number of column dies.

다른 예로서, 상기 위치 정보에는 상기 웨이퍼(10) 상의 전체 다이들(20)에 대한 기준 다이(30; 도 2 및 도 5에서 붉은 색 사각형으로 표시됨)의 위치가 포함될 수 있으며, 도 5에 도시된 바와 같이, 작업자는 상기 기준 다이(30)를 먼저 선택할 수 있다. 이어서, 상기 기준 다이(30)가 포함된 검사 그룹의 첫 번째 다이(20)가 상기 콘택 기준 다이(40)로서 1차 설정될 수 있다. 구체적으로, 상기 기준 다이(30)와 상기 1차 콘택 기준 다이(40)에 대하여 미리 제공되는 위치 정보를 이용하여 상기 기준 다이(30)로부터 기 설정된 다이 개수만큼 이격된 위치에서 상기 제1 콘택 기준 다이(40; 도 5에서 행 방향 좌측으로 2번째 다이) 즉 상기 검사 그룹에서 첫 번째 다이(20)를 상기 웨이퍼 맵(100) 상에 표시할 수 있다.As another example, the location information may include the location of a reference die 30 (shown in red squares in FIGS. 2 and 5) for all dies 20 on the wafer 10, As noted, the operator can first select the reference die 30. Then, the first die 20 of the inspection group including the reference die 30 may be firstly set as the contact reference die 40. The first contact reference die 40 and the first contact reference die 40 are positioned at positions spaced apart from the reference die 30 by a predetermined number of dies, The die 40 (second die in the row direction to the left in FIG. 5), i.e., the first die 20 in the test group, can be displayed on the wafer map 100.

상술한 바와 같은 본 발명의 실시예들에 따르면, 웨이퍼(10) 상의 다이들(20)은 복수의 검사 그룹들로 구분되고, 상기 검사 그룹들은 동일한 형태로 배열된 검사 패드들(22)을 갖되, 각각의 검사 그룹을 이루는 다이들(20)은 서로 다른 형태로 배열된 검사 패드들(22)을 가질 수 있다. 상기와 같은 구성의 웨이퍼(10)에 대한 웨이퍼 맵(100)은, 상기 다이들(20)이 표시된 웨이퍼 맵(100)을 준비하는 단계와, 상기 웨이퍼 맵(100) 상에서 상기 검사 그룹들 중 어느 하나의 첫 번째 다이(20)를 상기 프로브 카드에 대한 1차 콘택 기준 다이(40)로 표시하는 단계와, 상기 웨이퍼 맵(100) 상에서 상기 1차 표시된 콘택 기준 다이(40)로부터 행 방향 및 열 방향으로 상기 검사 그룹들의 행 방향 개수 및 열 방향 개수만큼 이격된 다이들(20)을 2차 콘택 기준 다이들(40)로 표시하는 단계를 포함할 수 있다.According to the embodiments of the present invention as described above, the dies 20 on the wafer 10 are divided into a plurality of test groups, and the test groups have test pads 22 arranged in the same form , The dies 20 forming each test group may have test pads 22 arranged in different forms. The wafer map 100 for the wafer 10 having the above-described configuration includes the steps of preparing the wafer map 100 in which the dies 20 are displayed, The method of claim 1, further comprising: displaying a first die (20) with a primary contact reference die (40) for the probe card; And dice 20 spaced apart by the number of rows and columns of the test groups in the direction of the second contact reference dies 40.

상기와 같이 웨이퍼 맵(100) 상에 콘택 기준 다이들(40)을 표시함으로써 프로브 카드와 상기 다이들(20)의 콘택 위치 정렬이 매우 간단해질 수 있으며, 아울러 콘택 오류에 따른 다이들의 손상 및 검사 오류가 충분히 방지될 수 있다.By marking the contact reference dies 40 on the wafer map 100 as described above, the contact alignment between the probe card and the dies 20 can be greatly simplified and the damage and inspection of the dies due to contact errors Errors can be sufficiently prevented.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined in the following claims. It can be understood that.

10 : 웨이퍼 20 : 다이
22 : 검사 패드 30 : 기준 다이
40 : 콘택 기준 다이 100 : 웨이퍼 맵10: wafer 20: die
22: test pad 30: reference die
40: contact reference die 100: wafer map

Claims (3)

프로브 카드를 이용하여 웨이퍼 상에 복수의 행과 열의 형태를 갖도록 형성된 복수의 다이들을 검사하기 위해 사용되는 웨이퍼 맵의 형성 방법에 있어서,
상기 다이들은 복수의 검사 그룹들로 구분되고, 상기 검사 그룹들은 동일한 형태로 배열된 검사 패드들을 갖되, 각각의 검사 그룹을 이루는 다이들은 서로 다른 형태로 배열된 검사 패드들을 가지며,
상기 다이들이 표시된 웨이퍼 맵을 준비하는 단계와,
상기 웨이퍼 맵 상에서 상기 검사 그룹들 중 어느 하나의 첫 번째 다이를 상기 프로브 카드에 대한 1차 콘택 기준 다이로 표시하는 단계와,
상기 웨이퍼 맵 상에서 상기 1차 콘택 기준 다이로부터 행 방향 및 열 방향으로 상기 검사 그룹들의 행 방향 다이 개수 및 열 방향 다이 개수만큼 이격된 다이들을 2차 콘택 기준 다이들로 표시하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 맵의 형성 방법.A method of forming a wafer map for use in inspecting a plurality of dies formed to have a plurality of rows and columns on a wafer using a probe card,
The dies are divided into a plurality of test groups, and the test groups have test pads arranged in the same form, wherein dies constituting each test group have test pads arranged in different forms,
Preparing the wafer map with the dies displayed,
Displaying the first die of any one of the inspection groups on the wafer map as a primary contact reference die for the probe card;
And dicing the dice spaced by the number of row and column dies of the test groups in the row and column directions from the primary contact reference die on the wafer map with secondary contact reference dies Of the wafer. 제1항에 있어서, 상기 웨이퍼 상의 다이들에 대하여 미리 제공되는 위치 정보를 이용하여 상기 1차 콘택 기준 다이를 표시하는 것을 특징으로 하는 웨이퍼 맵의 형성 방법.2. The method of claim 1, wherein the primary contact reference die is displayed using position information previously provided for dies on the wafer. 제1항에 있어서, 상기 1차 표시된 콘택 기준 다이를 포함하는 검사 그룹에는 상기 웨이퍼 상의 전체 다이들에 대한 기준 다이가 포함되며,
상기 기준 다이를 선택한 후, 상기 기준 다이와 상기 1차 콘택 기준 다이에 대하여 미리 제공되는 위치 정보를 이용하여 상기 기준 다이로부터 기 설정된 다이 개수만큼 이격된 위치에서 상기 1차 콘택 기준 다이를 표시하는 것을 특징으로 하는 웨이퍼 맵의 형성 방법.2. The method of claim 1, wherein the inspection group comprising the primarily indicated contact reference die comprises a reference die for all of the dies on the wafer,
The first contact reference die is displayed at a position spaced apart from the reference die by a predetermined number of dies by using the position information previously provided to the reference die and the first contact reference die after selecting the reference die. Of the wafer.
KR1020160126475A 2016-09-30 2016-09-30 Method of forming a wafer map KR102620433B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160126475A KR102620433B1 (en) 2016-09-30 2016-09-30 Method of forming a wafer map

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160126475A KR102620433B1 (en) 2016-09-30 2016-09-30 Method of forming a wafer map

Publications (2)

Publication Number Publication Date
KR20180036195A true KR20180036195A (en) 2018-04-09
KR102620433B1 KR102620433B1 (en) 2024-01-03

Family

ID=61978281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160126475A KR102620433B1 (en) 2016-09-30 2016-09-30 Method of forming a wafer map

Country Status (1)

Country Link
KR (1) KR102620433B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113359007A (en) * 2021-05-31 2021-09-07 绍兴中芯集成电路制造股份有限公司 Method and system for displaying wafer test chart

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070143A (en) * 1996-06-20 1998-03-10 Texas Instr Inc <Ti> Method and apparatus for aligning semiconductor die
JP2006080105A (en) * 2004-09-07 2006-03-23 Yamaha Motor Co Ltd Method and device for supplying electronic component and surface mounting machine
JP2006237378A (en) * 2005-02-25 2006-09-07 Elpida Memory Inc Wafer prober and method of testing wafer
JP2007522658A (en) * 2004-02-06 2007-08-09 テスト アドバンテージ， インコーポレイテッド Data analysis method and apparatus
US20070231936A1 (en) * 2004-06-09 2007-10-04 Makoto Kanda Fabrication Method of Semiconductor Integrated Circuit Device
KR100914053B1 (en) * 2002-05-17 2009-08-28 지에스아이 루모닉스 코포레이션 Method and system for marking a workpiece such as a semiconductor wafer and laser marker for use therein
JP2009543326A (en) * 2006-07-05 2009-12-03 オプティマルテスト エルティーディー． Semiconductor inspection method and system using reference die
KR20120062798A (en) * 2009-08-18 2012-06-14 폼팩터, 인크. Wafer level contactor
KR20170049880A (en) * 2015-10-29 2017-05-11 세메스 주식회사 Method of aligning probe card

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070143A (en) * 1996-06-20 1998-03-10 Texas Instr Inc <Ti> Method and apparatus for aligning semiconductor die
KR100914053B1 (en) * 2002-05-17 2009-08-28 지에스아이 루모닉스 코포레이션 Method and system for marking a workpiece such as a semiconductor wafer and laser marker for use therein
JP2007522658A (en) * 2004-02-06 2007-08-09 テスト アドバンテージ， インコーポレイテッド Data analysis method and apparatus
US20070231936A1 (en) * 2004-06-09 2007-10-04 Makoto Kanda Fabrication Method of Semiconductor Integrated Circuit Device
JP4372785B2 (en) * 2004-06-09 2009-11-25 株式会社ルネサステクノロジ Manufacturing method of semiconductor integrated circuit device
JP2006080105A (en) * 2004-09-07 2006-03-23 Yamaha Motor Co Ltd Method and device for supplying electronic component and surface mounting machine
JP2006237378A (en) * 2005-02-25 2006-09-07 Elpida Memory Inc Wafer prober and method of testing wafer
JP2009543326A (en) * 2006-07-05 2009-12-03 オプティマルテスト エルティーディー． Semiconductor inspection method and system using reference die
KR20120062798A (en) * 2009-08-18 2012-06-14 폼팩터, 인크. Wafer level contactor
KR20170049880A (en) * 2015-10-29 2017-05-11 세메스 주식회사 Method of aligning probe card

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113359007A (en) * 2021-05-31 2021-09-07 绍兴中芯集成电路制造股份有限公司 Method and system for displaying wafer test chart

Also Published As

Publication number Publication date
KR102620433B1 (en) 2024-01-03

Similar Documents

Publication Publication Date Title
US10641819B2 (en) Alignment testing for tiered semiconductor structure
KR20190016695A (en) Wafer alignment method and wafer inspection method using the same
US9177878B2 (en) Method for indexing dies comprising integrated circuits
KR20200120704A (en) Contact precision guarantee method, contact precision guarantee mechanism, and inspection device
CN1866492B (en) System and method for identification of a reference integrated circuit for a pick-and-place equipment
KR20160052198A (en) Method of obtaining location information of dies
US9250288B2 (en) Wafer-level testing method for singulated 3D-stacked chip cubes
KR20170000127A (en) Method of aligning wafer in probe station
US10242951B1 (en) Optical electronic-chip identification writer using dummy C4 bumps
US8349708B2 (en) Integrated circuits on a wafer and methods for manufacturing integrated circuits
KR20180036195A (en) Method of forming a wafer map
US9620456B2 (en) Integrated circuits on a wafer and methods for manufacturing integrated circuits
US20200305274A1 (en) Passive methods of loose die identification
Marinissen et al. Solutions to multiple probing challenges for test access to multi-die stacked integrated circuits
US8264092B2 (en) Integrated circuits on a wafer and method of producing integrated circuits
KR100798724B1 (en) Method for wafer test and probe card for the same
KR100733815B1 (en) Method for manufacturing probe structure
KR102534369B1 (en) Apparatus for testing probe station
KR101496059B1 (en) Method of obtaining location information of dies
JP2009251455A (en) Alignment mark and alignment method
CN113496908B (en) Semiconductor device detection method, semiconductor device and electronic equipment
KR101561786B1 (en) Method of aligning a wafer image and method of inspecting a wafer
KR20160139255A (en) Method of inspecting a wafer
US20240096675A1 (en) Substrate for carrying wafer
KR20160066421A (en) Method of inspecting a wafer

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant