KR20070051216A - Method of fabricating the cylinder-type storage node in semiconductor memory device - Google Patents

Method of fabricating the cylinder-type storage node in semiconductor memory device Download PDF

Info

Publication number
KR20070051216A
KR20070051216A KR1020050108779A KR20050108779A KR20070051216A KR 20070051216 A KR20070051216 A KR 20070051216A KR 1020050108779 A KR1020050108779 A KR 1020050108779A KR 20050108779 A KR20050108779 A KR 20050108779A KR 20070051216 A KR20070051216 A KR 20070051216A
Authority
KR
South Korea
Prior art keywords
storage node
film
forming
layer
insulating
Prior art date
Application number
KR1020050108779A
Other languages
Korean (ko)
Other versions
KR100811256B1 (en
Inventor
김영대
장준수
이은아
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050108779A priority Critical patent/KR100811256B1/en
Publication of KR20070051216A publication Critical patent/KR20070051216A/en
Application granted granted Critical
Publication of KR100811256B1 publication Critical patent/KR100811256B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Abstract

본 발명의 반도체메모리소자의 실린더형 스토리지노드 형성방법은, 반도체기판 위의 층간절연막을 관통하여 반도체기판의 활성영역과 연결되는 스토리지노드컨택을 형성하는 단계와, 층간절연막 및 스토리지노드컨택 위에 식각정지막을 형성하는 단계와, 식각정지막 위에 지지용 도전막을 형성하는 단계와, 지지용 도전막을 패터닝하여 지지용 도전막패턴을 형성하는 단계와, 식각정지막 및 지지용 도전막패턴 위에 제1 절연막을 형성하는 단계와, 제1 절연막, 지지용 도전막패턴 및 식각정지막의 일부를 순차적으로 제거하여 스토리지노드컨택을 노출시키는 스토리지노드 컨택홀을 형성하는 단계와, 스토리지노드 컨택홀이 형성된 결과물 전면에 스토리지노드용 물질막을 형성하는 단계와, 스토리지노드용 물질막 위에 제2 절연막을 형성하는 단계와, 평탄화로 스토리지노드용 물질막을 노드분리하여 하부가 지지용 도전막패턴에 의해 지지되는 스토리지노드를 형성하는 단계와, 그리고 제1 절연막 및 제2 절연막을 제거하는 단계를 포함한다.A method of forming a cylindrical storage node of a semiconductor memory device according to the present invention includes forming a storage node contact penetrating an interlayer insulating film on a semiconductor substrate and connected to an active region of the semiconductor substrate, and stopping etch on the interlayer insulating film and the storage node contact. Forming a film, forming a support conductive film on the etch stop film, patterning the support conductive film to form a support conductive film pattern, and forming a first insulating film on the etch stop film and the support conductive film pattern. Forming a storage node contact hole to expose the storage node contact by sequentially removing a portion of the first insulating layer, the supporting conductive layer pattern, and the etch stop layer; forming a storage node contact hole; Forming a material film for the node and forming a second insulating film on the material film for the storage node , And a step with, and removing the first insulating film and second insulating film and the planarizing film separation material for the storage nodes to the bottom forms a storage node which is supported by a support for the conductive layer pattern.

실린더형 스토리지노드, 리닝(leaning)현상, 지지용 도전막패턴 Cylindrical Storage Node, Leaning, Supporting Conductive Film Pattern

Description

반도체메모리소자의 실린더형 스토리지노드 형성방법{Method of fabricating the cylinder-type storage node in semiconductor memory device}Method of fabricating the cylinder-type storage node in semiconductor memory device

도 1 내지 도 7은 본 발명에 따른 반도체메모리소자의 실린더형 스토리지노드 형성방법을 설명하기 위하여 나타내 보인 단면도들이다.1 to 7 are cross-sectional views illustrating a method of forming a cylindrical storage node of a semiconductor memory device according to the present invention.

본 발명은 반도체메모리소자의 커패시터 제조방법에 관한 것으로서, 특히 반도체메모리소자의 실린더형 스토리지노드 형성방법에 관한 것이다.The present invention relates to a method of manufacturing a capacitor of a semiconductor memory device, and more particularly, to a method of forming a cylindrical storage node of a semiconductor memory device.

최근 반도체소자의 집적도가 증가함에 따라 패턴의 크기도 점점 작아지고 있다. 이러한 고집적 반도체소자 중에서 디램(DRAM; Dynamic Random Access Memory)과 같은 반도체메모리소자는 메모리셀이 차지하는 면적이 점점 감소하여 메모리셀 특성을 향상시키기 위한 방안들이 요구되고 있다. 디램소자에 있어서, 메모리셀 특성은 메모리셀을 구성하는 셀 커패시터의 용량과 직접적인 관계가 있다. 다시 말해서 셀 커패시턴스가 증가할수록 메모리셀의 특성, 예컨대 저전압특성 및 알파 입자에 기인하는 소프트에러 특성이 향상된다. 이러한 셀 커패시턴스는 커패시터의 스토리지노드(하부전극)의 표면적에 비례하므로 스토리지노드의 표면적을 증가시킴으 로써 고성능 메모리셀을 구현할 수 있다. 따라서 제한된 면적 내에 표면적인 증가된 스토리지노드를 형성하기 위하여 3차원적인 구조를 갖는 스토리지노드, 즉 실린더형의 스토리지노드가 주로 사용되고 있다.Recently, as the degree of integration of semiconductor devices is increased, the size of patterns is also getting smaller. Among such highly integrated semiconductor devices, semiconductor memory devices such as DRAMs (DRAMs) are required to reduce the area occupied by memory cells and to improve memory cell characteristics. In the DRAM device, the memory cell characteristics are directly related to the capacitance of the cell capacitor constituting the memory cell. In other words, as cell capacitance increases, the characteristics of the memory cell, such as low voltage characteristics and soft error characteristics due to alpha particles, are improved. Since the cell capacitance is proportional to the surface area of the storage node (lower electrode) of the capacitor, the high performance memory cell can be realized by increasing the surface area of the storage node. Therefore, a storage node having a three-dimensional structure, that is, a cylindrical storage node is mainly used to form an increased storage node having a surface area within a limited area.

그런데 이와 같은 실린더형 스토리지노드를 형성하는데 있어서, 스토리지노드의 리닝(leaning)현상이 문제가 되고 있다. 이 리닝현상은, 스토리지노드 사이의 간격이 좁아짐에 따라 상호 인접한 스토리지노드가 클리닝공정을 거치면서 화학약품의 표면장력에 의한 커필러리 힘(capillary force)이 작용하여 서로 붙게 되는 현상이다. 이 외에도 스토리지노드의 높이가 증가할수록 스토리지노드 하부의 면적이 상부와 비교하여 상대적으로 그 비율이 감소하고, 이로 인하여 하부전극이 기울어져 인접한 스토리지노드와 서로 붙는 경우도 발생한다.However, in forming such a cylindrical storage node, a phenomenon in which the storage node leaks becomes a problem. This lining phenomenon is a phenomenon in which capillary forces due to the surface tension of chemicals are applied to each other as the storage nodes close to each other as the gap between the storage nodes narrows. In addition, as the height of the storage node increases, the ratio of the area of the lower portion of the storage node is relatively smaller than that of the upper portion, and as a result, the lower electrode is inclined to adhere to the adjacent storage node.

이와 같은 스토리지노드의 리닝현상은 브리지(bridge)와 같은 불량을 야기하여 수율을 감소시키는 주요 원인으로 작용하고 있다. 최근 이와 같은 리닝현상으로 인하여 커패시터 구조를 컵(cup) 형태로 변경하고자 하는 시도도 있으나, 이와 같이 커패시터 구조를 변경하는 방법은 커패시턴스의 크기를 저하시키며, 공정이 복잡하여 제조원가를 상승시킨다는 문제가 있다.The storage phenomenon of the storage node acts as a major cause of yield reduction by causing a failure such as a bridge. Recently, attempts have been made to change the capacitor structure to a cup form due to such a lining phenomenon. However, the method of changing the capacitor structure reduces the size of the capacitance and increases the manufacturing cost due to the complicated process. .

본 발명이 이루고자 하는 기술적 과제는, 리닝현상의 발생을 억제하여 브리지와 같은 불량을 방지할 수 있는 반도체메모리소자의 실린더형 스토리지노드 형성방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of forming a cylindrical storage node of a semiconductor memory device capable of suppressing occurrence of a lining phenomenon and preventing a defect such as a bridge.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체메모리소자의 실린더형 스토리지노드 형성방법은, 반도체기판 위의 층간절연막을 관통하여 상기 반도체기판의 활성영역과 연결되는 스토리지노드컨택을 형성하는 단계; 상기 층간절연막 및 스토리지노드컨택 위에 식각정지막을 형성하는 단계; 상기 식각정지막 위에 지지용 도전막을 형성하는 단계; 상기 지지용 도전막을 패터닝하여 지지용 도전막패턴을 형성하는 단계; 상기 식각정지막 및 지지용 도전막패턴 위에 제1 절연막을 형성하는 단계; 상기 제1 절연막, 지지용 도전막패턴 및 식각정지막의 일부를 순차적으로 제거하여 상기 스토리지노드컨택을 노출시키는 스토리지노드 컨택홀을 형성하는 단계; 상기 스토리지노드 컨택홀이 형성된 결과물 전면에 스토리지노드용 물질막을 형성하는 단계; 상기 스토리지노드용 물질막 위에 제2 절연막을 형성하는 단계; 평탄화로 상기 스토리지노드용 물질막을 노드분리하여 하부가 상기 지지용 도전막패턴에 의해 지지되는 스토리지노드를 형성하는 단계; 및 상기 제1 절연막 및 제2 절연막을 제거하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming a cylindrical storage node of a semiconductor memory device, the method comprising: forming a storage node contact connected to an active region of the semiconductor substrate through an interlayer insulating layer on the semiconductor substrate; Forming an etch stop layer on the interlayer dielectric layer and the storage node contact; Forming a support conductive film on the etch stop film; Patterning the support conductive film to form a support conductive film pattern; Forming a first insulating film on the etch stop film and the support conductive film pattern; Sequentially removing portions of the first insulating layer, the supporting conductive layer pattern, and the etch stop layer to form a storage node contact hole exposing the storage node contact; Forming a material layer for a storage node on the entire surface of the resultant product in which the storage node contact hole is formed; Forming a second insulating film on the material layer for the storage node; Forming a storage node having a lower portion supported by the supporting conductive layer pattern by separating the storage node material layer by planarization; And removing the first insulating film and the second insulating film.

상기 지지용 도전막은 상기 제1 및 제2 절연막에 대한 식각이 이루어지는 동안 제거되지 않을 정도로 충분한 식각선택비를 갖는 물질로 형성하는 것이 바람직하다.The supporting conductive film is preferably formed of a material having an etching selectivity sufficient to be not removed during the etching of the first and second insulating films.

상기 지지용 도전막은 도핑된 폴리실리콘막 또는 금속막으로 형성할 수 있다.The support conductive film may be formed of a doped polysilicon film or a metal film.

상기 스토리지노드용 물질막은 도핑된 폴리실리콘막 또는 금속막으로 형성할 수 있다.The storage node material film may be formed of a doped polysilicon film or a metal film.

상기 제1 및 제2 절연막을 제거하는 단계는, 습식식각방법을 사용하여 수행하는 것이 바람직하다.Removing the first and second insulating layers is preferably performed by using a wet etching method.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 1 내지 도 7은 본 발명에 따른 반도체메모리소자의 실린더형 스토리지노드 형성방법을 설명하기 위하여 나타내 보인 단면도들이다.1 to 7 are cross-sectional views illustrating a method of forming a cylindrical storage node of a semiconductor memory device according to the present invention.

먼저 도 1을 참조하면, 소자분리영역(미도시)에 의해 한정되는 활성영역을 갖는 반도체기판(100) 위에 층간절연막(110)을 형성한다. 그리고 층간절연막(110) 위에 소정의 마스크막패턴(미도시)을 형성한 후에, 그 마스크막패턴을 식각마스크로 층간절연막(110)의 노출부분을 제거한다. 그러면 반도체기판(100) 내의 활성영역을 노출시키는 컨택홀이 형성된다. 다음에 마스크막패턴을 제거한 후에, 컨택홀을 도전막으로 채워서 스토리지노드컨택(112)을 형성한다. 다음에 층간절연막(110) 및 스토리지노드컨택(112) 위에 식각정지막(120)을 형성한다. 이 식각정지막(120)은 질화막으로 형성할 수 있다. 다음에 식각정지막(120) 위에 지지용 도전막(130)을 형성한다. 이 지지용 도전막(130)은, 후속의 몰드절연막 식각시 영향이 최소화되도록 충분한 식각선택비를 갖는 물질로 형성한다. 예컨대 몰드절연막으로서 산화막을 사용할 경우, 지지용 도전막(130)은 도핑된 폴리실리콘막 또는 금속막으로 형성할 수 있다. 다음에 지지용 도전막(130) 위에 제1 포토레지스트막패턴(141)을 형 성한다. 이 제1 포토레지스트막패턴(141)은 지지용 도전막(130)을 패터닝하기 위한 것으로서, 지지용 도전막(130)의 일부 표면을 노출시킨다.First, referring to FIG. 1, an interlayer insulating layer 110 is formed on a semiconductor substrate 100 having an active region defined by an isolation region (not shown). After forming a predetermined mask film pattern (not shown) on the interlayer insulating film 110, the exposed portion of the interlayer insulating film 110 is removed using the mask film pattern as an etch mask. Then, a contact hole is formed to expose the active region in the semiconductor substrate 100. Next, after removing the mask layer pattern, the contact hole is filled with the conductive layer to form the storage node contact 112. Next, an etch stop layer 120 is formed on the interlayer insulating layer 110 and the storage node contact 112. The etch stop film 120 may be formed of a nitride film. Next, a supporting conductive film 130 is formed on the etch stop film 120. The supporting conductive film 130 is formed of a material having a sufficient etching selectivity to minimize the influence of subsequent mold insulating film etching. For example, when an oxide film is used as the mold insulating film, the support conductive film 130 may be formed of a doped polysilicon film or a metal film. Next, a first photoresist film pattern 141 is formed on the support conductive film 130. The first photoresist film pattern 141 is for patterning the support conductive film 130 and exposes a part of the surface of the support conductive film 130.

다음에 도 2를 참조하면, 상기 제1 포토레지스트막패턴(도 1의 141)을 식각마스크로 한 식각으로 지지용 도전막(도 1의 130)의 노출부분을 제거하여 스토리지노드컨택(112)과 중첩되는 지지용 도전막패턴(132)을 형성한다. 상기 식각은 건식식각방법을 사용하여 수행하며, 따라서 건식식각의 일반적인 특성상 지지용 도전막패턴(132)의 경사는 포지티브(positive) 경사각을 갖는다.Next, referring to FIG. 2, the exposed portion of the support conductive film 130 (FIG. 1) is removed by etching using the first photoresist film pattern 141 of FIG. 1 as an etching mask. And a supporting conductive film pattern 132 overlapping with each other. The etching is performed using a dry etching method, and therefore, the inclination of the supporting conductive layer pattern 132 has a positive inclination angle due to the general characteristics of the dry etching.

다음에 도 3을 참조하면, 식각정지막(120) 및 지지용 도전막패턴(132) 위에 몰드절연막으로서 제1 절연막(150)을 형성한다. 제1 절연막(150)은 산화막으로 형성할 수 있다. 또한 단층의 산화막으로 형성하지만, 경우에 따라서는 복층의 산화막으로 형성할 수도 있다. 다음에 제1 절연막(150) 위에 제2 포토레지스트막패턴(142)을 형성한다. 이 제2 포토레지스트막패턴(142)은 스토리지노드 컨택홀을 형성하기 위한 것으로서, 제1 절연막(150)의 일부표면을 노출시키는 개구부를 갖는다.Next, referring to FIG. 3, a first insulating layer 150 is formed as a mold insulating layer on the etch stop layer 120 and the support conductive layer pattern 132. The first insulating layer 150 may be formed of an oxide film. Moreover, although it is formed by the single layer oxide film, you may form from a multilayer oxide film in some cases. Next, a second photoresist film pattern 142 is formed on the first insulating film 150. The second photoresist film pattern 142 is to form a storage node contact hole, and has an opening that exposes a portion of the surface of the first insulating film 150.

다음에 도 4를 참조하면, 상기 제2 포토레지스트막패턴(142)을 식각마스크로 한 식각으로 제1 절연막(150)의 노출부분을 제거한다. 그러면 지지용 도전막패턴(132)의 상부 일부 표면이 노출된다. 계속 식각을 진행하여 지지용 도전막패턴(132)의 노출부분을 제거하여, 스토리지노드컨택(112) 위의 식각정지막(120) 표면을 노출시킨다. 다음에 노출된 식각정지막(120)도 제거하여, 스토리지노드컨택(112) 표면을 노출시키는 스토리지노드 컨택홀(152)을 형성한다. 상기 스토리지노드 컨택홀(152)을 형성한 후에는 제2 포토레지스트막패턴(142)을 제거한다.Next, referring to FIG. 4, the exposed portion of the first insulating layer 150 is removed by etching using the second photoresist layer pattern 142 as an etching mask. As a result, a part of the upper surface of the supporting conductive film pattern 132 is exposed. The etching process is continued to remove the exposed portion of the support conductive film pattern 132 to expose the surface of the etch stop layer 120 on the storage node contact 112. Next, the exposed etch stop layer 120 is also removed to form a storage node contact hole 152 exposing the surface of the storage node contact 112. After the storage node contact hole 152 is formed, the second photoresist layer pattern 142 is removed.

다음에 도 5를 참조하면, 스토리지노드 컨택홀(152)이 형성된 결과물 전면에 스토리지노드용 물질막(160)을 형성한다. 스토리지노드용 물질막(160)은 도핑된 폴리실리콘막 또는 금속막으로 형성할 수 있다. 다음에 스토리지노드용 물질막(160)이 모두 덮이도록 제2 절연막(170)을 형성한다. 이 제2 절연막(170)은 제1 절연막(150)과 동일한 물질로 형성할 수 있으나, 경우에 따라서는 다른 물질로 형성할 수도 있다. 이 경우 제1 절연막(150)과의 식각선택비가 거의 없는 물질로 하는 것이 적절하다.Next, referring to FIG. 5, the material layer 160 for the storage node is formed on the entire surface of the resultant in which the storage node contact hole 152 is formed. The storage node material layer 160 may be formed of a doped polysilicon layer or a metal layer. Next, the second insulating layer 170 is formed to cover all of the storage node material layers 160. The second insulating layer 170 may be formed of the same material as the first insulating layer 150, but may be formed of another material in some cases. In this case, it is appropriate to use a material having almost no etching selectivity with the first insulating film 150.

다음에 도 6을 참조하면, 예컨대 화학적기계적평탄화(CMP; Chemical Mechanical Polishing)방법을 이용한 평탄화를 수행한다. 상기 평탄화는 제2 절연막(170), 스토리지노드용 물질막(도 5의 160) 및 제1 절연막(150)의 일부를 제거하며, 그 결과 노드분리된 스토리지노드(162)가 만들어진다.Next, referring to FIG. 6, planarization is performed using, for example, a chemical mechanical polishing (CMP) method. The planarization removes a portion of the second insulating layer 170, the material layer for the storage node (160 of FIG. 5), and the first insulating layer 150. As a result, the node-separated storage node 162 is formed.

다음에 도 7을 참조하면, 제1 절연막(150) 및 제2 절연막(170)을, 예컨대 습식식각방법을 사용하여 제거하면, 지지용 도전막패턴(132)에 의해 하부가 지지되어 후속공정에서 쓰러지지 않는 스토리지노드(162)가 만들어진다. 앞서 언급한 바와 같이, 지지용 도전막패턴(132)은 제1 및 제2 절연막(150, 170)과 충분한 식각선택비를 갖는 물질로 형성되었으므로, 제1 및 제2 절연막(150, 170) 제거를 위한 습식식각시 지지용 도전막패턴(132)은 거의 식각에 의해 영향 받지 않는다.Next, referring to FIG. 7, when the first insulating film 150 and the second insulating film 170 are removed using, for example, a wet etching method, the lower part is supported by the supporting conductive film pattern 132 to be used in a subsequent process. A storage node 162 that does not fall is created. As mentioned above, since the support conductive film pattern 132 is formed of a material having sufficient etching selectivity with the first and second insulating films 150 and 170, the first and second insulating films 150 and 170 are removed. The conductive conductive film pattern 132 for wet etching is hardly affected by etching.

지금까지 설명한 바와 같이, 본 발명에 따른 반도체메모리소자의 실린더형 스토리지노드 형성방법에 의하면, 스토리지노드의 하부가 지지용 도전막패턴에 의 해 지지되도록 함으로써 스토리지노드를 형성하는 과정에서 스토리지노드가 쓰러지는 리닝현상의 발생이 억제된다는 이점이 제공된다.As described above, according to the method of forming a cylindrical storage node of a semiconductor memory device according to the present invention, the lower portion of the storage node is supported by a conductive conductive film pattern so that the storage node collapses in the process of forming the storage node. The advantage is that the occurrence of the lining phenomenon is suppressed.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

Claims (5)

반도체기판 위의 층간절연막을 관통하여 상기 반도체기판의 활성영역과 연결되는 스토리지노드컨택을 형성하는 단계;Forming a storage node contact penetrating an interlayer insulating layer on the semiconductor substrate and connected to an active region of the semiconductor substrate; 상기 층간절연막 및 스토리지노드컨택 위에 식각정지막을 형성하는 단계;Forming an etch stop layer on the interlayer dielectric layer and the storage node contact; 상기 식각정지막 위에 지지용 도전막을 형성하는 단계;Forming a support conductive film on the etch stop film; 상기 지지용 도전막을 패터닝하여 지지용 도전막패턴을 형성하는 단계;Patterning the support conductive film to form a support conductive film pattern; 상기 식각정지막 및 지지용 도전막패턴 위에 제1 절연막을 형성하는 단계;Forming a first insulating film on the etch stop film and the support conductive film pattern; 상기 제1 절연막, 지지용 도전막패턴 및 식각정지막의 일부를 순차적으로 제거하여 상기 스토리지노드컨택을 노출시키는 스토리지노드 컨택홀을 형성하는 단계;Sequentially removing portions of the first insulating layer, the supporting conductive layer pattern, and the etch stop layer to form a storage node contact hole exposing the storage node contact; 상기 스토리지노드 컨택홀이 형성된 결과물 전면에 스토리지노드용 물질막을 형성하는 단계;Forming a material layer for a storage node on the entire surface of the resultant product in which the storage node contact hole is formed; 상기 스토리지노드용 물질막 위에 제2 절연막을 형성하는 단계;Forming a second insulating film on the material layer for the storage node; 평탄화로 상기 스토리지노드용 물질막을 노드분리하여 하부가 상기 지지용 도전막패턴에 의해 지지되는 스토리지노드를 형성하는 단계; 및Forming a storage node having a lower portion supported by the supporting conductive layer pattern by separating the storage node material layer by planarization; And 상기 제1 절연막 및 제2 절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체메모리소자의 실린더형 스토리지노드 형성방법.Removing the first insulating film and the second insulating film; and forming a cylindrical storage node of the semiconductor memory device. 제1항에 있어서,The method of claim 1, 상기 지지용 도전막은 상기 제1 및 제2 절연막에 대한 식각이 이루어지는 동안 제거되지 않을 정도로 충분한 식각선택비를 갖는 물질로 형성하는 것을 특징으로 하는 반도체메모리소자의 실린더형 스토리지노드 형성방법.And the supporting conductive film is formed of a material having an etching selectivity sufficient to be removed during the etching of the first and second insulating films. 제1항에 있어서,The method of claim 1, 상기 지지용 도전막은 도핑된 폴리실리콘막 또는 금속막으로 형성하는 것을 특징으로 하는 반도체메모리소자의 실린더형 스토리지노드 형성방법.And the support conductive film is formed of a doped polysilicon film or a metal film. 제1항에 있어서,The method of claim 1, 상기 스토리지노드용 물질막은 도핑된 폴리실리콘막 또는 금속막으로 형성하는 것을 특징으로 하는 반도체메모리소자의 실린더형 스토리지노드 형성방법.And the material layer for the storage node is formed of a doped polysilicon film or a metal film. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2 절연막을 제거하는 단계는, 습식식각방법을 사용하여 수행하는 것을 특징으로 하는 반도체메모리소자의 실린더형 스토리지노드 형성방법.The removing of the first and second insulating layers may be performed by using a wet etching method.
KR1020050108779A 2005-11-14 2005-11-14 Method of fabricating the cylinder-type storage node in semiconductor memory device KR100811256B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050108779A KR100811256B1 (en) 2005-11-14 2005-11-14 Method of fabricating the cylinder-type storage node in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050108779A KR100811256B1 (en) 2005-11-14 2005-11-14 Method of fabricating the cylinder-type storage node in semiconductor memory device

Publications (2)

Publication Number Publication Date
KR20070051216A true KR20070051216A (en) 2007-05-17
KR100811256B1 KR100811256B1 (en) 2008-03-07

Family

ID=38274483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050108779A KR100811256B1 (en) 2005-11-14 2005-11-14 Method of fabricating the cylinder-type storage node in semiconductor memory device

Country Status (1)

Country Link
KR (1) KR100811256B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909772B1 (en) * 2007-10-31 2009-07-29 주식회사 하이닉스반도체 Capacitor manufacturing method of semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443127B1 (en) * 2002-09-07 2004-08-04 삼성전자주식회사 Method for forming storage node of capacitor
KR20040049659A (en) * 2002-12-06 2004-06-12 주식회사 하이닉스반도체 A method for forming a capacitor of a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909772B1 (en) * 2007-10-31 2009-07-29 주식회사 하이닉스반도체 Capacitor manufacturing method of semiconductor device
US7875515B2 (en) 2007-10-31 2011-01-25 Hynix Semiconductor Inc. Method for manufacturing capacitor of semiconductor device

Also Published As

Publication number Publication date
KR100811256B1 (en) 2008-03-07

Similar Documents

Publication Publication Date Title
JP5007465B2 (en) Method for forming capacitor device
KR102076060B1 (en) Semiconductor device including capacitors and method for manufacturing the same
US6563190B1 (en) Capacitor array preventing crosstalk between adjacent capacitors in semiconductor device
US20080242042A1 (en) Method for fabricating a capacitor in a semiconductor device
JP2005032982A (en) Semiconductor device
KR19990073712A (en) Semiconductor memory device provided with COB and manufacturing method thereof
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
KR100589078B1 (en) Method for manufacturing of capacitor and DRAM device having the same
KR100522544B1 (en) Semiconductor device having a capacitor and method of fabricating same
KR20070110747A (en) Method of fabricating the storage node in semiconductor device
KR100811256B1 (en) Method of fabricating the cylinder-type storage node in semiconductor memory device
US6656790B2 (en) Method for manufacturing a semiconductor device including storage nodes of capacitor
US7846809B2 (en) Method for forming capacitor of semiconductor device
US20040217406A1 (en) Semiconductor device having a capacitor and method of fabricating same
KR100940272B1 (en) Method of fabricating capacitor in semiconductor memory device
US8486822B2 (en) Semiconductor device having dummy pattern and the method for fabricating the same
KR100476399B1 (en) Method for making capacitor in semiconductor device
KR100266898B1 (en) A method of fabrication dram cell capacitro
US20220068937A1 (en) Method for manufacturing memory and same
KR100721201B1 (en) Method of fabricating landing plug in semiconductor device having 6f2 layout
US20220093607A1 (en) Method for manufacturing memory and same
KR20060107130A (en) Semiconductor device having a storage node electrode and fabrication method thereof
KR20100081018A (en) Method for manufacturing capacitor of semiconductor device
US20100081248A1 (en) Method for manufacturing semiconductor device
KR20050030986A (en) Method for forming capacitor for use in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee