KR20070048391A - 백바이어스 전압레벨 센싱 회로 - Google Patents

백바이어스 전압레벨 센싱 회로 Download PDF

Info

Publication number
KR20070048391A
KR20070048391A KR1020050105426A KR20050105426A KR20070048391A KR 20070048391 A KR20070048391 A KR 20070048391A KR 1020050105426 A KR1020050105426 A KR 1020050105426A KR 20050105426 A KR20050105426 A KR 20050105426A KR 20070048391 A KR20070048391 A KR 20070048391A
Authority
KR
South Korea
Prior art keywords
bias voltage
back bias
test signal
voltage level
gate
Prior art date
Application number
KR1020050105426A
Other languages
English (en)
Inventor
옥승한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050105426A priority Critical patent/KR20070048391A/ko
Publication of KR20070048391A publication Critical patent/KR20070048391A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 백바이어스 전압레벨 센싱 회로에 관한 것으로, 특히 메모리 동작특성이 온도에 따라 달라지는 경우 그에 대한 불량 발생을 방지하기 위하여 백바이어스 전압 VBB 레벨이 선택적으로 특정 온도 의존성을 갖도록 하기 위한 기술이다.
이를 위한 본 발명은 온도에 따라 상태를 달리하는 테스트 신호를 입력받아 특정전압 범위에서 설정된 레퍼런스 전압을 선택적으로 출력하는 제어신호 발생부와, 제어신호 발생부에서 출력된 신호에 따라 백바이어스 전압의 레벨을 제어하는 백바이어스 전압 제어부와, 백바이어스 전압 제어부에서 백바이어스 전압레벨을 센싱하여 검출신호를 출력하는 백바이어스 전압 센싱부를 포함하는 것을 특징으로 한다.

Description

백바이어스 전압레벨 센싱 회로{CIRCUIT FOR SENSING VBB}
도 1은 종래 기술에 따른 백바이어스 전압레벨 센싱 회로의 회로도.
도 2는 종래 기술에 따른 백바이어스 전압레벨의 온도 의존성을 나타내는 그래프.
도 3은 본 발명의 실시 예에 따른 백바이어스 전압레벨 센싱 회로의 회로도.
도 4는 본 발명의 실시 예에 따른 백바이어스 전압레벨의 온도 의존성을 나타내는 그래프.
본 발명은 백바이어스 전압레벨 센싱 회로에 관한 것으로, 특히 메모리 동작특성이 온도에 따라 달라지는 경우 그에 대한 불량 발생을 방지하기 위하여 백바이어스 전압 VBB 레벨이 선택적으로 특정 온도 의존성을 갖도록 하기 위한 기술에 관한 것이다.
도 1은 종래 기술에 따른 백바이어스 전압레벨 센싱 회로의 개략적 구성도이다.
도 1을 참조하면, 백바이어스 전압레벨 센싱 회로는 소스 단자를 통해 백바 이어스 전압 VBB가 인가되고 게이트 단자에 접지 전압 VSS가 인가되는 엔모오스 트랜지스터 N5와, 엔모오스 트랜지스터 N5에서 백바이어스 전압 VBB 레벨을 센싱하여 검출신호 DETA를 출력하는 복수 개의 피모오스 트랜지스터 P1, P2, 및 P3과 복수 개의 엔모오스 트랜지스터 N1, N2, N3 및 N4를 포함한 백바이어스 전압 센싱부(10)를 포함한다. 여기서, 백바이어스 전압 VBB와 접지 전압 VSS의 전위차가 충분히 커지면 엔모오스 트랜지스터 N5가 턴-온(turn-on) 되고 백바이어스 전압 센싱부(10)를 거쳐 검출신호 DETA가 출력된다. 또한, 백바이어스 전압 센싱부(10)에 입력되는 기준전압 VSN 및 VSP는 동작 구간 내에서 일정한 전위를 유지한다.
백바이어스 전압 센싱부(10)에서 출력된 검출신호 DETA를 천이시키는 백바이어스 전압 레벨은 엔모오스 트렌지스터 N5의 문턱전압(Vtsat)에 의해 결정되기 때문에, 백바이어스 전압레벨 센싱 회로의 온도에 대한 특성은 엔모오스 트랜지스터 N5의 온도 특성에 따라 결정된다. 그리고 엔모오스 트랜지스터 N5의 온도 특성은 트랜지스터의 동작영역에 따라 다르게 나타나며, 턴-오프(turn-off) 영역에서는 온도에 비례하여 드레인에서 소오스(Drain-to-Source)로 흐르는 전류가 증가하고, 턴-온(turn-on) 영역에서는 온도가 증가함에 따라 채널을 따라 이동하는 전자들을 교란시켜 전류가 감소하는 반비례 특성이 있다.
한편, 도 2는 종래 기술에 따른 백바이어스 전압레벨의 온도 의존성을 나타내는 그래프이다. 도 2를 참조하면, 종래 기술에 따른 백바이어스 전압레벨은 온도 변화에 민감하게 반응하지 않을 것을 볼 수 있다.
그러나 메모리 회로에서는 온도가 높다가 낮아질 때 셀 트랜지스터의 문턱전 압(Vtsat)은 증가하며, 이로 인하여 소자의 쓰기(Write) 특성의 열화를 가져오는 문제가 있다. 따라서, 소자 특성의 열화를 방지하기 위해 백바이어스 전압을 온도 특성에 따라 조절함으로써 열화를 방지할 수 있다. 하지만, 셀 트랜지스터의 문턱 전압이 증가할 때 백바이어스 전압레벨 센싱 전위의 절대값도 함께 증가해야 하나, 이를 효과적으로 반영하지 못하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 메모리 동작특성이 온도에 따라 달라지는 경우 그에 대한 불량 발생을 방지하기 위하여 백바이어스 전압레벨이 선택적 온도 의존성을 갖도록 설계하며, 온도에 따라 상태를 달리하는 테스트 신호에 따라 백바이어스 전압레벨을 쉽게 가변할 수 있도록 하는데 그 목적이 있다.
본 발명은 상기와 같은 목적을 달성하기 위한 것으로서, 본 발명에 따른 백바이어스 전압레벨 센싱 회로는
온도에 따라 상태를 달리하는 복수 개의 테스트 신호를 입력받아 특정전압 범위에서 설정된 복수 개의 서로 다른 레퍼런스 전압을 선택적으로 출력하는 제어신호 발생부와, 복수 개의 트랜지스터 소자를 포함하여 제어신호 발생부에서 출력된 신호에 따라 복수 개의 트랜지스터 소자의 게이트 전압 레벨을 가변하여 백바이어스 전압의 레벨을 제어하는 백바이어스 전압 제어부와, 복수 개의 테스트 신호에 따라 복수 개의 트랜지스터 소자의 개수를 선택적으로 제어하는 백바이어스 전압 레벨 설정부와, 백바이어스 전압 제어부를 통해 인가된 백바이어스 전압 레벨을 센 싱하여 검출신호를 출력하는 백바이어스 전압 센싱부를 포함하여 구성됨을 특징으로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 백바이어스 전압레벨 센싱 회로의 개략적 구성도이다.
도 3을 참조하면, 본 발명 일 실시 예에 따른 백바이어스 전압레벨 센싱 회로는
온도에 따라 상태를 달리하는 복수 개의 테스트 신호 TEMP1 및 TEMP2를 입력받아 특정전압 범위에서 설정된 복수 개의 서로 다른 레퍼런스 전압 VREF_TEMP1, VREF_TEMP2 및 VSS를 선택적으로 출력하는 제어신호 발생부(120)와, 복수 개의 트랜지스터 소자 N105, N106, N107 및 N108를 포함하여 제어신호 발생부(120)에서 출력된 신호에 따라 복수 개의 트랜지스터 소자 N105, N106, N107 및 N108의 게이트 전압 레벨을 가변하여 백바이어스 전압의 레벨을 제어하는 백바이어스 전압 제어부(130)와, 복수 개의 테스트 신호 TEMP1 및 TEMP2에 따라 복수 개의 트랜지스터 소자 N105, N106, N107 및 N108의 개수를 선택적으로 제어하는 백바이어스 전압 레벨 설정부(140)와, 백바이어스 전압 제어부(130)를 통해 인가된 백바이어스 전압 레벨을 센싱하여 검출신호 DETA를 출력하는 백바이어스 전압 센싱부(110)를 포함하여 구성된다.
여기서, 제어신호 발생부(120)는 테스트 신호 TEMP1 및 TEMP2를 입력받아 복수 개의 서로 다른 레퍼런스 전압 VREF_TEMP1, VREF_TEMP2 및 VSS를 출력하는 복수 개의 선택부(123, 125 및 127)를 포함하며, 이러한 복수 개의 선택부(123, 125 및 127)는 테스트 신호 TEMP1에 따라 레퍼런스 전압 VREF_TEMP1을 선택적으로 출력하는 선택부(123)와, 테스트 신호 TEMP2에 따라 레퍼런스 전압 VREF_TEMP2를 선택적으로 출력하는 선택부(125)와, 테스트 신호 TEMP1와 테스트 신호 TEMP2에 따라 접지 전압 VSS를 선택적으로 출력하는 선택부(127)를 포함한다.
또한, 선택부(123)는 테스트 신호 TEMP1을 반전하여 출력하는 인버터 IV101과 테스트 신호 TEMP1과 인버터 IV101의 출력신호에 따라 레퍼런스 전압 VREF_TEMP1을 선택적으로 출력하는 전송 게이트 T101을 포함하고, 선택부(125)는 테스트 신호 TEMP2를 반전하여 출력하는 인버터 IV102와 테스트 신호 TEMP2와 인버터 IV102의 출력신호에 따라 레퍼런스 전압 VREF_TEMP2를 선택적으로 출력하는 전송 게이트 T102를 포함하며, 선택부(127)는 테스트 신호 TEMP1과 테스트 신호 TEMP2를 입력받아 노아 연산하는 노아 게이트 NOR101과 노아 게이트 NOR101의 출력 신호를 반전하여 출력하는 인버터 IV103과 노아 게이트 NOR101의 출력 신호와 인버터 IV103의 출력 신호에 따라 접지 전압 VSS를 출력하는 전송 게이트 T103을 포함한다. 여기서, 레퍼런스 전압 VREF_TEMP1과 레퍼런스 전압 VREF_TEMP2는 접지 전압 VSS과 전원 전압 VDD 사이의 범위에서 서로 다른 전압 레벨로 설정되며, 특히 본 발명에서는 레퍼런스 전압 VREF_TEMP2가 레퍼런스 전압 VREF_TEMP1보다 높은 전위를 갖는 것이 바람직하다.
본 발명의 바람직한 실시 예를 따른 백바이어스 전압 제어부(130)는 백바이어스 전압 VBB의 인가단과 백바이어스 전압 센싱부(110)의 입력단 사이에 직렬 연결되어 공통 게이트 단자를 통해 제어 신호 발생부(120)의 출력이 인가되고, 각각의 벌크를 통해 백바이어스 전압 VBB이 인가되는 복수 개의 엔모오스 트랜지스터 N105, N106, N107 및 N108을 포함한다. 여기서, 백바이어스 전압 제어부(130)는 직렬로 연결된 복수 개의 엔모오스 트랜지스터 N105, N106, N107 및 N108의 연결 개수를 선택적으로 조정하는 백바이어스 전압 레벨 설정부(140)에 연결된다.
백바이어스 전압 레벨 설정부(140)는 테스트 신호 TEMP1과 테스트 신호 TEMP2을 입력받아 노아 연산하는 노아 게이트 NOR102와 노아 게이트 NOR102의 출력신호와 테스트 신호 TEMP1를 각각 인가받아 백바이어스 전압 레벨을 설정하는 복수 개의 엔모오스 트랜지스터 N109 및 N110을 포함한다. 여기서, 엔모오스 트랜지스터 N110은 엔모오스 트랜지스터 N105의 소스 단자와 백바이어스 전압 VBB 인가단 사이에 연결되어 게이트 단자를 통해 노아 게이트 NOR101의 출력이 인가된다. 그리고, 엔모오스 트랜지스터 N109는 엔모오스 트랜지스터 N106의 소스 단자와 백바이어스 전압 VBB 인가단 사이에 연결되어 게이트 단자를 통해 테스트 신호 TEMP1이 인가된다.
한편, 백바이어스 전압 센싱부(110)는 백바이어스 전압 제어부(130)에서 출력된 백바이어스 센싱하여 검출신호 DETA를 출력하는 복수 개의 피모오스 트랜지스터 P101, P102 및 P103과 복수 개의 엔모오스 트랜지스터 N101, N102, N103 및 N104를 포함한다.
이러한 구성을 갖는 본 발명의 바람직한 실시 예의 동작 과정은 도 4의 그래프를 참조하여 설명하면 다음과 같다.
본 발명에 따른 백바이어스 전압레벨 센싱 회로는 테스트 신호 TEMP1과 테스트 신호 TEMP2가 모두 로우레벨인 노말(normal) 상태와, 테스트 신호 TEMP1이 하이레벨이고, 테스트 신호 TEMP2가 로우레벨인 제 1 상태와, 테스트 신호 TEMP1이 로우레벨이고, 테스트 신호 TEMP2가 하이레벨인 제 2 상태로 나누어 살펴볼 수 있다.
우선, 테스트 신호 TEMP1 및 TEMP2가 모두 로우레벨인 노말 상태에서는 노아 게이트 NOR101의 출력단이 하이레벨로 되어 백바이어스 전압 제어부(130)의 엔모오스 트랜지스터 N105만을 사용하게 된다. 그리고 제어신호 발생부(120)는 노아 게이트 NOR102의 출력단이 하이레벨로 되어 접지 전압 VSS 신호만을 엔모오스 트랜지스터 N105의 게이트에 인가함으로, 종래의 온도 의존성이 낮은 백바이어스 전압레벨 센싱 회로와 동일하게 동작한다. 도 4에서 온도에 따른 백바이어스 전압레벨의 기울기가 가장 작은 경우에 해당한다.
다음으로, 테스트 신호 TEMP1이 하이레벨이고, 테스트 신호 TEMP2가 로우레벨인 제 1 상태에서는 노아 게이트 NOR101의 출력단이 로우레벨이 된다. 그리고 엔모오스 트랜지스터 N110이 턴-오프되고 엔모오스 트랜지스터 N109가 턴-온(turn-on) 되어 백바이어스 전압 제어부(130)는 2개의 엔모오스 트랜지스터 N105 및 N106을 사용하게 된다. 한편, 제어신호 발생부(120)는 노아 게이트 NOR102의 출력단과 인버터 IV102의 입력단이 로우레벨이 되며 인버터 IV101의 입력단만이 하이레벨로 되어, 레퍼런스 전압 VREF_TEMP1이 전송 게이트 T101를 통하여 2개의 엔모오스 트 랜지스터 N105 및 N106의 공통 게이트 단자에 인가되면서 엔모오스 트랜지스터 N105 및 N106의 벌크를 통해 백바이어스 전압 VBB이 인가된다. 이후, 제어신호 발생부(120)의 출력신호와 백바이어스 전압 제어부(130)의 출력신호는 백바이어스 전압 센싱부(110)를 거쳐 검출신호 DETA를 출력한다.
이때, 노말 상태에 비하여 백바이어스 전압레벨의 온도 의존성은 증가하며, 게이트의 전위를 접지 전압 VSS를 사용하는 경우에 비해 백바이어스 전압 레벨의 절대값이 상승하게 된다. 따라서, 온도 의존성을 유지하면서 백바이어스 전압레벨의 절대값을 낮추기 위해서는 엔모오스 게이트 N105 및 N106의 전위를 높여야 한다. 이는 게이트 전위가 상승할 때, 공통 게이트에서 소스로의 전압을 만드는 백바이어스 전압 VBB 레벨이 상승하며, 백바이어스 전압 VBB 레벨은 음의 부호를 갖기 때문에 백바이어스 전압 레벨의 상승은 절대값 저하를 의미한다.
마지막으로, 테스트 신호 TEMP1이 로우레벨이고, 테스트 신호 TEMP2가 하이레벨인 제 2 상태에서는 노아 게이트 NOR101의 출력단이 로우레벨이 되고 엔모오스 트랜지스터 N109 및 N110은 모두 턴-오프(turn-off) 상태를 유지하므로, 백바이어스 전압 제어부(130)는 4개의 엔모오스 트랜지스터 N105, N106, N107 및 N108 모두를 사용하게 된다. 한편, 제어신호 발생부(120)는 노아 게이트 NOR102의 출력단과 인버터 IV101의 입력단이 로우레벨이 되며 인버터 IV102의 입력단만이 하이레벨로 되어, 레퍼런스 전압 VREF_TEMP2가 전송 게이트 T102를 통하여 엔모오스 트랜지스터 N105, N106, N107 및 N108의 공통 게이트 단자에 인가되면서 엔모오스 트랜지스터 N105, N106, N107 및 N108의 벌크를 통해 백바이어스 전압 VBB이 인가된다. 이 후, 제어신호 발생부(120)의 출력신호와 백바이어스 전압 제어부(130)에 의해 만들어진 신호는 백바이어스 전압 센싱부(110)를 거쳐 검출신호(DETA)를 출력한다.
이때, 백바이어스 전압 레벨의 온도 의존성은 제 1 상태보다 더욱 증가하여 백바이어스 전압레벨 센싱 전위의 상승은 레퍼런스 전압 VREF_TEMP2를 이용하여 상쇄시킬 수 있다.
따라서, 도 4를 참조하면, 본 발명의 백바이어스 전압레벨 센싱 회로는 선택적 온도 의존성이 크게 증가되었음을 볼 수 있다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 백바이어스 전압레벨 센싱 회로는 백바이어스 전압의 온도 의존성, 센싱 전위를 전체 회로 동작 상황에서 최적화하기 위한 테스트 회로 센싱 전위의 값 변화없이 온도 의존성의 변화를 가능케 할 수 있고, 이를 통해 다른 회로 특성의 변화없이 온도가 낮을 때 셀 데이터 쓰기(Write) 특성 개선할 수 있는 이점이 있다. 또한, 웨이퍼 상에서 회로 변경 결과를 바로 확인할 수 있는 테스트 모드로 본 발명을 구현하였기에 회로 변경과 그 결과를 확인에 드는 비용을 절감할 수 있는 이점이 있다.

Claims (9)

  1. 온도에 따라 상태를 달리하는 복수 개의 테스트 신호를 입력받아 특정전압 범위에서 설정된 복수 개의 서로 다른 레퍼런스 전압을 선택적으로 출력하는 제어신호 발생부;
    복수 개의 트랜지스터 소자를 포함하여 상기 제어신호 발생부에서 출력된 신호에 따라 상기 복수 개의 트랜지스터 소자의 게이트 전압 레벨을 가변하여 백바이어스 전압의 레벨을 제어하는 백바이어스 전압 제어부;
    상기 복수 개의 테스트 신호에 따라 상기 복수 개의 트랜지스터 소자의 개수를 선택적으로 제어하는 백바이어스 전압 레벨 설정부; 및
    상기 백바이어스 전압 제어부를 통해 인가된 상기 백바이어스 전압 레벨을 센싱하여 검출신호를 출력하는 백바이어스 전압 센싱부
    를 포함하는 것을 특징으로 하는 백바이어스 전압 레벨 센싱 회로.
  2. 제 1항에 있어서,
    상기 제어신호 발생부는 상기 복수 개의 테스트 신호를 입력받아 상기 복수 개의 서로 다른 레퍼런스 전압을 출력하는 복수 개의 선택부를 포함하는 것을 특징으로 하는 백바이어스 전압 레벨 센싱 회로.
  3. 제 2항에 있어서,
    상기 복수 개의 선택부는
    제 1 테스트 신호에 따라 제 1 레퍼런스 전압을 선택적으로 출력하는 제 1 선택부;
    제 2 테스트 신호에 따라 제 2 레퍼런스 전압을 선택적으로 출력하는 제 2 선택부; 및
    제 1 테스트 신호와 제 2 테스트 신호에 따라 접지 전압을 선택적으로 출력하는 제 3 선택부
    를 포함하는 것을 특징으로 하는 백바이어스 전압 레벨 센싱 회로.
  4. 제 3항에 있어서,
    상기 제 1 선택부는
    상기 제 1 테스트 신호를 반전하여 출력하는 제 1 인버터; 및
    상기 제 1 테스트 신호와 상기 제 1 인버터의 출력신호에 따라 상기 제 1 레퍼런스 전압을 선택적으로 출력하는 제 1 전송 게이트
    를 포함하는 것을 특징으로 하는 백바이어스 전압 레벨 센싱 회로.
  5. 제 3항에 있어서,
    상기 제 2 선택부는
    상기 제 2 테스트 신호를 반전하여 출력하는 제 2 인버터; 및
    상기 제 2 테스트 신호와 상기 제 2 인버터의 출력신호에 따라 상기 제 2 레 퍼런스 전압을 선택적으로 출력하는 제 2 전송 게이트
    를 포함하는 것을 특징으로 하는 백바이어스 전압 레벨 센싱 회로.
  6. 제 3항에 있어서,
    상기 제 3 선택부는
    상기 제 1 테스트 신호와 상기 제 2 테스트 신호를 입력받아 노아 연산하는 제 1 노아 게이트;
    상기 제 1 노아 게이트의 출력 신호를 반전하여 출력하는 제 3 인버터; 및
    상기 제 1 노아 게이트의 출력 신호와 상기 제 3 인버터의 출력 신호에 따라 상기 접지 전압을 선택적으로 출력하는 제 3 전송 게이트
    를 포함하는 것을 특징으로 하는 백바이어스 전압 레벨 센싱 회로.
  7. 제 3항에 있어서,
    상기 제 1 레퍼런스 전압은 상기 제 2 레퍼런스 전압보다 낮은 전압 레벨로 설정됨을 특징으로 하는 백바이어스 전압 레벨 센싱 회로.
  8. 제 1항에 있어서,
    상기 백바이어스 전압 제어부는 상기 백바이어스 전압의 인가단과 상기 백바이어스 전압 센싱부의 입력단 사이에 직렬 연결되어 공통 게이트 단자를 통해 제어 신호 발생부의 출력이 인가되고, 각각의 벌크를 통해 상기 백바이어스 전압이 인가 되는 복수 개의 엔모오스 트랜지스터를 포함하는 것을 특징으로 하는 백바이어스 전압 레벨 센싱 회로.
  9. 제 1항에 있어서,
    상기 백바이어스 전압 레벨 설정부는
    상기 제 1 테스트 신호와 상기 제 2 테스트 신호를 입력받아 노아 연산하는 제 2 노아 게이트; 및
    상기 제 2 노아 게이트의 출력신호와 제 1 테스트 신호를 각각 인가받아 백바이어스 전압 레벨을 설정하는 복수 개의 엔모오스 트랜지스터
    를 포함하는 것을 특징으로 하는 백바이어스 전압 레벨 센싱 회로.
KR1020050105426A 2005-11-04 2005-11-04 백바이어스 전압레벨 센싱 회로 KR20070048391A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050105426A KR20070048391A (ko) 2005-11-04 2005-11-04 백바이어스 전압레벨 센싱 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050105426A KR20070048391A (ko) 2005-11-04 2005-11-04 백바이어스 전압레벨 센싱 회로

Publications (1)

Publication Number Publication Date
KR20070048391A true KR20070048391A (ko) 2007-05-09

Family

ID=38272850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050105426A KR20070048391A (ko) 2005-11-04 2005-11-04 백바이어스 전압레벨 센싱 회로

Country Status (1)

Country Link
KR (1) KR20070048391A (ko)

Similar Documents

Publication Publication Date Title
US7504876B1 (en) Substrate bias feedback scheme to reduce chip leakage power
US7199623B2 (en) Method and apparatus for providing a power-on reset signal
US5136182A (en) Controlled voltage or current source, and logic gate with same
JP2003037494A (ja) 半導体集積回路
US10361691B2 (en) Skew detection circuit and input circuit using the same
JP2007095282A (ja) 電圧発生装置
US11722132B2 (en) Semiconductor integrated circuit device and semiconductor system including the same
US7868667B2 (en) Output driving device
KR20050070279A (ko) 반도체 소자의 내부전압 발생회로
US6687165B1 (en) Temperature-compensated output buffer circuit
US8922250B2 (en) Semiconductor device and semiconductor system including the same
KR100728557B1 (ko) 반도체 메모리 장치의 입력 버퍼
JP2006146868A (ja) 半導体装置用の内部電圧発生器
KR100650371B1 (ko) 전압 발생 장치
KR100255519B1 (ko) 안정한 데이터 래치 동작을 위한 에스램 및 그 구동방법
KR20070048391A (ko) 백바이어스 전압레벨 센싱 회로
KR100464435B1 (ko) 저 전력의 하프 전압 발생 장치
KR100554840B1 (ko) 파워 업 신호 발생 회로
US20240184319A1 (en) Temperature Gradient Control for Internal Regulated Supply
KR100833416B1 (ko) 파워업 리셋 회로
KR20080001054A (ko) 내부 전압 발생 장치
US10847189B1 (en) Voltage regulator for generation of a voltage for a RAM cell
US7864616B2 (en) Bulk voltage detector
KR100224766B1 (ko) 병렬 액티브 드라이버
KR100714013B1 (ko) 가변적인 입력 레벨을 갖는 입력버퍼

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination