KR20070048260A - Ｃｐｕ 및 전압 조절기/변환기 모듈의 3차원 패키지 - Google Patents

Ｃｐｕ 및 전압 조절기/변환기 모듈의 3차원 패키지 Download PDF

Info

Publication number
KR20070048260A
KR20070048260A KR1020077007075A KR20077007075A KR20070048260A KR 20070048260 A KR20070048260 A KR 20070048260A KR 1020077007075 A KR1020077007075 A KR 1020077007075A KR 20077007075 A KR20077007075 A KR 20077007075A KR 20070048260 A KR20070048260 A KR 20070048260A
Authority
KR
South Korea
Prior art keywords
die
voltage regulator
cpu
converter
regulator
Prior art date
Application number
KR1020077007075A
Other languages
English (en)
Inventor
시바 나렌드라
하워드 윌슨
도널드 가드너
피터 하즈카
게르하르트 슈룀
타나이 카니크
니틴 보르카르
비벡 드
세크하르 보르카르
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20070048260A publication Critical patent/KR20070048260A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microcomputers (AREA)

Abstract

CPU(central processing unit)가 개시된다. CPU는 CPU 다이; 및 3차원 패키지 레이아웃으로 그 CPU 다이에 접합된 전압 조절기/변환기 다이를 포함한다.
CPU, 3차원 패키지, 전압 조절기/변환기, 패드 매칭된(pad matched), 다이 위의(on-die)

Description

ＣＰＵ 및 전압 조절기/변환기 모듈의 3차원 패키지{THREE DIMENSIONAL PACKAGE OF CPU AND VOLTAGE REGULATOR/CONVERTER MODULE}
본원 명세서에 포함된 내용은 저작권 보호를 받는다. 저작권자는 특허 및 상표청 특허 파일들 또는 기록들에 나타나는, 특허 명세서의 불특정인에 의한 팩시밀리 복사에 대해서 반대하지 않지만, 다른 경우에는 저작권에 대한 모든 권리는 무엇이든지 보호받는다.
본 발명은 컴퓨터 시스템들에 관련되고, 보다 상세하게는, CPU(central processing unit)에 전력을 전달하는 것에 관련된다.
기술 스케일링(technology scaling)은 집적 회로 디바이스들 및 상호 접속 배선들의 기하하적 구조를 축소시키는 것을 수반한다. 디바이스 크기들을 스케일링하고 공급 전압들을 낮추는 것에 의해 기술 스케일링이 달성된다. 고성능(high performance) CPU들의 전체 전력 소비는 부가적인 기능(functionality) 때문에 스케일링과 함께 증가한다. 그러나 낮은 전압과 높은 전력은 매우 높은 전류들이 고성능 CPU들로 전달되도록 한다. 매우 높은 전류 트랜션트(current transients)에서의 전위로 낮은 공급 레일(low supply rail)을 유지하는 것은 점점 마더보드 외부에 위치한 VRM들(voltage regulator modules)에게 도전이 되고 있다.
VRM에서의 다이 전력 전달 경로에 대한 불연속들(discontinuities) 및 임피던스들은 진폭/위상 열화 및 응답시간 지연을 유발한다. 그리하여, 최상의 경우 VRM 응답은 통상적으로 ㎑ 내지 수 ㎒ 범위 내에 있다. 현재의 전력 전달 추세들은 VRM을 가능한 한 다이에 접근시키는 것을 포함한다. 그러나 다이 위의(on-die) VRM은 공간, 전력 및 추가 프로세싱 비용을 발생시킨다.
본 발명은 유사한 참조번호들이 유사한 요소를 나타내는 첨부 도면들에서 한정이 아닌 예로서 예시된다.
도 1은 컴퓨터 시스템의 일 실시예의 블록도이다.
도 2는 CPU의 일 실시예를 예시한다.
도 3은 전압 조절기 다이의 일 실시예를 예시한다
도 4는 전압 조절기 다이의 다른 실시예를 예시한다.
일 실시예에 따르면, CPU용 전력 전달 시스템이 기술된다. 본 발명의 이하의 상세한 설명에서, 다수의 특정한 세부사항들이 본 발명의 완전한 이해를 제공하기 위해 개시된다. 그러나 본 기술분야의 당업자에게는 이러한 특정한 세부사항들 없이도 본 발명이 실시될 수 있다는 것이 명백할 것이다. 다른 예들에서, 공지의 구조들 및 디바이스들은 본 발명을 모호하게 하는 것을 피하기 위해 상세하게 도시되기보다는 오히려 블록도 형식으로 도시되었다.
명세서에서 "일 실시예" 또는 "실시예"에 대한 언급은 그 실시예들과 관련되어 기술된 특별한 특징, 구조 또는 특성이 본 발명의 적어도 일 실시예에 포함된다는 것을 의미한다. 명세서의 여러 곳에서 "일 실시예에서"라는 표현의 출현은 반드시 모두 동일한 실시예에 관한 것은 아니다.
도 1은 컴퓨터 시스템(100)의 일 실시예의 블록도이다. 컴퓨터 시스템(100)은 버스(105)에 결합된 CPU(102)를 포함한다. 일 실시예에서, CPU(102)는 캘리포니아주 산타클라라의 인텔사로부터 얻을 수 있는 Pentium®Ⅱ 프로세서 군, Pentium®Ⅲ 프로세서들, 및 Pentium®Ⅳ 프로세서들을 포함하는 Pentium® 프로세서 제품군 중 하나의 프로세서이다. 또는, 다른 CPU들이 사용될 수 있다.
칩셋(chipset)(107)도 버스(105)에 결합된다. 칩셋(107)은 MCH(memory control hub)(110)를 포함한다. MCH(110)는 주 시스템 메모리(main system memory)(115)에 결합된 메모리 컨트롤러(112)를 포함할 수 있다. 주 시스템 메모리(115)는 CPU(102) 또는 시스템(100)에 포함된 임의의 다른 디바이스에 의해 실행되는 명령어들의 시퀀스들 및 데이터를 저장한다. 일 실시예에서, 주 시스템 메모리(115)는 DRAM(dynamic random access memory)을 포함하지만, 주 시스템 메모리(115)는 다른 메모리 유형들을 사용하여 구현될 수 있다. 복수의 CPU 및/또는 복수의 시스템 메모리와 같은 부가적인 디바이스들도 버스(105)에 결합될 수 있다.
칩셋(107)은 허브 인터페이스를 경유하여 MCH(110)에 결합된 ICH(input/output control hub)(140)도 포함한다. ICH(140)는 컴퓨터 시스템(100) 내의 I/O(input/output) 디바이스들에의 인터페이스를 제공한다. 예를 들면, ICH(140)는 오리곤주 포틀랜드의 PCI(Peripheral Component Interconnect) Special Interest Group에 의해 개발된 규격 리비전 2.1 (Specification Revision 2.1) 버스에 따르는 PCI 버스에 결합될 수 있다.
상술된 바와 같이, 마더보드 전압 조절기 모듈은 통상적으로 CPU에 하나의 Vcc를 공급하여 VRM에서의 다이 전력 전달 경로에 대한 불연속들 및 임피던스들을 유발하여 진폭/위상 열화 및 응답 시간 지연을 초래한다. 그러한 효과들을 무효로 하는 하나의 방법은 VRM을 CPU 다이 위로 옮기는 것이다. 그러나 다이 위의 VRM은 공간, 전력 및 추가 프로세싱 비용을 발생시킨다.
일 실시예에 따르면, 전압 조절기/변환기 다이는 CPU 다이(200)에 접합된다. 도 2는 CPU(102)의 일 실시예를 예시한다. CPU(102)는 CPU 다이(280)와 패키지 기판(200) 사이에 끼인 전압 조절기/변환기 다이(250)를 포함한다. 일 실시예에 따르면, 전압 조절기/변환기 다이(250)는 하나의 옵션 샌드위치된 다이(option sandwiched die)가 되도록 CPU 다이(280) 및 패키지 기판(200)에 대해 패드 매칭된다(pad matched). 그리하여, 패키지(200)와 CPU(280) 설계는 전혀 변경될 필요가 없다.
일 실시예에서, 전압 조절기/변환기 다이(300)는 다이(200)와 3차원(3D) 패키지 구성으로 된다. 도 2는 다이/다이 접합뿐만 아니라, 다이(250)와 다이(280) 사이의 I/O 접속들도 보여준다. 일 실시예에 따르면, 다이(250)는 적당한 코어들을 공급하기 위해 뒤집혀서 접합(금속측 대 금속측)되며, 그리하여 전압 조절기/변환기를 CPU 다이(200)에 가능한 한 가깝게 한다. 또 다른 실시예에서, 히트 스프레더(heat spreader) 및 방열판(도시 안됨)이 CPU 다이(280)에 결합될 수도 있다. 다양한 유형의 조절기들이 다이(250)로서 통합될 수 있다. 도 3은 전압 조절기/변환기 다이(250) 상에 탑재된 전압 조절기/변환기 회로의 일 실시예를 예시한다. 그러한 실시예에서, 전압 조절기/변환기는 스위칭 벅 DC/DC 변환기/조절기(switching buck DC/DC convertor/regulator)를 이용하여 구현된다. 그 외에, 다이(250)는 하나 이상의 전류 드라이버들, 제어 유닛(control unit), 스위칭 인덕터(L) 및 출력 필터 커패시터(C)를 포함한다.
일 실시예에서, 인덕터(L), 커패시터(C) 및 드라이버는 다이(250) 위에 있다. 다른 실시예에서, 인덕터 L은 패키지 위에 있다. 제어 유닛은 정확한 변환 및 조절을 달성하기 위해 타이밍, 구동 강도(driving strength) 및 듀티 사이클 제어(duty cycle control)를 조정한다.
도 4는 전압 조절기/변환기 다이(250) 위에 탑재된 전압 조절기/변환기 회로의 일 실시예를 예시한다. 본 실시예에서, 전압 조절기/변환기는 마이크로 변압기(microtransformer) 기반 DC/DC 변환기를 이용하여 구현된다. 변압기는 N:1 전압 변환을 수행한다. 프로세스 Vmax 한정들로 인해, 각 와인딩(winding)은 드라이버를 포함하고, 제어는 공유된다.
상술된 집적 3D 전압 조절기/변환기는 진폭/위상 열화 및 응답 시간 지연을 유발하는 VRM에서의 다이 전력 전달 경로에 대한 불연속들 및 임피던스들을 피한다.
본 발명의 다수의 변경들 및 수정들이, 전술한 설명을 읽은 후, 본 기술분야의 당업자에게 명백해질 것이 확실하기 때문에, 예시로서 도시되고 설명된 임의의 특정한 실시예는 어떠한 방식으로든 한정으로 생각되도록 의도되지 않았다는 것을 이해해야 한다. 그러므로, 다양한 실시예들의 세부사항들에 대한 언급들은 기본적으로 본 발명에서 본질적이라고 간주되는 그러한 특징들만을 열거하는 청구항들의 범위를 한정하도록 의도되지 않는다.

Claims (20)

  1. CPU(central processing unit) 다이; 및
    3차원 조립체(three dimensional assembly)로 상기 CPU 다이에 접합된 전압 조절기/변환기 다이(voltage regulator/converter die)
    를 포함하는 CPU.
  2. 제1항에 있어서,
    상기 전압 조절기/변환기 다이는 스위칭 벅 DC/DC 변환기/조절기(switching buck DC/DC converter/regulator)를 포함하는 CPU.
  3. 제2항에 있어서,
    상기 전압 조절기/변환기 다이는,
    하나 이상의 전류 드라이버; 및
    제어 유닛(control unit)
    을 더 포함하는 CPU.
  4. 제3항에 있어서,
    상기 전압 조절기/변환기 다이는,
    스위칭 인덕터; 및
    출력 필터 커패시터
    를 더 포함하는 CPU.
  5. 제1항에 있어서,
    상기 전압 조절기/변환기 다이는 마이크로 변압기(microtransformer) 기반 DC/DC 변환기를 포함하는 CPU.
  6. 제5항에 있어서,
    상기 마이크로 변압기는 N:1 전압 변환을 수행하는 CPU.
  7. 제5항에 있어서,
    상기 마이크로 변압기의 각 와인딩(winding)은 드라이버를 포함하는 CPU.
  8. 제7항에 있어서,
    상기 전압 조절기/변환기 다이는 제어 유닛을 더 포함하는 CPU.
  9. 제1항에 있어서,
    상기 전압 조절기/변환기 다이에 접합된 패키지 기판을 더 포함하는 CPU.
  10. 제9항에 있어서,
    상기 전압 조절기/변환기 다이는 상기 CPU 다이 및 상기 패키지 기판에 대해 패드 매칭된(pad matched) CPU.
  11. 제1항에 있어서,
    상기 전압 조절기/변환기 다이는 뒤집혀서 상기 CPU 다이에 금속측 대 금속측으로 접합되는 CPU.
  12. 3차원 조립체로 전압 조절기/변환기 다이를 CPU 다이에 접합하는 단계를 포함하는 방법.
  13. 제9항에 있어서,
    패키지 기판을 상기 전압 조절기/변환기 다이에 접합하는 단계를 더 포함하는 방법.
  14. 제10항에 있어서,
    상기 전압 조절기/변환기 다이는 상기 CPU 다이 및 상기 패키지 기판에 대해 패드 매칭되는 방법.
  15. CPU 다이; 및
    3차원 조립체로 상기 CPU 다이에 접합된 전압 조절기/변환기 다이
    를 갖는 CPU;
    상기 CPU에 결합된 칩셋; 및
    상기 칩셋에 결합된 주 메모리 장치
    를 포함하는 시스템.
  16. 제15항에 있어서,
    상기 전압 조절기/변환기 다이는 스위칭 벅 DC/DC 변환기/조절기를 포함하는 시스템.
  17. 제16항에 있어서,
    상기 전압 조절기/변환기 다이는,
    하나 이상의 전류 드라이버; 및
    제어 유닛
    을 더 포함하는 시스템.
  18. 제17항에 있어서,
    상기 전압 조절기/변환기 다이는,
    스위칭 인덕터; 및
    출력 필터 커패시터
    를 더 포함하는 시스템.
  19. 제15항에 있어서,
    상기 전압 조절기/변환기 다이는 마이크로 변압기 기반 DC/DC 변환기를 포함하는 시스템.
  20. 제19항에 있어서,
    상기 마이크로 변압기는 N:1 전압 변환을 수행하는 시스템.
KR1020077007075A 2004-09-30 2005-09-29 Ｃｐｕ 및 전압 조절기/변환기 모듈의 3차원 패키지 KR20070048260A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/954,464 2004-09-30
US10/954,464 US20060071650A1 (en) 2004-09-30 2004-09-30 CPU power delivery system

Publications (1)

Publication Number Publication Date
KR20070048260A true KR20070048260A (ko) 2007-05-08

Family

ID=36088325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007075A KR20070048260A (ko) 2004-09-30 2005-09-29 Ｃｐｕ 및 전압 조절기/변환기 모듈의 3차원 패키지

Country Status (6)

Country Link
US (1) US20060071650A1 (ko)
KR (1) KR20070048260A (ko)
CN (1) CN101031862A (ko)
DE (2) DE112005002326T5 (ko)
TW (1) TWI308416B (ko)
WO (1) WO2006039606A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013101249A1 (en) * 2011-12-31 2013-07-04 Intel Corporation Fully integrated voltage regulators for multi-stack integrated circuit architectures
US9673268B2 (en) 2011-12-29 2017-06-06 Intel Corporation Integrated inductor for integrated circuit devices
US9921640B2 (en) 2012-09-28 2018-03-20 Intel Corporation Integrated voltage regulators with magnetically enhanced inductors

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7568115B2 (en) 2005-09-28 2009-07-28 Intel Corporation Power delivery and power management of many-core processors
US7880284B2 (en) * 2007-09-29 2011-02-01 Intel Corporation Embedded power gating
US8193799B2 (en) * 2008-09-23 2012-06-05 Globalfoundries Inc. Interposer including voltage regulator and method therefor
US8248152B2 (en) 2009-02-25 2012-08-21 International Business Machines Corporation Switched capacitor voltage converters
US8174288B2 (en) 2009-04-13 2012-05-08 International Business Machines Corporation Voltage conversion and integrated circuits with stacked voltage domains
US8212537B2 (en) * 2009-07-23 2012-07-03 International Business Machines Corporation Integratable efficient switching down converter
US20110050334A1 (en) 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
US8276002B2 (en) * 2009-11-23 2012-09-25 International Business Machines Corporation Power delivery in a heterogeneous 3-D stacked apparatus
US8629705B2 (en) 2010-06-07 2014-01-14 International Business Machines Corporation Low voltage signaling
US9048112B2 (en) 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
US8716855B2 (en) 2010-11-10 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit system with distributed power supply comprising interposer and voltage regulator module
KR101169354B1 (ko) * 2011-08-17 2012-07-30 테세라, 인코포레이티드 반도체 패키징을 위한 전력 증폭 회로
KR101286923B1 (ko) 2012-04-06 2013-07-16 박혜성 직류전원 공급장치
WO2015047330A1 (en) 2013-09-27 2015-04-02 Intel Corporation Die package with superposer substrate for passive components
CN107565919B (zh) * 2017-08-21 2020-11-17 南京理工大学 一种一体化封装结构的s波段隔离放大器
JP7273693B2 (ja) * 2019-11-05 2023-05-15 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9206020D0 (en) * 1992-03-19 1992-04-29 Astec Int Ltd Transition resonant convertor
US5694297A (en) * 1995-09-05 1997-12-02 Astec International Limited Integrated circuit mounting structure including a switching power supply
JP3619523B2 (ja) * 1996-12-04 2005-02-09 株式会社ルネサステクノロジ 半導体装置
US6365962B1 (en) * 2000-03-29 2002-04-02 Intel Corporation Flip-chip on flex for high performance packaging applications
US6535988B1 (en) * 1999-09-29 2003-03-18 Intel Corporation System for detecting over-clocking uses a reference signal thereafter preventing over-clocking by reducing clock rate
US6791846B2 (en) * 2000-10-30 2004-09-14 Sun Microsystems, Inc. Power distribution system with a dedicated power structure and a high performance voltage regulator
US7952194B2 (en) * 2001-10-26 2011-05-31 Intel Corporation Silicon interposer-based hybrid voltage regulator system for VLSI devices
AU2003217883A1 (en) * 2002-02-25 2003-09-09 Molex Incorporated Power delivery to base of processor
US7392099B2 (en) * 2003-12-12 2008-06-24 Hewlett-Packard Development Company, L.P. System and method for power management when an operating voltage is between two thresholds
CN1998273A (zh) * 2004-03-11 2007-07-11 国际整流器公司 嵌入式功率管理控制电路
US7523337B2 (en) * 2004-08-19 2009-04-21 Intel Corporation Power delivery system in which power supply and load exchange power consumption measurements via digital bus
US20060065962A1 (en) * 2004-09-29 2006-03-30 Intel Corporation Control circuitry in stacked silicon
US7247930B2 (en) * 2004-09-30 2007-07-24 Intel Corporation Power management integrated circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673268B2 (en) 2011-12-29 2017-06-06 Intel Corporation Integrated inductor for integrated circuit devices
US9881990B2 (en) 2011-12-29 2018-01-30 Intel Corporation Integrated inductor for integrated circuit devices
US10256286B2 (en) 2011-12-29 2019-04-09 Intel Corporation Integrated inductor for integrated circuit devices
WO2013101249A1 (en) * 2011-12-31 2013-07-04 Intel Corporation Fully integrated voltage regulators for multi-stack integrated circuit architectures
US9921640B2 (en) 2012-09-28 2018-03-20 Intel Corporation Integrated voltage regulators with magnetically enhanced inductors

Also Published As

Publication number Publication date
TW200627774A (en) 2006-08-01
DE112005002326T5 (de) 2007-08-23
DE202005021992U1 (de) 2012-01-31
WO2006039606A2 (en) 2006-04-13
TWI308416B (en) 2009-04-01
WO2006039606A3 (en) 2006-06-01
CN101031862A (zh) 2007-09-05
US20060071650A1 (en) 2006-04-06

Similar Documents

Publication Publication Date Title
KR20070048260A (ko) Ｃｐｕ 및 전압 조절기/변환기 모듈의 3차원 패키지
US20100115301A1 (en) Cpu power delivery system
US7671456B2 (en) Power management integrated circuit
Radhakrishnan et al. Power delivery for high-performance microprocessors—challenges, solutions, and future trends
US7568115B2 (en) Power delivery and power management of many-core processors
US20070260898A1 (en) Voltage regulator with suspend mode
EP1293031A1 (en) Multi-phase pulse width modulated voltage regulator
US11271475B2 (en) On-package high-bandwidth resonant switched capacitor voltage regulator
US20210257317A1 (en) Distributing on chip inductors for monolithic voltage regulation
CN112567614A (zh) 用于电压调整器的多端子电感器
US7181631B2 (en) Mechanism to control an on die voltage regulator
US20230004210A1 (en) System on chip and electronic device including the same
US6816978B1 (en) System and method for adjusting an input voltage to a switching power supply while keeping the output voltage constant
KR101213777B1 (ko) 전자 시스템용 파워 서플라이
TWI259945B (en) Multiple return terminal power supply method and apparatus
KR20180119963A (ko) 전원 관리 집적 회로를 포함하는 메모리 장치 및 메모리 모듈
US10481673B2 (en) Multi-port extension for multi-rail point-to-point power management interfaces
US20170373587A1 (en) Compact partitioned capacitor for multiple voltage domains with improved decoupling
US20160170456A9 (en) Power management integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application