KR20070046517A - 전자 방출 디바이스 - Google Patents

Abstract

본 발명의 전자 방출 디바이스에 관한 것으로서, 이 전자 방출 디바이스는 제1 전극들 및 전자 방출부가 형성된 제1 기판을 포함하는 전자 방출 디바이스로서, 상기 전자 방출부는 다공성 폴리 실리콘을 포함한다.

본 발명의 전자 방출 디바이스는 다공성 폴리실리콘 전자 방출부를 포함하므로, 낮은 구동 전압에서도 전자 방출이 일어날 수 있어, 소비 전력을 감소시킬 수 있고, 색재현성이 우수하며, 화소간 색재현성이 균일한 효과가 있다.

전자방출표시디바이스,폴리실리콘,다공성,전자방출부

Description

전자 방출 디바이스{ELECTRON EMISSION DEVICE}

도 1은 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도.

[산업상 이용 분야]

본 발명은 전자 방출 디바이스에 관한 것으로서, 더욱 상세하게는 전자 방출 디바이스의 전자 방출부에 관한 것이다.

[종래 기술]

일반적으로 전자 방출 소자(electron emission element)는 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 구분된다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array: 이하 FEA라 칭함), 표면 전도 에미션(Surface-Conduction Emitter: 이하 SCE라 칭함), 금속-절연체-금속(Metal-Insulator-Metal: 이하 MIM이라 칭함)형 및 금속-절연체-반도체(Metal-Insulator-Semiconductor: 이하 MIS라 칭함)형 등이 알려져 있다.

이중 FEA형 전자 방출 소자는 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극들로서 하나의 캐소드 전극과 하나의 게이트 전극이 구비되는 구성을 가지며, 상기 전자 방출부의 물질로 일 함수(work function)가 낮거나 종횡비(aspect ratio)가 큰 물질, 일례로 몰리브덴(Mo) 또는 실리콘(Si) 등을 주재질로 하는 선단이 뾰족한 팁 구조물이거나, 탄소 나노 튜브, 흑연 및 다이아몬드상 탄소와 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 전자가 방출되는 원리를 이용한다.

이러한 전자 방출 소자는 일 기판에 어레이를 이루며 형성되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 표시 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 다른 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

여기서 전자 방출 소자는 일반적으로 캐소드 전극과 게이트 전극이 절연층을 사이에 두고 서로 교차하는 방향을 따라 순차적으로 형성되고, 두 전극간 교차 영역의 게이트 전극과 절연층에 개구부가 각각 형성되며, 이 개구부 내측으로 캐소드 전극 위에 전자 방출부가 형성되어, 캐소드 전극과 게이트 전극에 인가되는 전압에 따라 전자 방출부에서 전자 방출이 이루어지는 구성을 갖는다.

또한, 전자 방출 소자로 어레이를 이루어 전자 방출 디바이스를 구성하는 경우, 캐소드 전극과 게이트 전극 중 어느 하나의 전극에 주사 신호 전압이 인가되고, 다른 하나의 전극에 데이터 신호 전압이 인가되어, 캐소드 전극과 게이트 전극간 전압 차가 임계치 이상인 전자 방출 소자들에서 전자 방출부 주위에 전계가 형 성되어 이로부터 전자 방출이 이루어진다.

또한, 전자 방출 디바이스를 발광 유닛이 구비된 다른 기판과 결합하여 전자 방출 표시 디바이스를 구성하는 경우, 전자 방출 소자들로부터 방출되는 전자들이 애노드 전극에 의해 해당 형광층으로 가속되어 소정의 발광 또는 표시 작용을 하게 된다.

그런데 지금까지 알려진 전자 방출 디바이스의 전자 방출부는 저마다의 문제를 가지고 있어, 실질적으로 양질의 전자 방출 표시 디바이스를 제조하는데 어려움을 주고 있다. 가령, 팁 구조물의 전자 방출부는 그로부터 방출된 전자가 갖는 직진성이 떨어지는 문제점을, 탄소계 물질로 이루어진 전자 방출부는 높은 구동 전압에서 작동되는 문제를 가지고 있다.

본 발명은 목적은 낮은 구동 전압에서 전자 방출이 가능하고, 색재현성이 우수하고, 화소간에 균일한 색상을 나타낼 수 있는 전자 방출 디바이스를 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명은 제1 전극들 및 전자 방출부가 형성된 제1 기판을 포함하는 전자 방출 디바이스로서, 상기 전자 방출부는 다공성 폴리 실리콘을 포함하는 전자 방출 디바이스를 제공한다.

상기 제1 전극이 상기 제1 기판 위에 임의의 간격을 두고 복수로 형성되고, 상기 전자 방출부는 상기 제1 전극 위에 형성되며, 상기 제1 전극들 사이에는 폴리 실리콘으로 형성된 제1 절연층이 형성되어 있다.

또한 상기 전자 방출부 위에 형성된 실리콘 산화막을 더욱 포함할 수도 있다.

상기 전자 방출부의 다공도는 전자 방출부 두께에 대하여 30 내지 40%인 것이 바람직하다. 상기 전자 방출부의 다공도가 상기 범위를 벗어나는 경우에는 전자 방출부가 떨어져나가는 문제가 있어 바람직하지 않다.

본 발명은 또한 서로 대향 배치되는 제1 기판 및 제2 기판, 상기 제1 기판에 형성되는 제1 전극들 및 제2 전극들, 상기 제1 전극들에 전기적으로 연결되며, 다공성 폴리실리콘을 포함하는 전자 방출부, 상기 제1 전극들 사이에 형성된 제1 절연층, 제2 절연층을 사이에 두고 상기 제1 전극들과 제2 전극들 상부에 위치하며, 전자빔 통과를 위한 개구부를 구비하는 집속 전극, 상기 제2 기판에 형성되는 형광층; 및 상기 형광층의 일면에 형성되는 애노드 전극을 포함하는 전자 방출 표시 디바이스를 제공한다.

이하 본 발명을 더욱 상세하게 설명한다.

본 발명은 종래 카본 나노 튜브와 같은 탄소계 물질로 제조된 전자 방출부를 포함하는 전자 방출 표시 디바이스가 구동 전압이 높아 소비 전력이 증가하고, 전자 방출부로부터 방출된 전자의 직진성이 좋지 못해 색재현성이 저하되고 화소간의 색재현성이 불균일한 문제를 해결하기 위한 것이다.

이를 위하여, 본 발명에서는 다공성 폴리실리콘을 전자 방출부로 사용하였다.

도 1은 본 발명의 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다. 전자 방출 표시 디바이스는 내부 공간부를 사이에 두고 서로 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 이 기판들 중 제1 기판(2)에는 전자 방출을 위한 구조물이 제공되고, 제2 기판(4)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하기 위한 구조물이 제공된다.

제1 기판(2) 위에 형성되는 전자 방출 구조물은 전자 방출 디바이스를 형성하게 되는바, 이하 이 전자 방출 디바이스에 대해 구체적으로 설명하면 다음과 같다.

제1 기판(2)에는 제1 전극인 캐소드 전극들(6)이 제1 기판(2)의 일방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성된다. 더욱이, 제1 기판(2)에는 제2 전극인 게이트 전극들(10)이 제1 기판(2)의 일방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

본 실시예에서 캐소드 전극(6)과 게이트 전극(10)의 교차 영역을 화소 영역으로 정의하며, 각 화소 영역마다 캐소드 전극(6)과 게이트 전극(10) 사이에는 전자 방출부(12)가 배치된다. 실질적으로 이 전자 방출부(12)는 캐소드 전극(6) 위에 형성되어 이 캐소드 전극(6)과 전기적으로 연결되며, 진공 중에서 전계가 가해지면 전자를 방출하게 된다. 본 실시예에서 전자 방출부(12)는 화소 영역에 해당되는 캐소드 전극(6) 부위를 모두 덮으면서 형성되고, 다공성 폴리실리콘으로 구성된다. 또한, 상기 제1 기판(2)에서 캐소드 전극(6) 및 상기 전자 방출부(12)를 제외한 나머지 부분에는 폴리실리콘으로 이루어진 제1 절연층(8)이 형성된다.

다공성 폴리실리콘으로 형성된 전자 방출부(12)로부터 방출되는 전자는 종래 탄소계 물질 전자 방출부로부터 방출되는 전자에 비해 직진성이 매우 우수하여, 제1 기판 및 제2 기판의 갭을 9mm 이상으로 증가시킬 수 있다.

상기 전자 방출부(12)와 제1 절연층(8)은 상기 제1 기판(2) 전체에 폴리실리콘을 증착시킨 후, 양극 반응을 실시하여 캐소드 전극들(6) 위의 전자 방출부(12)에 해당되는 영역에 존재하는 폴리실리콘만 다공성이 되도록 하는 방법에 의해 형성될 수 있다. 상기 양극 반응으로는 일반적으로 다공성을 부여할 수 있는 방법이면 어떠한 방법도 적용할 수 있으나, 대표적으로는 에탄올과 HF의 혼합 수용액에 폴리실리콘이 증착된 기판을 침지한 후, 적절한 전류를 인가하는 방법을 들 수 있다. 상기 에탄올과 HF의 혼합 수용액의 농도, 전류의 양 및 전류 인가 시간 등의 조건은 전자 방출부의 목적하는 특성에 따라 적절하게 조절할 수 있다.

한편 도면으로 도시하지는 않았지만 상기 전자 방출부와 상기 제1 절연층 위에 전체적으로 실리콘 산화막이 더욱 형성될 수도 있다. 상기 실리콘 산화막은 양극 반응을 실시한 후, 산화 반응을 더욱 실시하여 형성할 수 있으며, 산화 반응은 당해 분야에서 널리 알려진 내용이므로 본 명세서에서 자세한 설명은 생략하기로 한다.

본 실시예에서 게이트 전극들(10)은 통상의 전자 방출 표시 디바이스와는 달리 전자 방출부(12)가 노출되도록 개구부가 형성되지 않은 구조를 가진다.

그리고 상기 게이트 전극(10)을 덮으면서 제2 절연층(14)과 제3 전극인 집속 전극(16)이 형성된다. 이 제2 절연층(14)과 집속 전극(16)은 전자빔 통과를 위한 개구부(14a, 16a)를 각기 가진다. 이 때, 집속 전극(16)은 전자 방출부(12)와의 높이 차이가 클수록 우수한 집속 효과를 발휘하므로, 제2 절연층(14)의 두께를 제1 절연층(8)의 두께보다 크게 형성하는 것이 바람직하다.

이때, 상기 게이트 전극들(10), 상기 제2 절연층(14) 및 상기 집속 전극(16)을 형성하는 물질들은 특별히 한정되지 않으나, 게이트 전극은 단일 금속 또는 이중 금속으로 형성될 수 있으며, 그 대표적인 예로 Ti 또는 Au를 들 수 있으나 이에 한정되는 것은 아니다. 제2 절연층은 실리콘 산화물 그리고 상기 집속 전극은 Si으로 형성되는 것이 보다 적절하다. 이는 다공성 폴리실리콘 전자 방출부, 실리콘 산화막, 실리콘 게이트 전극, 실리콘 산화물 절연층 및 실리콘 집속 전극이 차례대로 형성되어, 필드가 인가될 때 전자가 멀티터널링을 통해 가속되어 방출되는 효과가 극대화될 수 있다.

집속 전극(16)은 제2 절연층(14) 위에 전체적으로 형성된다.

제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(18), 일례로 적색과 녹색 및 청색의 형광층들(18R, 18G, 18B)이 임의의 간격을 두고 형성되고, 각 형광층(18) 사이로 화면의 컨트라스트 향상을 위한 흑색층(20)이 형성된다. 도 1에서는 형광층(18)과 흑색층(20)이 스트라이프패턴으로 형성된 경우를 도시하였으나, 형광층(18)은 제1 기판(2) 상에 설정되는 화소 영역들에 일대일로 대응하도록 개별적으로 위치할 수 있으며, 이 경우 흑색층(20)은 형광층(18)을 제외한 모든 비발광 영역 상에 형성된다.

형광층(18)과 흑색층(20) 위로는 알루미늄과 같은 금속막으로 이루어지는 애 노드 전극(22)이 형성된다. 애노드 전극(22)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 형광층(18)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명한 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판을 향한 형광층과 흑색층의 일면에 위치하며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.

전술한 제1 기판(2)과 제2 기판(4)은 그 사이에 스페이서들(24)을 배치한 상태에서 글래스 프릿과 같은 밀봉재에 의해 가장자리가 일체로 접합되고, 내부 공간부를 배기시켜 진공 상태로 유지함으로써 전자 방출 표시 디바이스를 구성한다. 이때 스페이서들(24)은 흑색층(20)이 위치하는 비발광 영역에 대응하여 배치된다.

상기 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극(6), 게이트 전극(10), 집속 전극(16) 및 애노드 전극(22)에 소정의 전압을 공급하여 구동하는데, 일례로 캐소드 전극(6)과 게이트 전극(10) 중 어느 한 전극에는 주사 신호 전압이, 다른 한 전극에는 데이터 신호 전압이 인가되고, 집속 전극(16)에는 수 내지 수십 볼트의 (-)직류 전압이 인가되며, 애노드 전극(22)에는 수백 내지 수천 볼트의 (+)직류 전압이 인가된다.

따라서, 캐소드 전극(6)과 게이트 전극(10)간 전압 차가 임계치 이상인 화소들에서 전자 방출부(12) 주위에 전계가 형성되어 이로부터 전자들이 방출되고, 방출된 전자들은 집속 전극(16)을 통과하면서이로부터 척력을 인가받아 전자빔 다발의 중심부로 집속된 후 애노드 전극에 인가된 고전압에 이끌려 대응하는 형광층에 충돌함으로써 이를 발광시킨다. 본 발명의 전자 방출 표시 디바이스는 캐소드 전극(6)과 케이트 전극(10)간의 전압 차가 10V 미만에서도 구동하므로, 소비 전력을 감소시킬 수 있다.

본 발명의 전자 방출 디바이스는 다공성 폴리실리콘 전자 방출부를 포함하므로, 낮은 구동 전압에서도 전자 방출이 일어날 수 있어, 소비 전력을 감소시킬 수 있고, 색재현성이 우수하며, 화소간 색재현성이 균일한 효과가 있다.

Claims (9)

1. 제1 전극들 및 전자 방출부가 형성된 제1 기판을 포함하는 전자 방출 디바이스로서,

   상기 전자 방출부는 다공성 폴리실리콘을 포함하는

   전자 방출 디바이스.
2. 제1 항에 있어서,

   상기 제1 전극이 상기 제1 기판 위에 임의의 간격을 두고 복수로 형성되고,

   상기 전자 방출부는 상기 제1 전극 위에 형성되며,

   상기 제1 전극들 사이에는 폴리실리콘으로 형성된 제1 절연층이 형성되는 전자 방출 디바이스.
3. 제1 항 또는 제2 항에 있어서,

   상기 전자 방출부 위에 형성된 실리콘 산화막을 더욱 포함하는 것인 전자 방출 디바이스.
4. 제1 항에 있어서,

   상기 전자 방출부의 다공도는 전자 방출부 두께에 대하여 30 내지 40%인 전자 방출 디바이스.
5. 서로 대향 배치되는 제1 기판 및 제2 기판;

   상기 제1 기판에 형성되는 제1 전극들 및 제2 전극들;

   상기 제1 전극들에 전기적으로 연결되며, 다공성 폴리실리콘을 포함하는 전자 방출부;

   상기 제1 전극들 사이에 형성된 제1 절연층;

   제2 절연층을 사이에 두고 상기 제1 전극들과 제2 전극들 상부에 위치하며, 전자빔 통과를 위한 개구부를 구비하는 집속 전극;

   상기 제2 기판에 형성되는 형광층; 및

   상기 형광층의 일면에 형성되는 애노드 전극

   을 포함하는 전자 방출 표시 디바이스.
6. 제5 항에 있어서,

   상기 전자 방출부와 상기 제1 절연층에 형성된 실리콘 산화막을 더욱 포함하는 것인 전자 방출 표시 디바이스.
7. 제5 항 또는 제6 항에 있어서,

   상기 제1 절연층이 폴리실리콘으로 형성되는 전자 방출 표시 디바이스.
8. 제5 항에 있어서,

   상기 제2 전극들은 상기 전자 방출부 위에 배치되는 부위를 포함하며,

   상기 제2 전극 부위는 상기 전자 방출부를 노출시키지 않고, 상기 전자 방출부를 커버하는 전자 방출 표시 디바이스.
9. 제5 항에 있어서,

   상기 전자 방출부의 다공도는 전자 방출부 두께에 대하여 30 내지 40%인 전자 방출 표시 디바이스.

Images