KR20070046372A - Method of forming an element isolation film in a semiconductor device - Google Patents

Method of forming an element isolation film in a semiconductor device Download PDF

Info

Publication number
KR20070046372A
KR20070046372A KR1020050103017A KR20050103017A KR20070046372A KR 20070046372 A KR20070046372 A KR 20070046372A KR 1020050103017 A KR1020050103017 A KR 1020050103017A KR 20050103017 A KR20050103017 A KR 20050103017A KR 20070046372 A KR20070046372 A KR 20070046372A
Authority
KR
South Korea
Prior art keywords
forming
film
silicon substrate
semiconductor device
pad nitride
Prior art date
Application number
KR1020050103017A
Other languages
Korean (ko)
Inventor
차한섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050103017A priority Critical patent/KR20070046372A/en
Publication of KR20070046372A publication Critical patent/KR20070046372A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로서, 플라즈마 식각 공정에 의한 트렌치의 손상을 완전히 제거할 수 있는 효과가 있다.The present invention relates to a method of forming a device isolation layer of a semiconductor device, and has an effect of completely removing the damage of the trench by the plasma etching process.

이를 위한 본 발명에 의한 반도체 소자의 소자분리막 형성방법은, 실리콘 기판 상에 상기 실리콘 기판의 일부분을 노출시키는 패드 산화막 및 패드 질화막을 차례로 형성하는 단계; 상기 패드 질화막에 의해 노출된 상기 실리콘 기판을 Cl을 포함하는 가스를 이용한 식각 공정을 수행하여 트렌치를 형성하는 단계; 상기 트렌치를 매립하도록 전체 구조 상에 HDP 산화막을 형성하는 단계; 상기 HDP 산화막의 상부를 CMP하여 상기 패드 질화막을 노출시키는 단계; 및 상기 CMP 공정에 의해 노출된 상기 패드 질화막을 제거하는 단계를 포함한다.The method for forming a device isolation film of a semiconductor device according to the present invention includes the steps of sequentially forming a pad oxide film and a pad nitride film exposing a portion of the silicon substrate on a silicon substrate; Forming a trench by performing an etching process using a gas containing Cl on the silicon substrate exposed by the pad nitride layer; Forming an HDP oxide film over the entire structure to fill the trench; CMP the upper portion of the HDP oxide film to expose the pad nitride film; And removing the pad nitride film exposed by the CMP process.

STI, Cl, 플라즈마 STI, Cl, Plasma

Description

반도체 소자의 소자분리막 형성방법{Method of forming an element isolation film in a semiconductor device}Method of forming an element isolation film in a semiconductor device

도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.1A to 1C are cross-sectional views illustrating processes of forming a device isolation film of a semiconductor device according to the related art.

도 2는 종래기술에 따른 반도체 소자의 소자분리막 형성방법에서 발생하는 문제점을 설명하기 위한 단면도.2 is a cross-sectional view for explaining a problem occurring in the method of forming a device isolation film of a semiconductor device according to the prior art.

도 3a 내지 도 3g는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.3A to 3G are cross-sectional views illustrating processes of forming a device isolation film of a semiconductor device in accordance with an embodiment of the present invention.

도 4는 본 발명의 실시예에 따라 형성된 소자분리막을 보여주는 SEM 사진.Figure 4 is a SEM photograph showing a device isolation film formed in accordance with an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

200: 실리콘 기판 201: 패드 산화막200: silicon substrate 201: pad oxide film

202: 패드 질화막 203: 감광막 패턴202: pad nitride film 203: photosensitive film pattern

204: 트렌치 205: HDP 산화막204: trench 205: HDP oxide film

205a: 소자분리막205a: device isolation film

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로서, 특히 반도체 소자의 얕은 트렌치 소자 분리(shallow trench isolation: 이하, "STI"라 칭함.) 기술을 적용한 소자분리막의 제조시 플라즈마 식각(Plasma Each)에 의한 손상(damage)없이, 실리콘 기판을 식각할 수 있는 반도체 소자의 소자분리막 형성방법이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a device isolation film of a semiconductor device, and in particular, plasma etching during fabrication of a device isolation film to which a shallow trench isolation (STI) technique of a semiconductor device is applied. A method of forming a device isolation film of a semiconductor device capable of etching a silicon substrate without damage by the semiconductor device.

반도체 소자의 집적화가 거듭되면서 반도체 소자의 상당한 면적을 점유하는 소자 격리 영역을 줄이기 위한 기술 개발이 활발히 진행되고 있다. 소자 격리 영역 표면의 평탄도와 정밀한 디자인 룰(design rule) 등의 이유로 고집적도를 갖는 차세대 소자의 소자 격리 기술로서 STI 공정이 개발되었다. 상기 STI 공정으로 반도체 기판에 트렌치를 형성하고, 화학 기상 증착(chemical vapor deposition) 방법으로 산화 실리콘 또는 불순물이 도핑되지 않은 다결정실리콘을 매립하여 STI형 소자 분리막을 형성하고 있다. As the integration of semiconductor devices continues, technology development for reducing the device isolation region occupying a considerable area of the semiconductor devices is actively progressing. The STI process has been developed as a device isolation technology of next-generation devices with high integration due to the flatness of the surface of the device isolation region and precise design rules. A trench is formed in the semiconductor substrate by the STI process, and polycrystalline silicon, which is not doped with silicon oxide or impurities, is embedded by chemical vapor deposition to form an STI device isolation layer.

이러한 STI 공정을 적용하는 일반적인 반도체 제조 공정에서는, 실리콘 기판의 식각시에 플라즈마 식각 공정을 이용하기 때문에, 실리콘 기판에 손상이 발생된다. 이때 플라즈마에 의해 가속된 이온들이 실리콘 기판으로 주입되기도 하는데, 이런 불순물들은 접합 누설 전류(Junction Leackage Current)를 유발한다. In a general semiconductor manufacturing process to which such an STI process is applied, damage is caused to the silicon substrate because the plasma etching process is used at the time of etching the silicon substrate. At this time, ions accelerated by the plasma are implanted into the silicon substrate, and these impurities cause junction leakage current.

이하, 종래기술에 따른 STI 제조방법을 첨부한 도면을 참조하여 설명하기로 한다.Hereinafter, an STI manufacturing method according to the related art will be described with reference to the accompanying drawings.

도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도이다.1A to 1C are cross-sectional views illustrating processes of forming a device isolation film of a semiconductor device according to the related art.

종래의 기술에 따른, STI 제조방법은, 도 1a에 도시한 바와 같이, 먼저 실리콘 기판(100)을 제공하고, 상기 실리콘 기판(100) 상에 열산화공정을 통해 산화막(101)을 성장시킨 후, 상기 패드 산화막(101)상에 Si3N4 를 이용하여 약 1500Å 정도의 두께로 패드 질화막(102)을 증착한다.According to the prior art, the STI manufacturing method, as shown in FIG. On the pad oxide film 101, a pad nitride film 102 is deposited to a thickness of about 1500 kW using Si 3 N 4 .

그 다음에, 도 1b에 도시한 바와 같이, 상기 패드 질화막(102)상에 필드영역을 결정하는 감광막 패턴(103)을 형성한다.Next, as shown in FIG. 1B, a photosensitive film pattern 103 is formed on the pad nitride film 102 to determine the field region.

그런 다음, 도 1c에 도시한 바와 같이, 상기 감광막 패턴(103)을 식각 마스크로 이용하여, 상기 패드 질화막(102), 패드 산화막(102) 및 실리콘 기판(100)을 식각하여 트렌치(104)를 형성한다. 상기 트렌치(104) 식각 공정은 플라즈막 식각 공정으로 수행된다. 1C, the trench 104 is etched by etching the pad nitride layer 102, the pad oxide layer 102, and the silicon substrate 100 using the photoresist pattern 103 as an etch mask. Form. The trench 104 etching process is performed by a plasma film etching process.

그러나, 종래 기술에 따른 반도체 소자의 소자분리막 형성방법에 있어서는,상기 실리콘 기판(100)의 플라즈마 식각 공정을 진행하는 과정에서, 도 2에 도시된 바와 같이, 트렌치(104) 측벽에 손상이 발생하게 된다. 상기 플라즈마에 의해 가속된 불순물들은 트렌치(104) 측벽에 파고 들어 소자의 접합 누설 전류를 증가시키는 작용을 한다. 특히 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서와 같이 광을 감지하는 소자의 경우 이러한 불순물들이 포토 다이오드(photo diode)의 암전류(dark current)를 증가시키는 문제점이 있다.However, in the method of forming a device isolation film of a semiconductor device according to the related art, as shown in FIG. 2, damage may occur on the sidewalls of the trench 104 during the plasma etching process of the silicon substrate 100. do. Impurities accelerated by the plasma act to dig into the trench 104 sidewalls to increase the junction leakage current of the device. In particular, in the case of a light sensing device such as a complementary metal oxide semiconductor (CMOS) image sensor, these impurities increase the dark current of a photodiode.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 플라즈마 식각 공정에 의한 트렌치의 손상을 완전히 제거할 수 있는 반도체 소자의 소자분리막 형성방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a method for forming a device isolation film of a semiconductor device capable of completely removing damage to a trench due to a plasma etching process.

상기 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 소자분리막 형성 방법은, 실리콘 기판 상에 상기 실리콘 기판의 일부분을 노출시키는 패드 산화막 및 패드 질화막을 차례로 형성하는 단계; 상기 패드 질화막에 의해 노출된 상기 실리콘 기판을 Cl을 포함하는 가스를 이용한 식각 공정을 수행하여 트렌치를 형성하는 단계; 상기 트렌치를 매립하도록 전체 구조 상에 HDP 산화막을 형성하는 단계;상기 HDP 산화막의 상부를 CMP하여 상기 패드 질화막을 노출시키는 단계; 및 상기 CMP 공정에 의해 노출된 상기 패드 질화막을 제거하는 단계를 포함한다.A device isolation film forming method of a semiconductor device according to the present invention for achieving the above object comprises the steps of sequentially forming a pad oxide film and a pad nitride film exposing a portion of the silicon substrate on a silicon substrate; Forming a trench by performing an etching process using a gas containing Cl on the silicon substrate exposed by the pad nitride layer; Forming an HDP oxide layer on an entire structure to fill the trench; exposing the pad nitride layer by CMPing an upper portion of the HDP oxide layer; And removing the pad nitride film exposed by the CMP process.

또한, 상기 Cl을 포함하는 가스는 HCl 가스, Cl2 가스 및 이들의 혼합 가스로 구성된 군으로부터 선택되는 어느 하나인 것을 특징으로 한다.In addition, the gas containing Cl is HCl gas, Cl 2 It is characterized in that it is any one selected from the group consisting of a gas and these mixed gases.

또한, 상기 식각 공정은 RTP 방식 또는 히터 방식으로 수행하는 것을 특징으 로 한다.In addition, the etching process is characterized in that performed by the RTP method or the heater method.

또한, 상기 RTP 방식은 할로겐 램프를 열원으로 하는 것을 특징으로 한다.In addition, the RTP method is characterized in that the halogen lamp as a heat source.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도 3a 내지 도 3g는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도이다.3A to 3G are cross-sectional views illustrating processes of forming a device isolation film of a semiconductor device according to an exemplary embodiment of the present invention.

본 발명의 실시예에 따른 반도체 소자의 제조방법은, 도 3a에 도시한 바와 같이, 실리콘 기판(200) 상에 패드 산화막(201) 및 패드 질화막(202)을 차례로 증착한다. 이때, 상기 패드 산화막(201)은 상기 실리콘 기판(200)과 패드 질화막(202) 간의 스트레스를 완화시키고, 상기 패드 질화막(202)은 후속적으로 수행되는 CMP 공정의 스토핑층(stopping layer)으로 작용한다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, as illustrated in FIG. 3A, a pad oxide film 201 and a pad nitride film 202 are sequentially deposited on a silicon substrate 200. In this case, the pad oxide layer 201 may relieve stress between the silicon substrate 200 and the pad nitride layer 202, and the pad nitride layer 202 may be a stopping layer of a subsequent CMP process. Works.

그런 다음, 액티브 영역과 필드 영역을 설정하기 위해 상기 패드 질화막(202)의 상부에 감광막 패턴(203)을 형성한다.Then, a photoresist pattern 203 is formed on the pad nitride film 202 to set an active region and a field region.

다음으로, 도 3b에 도시한 바와 같이, 상기 감광막 패턴(203)을 식각 마스크로 이용하여 상기 패드 질화막(202)을 플라즈마 식각 공정을 수행하여, 실리콘 기판(200)의 일부영역(필드영역)을 노출시킨다.Next, as shown in FIG. 3B, the pad nitride film 202 is subjected to a plasma etching process using the photoresist pattern 203 as an etching mask, thereby partially removing a portion (field area) of the silicon substrate 200. Expose

그 다음에, 도 3c에 도시한 바와 같이, 상기 감광막 패턴(203)을 제거하고 나서, 상기 패드 질화막(202)에 의해 노출된 패드 산화막(201)을 제거한다. 상기 패드 산화막(201)의 제거 공정은 불산수용액을 이용하는 습식각 공정으로 수행한다. 한편, 상기 감광막 패턴(203)의 제거 공정은, 상기한 바와 같이 패드 산화막(201) 습식각 공정을 수행하기 전에 수행될 수도 있지만, 상기 패드 산화막(201) 습식각 공정을 수행한 후에 수행될 수도 있다.Next, as shown in FIG. 3C, after the photosensitive film pattern 203 is removed, the pad oxide film 201 exposed by the pad nitride film 202 is removed. The pad oxide film 201 may be removed by a wet etching process using an aqueous hydrofluoric acid solution. Meanwhile, the removal process of the photoresist pattern 203 may be performed before the pad oxide film 201 wet etching process as described above, or may be performed after the pad oxide film 201 wet etching process is performed. have.

그 후, 도 3d에 도시한 바와 같이, Cl를 포함한 가스분위기에서 열식각 공정으로, 상기 실리콘 기판(200)을 식각하여 트렌치(204)를 형성한다. 그리고, 상기 Cl을 포함한 가스로서, HCl 및 Cl2 또는 이들의 혼합가스를 사용할 수 있다. 그리고, 상기 열식각 공정시, 공정 온도는 600~1100℃의 범위로 하여 실시하는 것이 바람직하다. 또한, 상기 열식각 공정시 열원으로는 할로겐 램프를 이용한 RTP 방식을 적용할 수도 있고, 통상적으로 사용하는 히터 방식을 적용할 수 있다. 그리고 상기 열식각 공정시 반응 압력은 0.01~760Torr의 범위로 실시하는 것이 바람직하다. Thereafter, as illustrated in FIG. 3D, the silicon substrate 200 is etched by a thermal etching process in a gas atmosphere including Cl to form a trench 204. As the gas containing Cl, HCl and Cl 2 or a mixed gas thereof may be used. In the thermal etching process, the process temperature is preferably in the range of 600 to 1100 ° C. In addition, as the heat source during the thermal etching process, an RTP method using a halogen lamp may be applied, or a heater method commonly used may be applied. And the reaction pressure during the thermal etching process is preferably carried out in the range of 0.01 ~ 760 Torr.

이때, 본 발명에서는 플라즈마를 전혀 사용하지 않기 때문에, 트렌치(204) 측면에 손상이 전혀 발생하지 않는다. 한편, 상기 트렌치(204) 식각 공정은 직진성을 갖는 플라즈마를 사용하는 대신, 가스 분위기에서 진행되므로, 도면에 도시된 바와 같이, 패드 산화막(201) 하부의 실리콘 기판(200)이 일부 측면 식각될 수도 있다.At this time, since the plasma is not used at all in the present invention, no damage occurs at the trench 204 side surface. Meanwhile, since the trench 204 etching process is performed in a gas atmosphere instead of using a plasma having straightness, as illustrated in the drawing, the silicon substrate 200 under the pad oxide layer 201 may be partially etched. have.

다음으로, 도 3e에 도시한 바와 같이, 상기 트렌치(204)를 매립하도록 전체 구조상에 HDP(high density plasma) 산화막(205)을 형성한다. Next, as shown in FIG. 3E, a high density plasma (HDP) oxide film 205 is formed over the entire structure to fill the trench 204.

그런 다음, 도 3f에 도시한 바와 같이, 상기 패드 질화막(202)이 노출되도록 상기 HDP 산화막(205)의 상부를 CMP하여 소자 분리막(205a)를 형성한다. 3F, the device isolation film 205a is formed by CMPing the upper portion of the HDP oxide film 205 so that the pad nitride film 202 is exposed.

그 후에, 도 3g에 도시한 바와 같이, 상기 CMP 공정에 의해 노출된 패드질화막(202)을 인산 수용액을 이용하여 제거하면, 도면과 같이 통상적인 모양의 STI를 플라즈마 식각 공정에 의한 손상없이 제조할 수 있다.Thereafter, as illustrated in FIG. 3G, when the pad nitride film 202 exposed by the CMP process is removed using an aqueous solution of phosphoric acid, an STI having a conventional shape as shown in the drawing may be manufactured without damage by the plasma etching process. Can be.

그리고, 도 4는 본 발명의 실시예에 따른, 실리콘 기판(200)의 식각 공정 결과를 SEM(Sacnning Electron Microscope)을 이용하여 촬영한 사진이다.4 is a photograph of the etching process result of the silicon substrate 200 according to an embodiment of the present invention using a scanning electron microscope (SEM).

앞에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 소자분리막 형성 방법에 의하면, STI 제조 공정시 실리콘 기판을 식각할 때에, 플라즈마 식각 공정을 적용하여 수행하지 않고, Cl을 포함한 가스를 플로우(flow)하면서, 열에너지(thermal energy)를 이용하여 실리콘 기판을 식각하도록 하여, 트렌치 측벽에 발생하는 플라즈마 식각 공정에 의한 손상을 완전히 제거할 수 있다. 따라서, 접합 누설 전류를 줄일 수 있고, CMOS 이미지센서와 같이 광을 감지하는 소자의 경우에 있어서 암전류를 억제할 수 있는 효과가 있다. As described above, according to the method of forming a device isolation film of a semiconductor device according to the present invention, when etching a silicon substrate in an STI manufacturing process, a gas containing Cl is flowed without performing a plasma etching process. In addition, the silicon substrate may be etched using thermal energy to completely remove the damage caused by the plasma etching process occurring on the sidewalls of the trench. Therefore, the junction leakage current can be reduced, and dark current can be suppressed in the case of a device for sensing light such as a CMOS image sensor.

Claims (4)

실리콘 기판 상에 상기 실리콘 기판의 일부분을 노출시키는 패드 산화막 및 패드 질화막을 차례로 형성하는 단계;Sequentially forming a pad oxide film and a pad nitride film exposing a portion of the silicon substrate on a silicon substrate; 상기 패드 질화막에 의해 노출된 상기 실리콘 기판을 Cl을 포함하는 가스를 이용한 식각 공정을 수행하여 트렌치를 형성하는 단계;Forming a trench by performing an etching process using a gas containing Cl on the silicon substrate exposed by the pad nitride layer; 상기 트렌치를 매립하도록 전체 구조 상에 HDP 산화막을 형성하는 단계; Forming an HDP oxide film over the entire structure to fill the trench; 상기 HDP 산화막의 상부를 CMP하여 상기 패드 질화막을 노출시키는 단계; 및CMP the upper portion of the HDP oxide film to expose the pad nitride film; And 상기 CMP 공정에 의해 노출된 상기 패드 질화막을 제거하는 단계를 포함하는 반도체 소자의 소자분리막 형성 방법.And removing the pad nitride film exposed by the CMP process. 제 1항에 있어서,The method of claim 1, 상기 Cl을 포함하는 가스는, HCl 가스, Cl2 가스 및 이들의 혼합 가스로 구성된 군으로부터 선택되는 어느 하나인 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.The gas containing Cl is HCl gas, Cl 2 A method for forming an isolation film for a semiconductor device, characterized in that any one selected from the group consisting of a gas and a mixture of these gases. 제 1항에 있어서, The method of claim 1, 상기 식각 공정은 RTP 방식 또는 히터 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.The etching process is a device isolation film forming method of a semiconductor device, characterized in that performed by the RTP method or a heater method. 제 3항에 있어서,The method of claim 3, wherein 상기 RTP 방식은 할로겐 램프를 열원으로 하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.The RTP method is a device isolation film forming method of a semiconductor device, characterized in that the halogen lamp as a heat source.
KR1020050103017A 2005-10-31 2005-10-31 Method of forming an element isolation film in a semiconductor device KR20070046372A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050103017A KR20070046372A (en) 2005-10-31 2005-10-31 Method of forming an element isolation film in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050103017A KR20070046372A (en) 2005-10-31 2005-10-31 Method of forming an element isolation film in a semiconductor device

Publications (1)

Publication Number Publication Date
KR20070046372A true KR20070046372A (en) 2007-05-03

Family

ID=38271730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050103017A KR20070046372A (en) 2005-10-31 2005-10-31 Method of forming an element isolation film in a semiconductor device

Country Status (1)

Country Link
KR (1) KR20070046372A (en)

Similar Documents

Publication Publication Date Title
US20070111467A1 (en) Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same
KR20090045294A (en) Implant at shallow trench isolation corner
JP2013065862A (en) Method for fabricating cmos image sensor protecting photodiode from plasma damage
US7642144B2 (en) Transistors with recessed active trenches for increased effective gate width
KR20070046372A (en) Method of forming an element isolation film in a semiconductor device
US7422955B2 (en) Method for manufacturing a semiconductor device, as well as a semiconductor substrate
JP2010050145A (en) Method for manufacturing element isolation structure, and element isolation structure
JP4803975B2 (en) Method for forming element isolation film of semiconductor element
KR100319186B1 (en) Method for fabricating a trench isolation
CN106549029B (en) Method of forming polysilicon gate structure in image sensor device
KR100419872B1 (en) method for isolating semiconductor device
JP2005033192A (en) Method for manufacturing semiconductor device
JP2005108979A (en) Method for manufacturing semiconductor device
KR100444609B1 (en) Method of forming an isolation layer in a semiconductor device
KR100847829B1 (en) Method for Forming Semiconductor Device
KR100838374B1 (en) Method for forming isolation layer in semiconductor device
KR100511917B1 (en) Method for forming isolation layer in semiconductor device
KR100944148B1 (en) Semiconductor device and Method for fabricating thereof
KR20000001910A (en) Trench device separation method of semiconductor device, using aluminum oxide film
KR100688777B1 (en) Method for manufacturing semiconductor device
KR100418300B1 (en) Method for forming isolation layer of semiconductor device
KR20060119197A (en) Method for fabricating trench isolation in semiconductor device
JP2010098152A (en) Method of manufacturing semiconductor device
KR20070050511A (en) Method of forming an device isolation area and method of forming an image device using the same
KR20090022807A (en) Method for fabricating isolation layer in semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination