KR20070037700A - 핵 반응기 보호 시스템용 인쇄 회로 카드 - Google Patents

핵 반응기 보호 시스템용 인쇄 회로 카드 Download PDF

Info

Publication number
KR20070037700A
KR20070037700A KR1020060101703A KR20060101703A KR20070037700A KR 20070037700 A KR20070037700 A KR 20070037700A KR 1020060101703 A KR1020060101703 A KR 1020060101703A KR 20060101703 A KR20060101703 A KR 20060101703A KR 20070037700 A KR20070037700 A KR 20070037700A
Authority
KR
South Korea
Prior art keywords
logic device
printed circuit
logic
circuit card
card
Prior art date
Application number
KR1020060101703A
Other languages
English (en)
Other versions
KR101308297B1 (ko
Inventor
토마스 디 할바흐
Original Assignee
웨스팅하우스 일렉트릭 컴패니 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨스팅하우스 일렉트릭 컴패니 엘엘씨 filed Critical 웨스팅하우스 일렉트릭 컴패니 엘엘씨
Publication of KR20070037700A publication Critical patent/KR20070037700A/ko
Application granted granted Critical
Publication of KR101308297B1 publication Critical patent/KR101308297B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G05B19/0425—Safety, monitoring
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21C—NUCLEAR REACTORS
    • G21C3/00—Reactor fuel elements and their assemblies; Selection of substances for use as reactor fuel elements
    • G21C3/02—Fuel elements
    • G21C3/04—Constructional details
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/048—Monitoring; Safety
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21C—NUCLEAR REACTORS
    • G21C17/00—Monitoring; Testing ; Maintaining
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21C—NUCLEAR REACTORS
    • G21C7/00—Control of nuclear reaction
    • G21C7/36—Control circuits
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21D—NUCLEAR POWER PLANT
    • G21D3/00—Control of nuclear power plant
    • G21D3/04—Safety arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25268—PLD programmable logic device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00—Energy generation of nuclear origin
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00—Energy generation of nuclear origin
    • Y02E30/30—Nuclear fission reactors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Safety Devices In Control Systems (AREA)
  • Monitoring And Testing Of Nuclear Reactors (AREA)

Abstract

핵 반응 시설 보호 시스템용 프린트 회로 카드는, 다수의 베이직(basic) 로직 회로를 갖는 제 1 로직 기기와, 상기 제 1 로직 기기와 동작적으로 연결되어, 상기 프린트 회로 카드의 서비스를 취하지 않고 상기 다수의 베이직 로직 회로를 테스트하는 제 2 로직 기기를 구비한다. 핵 반응 시설 보호 시스템용 프린트 회로 카드는 테스트 신호에 응답하여 제 1 출력 신호를 생성하는 제 1 로직 기기와, 상기 테스트 신호에 응답하여 제 2 출력 신호를 생성하는 제 2 로직 기기와, 상기 제 1 출력 신호 및 상기 제 2 출력 신호를 비교하는 비교기를 구비하되, 상기 테스트 신호는, 상기 프린트 회로와 관련된 래칭 주기보다 짧은 펄스 지속 기간을 갖는다. 핵반응 시설 보호 시스템 프린트 회로 카드에 구현된 테스트 방법 및 핵 반응 제어 시스템이 역시 제공된다.

Description

핵 반응기 보호 시스템용 인쇄 회로 카드{PRINTED CIRCUIT CARD FOR A NUCLEAR REACTOR PROTECTION SYSTEM}
도 1은 본 발명의 일 실시예에 따른 보호 시스템에 사용하기 위한 인쇄 회로 카드의 블럭도이다.
도 2는 도 1의 인쇄 회로 카드(10)에 의해 사용되는 전원 공급기의 블럭도이다.
도 3은 유니버샬 로직 보드 인쇄 회로 카드의 블럭도이다.
도 4는 일 실시예에 따른 도 3의 유니버샬 로직 보드 인쇄 회로 카드의 주 CPLD를 도시한 도면이다.
도 5는 과소 전압 드라이버 보드 인쇄 회로 카드의 블럭도이다.
도 6은 일 실시예에 따른 도 5의 과소 전압 드라이버 보드 인쇄 회로 카드의 주 CPLD를 도시한 도면이다.
도 7은 안전 장치 드라이버 보드 인쇄 회로 카드의 블럭도이다.
도면의 주요 부분에 대한 부호의 설명
10 : 인쇄 회로 카드 11 : 주 CPLD
15 : 테스트 펄스 발생기 및 카운터 16 : 3상태 버퍼
17 : 테스트 CPLD 18 : 결과 비교기
20 : 상태 표시기 21 : 테스트 콘넥터
본 발명은 전반적으로 제어 시스템에 사용되는 인쇄 회로 카드에 관한 것으로, 특히 핵반응기 보호 시스템 내에 사용되는 인쇄 회로 카드에 관한 것이다.
원자력 발전소에서의 전력 생성은 복잡한 공정을 갖는다. 다양한 파라미터(가령, 무제한, 압력, 온도, 유동량, 방사능 레벨, 밸브 위치, 펌프 상태 등)는 일정하게 감시되고 측정되어야 한다. 이러한 측정치는 발전소 운용자에 의해 사용되어 공정을 조정하고(가령, 밸브, 펌프, 제어봉 구동 메카니즘 등을 액츄에이터하고), 공정을 감시하고(가령, 탱크 레벨, 유동량, 온도 등을 감시하고), 그리고 공정 내에 사용되는 장비에 대해 보호를 제공한다(가령, 낮은 냉각수 레벨, 과열, 과압 등을 차단하고, 반응기 "트립", 유닛 런백(unit runback) 등을 트리거한다).
원자력 발전소의 경우, 특히 보호 기능은 절실히 요구되는 사항이다. 따라서, 원자력 발전소는 핵 반응기 보호 시스템을 사용하고 있다. 보호 시스템의 신뢰성을 향상시키기 위해 중복적인 중요 센서들의 세트가 제공되어 다양한 공정 파라미터를 측정한다. 가령, 4개의 중복적인 센서 세트는 통상 중요 파라미터, 가령 반응기 코어 온도를 측정하는 데 사용된다. 이러한 센서들은 원자력 발전소 보호 시스템과 통신하는 다수의 데이터 채널로 분할될 수 있다. 만약 하나의 센서가 오동작한다면, 세 개의 나머지 센서는 반응기 코어 온도를 측정하는 데 사용될 수 있다. 통상의 동작의 의도하지 않은 중단을 차단하기 위해, 중복적인 센서들에 의해 생성되는 신호들은 비상이나 보호 응답을 개시하기 전에 상관된다. 예로서, 가령 네 개의 센서 중 적어도 두 개의 센서에 의한 표시는 반응기 코어 온도를 낮추기 위하여 비상이나 보호 응답을 액츄에이팅하기 위한 필수 사항으로서 요구될 수 있다.
오늘날 사용되는 여러 보호 시스템들은 고체 상태 보호 시스템(SSPS)으로서, 이는 무엇보다도 이산 디지털 전자 장치, 기계적인 스위치, 및 전자 기계적인 릴레이를 이용한다. SSPS의 구성요소들은, 통상적으로 가령 반응기가 단일 로직 트레인에서의 구성요소 장해로 인해 부주의하게 트립하지 않는다는 것을 보장하는 중복적인 로직 "트레인(trains)"으로 배열된다. 대신에, 제 2 로직 트레인은 적절한 제어를 유지한다. 특히, 하나의 로직 트레인이 오프 라인의 오동작을 수행한다면, 다른 트레인이 필요한 보호를 제공할 수가 있다. 보호 시스템의 예들은 스턱커 등의 미국 특허 제 6,062,412호, 크루 등의 미국 특허 제 4,804,515호 및 모리스 등의 미국 특허 제 4,399,095호에서 발견될 수 있다.
SSPS의 각각의 로직 트레인은 통상적으로 다수의 인쇄 회로 카드를 포함하는데, 이 카드는 가령 무제한으로 사용되어 중복적인 센서들 간의 상관을 체크하고, 과소 전압 상태에 대한 체크를 수행하고, 과대 전압 상태 등의 체크를 수행한다. 각각의 트레인은 35개의 유니버샬 로직 카드와, 1개의 과소 전압 드라이버 카드(UV 카드)와, 4 개의 안전 장치 드라이버 카드를 가령 제한없이 포함할 수 있다.
그러나 대부분의 기존 인쇄 회로 카드는 구식 기법을 사용하고 있다. 기존의 인쇄 회로 카드는 가령 15볼트 공급 전압으로부터 동작하며 따라서 대량의 전력을 소비한다. 또한 대부분의 기존 인쇄 회로 카드는 카드의 현재 상태, 입/출력 등을 전달하기 위한 내장되는 적절한 표시기(가령, LED)를 갖지 못한다. 그 결과, SSPS의 고장 원인을 찾는 것은 곤란하다. 일반적으로, 기존 인쇄 회로 카드는 주기적으로 하나의 트레인에 대해 서비스를 중단함으로써(가령, 오프 라인으로 함으로써) 테스트되어야만 한다. 일단 오프라인으로 되면 일련의 테스트 펄스들은 오프 라인 트레인의 입력에 인가되어 그 트레인 내의 인쇄 회로 카드를 테스트하고, 제 2 트레인은 온라인을 유지하여 원자력 발전소에 대해 보호를 제공한다. 테스트가 완료된 후, 제 1 트레인은 온라인으로 재배치된다. 다음 제 2 트레인은 오프 라인으로 되고 일련의 테스트 펄스들은 제 2 트레인의 입력으로 인가되어 그 인쇄 회로 카드를 테스트하며, 제 1 트레인은 온라인으로 유지하여 원자력 발전소에 보호를 제공한다. 테스트가 완료된 후, 제 2 트레인이 온라인으로 재배치된다.
전형적인 테스트 프로토콜 하에서, 트레인들은 매 3개월 내지 6개월 마다 교번적으로 테스트된다. 가령, 트레인-1은 1월에 테스트되고, 트레인-2는 4월에 테스트되고, 트레인-1은 7월에 테스트되고 트레인-2는 10월에 테스트된다. 명백히도, 각각의 트레인은 단지 매 6개월마다 한번 씩 테스트를 경험한다. 따라서, 트레인이 테스트된 후 바로 발생할 오동작은 그 트레인에 대한 다음의 계획된 테스트 때(가령 6개월 후)까지는 발견되지 않거나, 심할 경우 그 트레인이 부주의한 반응기 트립을 야기한 직후에만 발견될 것이다. 보다 새로운 보호 시스템이 이용될 수도 있지만, 보호 시스템의 전반적인 변경은 비용상 금지되며 복잡해질 수 있다.
결과적으로, 당해 기술분야에서는 기존의 SSPS에 대한 개선된 인쇄 회로 카드가 요구되고 있다. 특히, 고신뢰성과 낮은 전력 소비를 제공하며, 무엇보다도 지속적인 자체 테스팅 기능을 제공하며, 기존의 카드에 대한 직접적인 대치물로서 내장될 수 있는 개선된 인쇄 회로 카드가 요구된다.
본 발명의 일 측면은 원자력 발전소 보호 시스템 인쇄 회로 카드에 관한 것으로, 이 인쇄 회로 카드는 다수의 기본 로직 회로를 갖는 제 1 로직 디바이스와, 상기 제 1 로직 디바이스와 동작가능하게 접속되어, 상기 인쇄 회로 카드의 서비스를 중단하지 않고 상기 다수의 기본 로직 회로를 테스팅하는 제 2 로직 디바이스를 포함한다.
본 발명의 다른 측면은 원자력 발전소 보호 시스템 인쇄 회로 카드에 관한 것으로, 이 인쇄 회로 카드는 다수의 기본 로직 회로를 가져 테스트 신호에 응답하여 제 1 출력 신호를 생성하는 제 1 로직 디바이스와, 다수의 기본 로직 회로를 가져 상기 테스트 신호에 응답하여 제 2 출력 신호를 생성하는 제 2 로직 디바이스 와, 상기 제 1 출력 신호와 상기 제 2 출력 신호를 비교하는 비교기를 포함하되, 상기 테스트 신호는 상기 인쇄 회로 카드와 연관된 래칭 구간(latching period)보다 적은 펄스 구간을 갖는다.
본 발명의 또다른 측면은 인쇄 회로 카드의 서비스를 중단하지 않고 인쇄 회로 카드를 테스팅하는 방법에 관한 것으로, 상기 인쇄 회로 카드는 다수의 기본 로직 회로를 포함하여 제 1 출력 신호를 생성하는 제 1 로직 디바이스와 다수의 기본 로직 회로를 포함하여 제 2 출력 신호를 생성하는 제 2 로직 디바이스를 구비하며, 상기 제 2 로직 디바이스의 기본 로직 회로는 상기 제 1 로직 디바이스의 기본 로직 회로와 실질적으로 동일하다. 상기 인쇄 회로 카드 테스팅 방법은 제 1 로직 디바이스의 입력에서 소정의 펄스 구간을 갖는 테스트 신호를 수신하는 단계―상기 제 1 로직 디바이스의 기본 로직 회로는 소정의 래칭 구간을 갖는 구성요소를 포함하되, 상기 래칭 구간은 상기 펄스 구간보다 더 큼―와, 상기 제 2 로직 디바이스의 입력에서 상기 테스트 신호를 수신하는 단계와, 상기 제 1 출력과 상기 제 2 출력을 비교하는 단계를 포함한다.
본 발명의 또다른 측면은 핵 반응기 제어 시스템에 관한 것으로, 이 시스템은 핵 반응기의 다수의 공정 파라미터를 측정하여 그에 대한 응답으로서 센서 출력 신호를 생성하는 다수의 센서와, 다수의 센서 중의 적어도 일부에 전기적으로 접속되어 상기 다수의 센서 중의 적어도 일부의 각각으로부터 센서 출력 신호를 수신하는 인쇄 회로 카드를 갖는 핵 반응기 보호 시스템을 포함한다. 인쇄 회로 카드는 다수의 기본 로직 회로를 갖는 제 1 로직 디바이스와, 상기 제 1 로직 디바이스에 동작가능하게 접속되어 인쇄 회로 카드의 서비스를 중단함이 없이도 다수의 기본 로직 회로를 테스팅하는 제 2 로직 디바이스를 포함한다.
따라서, 본 발명은 전술한 모든 측면 및 이점을 실질적으로 달성한다는 것이 명백하다. 본 발명의 추가적인 측면 및 이점은 상세한 설명에서 기술되며, 부분적으로는 상세한 설명으로부터 명백하거나 본 발명의 실무에 의해 학습될 수도 있다. 또한, 본 발명의 측면 및 이점은 첨부된 청구범위에서 특정되는 수단 및 그 조합에 의해 구현되고 획득될 수 있다.
첨부되는 도면은 본 발명의 바람직한 실시예를 도시하며, 전술한 것 및 아래에 후술될 상세한 설명의 전반적인 설명은 본 발명의 원리를 설명하는 역할을 한다. 도면 전체에 도시된 바와 같이 유사한 참조 부호는 유사하거나 대응하는 부분을 나타낸다.
본 명세서에서 사용되는 "다수의"라는 표현 및 그 유사한 표현은 임의의 양을 폭넓게 지칭하며 하나도 포함한다.
도 1은 본 발명의 일실시예에 따른 인쇄 회로 카드(10)의 블록도이다. 인쇄 회로 카드(10)는 예를 들어 원자로(nuclear reactor) 보호 시스템(예: SSPS)에서 사용되도록 구성되며, 이에 한정되는 것은 아니다. 더 구체적으로, 인쇄 회로 카드(10)는 대체될 기존 인쇄 회로 카드(10)와 동일한 기본 기능, 동일한 크기, 동일한 인터페이스 등을 갖도록 구성된다. 예를 들어, 인쇄 회로 카드는 기존 세이프가드 드라이버 카드(an safeguards driver card), 기존 범용 로직 카드, 기존 과소 전압 드라이버 카드(an undervoltage driver card) 등과 동일한 기능, 동일한 크 기, 동일한 인터페이스 등을 갖도록 구성된다.
도 1을 참조하면, 인쇄 회로 카드(10)는 주 CPLD(complex programmable logic device, 11), 테스트 CPLD(17), 테스트 펄스 생성기 및 카운터(15), 3-상태 버퍼(16), 결과 비교기(18)와 전원 공급기(25) 등을 포함한다. 카드 에지 커넥터(22)가 제공되어 인쇄 회로 카드(10)가 기존 원자로 보호 시스템과 인터페이싱하게 한다. 예를 들어, SSPS의 한 트레인(train)의 범용 드라이버 카드를 대체하도록 구성되는 인쇄 회로 카드(10)는 대체될 범용 드라이버 카드와 실질적으로 동일한 카드 에지 커넥터(22)를 포함할 것이다. 인쇄 회로 카드(10)는 상태 표시자(20)와 예를 들어 외부 테스트 장치에 인쇄 회로 카드를 전기 접속시키는 추가 테스트 커넥터를 포함한다.
주 CPLD(11)는 다수의 입력부(I1 ... IN)를 포함하는데, 각각 자신과 관련되는 신호 감쇠기(12) 및 다수의 기본 로직 회로(도 1에서는 도시 생략)를 갖는다. 입력부(I1 ... IN)는 예를 들어 발전 프로세스와 관련되는 프로세스 파라미터를 측정하는 다수의 센서로부터의 신호를 수신하도록 구성된다. 기본 논리 회로의 수는 소정 기능(예: 2/4 로직 동작, 2/3 로직 동작, 멀티플렉서 동작, AND 동작, OR동작, 드라이버 동작 등)을 완료하도록 구성되어 관련 버퍼/드라이버(13)에 제공되는 출력 신호를 발생시킨다.
테스트 CPLD(17)는 주 CPLD(11)와 동작 가능하게 접속된다. 테스트 CPLD(17)는 테스트될 주 CPLD(11)의 기본 로직 회로의 수를 허용하면서 주 CPLD(11)는 서비스에 유지된다(즉, 주 CPLD(11) 또는 트레인의 일부를 오프-라인으로 하지 않는다). 이 실시예에서, 예를 들어, 테스트 CPLD(17)는 주 CPLD(11)의 기본 로직 회로의 수와 실질적으로 동일한 다수의 기본 로직 회로(도시 생략)을 포함한다. 결과적으로, 테스트 CPLD(17)의 로직 회로는 주 CPLD(11)와 동일한 기능을 구현하도록 구성된다. 테스트 CPLD(17)의 로직 회로는 제 2 출력 신호를 발생시키도록 구성된다.
테스트 동안, 테스트 펄스 생성기 및 카운터(15)는 다수의 테스트 단계를 통해 순환하며 다수의 테스트 펄스를 생성한다. 테스트 단계마다, 로직 테스트 패턴의 다양한 신호가 3-상태 버퍼(16)를 통해 주 CPLD(11)의 각 입력부(II ... IN)에 인가된다. 로직 테스트 패턴의 다양한 신호는 관련 감쇠기(12)를 통해 각 입력부(II ... IN)에 용량성 결합되고 약 2μS(즉, 2×10-6초) 테스트 주기 동안 정상 입력 신호를 오버라이딩한다. 로직 테스트 패턴의 동일한 신호는 테스트 CPLD(17)의 입력부에 인가된다. 로직 테스트 패턴에 응답하여 CPLD(11)에 의해 발생되는 출력 신호는 로직 테스트 패턴에 응답하여 테스트 CPLD(17)에 의해 발생되는 출력 신호로 비교기(18)에 의해 비교된다. 주 CPLD(11)의 출력부이 테스트 CPLD(17)의 출력과 일치하지 않는 경우, (예를 들어 상태 표시자(20)를 이용하여) 기본 로직 회로의 한 세트(즉, 주 CPLD(11)의 기본 로직 회로 또는 테스트 CPLD(17)의 기본 논리 회로)가 에러 상태라는 표시가 제공된다.
전술한 바와 같이, 테스트 펄스는 약 2μS(즉, 2×10-6초)의 지속 시간을 갖는다. 인쇄 회로 카드(10)(도시 생략)상의 릴레이는 래칭하기 위해 약 12mS(즉, 12×10-3초)를 요구하기 때문에, (래치 시간보다 1000배 이상 짧은 지속 시간을 갖는) 2μS 테스트 펄스의 사용은 테스트 펄스가 인쇄 회로 카드(10)으로부터 트레인 내의 다른 인쇄 회로 카드로 진행하지 않는 것을 보장한다.
또한, 필터(도시 생략)가 인쇄 회로 카드(10)의 출력부에 추가되어 트레인을 통해 테스트 펄스가 진행하지 않는 것을 더 보장할 수 있다. 예를 들어, 이 실시예에서, 출력 버퍼/드라이버(13)는 전술한 테스트 시퀀스의 일부로서 테스트된다. 버퍼/드라이버(13)가 드라이버로서 사용될 때, 버퍼/드라이버(13)는 2개의 2μS 테스트 펄스를 필터링하도록 설계된다. 더 구체적으로, (2μS 테스트 펄스보다 100배 이상 긴) 약 256μS 테스트 펄스가 인가되어 버퍼/드라이버(13)의 출력 트랜지스터를 한 번에 하나씩 턴 오프한다. 버퍼/드라이버(13)의 출력 전압이 측정되어 출력 전압이 존재하지 않는다는 것을 보장한다. 출력 전압이 존재하고 버퍼/드라이버(13)가 주 CPLD(11)에 의해 턴 온 되지 않으면, 버퍼/드라이버(13)의 출력 소자는 단락되고 에러가 발생된다. 또한, 버퍼/드라이버(13)가 활성화되고 출력 전압이 존재하지 않으면 에러가 발생된다.
전술한 바와 같이, 주 CPLD(11)는 테스트되면서 인쇄 회로 카드(10)는 서비스를 유지할 수 있다. 이 실시예에서, 주 CPLD(11)는 서비스 상태일 때 연속적으로 테스트된다. 더 구체적으로, 주 CPLD(11)는 주 CPLD(11)를 오프-라인으로 하지 않고 초당 적어도 1회 테스트된다.
인쇄 회로 카드(10)는 "데드 맨(dead man) 회로(19)도 포함한다. 데드 맨 회로(19)는 주 CPLD(11) 및 테스트 CPLD(17)와 동작 가능하게 접속된다. 데드 맨 회로(19)는 주 CPLD(11)가 테스트 CPLD(17)가 올바르게 동작하고 있다는 것을 증명할 수 있도록 구성된다. 더 구체적으로, 데드 맨 회로는 주 CPLD(11)로부터 테스트 신호를 수신하고 테스트 CPLD(17)의 상태를 표시하는 응답을 생성하며, 주 CPLD(11)로 응답을 다시 전송하도록 구성된다. 데드 맨 회로에 의해 생성되는 응답 신호에 응답하여, 주 CPLD(11)는 테스트 CPLD(17)가 올바르게 기능하지 않으면 표시(예를 들어 상태 표시자(20))를 제공한다.
이 실시예에서, 상태 표시자(20)는 카드 자체의 상태, 입력, 출력 등을 디스프레이하는 다수의 LED를 포함한다. 예를 들어, 인쇄 회로 카드는 "하트비트(heartbeat)" LED를 포함하는데, 이는 일정 비율로 플래싱(flashes)하여 인쇄 회로 카드(10)가 전원 공급되어 올바르게 동작하고 있다는 것을 표시한다. 상태 표시자(20)의 결과로서, 트러블슈팅 과정이 간단해 진다.
전력 소비를 감소시키기 위해, 인쇄 회로 카드(10)의 부품 대부분은 3.3볼트에서 동작한다. 인쇄 회로 보드(10)는 15볼트에서 동작하는 기존 인쇄 회로 카드에 대한 일대일 대체물이므로, 전원 공급기(25)는 기존 인쇄 회로 카드에 공급되는 15볼트 전력을 인쇄 회로 카드(10)에서 사용하기 위해 3.3볼트로 변환하도록 구성된다. 도 2는 도 1의 인쇄 회로 보드(10)에 의해 사용되는 전원 공급기(25)의 볼록도이다. 전원 공급기(25)는 필터(26), 리던던트 DC-DC 컨버터(27a, 27b) 및 레 귤레이터(28)를 포함한다. 이 실시예에서, 기존 15볼트 전력 신호가 필터(26)에 의해 컨디셔닝/필터링된다. 필터(26)의 출력은 15볼트 출력 핀, DC-DC 컨버터(27a)의 입력부, DC-DC 컨버터(27b)의 입력부, 및 레귤레이터(28)의 입력부에 전기 접속된다. DC-DC 컨버터(27a) 및 DC-DC 컨버터(27b)는 각각 인쇄 회로 보드(10)에서 사용하기 위해 15볼트 신호를 3.3볼트 신호로 변환한다. DC-DC 컨버터(27a) 및 DC-DC 컨버터(27b)는 리던던트 3.3볼트 전압 공급을 제공한다. 레귤레이터(28)는 인쇄 회로 카드(10)에 5볼트 전원 공급을 제공한다. 이중 48볼트 공급(48V1 및48V2)는 전원 공급기(25)에 접속되고 단일 48볼트 출력은 인쇄 회로 카드(10)에서 사용하기 위해 제공된다.
도 3은 일실시예에 따른 유니버샬 로직 보드(Universal Logic Board)로서 기능하도록 구성되는 인쇄 회로 카드(10')의 블록도이다. 도 4는 일실시예에 따른 도 3의 유니버샬 로직 보드 인쇄 회로 카드(10')의 주 CPLD(11')를 도시하고 있다. 도 4를 참조하면, 유니버샬 로직 보드 인쇄 회로 카드(10')는 5개의 로직 블록을 구현하는 기본 로직 회로를 갖는 주 CLPD(11')를 포함한다. 기본 로직 기능은 주 CPLD(11')에서 구현되며, 인쇄 회로 카드(10')상의 개별 부품(이들 전부가 도시된 것은 아님)을 지원한다. 주 CPLD(11')는 4-입력 로직 블록(50), 3-입력 로직 블록(51), 3-입력 로직 블록(52), 2-입력 로직 블록(53), 및 6-출력 멀티플렉서 블록(54)을 구현한다. 4-입력 로직 블록(50)은 입력(I1-I4)를 수신하고, 3-입력 로직 블록(51)은 입력(I5-I7)을 수신하며, 3-입력 로직 블록(52)은 입력(I8-I10)을 수신하 고, 2-입력 로직 블록(53)은 입력 SP(I1-I2)을 수신한다. 각 입력(즉, I1-I10 및 SP I1-SP I2)은 자신과 관련되는 감쇠기(12)를 갖는다.
본 실시예에서, 범용 로직 보드 인쇄 회로 카드(10')는 능동 로직 로우이다. 4-입력 로직 블록은 4개의 입력 중 임의의 2개가 로우일 때 저출력을 공급하는데, 3-입력 로직 블록들 각각은 3개의 입력 중 임의의 2개가 로우일 때 저출력을 공급하고, 2-입력 로직 블록은 2개의 입력 중 임의의 1개가 로우일 때 고출력을 공급한다. 4-입력 로직 블록(50), 3-입력 로직 블록(51) 및 2-입력 로직 블록(52)으로부터의 신호는 멀티플렉서(54)에 의해 출력(M1 내지 M6)으로 라우팅된다. 멀티플렉서(54)의 각 출력은 이 멀티플렉서와 연관된 버퍼(13')를 구비한다. 이 출력(M1 내지 M6)은 예컨대, 발전소 보호 시스템에 의해 나타난다.
도 3을 참조하면, 테스트 CPLD(17')는 실질적으로 주 CPLD(11')에서 구현되는 것과 동일한, 5개의 기본 로직 기능을 구현하는 기본 로직 회로를 포함한다는 점에 주목해야 한다. 테스트 동안에, 로직 테스트 패턴과 동일한 신호가 테스트 CPLD(17')의 입력단에 인가된다. 로직 테스트 패턴에 응답하여 주 CPLD(11')에 의해 생성된 출력 신호는 비교기(18)에 의해, 로직 테스트 패턴에 응답하여 테스트 CPLD(17')에 의해 생성된 출력 신호와 비교된다. 만일 주 CPLD(11')의 출력이 테스트 CPLD(17')의 출력과 일치하지 않으면, 기본 로직 회로(즉, 주 CPLD(11')의 기본 로직 회로 또는 테스트 CPLD(17')의 기본 로직 회로)의 한 세트가 에러임을 나 타내는 표시가 제공된다(예컨대, 상태 표시기(20)를 사용함).
범용 로직 보드 인쇄 회로 카드(10')의 모든 입력 및 출력은 대체되는 기존의 범용 로직 보드 인쇄 회로 카드와 동일한 로직 레벨 및 임피던스로 구성된다는 점에도 주목해야 한다. 본 발명의 범주 내에 존재하면서 범용 로직 보드 인쇄 회로 카드(10') 상에 추가적이거나 다른 로직 기능이 구현될 수 있음은 물론이다.
도 5는 일 실시예에 따른 부족전압 드라이버 보드 인쇄 회로 카드(10'')에 대한 블록도이다. 도 6은 일 실시예에 따른 도 5의 부족전압 드라이버 보드 인쇄 회로 카드(10'')의 주 CPLD(11'')를 도시한다. 인쇄 회로 카드(10'') 상의 별도의 부품(전부 도시 생략)을 지원하는 기본 로직 기능은 주 CPLD(11')에서 구현된다.
도 6을 참조하면, 부족전압 드라이버 보드 인쇄 회로 카드(10'')는 "앤드(AND)" 로직 기능과 전류 제한 재시행 로직 기능을 구현하는 기본 로직 회로를 구비하는 주 CPLD(11'')를 포함한다. 보다 구체적으로, 복수의 신호는 5개의 입력 그룹(G1 내지 G5)으로 분리되는데, 이들 중 각각은 앤드 게이트(54a)의 입력에 및 앤드 게이트(54b)의 입력으로 공급된다. 앤드 게이트(54a)의 출력은 드라이버(13'')를 통해 전류/전압 모니터(55a)에 공급된다. 이와 유사하게, 앤드 게이트(54b)의 출력은 드라이버(13'')를 통해 전류/전압 모니터(55b)에 공급된다. 전루/전압 모니터(55a)의 출력 및 전류/전압 모니터(55b)의 출력은 모니터링되는 실제 출력이 테스트용으로 주입되는 예상 출력과 다르면 에러 신호를 생성하는 비교기(18)에 의해 비교된다. 만일 출력이 로우 임피던스가 되면 (예컨대, 단락되면), 드라이버 회로는 드라이버 카드 상의 전자 부품을 손상시키는 과전류 상태를 경험할 것이다. 과전류 상태 동안에, 전류 모니터는 드라이버 회로에 대한 손상을 방지하기 위해 출력 드라이버를 턴오프한다. 전류 모니터는 과전류 상태를 테스트하고 주기적으로 출력 회로를 재시행한다. 과전류 상태가 소멸되면, 드라이버 회로는 정규 동작으로 되돌아간다.
도 5를 참조하면, 테스트 CPLD(17'')는 실질적으로 CPLD(11'')에서 구현되는 것과 동일한, "앤드" 로직 기능 및 전류 제한 재시행 로직 기능을 구현하는 기본 로직 회로를 포함한다는 것에 주목해야 한다. 테스트 동안에, 로직 테스트 패턴과 동일한 신호는 테스트 CPLD(17'')의 입력단에 인가된다. 로직 테스트 패턴에 응답하여 주 CPLD(11'')에 의해 생성되는 출력 신호는 비교기(18)에 의해, 로직 테스트 패턴에 응답하여 테스트 CPLD(17'')에 의해 생성되는 출력 신호와 비교된다. 만일 주 CPLD(11'')의 출력이 테스트 CPLD(17'')의 출력과 일치하지 않으면, 기본 로직 회로(즉, 주 CPLD(11'')의 기본 로직 회로 또는 테스트 CPLD(17'')의 기본 로직 회로)의 한 세트가 에러임을 나타내는 표시가 제공된다(예컨대, 상태 표시기(20)를 사용함).
부족전압 드라이버 보드 인쇄 회로 카드(10'')의 모든 입력 및 출력은 대체되는 기존의 부족전압 드라이버 보드 인쇄 회로 카드와 동일한 로직 레벨 및 임피던스로 구성된다는 점에도 주목해야 한다. 본 발명의 범주 내에 존재하면서 부족전압 드라이버 보드 인쇄 회로 카드(10'') 상에 추가적이거나 다른 로직 기능이 구현될 수 있음은 물론이다.
도 7은 일 실시예에 따른 보호용 드라이버 보드 인쇄 회로 카드(10''')에 대한 블록도이다. 도 8은 일 실시예에 따른 도 7의 보호용 드라이버 보드 인쇄 회로 카드(10''')의 주 CPLD(11''')를 도시한다. 도 8을 참조하면, 보호용 드라이버 보드 인쇄 회로 카드(10''')는 래치 리셋이 있는 8개의 드라이버 회로(예컨대, 드라이버-1 내지 드라이버-8)를 구현하는 기본 로직 회로를 구비하는 주 CPLD(11''')를 포함한다. 인쇄 회로 카드(10''') 상의 (드라이버 전류/전압 모니터(61)(전부 도시 생략)와 같은) 별도의 부품을 지원하는 기본 로직 기능은 주 CPLD(11''')에서 구현된다. 각 드라이버(즉, 드라이버-1 내지 드라이버-8)는 동일한 부품을 포함하지만, 간결성을 위해, 예시적인 로직은 드라이버-8에 대해서만 도시된다.
드라이버-8은 필터(56), 2개의 낸드(NAND) 게이트(57,58), 앤드 게이트(59) 및 트랜지스터(60)를 포함한다. 리셋 메모리 기능은 2개의 낸드 게이트(57,58)에 의해 실행되어, 낸드 게이트(58)의 출력을 처리하고 필터(56)를 통해 그 출력을 낸드 게이트(57)의 입력단에 다시 공급함으로써 리셋에 래칭(latching) 기능을 제공한다. 필터(56)는 래치를 설정하여 드라이버 출력을 재설정할 때 발생하는 잡음 글리치(glitch)를 방지하고 전형적인 RC 필터처럼 동작하지만, 캐패시터의 충전 및 방전을 모방하는 업/다운 컨버터를 사용하여 주 CPLD(11''')에서 구현된다. 낸드 게이트(58)의 출력은 앤드 게이트(59)의 입력단에도 공급된다. 앤드 게이트(59)의 출력은 출력 드라이버 트랜지스터(60)의 게이트를 구동한다. 각 드라이버 회로(예컨대, 드라이버-1 내지 드라이버-8)의 출력은 연관된 드라이버(13''')에 공급된다. 각 드라이버(13''')의 출력은 연관된 드라이버 전류 모니터(61)를 통해 비교기(18) 에 공급된다.
테스트 CPLD(17''')는 실질적으로 주 CPLD(11''')와 동일한, 드라이버 로직 기능을 구현하는 기본 로직 회로를 포함한다. 테스트 CPLD(17''')의 출력은 비교기(18)에도 공급된다. 테스트 동안에, 로직 패턴과 동일한 신호는 테스트 CPLD(17''')의 입력단에 인가된다. 로직 테스트 패턴에 응답하여 주 CPLD(11''')에 의해 생성되는 출력 신호는 비교기(18)에 의해, 로직 테스트 패턴에 응답하여 테스트 CPLD(17''')에 의해 생성되는 출력 신호와 비교된다. 만일 주 CPLD(11''')의 출력이 테스트 CPLD(17''')의 출력과 일치하지 않으면, 기본 로직 회로(즉, 주 CPLD(11''')의 기본 로직 회로 또는 테스트 CPLD(17''')의 기본 로직 회로)의 한 세트가 에러임을 나타내는 표시가 제공된다(예컨대, 상태 표시기(20)를 사용함).
보호용 드라이버 보드 인쇄 회로 카드(10''')의 모든 입력 및 출력은 대체되는 기존의 보호용 드라이버 보드 인쇄 회로 카드와 동일한 로직 레벨 및 임피던스로 구성된다는 점에도 주목해야 한다. 본 발명의 범주 내에 존재하면서 보호용 드라이버 보드 인쇄 회로 카드(10''')에 추가적이거나 다른 로직 기능이 구현될 수 있음은 물론이다.
본 발명의 바람직한 실시예가 이상에 설명되고 예시되었지만, 이들은 본 발명에 대해 전형적인 것이며, 이들로 한정되지 않는다. 본 발명의 사상 또는 범주를 벗어나지 않으면서 추가, 삭제, 대체 및 다른 변경이 이루어질 수 있다. 따라서, 본 발명은 이상의 설명으로 한정되는 것이 아니라 첨부되는 특허 청구 범위의 범주에 의해서만 한정된다.
이상과 같은 본 발명에 의하면, 고신뢰성과 낮은 전력 소비를 제공하며, 무엇보다도 지속적인 자체 테스팅 기능을 제공하며, 기존의 카드에 대한 직접적인 대치물로서 내장될 수 있는 개선된 인쇄 회로 카드를 제공할 수 있게 된다.

Claims (25)

  1. 핵 반응 시설 보호 시스템용 프린트 회로 카드로서,
    다수의 베이직(basic) 로직 회로를 갖는 제 1 로직 기기와,
    상기 제 1 로직 기기와 동작적으로 연결되어, 상기 프린트 회로 카드의 서비스를 취하지 않고 상기 다수의 베이직 로직 회로를 테스트하는 제 2 로직 기기를 구비하는
    핵 반응 시설 보호 시스템용 프린트 회로 카드.
  2. 제 1 항에 있어서,
    상기 다수의 베이직 로직 회로는 상기 프린트 회로 카드의 서비스를 취하지 않고 계속 테스트되는 핵 반응 시설 보호 시스템용 프린트 회로 카드.
  3. 제 1 항에 있어서,
    상기 다수의 베이직 로직 회로는 상기 프린트 회로 카드의 서비스를 취하지 않고 적어도 1초에 한번 테스트되는 핵 반응 시설 보호 시스템용 프린트 회로 카드.
  4. 제 1 항에 있어서,
    상기 제 1 로직 기기 및 제 2 로직 기기와 동작적으로 연결되며, 상기 제 1 로직 기기가 상기 제 2 로직 기기의 동작을 검증(verify)하도록 허용하게 구성된 제 3 회로를 더 구비하는 핵 반응 시설 보호 시스템용 프린트 회로 카드.
  5. 제 1 항에 있어서,
    상기 프린트 회로 카드는 세이프가드 구동 카드, 유니버샬 로직 카드 및 언더볼테이지 구동 카드 중 하나인 핵 반응 시설 보호 시스템용 프린트 회로 카드.
  6. 제 1 항에 있어서,
    상기 테스트 펄스를 생성하도록 구성된 테스트 펄스 발생기 및 카운터를 더 구비하는 핵 반응 시설 보호 시스템용 프린트 회로 카드.
  7. 제 1 항에 있어서,
    상기 프린트 회로 카드가 사용하도록 제 1 전압을 제 2 전압으로 변환하도록 구성된 전압 공급기를 더 구비하는 핵 반응 시설 보호 시스템용 프린트 회로 카드.
  8. 제 1 항에 있어서,
    상기 제 1 로직 기기는 주 복합 프로그램가능한 로직 기기이며, 상기 제 2 로직 기기는 테스트 복합 프로그램가능한 로직 기기인 핵 반응 시설 보호 시스템용 프린트 회로 카드.
  9. 핵 반응 시설 보호 시스템용 프린트 회로 카드로서,
    테스트 신호에 응답하여 제 1 출력 신호를 생성하도록 구성된 다수의 베이식 로직 회로를 갖는 제 1 로직 기기와,
    상기 테스트 신호에 응답하여 제 2 출력 신호를 생성하도록 구성된 다수의 베이식 로직 회로를 갖는 제 2 로직 기기와,
    상기 제 1 출력 신호 및 상기 제 2 출력 신호를 비교하는 비교기를 구비하되,
    상기 테스트 신호는, 상기 프린트 회로와 관련된 래칭 주기보다 짧은 펄스 지속 기간을 갖는 핵 반응 시설 보호 시스템용 프린트 회로 카드.
  10. 제 9 항에 있어서,
    상기 제 2 로직 기기의 상기 베이식 로직 회로는 상기 제 1 로직 기기의 상 기 베이직 로직 회로와 실질적으로 동일한 핵 반응 시설 보호 시스템용 프린트 회로 카드.
  11. 제 9 항에 있어서,
    상기 테스트 신호는 상기 제 1 및 제 2 로직 기기에 제공되며, 상기 제 1 및 제 2 출력 신호는 상기 프린트 회로 카드의 서비스를 취하지 않고 비교되는 핵 반응 시설 보호 시스템용 프린트 회로 카드.
  12. 제 9 항에 있어서,
    상기 프린트 회로 카드는 세이프가드 구동 카드, 유니버샬 로직 카드 및 언더볼테이지 구동 카드 중 하나인 핵 반응 시설 보호 시스템용 프린트 회로 카드.
  13. 제 9 항에 있어서
    상기 테스트 펄스를 생성하도록 구성된 테스트 펄스 발생기 및 카운터를 더 구비하는 핵 반응 시설 보호 시스템용 프린트 회로 카드.
  14. 제 9 항에 있어서
    상기 프린트 회로 카드가 사용하도록 제 1 전압을 제 2 전압으로 변환하도록 구성된 전압 공급기를 더 구비하는 핵 반응 시설 보호 시스템용 프린트 회로 카드.
  15. 제 9 항에 있어서
    상기 제 1 로직 기기 및 제 2 로직 기기와 동작적으로 연결되며, 상기 제 1 로직 기기가 상기 제 2 로직 기기의 동작을 검증(verify)하도록 허용하게 구성된 제 3 회로를 더 구비하는 핵 반응 시설 보호 시스템용 프린트 회로 카드.
  16. 제 9 항에 있어서,
    상기 제 1 로직 기기는 주 복합 프로그램가능한 로직 기기이며, 상기 제 2 로직 기기는 테스트 복합 프로그램가능한 로직 기기인 핵 반응 시설 보호 시스템용 프린트 회로 카드.
  17. 프린트 회로 카드의 서비스를 취하지 않고 상기 프린트 회로 카드를 테스트하는 방법으로, 상기 프린트 회로 카드는 제 1 출력 신호를 생성하도록 구성된 다 수의 베이직 로직 회로를 포함하는 제 1 로직 기기와, 제 2 출력 신호를 생성하도록 구성된 다수의 베이직 로직 회로를 포함하는 제 2 로직 기기를 가지되, 상기 제 2 로직 기기의 상기 베이직 로직 회로는 상기 제 1 로직 기기의 상기 베이직 로직 회로와 실질적으로 동일한 방법에 있어서,
    상기 제 1 로직 기기의 입력에서 펄스 지속 기간을 갖는 테스트 신호를 수신하는 단계- 상기 제 1 로직 기기의 상기 베이직 로직 회로는 래칭 기간을 갖는 성분을 포함하되, 상기 래칭 기간은 상기 펄스 지속 기간보다 큼-와,
    상기 제 2 로직 기기의 출력에서 상기 테스트 신호를 수신하는 단계와,
    상기 제 1 출력을 상기 제 2 출력에 비교하는 단계를 구비하는
    프린트 회로 카드 테스트 방법.
  18. 핵 반응에 대한 다수의 공정 파라메터를 측정하고, 이에 응답한 센서 출력 신호를 생성하도록 구성된 다수의 센서와,
    상기 복수의 센서들 중 적어도 몇 개와 전기적으로 연결되며, 상기 다수의 센서들 중 적어도 몇 개 각각으로부터의 상기 센서 출력 신호를 수신하도록 구성된 프린트 카드를 구비하되,
    상기 프린트 카드는,
    다수의 베이직 로직 회로를 갖는 제 1 로직 기기와,
    상기 제 1 로직 기기와 동작으로 연결되어 상기 프린트 회로 카드의 서비스 를 취하지 않고 상기 다수의 베이직 로직 회로를 테스트하는 제 2 로직 기기를 구비하는 핵 반응 제어 시스템.
  19. 제 18 항에 있어서,
    상기 다수의 베이식 로직 회로는 상기 프린트 회로 카드의 서비스를 취하지 않고 연속적으로 테스트되는 핵 반응 제어 시스템.
  20. 제 18 항에 있어서,
    상기 다수의 베이직 로직 회로는 상기 프린트 회로 카드의 서비스를 취하지 않고 적어도 1초에 한번 테스트되는 핵 반응 제어 시스템.
  21. 제 18 항에 있어서,
    상기 프린트 회로 카드는,
    상기 제 1 로직 기기 및 제 2 로직 기기와 동작적으로 연결되며, 상기 제 1 로직 기기가 상기 제 2 로직 기기의 동작을 검증(verify)하도록 허용하게 구성된 제 3 회로를 더 구비하는 핵 반응 제어 시스템.
  22. 제 18 항에 있어서,
    상기 프린트 회로 카드는 세이프가드 구동 카드, 유니버샬 로직 카드 및 언더볼테이지 구동 카드 중 하나인 핵 반응 제어 시스템.
  23. 제 18 항에 있어서,
    상기 테스트 펄스를 생성하도록 구성된 테스트 펄스 발생기 및 카운터를 더 구비하는 핵 반응 제어 시스템.
  24. 제 18 항에 있어서,
    상기 프린트 회로 카드가 사용하도록 제 1 전압을 제 2 전압으로 변환하도록 구성된 전압 공급기를 더 구비하는 핵 반응 제어 시스템.
  25. 제 18 항에 있어서,
    상기 제 1 로직 기기의 상기 다수의 베이직 로직 회로는 제 1 출력 신호를 출력하도록 구성되며, 상기 제 2 로직 기기는 제 2 출력 신호를 생성하도록 구성된 다수의 베이식 로직 회로를 구비하며, 상기 제 2 로직 기기의 상기 베이식 로직 회 로는 상기 제 1 로직 기기의 상기 베이직 로직 회로와 실질적으로 동일하며, 상기 프린트 회로 카드의 서비스를 취하지 않되, 상기 프린트 회로 카드는,
    상기 제 1 로직 기기의 입력에서 펄스 지속 기간을 갖는 테스트 신호를 수신하고- 상기 제 1 로직 기기의 상기 베이직 로직 회로는 래칭 기간을 갖는 성분을 포함하되, 상기 래칭 기간은 상기 펄스 지속 기간보다 큼-,
    상기 제 2 로직 기기의 출력에서 상기 테스트 신호를 수신하며,
    상기 제 1 출력을 상기 제 2 출력에 비교하는 핵 반응 제어 시스템.
KR1020060101703A 2005-10-03 2006-10-04 원자로 보호 시스템용 인쇄 회로 카드 KR101308297B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/242,171 2005-10-03
US11/242,171 US7386086B1 (en) 2005-10-03 2005-10-03 Printed circuit card

Publications (2)

Publication Number Publication Date
KR20070037700A true KR20070037700A (ko) 2007-04-06
KR101308297B1 KR101308297B1 (ko) 2013-09-17

Family

ID=37670757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060101703A KR101308297B1 (ko) 2005-10-03 2006-10-04 원자로 보호 시스템용 인쇄 회로 카드

Country Status (5)

Country Link
US (1) US7386086B1 (ko)
EP (1) EP1772786B1 (ko)
KR (1) KR101308297B1 (ko)
ES (1) ES2327666T3 (ko)
SI (1) SI1772786T1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024504B (zh) * 2010-10-21 2013-04-24 中广核工程有限公司 一种适于反应堆保护系统的逻辑测试方法及装置
US9305671B2 (en) 2012-12-04 2016-04-05 Nuscale Power, Llc Managing electrical power for a nuclear reactor system
DE102013112488A1 (de) * 2013-11-13 2015-05-13 Pilz Gmbh & Co. Kg Sicherheitssteuerung mit konfigurierbaren Eingängen

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3892954A (en) * 1972-04-04 1975-07-01 Westinghouse Electric Corp Programmable, tester for protection and safeguards logic functions
US3829842A (en) * 1973-02-22 1974-08-13 Terry Controls Corp Automatic self-testing programmable industrial controller
US4399095A (en) 1977-12-16 1983-08-16 Westinghouse Electric Corp. Protection and control system for a nuclear reactor
JPS56135204A (en) * 1980-03-26 1981-10-22 Omron Tateisi Electronics Co Programmable controller
US4432360A (en) * 1981-07-06 1984-02-21 Cordis Corporation Interactive programmer for biomedical implantable devices
US4519078A (en) * 1982-09-29 1985-05-21 Storage Technology Corporation LSI self-test method
SE8305262L (sv) 1982-12-14 1984-06-15 Gen Electric Universellt logikkort
US4661310A (en) * 1983-10-27 1987-04-28 Westinghouse Electric Corp Pulsed multichannel protection system with saturable core magnetic logic units
US4804515A (en) 1984-10-31 1989-02-14 Westinghouse Electric Corp. Distributed microprocessor based sensor signal processing system for a complex process
NL8502476A (nl) * 1985-09-11 1987-04-01 Philips Nv Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
US4664870A (en) * 1985-10-31 1987-05-12 Westinghouse Electric Corp. Testable voted logic power interface
US4801803A (en) * 1987-03-17 1989-01-31 Neoprobe Corporation Detector and localizer for low energy radiation emissions
US4847838A (en) * 1987-06-22 1989-07-11 Ag Communication Systems Corporation Circuit for testing the bus structure of a printed wiring card
US5511223A (en) * 1992-11-25 1996-04-23 The B&W Nuclear Service Company Diverse processor electronic protection and control module
US6061412A (en) 1995-10-05 2000-05-09 Westinghouse Electric Company Llc Nuclear reaction protection system
US6167547A (en) * 1996-06-20 2000-12-26 Ce Nuclear Power Llc Automatic self-test system utilizing multi-sensor, multi-channel redundant monitoring and control circuits
US5901279A (en) * 1996-10-18 1999-05-04 Hughes Electronics Corporation Connection of spares between multiple programmable devices
JP3268744B2 (ja) * 1997-09-17 2002-03-25 株式会社東芝 半導体集積回路及びそのテスト方法
WO2000017888A1 (en) * 1998-09-18 2000-03-30 Westinghouse Electric Company Llc Digital plant protection system

Also Published As

Publication number Publication date
US7386086B1 (en) 2008-06-10
ES2327666T3 (es) 2009-11-02
EP1772786A3 (en) 2007-06-06
EP1772786A2 (en) 2007-04-11
SI1772786T1 (sl) 2010-01-29
KR101308297B1 (ko) 2013-09-17
EP1772786B1 (en) 2009-07-01

Similar Documents

Publication Publication Date Title
EP0109602B1 (en) Fault tolerable redundancy control
US6967487B2 (en) Distributed diode fault check
EP1607812B1 (en) Methods and apparatus for safety controls in industrial processes
US11531048B2 (en) Voltage diagnostic circuit
KR102063873B1 (ko) 공통원인고장진단감시 방법 및 시스템
KR20070037700A (ko) 핵 반응기 보호 시스템용 인쇄 회로 카드
JP2011069694A (ja) プログラマブル・ロジック・コントローラ、および、プログラマブル・ロジック・コントローラにおける故障診断方法
US20120074785A1 (en) Method for Operating a Redundant System and System Therefor
JP6029520B2 (ja) 電源監視装置及び電源監視方法
JP5057837B2 (ja) 冗長化システムおよび冗長化システムの製造方法
US20070003405A1 (en) Turbo machinery speed monitor
US7847574B2 (en) Semiconductor device
Macii et al. A safety instrumented system for rolling stocks: Methodology, design process and safety analysis
JP5451273B2 (ja) 電源監視回路、該電源監視回路に用いられる電源監視方法及び電源監視制御プログラム、並びに電子機器
KR101631631B1 (ko) 보호계전기의 고장진단 및 복구방법
CN112438022B (zh) 确保计数器正确计数的故障安全计数器评估器
KR100703927B1 (ko) 이중화 전원용 블로킹다이오드의 고장 감시 장치
US9852036B2 (en) Configurable input/output sub-channels for optimized diagnostics
JP2006113699A (ja) 電圧測定回路診断機能付装置
JP6457149B2 (ja) 電子制御装置
Varga et al. A concept for on-line testing of distributed safety-critical supervisory systems
KR101558073B1 (ko) 분산 제어 시스템의 전류 출력 루프 검사 방법 및 장치
KR100775328B1 (ko) 마이컴 리셋 장치
JP2022169335A (ja) 自己診断機能付き電圧監視回路及び電子制御装置
JP2023074564A (ja) 制御装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
J501 Disposition of invalidation of trial
FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 7