KR20070037146A - Panel and liquid crystal display including the same - Google Patents

Panel and liquid crystal display including the same Download PDF

Info

Publication number
KR20070037146A
KR20070037146A KR1020050092409A KR20050092409A KR20070037146A KR 20070037146 A KR20070037146 A KR 20070037146A KR 1020050092409 A KR1020050092409 A KR 1020050092409A KR 20050092409 A KR20050092409 A KR 20050092409A KR 20070037146 A KR20070037146 A KR 20070037146A
Authority
KR
South Korea
Prior art keywords
electrode
pixel electrode
liquid crystal
substrate
gate
Prior art date
Application number
KR1020050092409A
Other languages
Korean (ko)
Inventor
최낙초
계명하
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050092409A priority Critical patent/KR20070037146A/en
Publication of KR20070037146A publication Critical patent/KR20070037146A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528Polarisers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528Polarisers
    • G02F1/133531Polarisers characterised by the arrangement of polariser or analyser axes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 표시판 및 이를 포함하는 액정 표시 장치에 관한 것이다. 본 발명에 따른 표시판은 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 기판 위에 형성되어 있으며, 상기 게이트선과 빗각을 이루는 긴 변을 갖는 화소 전극, 상기 화소 전극의 긴 변과 평행하고, 중앙 부분에서 꺾어져 상기 화소 전극의 일부와 중첩하는 데이터선, 상기 기판 위에 부착되어 있는 제1 편광판, 그리고 상기 제1 편광판과 마주하는 제2 편광판을 포함한다.The present invention relates to a display panel and a liquid crystal display including the same. According to an exemplary embodiment of the present invention, a display panel includes a substrate, a gate line formed on the substrate, a pixel electrode formed on the substrate, the pixel electrode having a long side formed at an oblique angle with the gate line, and parallel to the long side of the pixel electrode. And a data line that is folded and overlaps with a portion of the pixel electrode, a first polarizing plate attached to the substrate, and a second polarizing plate facing the first polarizing plate.

TN, 사선, 화소 전극, 개구율 TN, oblique line, pixel electrode, aperture ratio

Description

표시판 및 이를 포함하는 액정 표시 장치{PANEL AND LIQUID CRYSTAL DISPLAY INCLUDING THE SAME}Display panel and liquid crystal display including the same {PANEL AND LIQUID CRYSTAL DISPLAY INCLUDING THE SAME}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치를 도시하는 배치도.1 is a layout view illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시한 액정 표시 장치를 Ⅱ-Ⅱ 선을 따라 잘라 도시한 배치도.FIG. 2 is a layout view of the liquid crystal display shown in FIG. 1 taken along the line II-II. FIG.

도 3은 도 1에 도시한 액정 표시 장치를 Ⅲ-Ⅲ 선을 따라 잘라 도시한 배치도.FIG. 3 is a layout view of the liquid crystal display shown in FIG. 1 taken along line III-III. FIG.

도 4는 본 발명의 또 다른 실시예에 따른 액정 표시 장치를 도시하는 단면도.4 is a cross-sectional view showing a liquid crystal display device according to still another embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치를 도시하는 배치도.5 is a layout view illustrating a liquid crystal display according to another exemplary embodiment of the present invention.

도 6은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도.6 is an equivalent circuit diagram of one pixel of a liquid crystal display according to another exemplary embodiment of the present invention.

도 7은 본 발명의 또 다른 실시예에 따른 액정 표시 장치를 도시하는 배치도.7 is a layout view illustrating a liquid crystal display according to another exemplary embodiment of the present invention.

도 8은 도 7에 도시한 액정 표시 장치를 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도.FIG. 8 is a cross-sectional view of the liquid crystal display shown in FIG. 7 taken along the line VIII-VIII. FIG.

<도면 부호의 설명><Description of Drawing>

3: 액정층 11, 21: 배향막3: liquid crystal layer 11, 21: alignment film

81, 82: 접촉 보조 부재 100: 박막 트랜지스터 표시판81, 82: contact auxiliary member 100: thin film transistor array panel

110: 절연 기판 121: 게이트선110: insulating substrate 121: gate line

124: 게이트 전극 131: 유지 전극선124: gate electrode 131: sustain electrode line

133a, 133b: 유지 전극133a and 133b: sustain electrodes

140: 게이트 절연막 154: 반도체140: gate insulating film 154: semiconductor

161, 163, 165: 저항성 접촉 부재161, 163, and 165: ohmic contact members

171, 179: 데이터선 173: 소스 전극171 and 179: data line 173: source electrode

175: 드레인 전극 180: 보호막175: drain electrode 180: protective film

181, 182, 185: 접촉 구멍181, 182, 185: contact hole

191: 화소 전극 200: 공통 전극 표시판191: pixel electrode 200: common electrode display panel

210: 절연 기판 220: 차광 부재210: insulating substrate 220: light blocking member

230: 색필터 250: 덮개막230: color filter 250: overcoat

270: 공통 전극270 common electrode

본 발명은 표시판 및 이를 포함하는 액정 표시 장치에 관한 것이다.The present invention relates to a display panel and a liquid crystal display including the same.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판 과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.The liquid crystal display is one of the most widely used flat panel display devices, and includes two display panels on which electric field generating electrodes, such as a pixel electrode and a common electrode, are formed, and a liquid crystal layer interposed therebetween. The liquid crystal display generates an electric field in the liquid crystal layer by applying a voltage to the field generating electrode, thereby determining an orientation of liquid crystal molecules in the liquid crystal layer and controlling the polarization of incident light to display an image.

액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다.The liquid crystal display also includes a switching element connected to each pixel electrode and a plurality of signal lines such as a gate line and a data line for controlling the switching element and applying a voltage to the pixel electrode.

이러한 액정 표시 장치 중에서도, 양의 유전율 이방성을 가지는 비틀린 네마틱 액정을 사용하는 비틀린 네마틱(twisted nematic) TN 방식의 액정 표시 장치는, 전기장을 인가하지 않을 때 두 기판 사이에 채워진 액정층의 액정 분자들이 두 기판에 평행하며 일정한 피치(pitch)를 가지고 나선상으로 꼬여 있어 액정 분자의 장축 배열 방위가 연속적으로 변화되는 비틀린 구조를 가진다. 두 기판에 형성된 전극 사이에 전기장을 형성하였을 때에는, 액정 분자의 장축 배열 방위가 일정하게 전기장의 방향과 평행하게 배열되어 두 기판에 대하여 수직한 구조를 가진다.Among such liquid crystal displays, a twisted nematic TN type liquid crystal display using a twisted nematic liquid crystal having positive dielectric anisotropy is a liquid crystal molecule of a liquid crystal layer filled between two substrates when an electric field is not applied. They are parallel to the two substrates and are twisted in a spiral with a constant pitch, and thus have a twisted structure in which the long-axis alignment orientation of the liquid crystal molecules is continuously changed. When the electric field is formed between the electrodes formed on the two substrates, the long-axis alignment direction of the liquid crystal molecules is constantly arranged parallel to the direction of the electric field to have a structure perpendicular to the two substrates.

이러한 TN 액정 표시 장치는 전기장이 인가되었을 때 측방향 전기장(lateral field)로 인하여 이러한 측방향 전기장으로 인하여 액정 분자들의 배향이 흐트러지고 이에 따라 텍스처(texture)나 빛샘이 생기며 응답 시간이 길어진다. 편광판의 광축 오정렬이 있을 때에는 화소 전극 외곽부에서 빛샘 현상은 더욱 심해질 수 있다.In the TN liquid crystal display, when the electric field is applied, the lateral electric field causes the orientation of the liquid crystal molecules to be disturbed, resulting in texture or light leakage and a long response time. When there is an optical axis misalignment of the polarizing plate, light leakage may be more severe at the outer edge of the pixel electrode.

본 발명이 이루고자 하는 기술적 과제는 빛샘 현상이 발생하지 않으면서도, 개구율의 감소도 방지하는 것이다.The technical problem to be achieved by the present invention is to prevent the reduction of the aperture ratio without the occurrence of light leakage.

본 발명의 실시예에 따른 액정 표시 장치는 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 기판 위에 형성되어 있으며, 상기 게이트선과 빗각을 이루는 긴 변을 갖는 화소 전극, 상기 화소 전극의 긴 변과 평행하고, 중앙 부분에서 꺾어져 상기 화소 전극의 일부와 중첩하는 데이터선, 상기 기판 위에 부착되어 있는 제1 편광판, 그리고 상기 제1 편광판과 마주하는 제2 편광판을 포함한다.A liquid crystal display according to an exemplary embodiment of the present invention includes a substrate, a gate line formed on the substrate, a pixel electrode formed on the substrate, the pixel electrode having a long side formed at an oblique angle with the gate line, and parallel to the long side of the pixel electrode. And a data line that is bent at a center portion and overlaps a part of the pixel electrode, a first polarizer attached to the substrate, and a second polarizer facing the first polarizer.

상기 빗각은 45°일 수 있다.The oblique angle may be 45 °.

상기 화소 전극의 긴 변과 상기 제1 편광판의 광축은 일치할 수 있다.The long side of the pixel electrode and the optical axis of the first polarizing plate may coincide.

상기 제1 편광판과 상기 제2 편광판의 광축이 이루는 각은 90°일 수 있다.An angle formed by an optical axis of the first polarizing plate and the second polarizing plate may be 90 °.

상기 화소 전극과 상기 데이터선 사이에 형성되어 있는 유기막을 더 포함할수 있다.The organic layer may further include an organic layer formed between the pixel electrode and the data line.

상기 화소 전극은 서로 분리되어 있는 제1 및 제2 부화소 전극을 포함할 수 있다.The pixel electrode may include first and second subpixel electrodes that are separated from each other.

상기 제1 및 제2 부화소 전극은 상하로 나뉘어 배치되어 있을 수 있다.The first and second subpixel electrodes may be disposed to be divided up and down.

상기 제1 및 제2 부화소 전극은 용량성 결합되어 있을 수 있다.The first and second subpixel electrodes may be capacitively coupled.

상기 게이트선은 상기 제1 및 제2 부화소 전극의 경계에 배치되어 있을 수 있다.The gate line may be disposed at a boundary between the first and second subpixel electrodes.

상기 게이트과 연결되어 있는 게이트 전극, 상기 게이트 전극 위에 위치하며, 상기 데이터선과 연결되어 있는 소스 전극, 상기 소스 전극과 각각 마주하는 드레인 전극 및 결합 전극을 포함하고, 상기 드레인 전극은 상기 제1 부화소 전극과 연결되어 있으며, 상기 결합 전극은 상기 제2 부화소 전극과 중첩할 수 있다.A gate electrode connected to the gate, a source electrode on the gate electrode, a source electrode connected to the data line, a drain electrode facing the source electrode, and a coupling electrode, respectively, wherein the drain electrode includes the first subpixel electrode. And the coupling electrode may overlap the second subpixel electrode.

상기 화소 전극 아래에 형성되어 있는 복수의 색필터를 더 포함할 수 있다.The display apparatus may further include a plurality of color filters formed under the pixel electrode.

상기 화소 전극과 상기 색필터 사이에 형성되어 있는 덮개막을 더 포함할 수있다.The display device may further include an overcoat formed between the pixel electrode and the color filter.

상기 화소 전극과 중첩하는 유지 전극을 더 포함할 수 있다.The display device may further include a storage electrode overlapping the pixel electrode.

본 발명의 다른 측면에 따르면, 기판, 상기 기판 위에 형성되어 있는 게이트선,상기 기판 위에 형성되어 있으며, 긴 변이 상기 게이트선과 빗각을 이루는 화소 전극, 상기 화소 전극의 긴 변과 평행하고, 상기 화소 전극의 일부와 중첩하는 데이터선, 상기 화소 전극과 마주보는 공통 전극, 상기 화소 전극과 상기 공통 전극 사이에 위치하는 액정층, 상기 기판 위에 부착되어 있는 제1 편광판, 그리고 상기 제1 편광판과 마주보는 제2 편광판을 포함하는 액정 표시 장치가 제공된다.According to another aspect of the present invention, a substrate, a gate line formed on the substrate, a pixel electrode formed on the substrate, the long side of which is parallel to the long side of the pixel electrode, the pixel electrode having an oblique angle with the gate line, and the pixel electrode A data line overlapping a portion of the substrate, a common electrode facing the pixel electrode, a liquid crystal layer positioned between the pixel electrode and the common electrode, a first polarizer attached on the substrate, and a first polarizer facing the first polarizer. There is provided a liquid crystal display device comprising two polarizing plates.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함 한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, area, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

먼저, 도 1 내지 도 4를 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.First, a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 4.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 표시판을 도시하는의 배치도이며, 도 2 및 도 3은 도 1에 도시한 액정 표시 장치를 Ⅱ-Ⅱ 선 및 Ⅲ-Ⅲ 선을 따라 잘라 도시한 배치도이며, 도 4는 본 발명의 다른 실시예에 따른 액정 표시 장치를 도시하는 단면도이다.1 is a layout view of a display panel of a liquid crystal display according to an exemplary embodiment of the present invention, and FIGS. 2 and 3 are along the lines II-II and III-III of the liquid crystal display shown in FIG. 4 is a layout view cut away and illustrating a liquid crystal display according to another exemplary embodiment of the present invention.

도 1 내지 도 3을 참고하면, 본 실시예에 따른 액정 표시 장치는 서로 마주보는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 및 이들 사이에 들어있는 액정층(3)을 포함한다.1 to 3, the liquid crystal display according to the present exemplary embodiment includes a thin film transistor array panel 100 and a common electrode panel 200 facing each other and a liquid crystal layer 3 interposed therebetween.

먼저 박막 트랜지스터 표시판(100)에 대하여 설명한다.First, the thin film transistor array panel 100 will be described.

기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.A plurality of gate lines 121 and a plurality of storage electrode lines 131 are formed on the substrate 110.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.The gate line 121 transmits a gate signal and mainly extends in a horizontal direction. Each gate line 121 includes a plurality of gate electrodes 124 protruding upward and end portions 129 having a large area for connection with another layer or an external driving circuit. A gate driving circuit (not shown) for generating a gate signal is mounted on a flexible printed circuit film (not shown) attached to the substrate 110, or directly mounted on the substrate 110, It may be integrated into the substrate 110. When the gate driving circuit is integrated on the substrate 110, the gate line 121 may extend to be directly connected to the gate driving circuit.

유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대 쪽의 자유단을 가지고 있다. 한 쪽 유지 전극(133b)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.The storage electrode line 131 receives a predetermined voltage, and includes a stem line extending substantially in parallel with the gate line 121 and a plurality of pairs of storage electrodes 133a and 133b separated therefrom. Each of the storage electrode lines 131 is positioned between two adjacent gate lines 121, and the stem line is closer to the bottom of the two gate lines. Each of the sustain electrodes 133a and 133b has a fixed end connected to the stem line and a free end opposite thereto. The fixed end of one sustain electrode 133b has a large area, and its free end is divided into two parts, a straight part and a bent part. However, the shape and arrangement of the storage electrode line 131 may be modified in various ways.

게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부 막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The gate line 121 and the storage electrode line 131 may be formed of aluminum-based metal such as aluminum (Al) or aluminum alloy, silver-based metal such as silver (Ag) or silver alloy, copper-based metal such as copper (Cu) or copper alloy, or molybdenum ( It may be made of molybdenum-based metals such as Mo) or molybdenum alloy, chromium (Cr), tantalum (Ta) and titanium (Ti). However, they may have a multilayer structure including two conductive films (not shown) having different physical properties. One of the conductive films is made of a metal having low resistivity, such as aluminum-based metal, silver-based metal, or copper-based metal, so as to reduce signal delay or voltage drop. In contrast, other conductive films are made of other materials, particularly materials having excellent physical, chemical, and electrical contact properties with indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metals, chromium, titanium, and tantalum. Good examples of such a combination include a chromium bottom film and an aluminum (alloy) top film, and an aluminum (alloy) bottom film and a molybdenum (alloy) top film. However, the gate line 121 and the storage electrode line 131 may be made of various other metals or conductors.

게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.Side surfaces of the gate line 121 and the storage electrode line 131 are inclined with respect to the surface of the substrate 110, and the inclination angle is preferably about 30 ° to about 80 °.

게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiNx) or silicon oxide (SiOx) is formed on the gate line 121 and the storage electrode line 131.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 만들어진 복수의 섬형 반도체(154)가 형성되어 있다. 섬형 반도체(154)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.A plurality of island-like semiconductors 154 made of hydrogenated amorphous silicon (amorphous silicon is abbreviated a-Si) and the like are formed on the gate insulating layer 140. The island-like semiconductor 154 has a wider width in the vicinity of the gate line 121 and the sustain electrode line 131 and covers them widely.

반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(154)에 배치되어 있다.A plurality of linear and island ohmic contacts 161 and 165 are formed on the semiconductor 151. The ohmic contacts 161 and 165 may be made of a material such as n + hydrogenated amorphous silicon in which n-type impurities such as phosphorus are heavily doped, or may be made of silicide. The linear ohmic contact 161 has a plurality of protrusions 163, and the protrusion 163 and the island-type ohmic contact 165 are paired and disposed in the semiconductor 154.

반도체(154)와 저항성 접촉 부재(161, 163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80°정도이다.Side surfaces of the semiconductor 154 and the ohmic contacts 161, 163, and 165 are also inclined with respect to the surface of the substrate 110, and the inclination angle is about 30 ° to 80 °.

저항성 접촉 부재(161, 163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.A plurality of data lines 171 and a plurality of drain electrodes 175 are formed on the ohmic contacts 161, 163, and 165 and the gate insulating layer 140.

데이터선(171)은 데이터 신호를 전달하며 주로 게이트선(121)과 빗각을 이루며 아래로 뻗어 게이트선(121)과 교차하며, 중앙부에서 옆으로 꺽이는 부분(171a)을 갖는다. 데이터선(171)과 게이트선(121) 사이의 빗각은 45°이다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이를 달린다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.The data line 171 transmits a data signal and mainly forms an oblique angle with the gate line 121, extends downward to intersect the gate line 121, and has a portion 171a that is bent sideways at the center. The oblique angle between the data line 171 and the gate line 121 is 45 degrees. Each data line 171 also crosses the storage electrode line 131 and runs between adjacent sets of storage electrodes 133a and 133b. Each data line 171 includes a plurality of source electrodes 173 extending toward the gate electrode 124 and an end portion 179 having a large area for connection with another layer or an external driving circuit. A data driving circuit (not shown) for generating a data signal is mounted on a flexible printed circuit film (not shown) attached to the substrate 110, directly mounted on the substrate 110, or integrated in the substrate 110. Can be. When the data driving circuit is integrated on the substrate 110, the data line 171 may be extended to be directly connected to the data driving circuit.

드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분(177)과 막대형인 다른 쪽 끝 부분을 가지고 있다. 넓은 끝 부분(177)은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 J자형으로 구부러진 소스 전극(173)으로 일부 둘러싸여 있다The drain electrode 175 is separated from the data line 171 and faces the source electrode 173 with respect to the gate electrode 124. Each drain electrode 175 has one wide end portion 177 and the other end having a rod shape. The wide end portion 177 overlaps the storage electrode line 131, and the rod-shaped end portion is partially surrounded by the source electrode 173 bent in a J shape.

하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극 (175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.One gate electrode 124, one source electrode 173, and one drain electrode 175 together with the protrusion 154 of the semiconductor 151 form one thin film transistor (TFT). A channel of the transistor is formed in the protrusion 154 between the source electrode 173 and the drain electrode 175.

데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The data line 171 and the drain electrode 175 are preferably made of a refractory metal such as molybdenum, chromium, tantalum, and titanium, or an alloy thereof, and include a refractory metal film (not shown) and a low resistance conductive film. It may have a multilayer structure including (not shown). Examples of the multilayer structure include a double layer of chromium or molybdenum (alloy) lower layer and an aluminum (alloy) upper layer, and a triple layer of molybdenum (alloy) lower layer and aluminum (alloy) interlayer and molybdenum (alloy) upper layer. However, the data line 171 and the drain electrode 175 may be made of various metals or conductors.

데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80°정도의 경사각으로 기울어진 것이 바람직하다.The side of the data line 171 and the drain electrode 175 may also be inclined at an inclination angle of about 30 ° to about 80 ° with respect to the surface of the substrate 110.

저항성 접촉 부재(161, 163, 165)는 그 아래의 반도체(154)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 섬형 반도체(154)의 너비가 데이터선(171)의 너비보다 작지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151, 154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.The ohmic contacts 161, 163, and 165 exist only between the semiconductor 154 below and the data line 171 and the drain electrode 175 thereon, thereby lowering the contact resistance therebetween. In most places, the width of the island-type semiconductor 154 is smaller than the width of the data line 171, but as described above, the width of the island-type semiconductor 154 is widened at the portion where the island-type semiconductor 154 meets to smooth the profile of the surface. Prevents disconnection. The semiconductors 151 and 154 have portions exposed between the source electrode 173 and the drain electrode 175 and not covered by the data line 171 and the drain electrode 175.

데이터 도전체(171, 175, 175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 더욱 낮은 유전율을 가지며 두께를 크게 형성할 수 있는 유기 절연물로 만들어질 수 있다. 이로써 화소 전극(191)과 데이터선(171)이 중첩하더라도 화소 전극(191)과 데이터선(171) 사이를 절연하여 기생 용량이 형성되는 것을 방지할 수 있다. 유기 절연물은 4.0 이하의 유전 상수를 가지는 것이 바람직하하며, 감광성(photosensitivity)을 가질 수도 있다. 또한 보호막(180)은 무기 절연물로 이루어질 수 도 있으며, 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154a, 154b) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.A passivation layer 180 is formed on the data conductors 171, 175, and 175 and the exposed semiconductor 154. The passivation layer 180 may be made of an organic insulator having a lower dielectric constant and having a larger thickness. Accordingly, even if the pixel electrode 191 and the data line 171 overlap, the parasitic capacitance can be prevented from being formed by insulating between the pixel electrode 191 and the data line 171. The organic insulator preferably has a dielectric constant of 4.0 or less, and may have photosensitivity. In addition, the passivation layer 180 may be formed of an inorganic insulator, and may have a double layer structure of the lower inorganic layer and the upper organic layer so as not to damage the exposed portions of the semiconductors 154a and 154b while maintaining excellent insulating properties of the organic layer. .

보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.In the passivation layer 180, a plurality of contact holes 182 and 185 exposing the end portion 179 and the drain electrode 175 of the data line 171 are formed, respectively, and the passivation layer 180 and the gate insulating layer are formed. A plurality of contact holes 181 exposing the end portion 129 of the gate line 121 are formed at 140.

보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적ㅇ전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 공통 전극 표시판(200)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 이와 같이 결 정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.A plurality of pixel electrodes 191 and a plurality of contact assistants 81 and 82 are formed on the passivation layer 180. The pixel electrode 191 is physically and electrically connected to the drain electrode 175 through the contact hole 185 and receives a data voltage from the drain electrode 175. The pixel electrode 191 to which the data voltage is applied has a liquid crystal layer between the two electrodes by generating an electric field together with a common electrode (not shown) of the common electrode display panel 200 to which a common voltage is applied. The direction of liquid crystal molecules (not shown) is determined. The polarization of light passing through the liquid crystal layer is changed according to the direction of the liquid crystal molecules determined as described above. The pixel electrode 191 and the common electrode form a capacitor (hereinafter, referred to as a "liquid crystal capacitor") to maintain an applied voltage even after the thin film transistor is turned off.

화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 "유지 축전기(storage capacitor)"라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.The pixel electrode 191 overlaps the storage electrode line 131 including the storage electrodes 133a and 133b. A capacitor in which the pixel electrode 191 and the drain electrode 175 electrically connected thereto overlap the storage electrode line 131 is called a "storage capacitor", and the storage capacitor enhances the voltage holding capability of the liquid crystal capacitor. .

화소 전극(191)의 두 개의 긴 변은 게이트선(121)과 빗각을 이루며, 빗각은 45°로 할 수 있다. 따라서 데이터선(171)과 화소 전극(191)의 긴 변은 서로 평행하다. 또한 화소 전극(191)의 중앙 부분에서 데이터선(171)은 화소 전극(191)을 가로지르도록 꺽여 화소 전극(191)과 일부 중첩한다. 이로써, 화소 전극(191)과 데이터선(171)의 중첩 면적을 최소한으로 줄여서, 개구율의 감소를 방지할 수 있다.The two long sides of the pixel electrode 191 form an oblique angle with the gate line 121, and the oblique angle may be 45 °. Therefore, the long sides of the data line 171 and the pixel electrode 191 are parallel to each other. In the center portion of the pixel electrode 191, the data line 171 may be bent to cross the pixel electrode 191 to partially overlap the pixel electrode 191. As a result, the overlapping area of the pixel electrode 191 and the data line 171 can be reduced to a minimum, thereby preventing the reduction of the aperture ratio.

접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.The contact auxiliary members 81 and 82 are connected to the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 through the contact holes 181 and 182, respectively. The contact auxiliary members 81 and 82 compensate for and protect the adhesion between the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 and the external device.

다음으로 색필터 표시판(200)에 대하여 설명한다.Next, the color filter display panel 200 will be described.

기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 화소 전극(191)과 마주 하는 복수의 개구 영역을 정의하는 한편, 화소 전극(191) 사이의 빛샘을 막아 준다.A light blocking member 220 is formed on the substrate 210. The light blocking member 220 is also referred to as a black matrix and defines a plurality of opening regions facing the pixel electrode 191, and prevents light leakage between the pixel electrodes 191.

기판(210) 위에는 또한 복수의 색필터(color filter)(230)가 형성되어 있으며, 차광 부재(220)로 둘러싸인 개구 영역 내에 거의 다 들어가도록 배치되어 있다. 색필터(230)는 화소 전극(190)을 따라 세로 방향으로 길게 뻗어 띠(stripe)를 이룰 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.A plurality of color filters 230 are also formed on the substrate 210 and are arranged to almost fit into the opening region surrounded by the light blocking member 220. The color filter 230 may extend in the vertical direction along the pixel electrode 190 to form a stripe. Each color filter 230 may display one of primary colors such as three primary colors of red, green, and blue.

색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 절연물로 만들어질 수 있으며, 색필터(230)를 보호하고 색필터(230)가 노출되는 것을 방지하며 평탄면을 제공한다.An overcoat 250 is formed on the color filter 230 and the light blocking member 220. The overcoat 250 may be made of an insulator and protects the color filter 230, prevents the color filter 230 from being exposed, and provides a flat surface.

덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO나 IZO 등 투명한 도전 도전체로 만들어지는 것이 바람직하다.The common electrode 270 is formed on the overcoat 250. The common electrode 270 is preferably made of a transparent conductive conductor such as ITO or IZO.

표시판(100, 200)의 안쪽 면 위에는 액정층(3)을 배향하기 위한 배향막(alignment layer)(도시하지 않음)이 도포되어 있으며, 표시판(100, 200)의 바깥쪽 면에는 하나 이상의 편광자(polarizer)(11, 22)가 구비되어 있다.An alignment layer (not shown) for aligning the liquid crystal layer 3 is coated on the inner surfaces of the display panels 100 and 200, and one or more polarizers are disposed on the outer surfaces of the display panels 100 and 200. 11 and 22 are provided.

편광자(11, 22)의 광축은 서로 수직하게 배열할 수 있다. 이때 화소 전극(191)의 긴 변은 어느 한 편광자(11, 22)의 광축과 일치한다. 따라서 화소 전극(191)의 변에서 발생하는 측방향 전기장과 어느 한 편광자(11, 22)의 광축이 일치하므로 빛샘 현상이 방지될 수 있다.The optical axes of the polarizers 11 and 22 may be arranged perpendicular to each other. At this time, the long side of the pixel electrode 191 coincides with the optical axis of one of the polarizers 11 and 22. Therefore, the light leakage may be prevented because the axial electric field generated at the side of the pixel electrode 191 coincides with the optical axis of one of the polarizers 11 and 22.

도 4는 도 1 내지 도 3에 도시한 액정 표시 장치의 단면도의 다른 예로서, 도 1을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 도면이다.FIG. 4 is a cross-sectional view of the liquid crystal display illustrated in FIGS. 1 to 3, illustrating FIG. 1, taken along the line II-II.

도 4에 도시한 바와 같이 본 실시예에 따른 액정 표시 장치는 서로 마주보는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 및 이들 사이에 들어 있는 액정층(3)을 포함한다.As shown in FIG. 4, the liquid crystal display according to the present exemplary embodiment includes a thin film transistor array panel 100 and a common electrode panel 200 facing each other, and a liquid crystal layer 3 interposed therebetween.

본 실시예에 따른 표시판(100, 200)의 층상 구조는 대개 도 1 내지 도 3에 도시한 액정 표시 장치의 층상 구조와 유사하다.The layered structure of the display panels 100 and 200 according to the present exemplary embodiment is generally similar to the layered structure of the liquid crystal display shown in FIGS. 1 to 3.

박막 트랜지스터 표시판(100)에 대하여 설명하자면, 기판(110) 위에 복수의 게이트선(121) 및 복수의 유지 전극선(도시하지 않음)이 형성되어 있다. 게이트선(121)은 복수의 게이트 전극(124)과 끝 부분(129)을 포함하며, 유지 전극선은 복수의 유지 전극(133a, 133b)를 포함한다. 게이트선(121) 및 유지 전극선 위에는 게이트 절연막(140), 섬형 반도체(154), 돌출부(163)를 가지는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(185)이 형성되어 있다. 보호막(180) 위에는 화소 전극(191) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있으며, 그 위에는 배향막(도시하지 않음)이 형성되어 있다.Referring to the thin film transistor array panel 100, a plurality of gate lines 121 and a plurality of storage electrode lines (not shown) are formed on the substrate 110. The gate line 121 includes a plurality of gate electrodes 124 and end portions 129, and the storage electrode line includes a plurality of storage electrodes 133a and 133b. On the gate line 121 and the storage electrode line, a gate insulating layer 140, an island semiconductor 154, a plurality of linear ohmic contacts 161 having protrusions 163, and a plurality of island ohmic ohmic contacts 165 are sequentially formed. have. A plurality of data lines 171 including a source electrode 173 and an end portion 179 are formed on the ohmic contacts 161 and 165 and the gate insulating layer 140, and a passivation layer 180 is formed thereon. . A plurality of contact holes 185 are formed in the passivation layer 180 and the gate insulating layer 140. The pixel electrode 191 and the plurality of contact auxiliary members 81 and 82 are formed on the passivation layer 180, and an alignment layer (not shown) is formed thereon.

공통 전극 표시판(200)에 대하여 설명하자면, 차광 부재(220), 공통 전극(270), 및 배향막(도시하지 않음)이 절연 기판(210) 위에 형성되어 있다.Referring to the common electrode display panel 200, the light blocking member 220, the common electrode 270, and an alignment layer (not shown) are formed on the insulating substrate 210.

표시판(100, 200)의 바깥쪽 면에는 하나 이상의 편광자(polarizer)(11, 22)가 구비되어 있다.One or more polarizers 11 and 22 are provided on the outer surfaces of the display panels 100 and 200.

그러나 도 1 내지 도 4에 도시한 액정 표시 장치와 달리, 본 실시예에 따른 액정 표시 장치에서는 공통 전극 표시판(200)에 색필터(230)가 없고, 그대신 박막 트랜지스터 표시판(100)의 보호막(180) 아래에 복수의 색필터(230)가 형성되어 있다.However, unlike the liquid crystal display device shown in FIGS. 1 to 4, in the liquid crystal display device according to the present embodiment, the common electrode display panel 200 does not have the color filter 230, and instead, the protective film of the thin film transistor array panel 100 ( A plurality of color filters 230 are formed under the 180.

색필터(230)는 화소 전극(191) 열을 따라 띠 형태로 세로로 길게 뻗어 있으며, 이웃하는 두 색필터(230)가 데이터선(171) 상부에서 중첩되어 있다. 서로 중첩되어 있는 색필터(230)는 유기막으로 이루어져 있어 화소 전극(191)과 데이터선(171) 사이를 절연한다. 따라서 절연막(180)을 유기막으로 형성하지 않더라도 화소 전극(191)과 데이터선(171)이 중첩하는 부분에서 기생 용량이 발생하는 것을 방지한다. 또한 화소 전극(191) 사이의 빛샘을 막는 차광 부재의 역할을 할 수 있다. 이 경우 공통 전극 표시판(200) 위의 차광 부재(220)를 생략할 수 있어 공정이 간소화된다.The color filter 230 extends vertically in the form of a band along the column of the pixel electrodes 191, and two neighboring color filters 230 overlap each other on the data line 171. The color filters 230 overlapping each other are formed of an organic layer to insulate the pixel electrode 191 from the data line 171. Therefore, even if the insulating layer 180 is not formed as an organic layer, parasitic capacitance is prevented from occurring at the portion where the pixel electrode 191 and the data line 171 overlap. In addition, the light blocking member may prevent light leakage between the pixel electrodes 191. In this case, the light blocking member 220 on the common electrode display panel 200 may be omitted, thereby simplifying the process.

색필터(230)에는 접촉 구멍(185)이 통과하는 관통 구멍(235)이 형성되어 있으며 관통 구멍(235)은 접촉 구멍(185)보다 크다. 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)이 위치한 주변 영역에는 색필터(230)가 존재하지 않는다.The color filter 230 has a through hole 235 through which the contact hole 185 passes, and the through hole 235 is larger than the contact hole 185. The color filter 230 does not exist in the peripheral area where the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 are located.

색필터(230) 아래에도 보호막(도시하지 않음)을 둘 수 있다.A passivation layer (not shown) may be provided under the color filter 230.

도 1 내지 도 3에 도시한 액정 표시 장치의 많은 특징들이 도 4에 도시한 액 정 표시 장치에도 해당할 수 있다.Many features of the liquid crystal display illustrated in FIGS. 1 to 3 may correspond to the liquid crystal display illustrated in FIG. 4.

도 5는 본 발명의 다른 실시예에 따른 액정 표시 장치를 도시하는 배치도이다.5 is a layout view illustrating a liquid crystal display according to another exemplary embodiment of the present invention.

도 5에 도시한 액정 표시판 조립체는 도 1 내지 도 4에 도시한 액정 표시판 조립체와 같이 서로 마주하는 하부 표시판(도시하지 않음)과 상부 표시판(도시하지 않음), 이들 두 표시판 사이에 들어 있는 액정층(도시하지 않음) 및 표시판 바깥 면에 부착되어 있는 한 쌍의 편광자(도시하지 않음)를 포함한다.The liquid crystal panel assembly illustrated in FIG. 5 includes a lower panel (not shown) and an upper panel (not shown) facing each other, such as the liquid crystal panel assembly illustrated in FIGS. 1 to 4, and a liquid crystal layer interposed between these two display panels. (Not shown) and a pair of polarizers (not shown) attached to the outer surface of the display panel.

본 실시예에 따른 액정 표시판 조립체의 층상 구조는 대개 도 1 내지 도 4에 도시한 액정 표시판 조립체의 층상 구조와 동일하다.The layered structure of the liquid crystal panel assembly according to the present embodiment is usually the same as that of the liquid crystal panel assembly shown in FIGS. 1 to 4.

하부 표시판(100)에 대하여 설명하자면, 절연 기판(100) 위에 복수 쌍의 게이트선(121)과 복수의 유지 전극선(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다. 게이트 도전체(121) 위에는 게이트 절연막(도시하지 않음)이 형성되어 있다. 게이트 절연막 위에는 복수의 섬형 반도체(154)가 형성되어 있고, 그 위에는 복수의 섬형 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 저항성 접촉 부재 위에는 복수의 데이터선(171)과 복수 쌍의 상부 및 하부 드레인 전극(175)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171)은 소스 전극(173)과 끝 부분(179)을 포함하며, 드레인 전극(175)은 확장부(177)를 포함한다. 데이터 도전체(171, 173, 175) 및 노출된 반도체(154) 부분 위에는 보호막(도시하지 않음)이 형성되어 있고, 보호막 및 게이트 절연막에는 복수의 접촉 구멍(185)이 형성되어 있다. 보호막(180) 위에는 게이트선(121)과 45°각을 이루는 화소 전극(191)과 복 수의 접촉 보조 부재(81, 82)가 형성되어 있다. 화소 전극(191), 접촉 보조 부재(81, 82) 및 보호막(180) 위에는 배향막(도시하지 않음)이 형성되어 있다.Referring to the lower panel 100, a plurality of gate conductors including a plurality of pairs of gate lines 121 and a plurality of storage electrode lines 131 are formed on the insulating substrate 100. A gate insulating film (not shown) is formed on the gate conductor 121. A plurality of island type semiconductors 154 are formed on the gate insulating film, and a plurality of island type ohmic contacts (not shown) are formed thereon. A data conductor including a plurality of data lines 171 and a plurality of pairs of upper and lower drain electrodes 175 is formed on the ohmic contact member. The data line 171 includes a source electrode 173 and an end portion 179, and the drain electrode 175 includes an extension 177. A passivation film (not shown) is formed on the data conductors 171, 173, and 175 and the exposed portion of the semiconductor 154, and a plurality of contact holes 185 are formed in the passivation film and the gate insulating film. The pixel electrode 191 having a 45 ° angle with the gate line 121 and a plurality of contact auxiliary members 81 and 82 are formed on the passivation layer 180. An alignment layer (not shown) is formed on the pixel electrode 191, the contact assistants 81 and 82, and the passivation layer 180.

본 실시예에서 데이터선(171)은 도 1 내지 도 4의 실시예에서와 달리 주로 세로 방향으로 곧게 뻗어 게이트선(121)과 대략 수직으로 교차한다.Unlike the embodiment of FIGS. 1 to 4, the data line 171 mainly extends straight in the vertical direction and crosses the gate line 121 substantially vertically.

상부 표시판(200)에 대하여 설명하자면, 절연 기판(210) 위에 차광 부재(220), 복수의 색필터(230), 덮개막(250), 공통 전극(270), 그리고 배향막(도시하지 않음)이 형성되어 있다.Referring to the upper panel 200, the light blocking member 220, the plurality of color filters 230, the overcoat 250, the common electrode 270, and the alignment layer (not shown) are disposed on the insulating substrate 210. Formed.

이제 도 6 내지 도 8을 참고하여 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 설명한다.A liquid crystal display according to another exemplary embodiment of the present invention will now be described with reference to FIGS. 6 to 8.

도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이며, 도 7은 도 6에 도시한 액정 표시 장치의 배치도의 한 예이며, 도 8은 도 7에 도시한 액정 표시 장치를 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도이다.6 is an equivalent circuit diagram of one pixel of a liquid crystal display according to another exemplary embodiment of the present invention. FIG. 7 is an example of the layout of the liquid crystal display shown in FIG. 6, and FIG. 8 is the liquid crystal shown in FIG. 7. It is sectional drawing which cut | disconnected and showed the display apparatus along the VIII-VIII line.

도 6을 참고하면, 본 실시예에 따른 액정 표시판 조립체는 복수의 게이트선(GL)과 복수의 데이터선(DL)을 포함하는 신호선과 이에 연결되어 있는 복수의 화소(PX)를 포함한다.Referring to FIG. 6, the liquid crystal panel assembly according to the present exemplary embodiment includes a signal line including a plurality of gate lines GL and a plurality of data lines DL and a plurality of pixels PX connected thereto.

각 화소(PX)는 한 쌍의 제1 및 제2 부화소(PXa, PXb)와 두 부화소(PXa, PXb) 사이에 연결되어 있는 결합 축전기(Ccp)를 포함한다.Each pixel PX includes a pair of first and second subpixels PXa and PXb and a coupling capacitor Ccp connected between the two subpixels PXa and PXb.

제1 부화소(PXa)는 해당 게이트선(GL) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Q)와 이에 연결된 제1 액정 축전기(Clca) 및 유지 축전기(Cst)를 포함하며, 제2 부화소(PXb)는 결합 축전기(Ccp)와 연결되어 있는 제2 액정 축전기(Clcb) 를 포함한다.The first subpixel PXa includes a switching element Q connected to the corresponding gate line GL and the data line DL, a first liquid crystal capacitor Clca, and a storage capacitor Cst connected thereto. The second subpixel PXb includes a second liquid crystal capacitor Clcb connected to the coupling capacitor Ccp.

스위칭 소자(Q) 또한 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 액정 축전기(Clca), 유지 축전기(Cst) 및 결합 축전기(Ccp)와 연결되어 있다.The switching element Q is also a three-terminal element of a thin film transistor or the like provided in the lower panel 100, the control terminal of which is connected to the gate line GL, and the input terminal of which is connected to the data line DL. The output terminal is connected to the liquid crystal capacitor Clca, the storage capacitor Cst, and the coupling capacitor Ccp.

스위칭 소자(Q)는 게이트선(GL)으로부터의 게이트 신호에 따라 데이터선(DL)으로부터의 데이터 전압을 제1 액정 축전기(Clca) 및 결합 축전기(Ccp)에 인가하고, 결합 축전기(Ccp)는 이 전압을 그 크기를 바꾸어 제2 액정 축전기(Clcb)에 전달한다.The switching element Q applies the data voltage from the data line DL to the first liquid crystal capacitor Clca and the coupling capacitor Ccp according to the gate signal from the gate line GL, and the coupling capacitor Ccp The voltage is changed in magnitude and transferred to the second liquid crystal capacitor Clcb.

유지 축전기(Cst)에 공통 전압(Vcom)이 인가되고 축전기(Clca, Cst, Clcb, Ccp)와 그 정전 용량을 동일한 도면 부호로 나타낸다고 하면, 제1 액정 축전기(Clca)에 충전된 전압(Va)과 제2 액정 축전기(Clcb)에 충전된 전압(Vb)은 다음과 같은 관계를 가진다.If the common voltage Vcom is applied to the storage capacitor Cst, and the capacitors Clca, Cst, Clcb, and Ccp are represented by the same reference numerals, the voltage Va charged in the first liquid crystal capacitor Clca is applied. And the voltage Vb charged in the second liquid crystal capacitor Clcb have the following relationship.

Vb=Va×[Ccp/(Ccp+Clcb)]Vb = Va × [Ccp / (Ccp + Clcb)]

Ccp/(Ccp+Clcb)의 값이 1보다 작기 때문에 제2 액정 축전기(Clcb)에 충전된 전압(Vb)은 제1 액정 축전기(Clca)에 충전된 전압(Va)에 비하여 항상 작다. 이 관계는 유지 축전기(Cst)에 인가된 전압이 공통 전압(Vcom)이 아니라도 마찬가지로 성립한다.Since the value of Ccp / (Ccp + Clcb) is less than 1, the voltage Vb charged in the second liquid crystal capacitor Clcb is always smaller than the voltage Va charged in the first liquid crystal capacitor Clca. This relationship holds true even when the voltage applied to the storage capacitor Cst is not the common voltage Vcom.

제1 액정 축전기(Clca) 전압(Va)과 제2 액정 축전기(Clcb) 전압(Vb)의 적정한 비율은 결합 축전기(Ccp)의 정전 용량을 조절함으로써 얻을 수 있다.An appropriate ratio of the first liquid crystal capacitor Clca voltage Va and the second liquid crystal capacitor Clcb voltage Vb can be obtained by adjusting the capacitance of the coupling capacitor Ccp.

그러면 이러한 액정 표시판 조립체의 구조에 대하여 도 7 및 도 8을 참고로 하여 상세하게 설명한다.Next, the structure of the liquid crystal panel assembly will be described in detail with reference to FIGS. 7 and 8.

도 7 및 도 8을 참고하면, 본 실시예에 따른 액정 표시판 조립체도 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판 사이에 들어 있는 액정층(3)을 포함한다.Referring to FIGS. 7 and 8, the liquid crystal panel assembly according to the present exemplary embodiment also includes a lower panel 100 and an upper panel 200 facing each other and a liquid crystal layer 3 interposed between the two panels.

하부 표시판(100)에 대하여 설명하자면, 절연 기판(100) 위에 복수의 게이트선(121)이 형성되어 있다. 각 게이트선(121)은 위로 아래로 돌출한 복수 쌍의 게이트 전극(gate electrode)(124a, 124b)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다.Referring to the lower panel 100, a plurality of gate lines 121 are formed on the insulating substrate 100. Each gate line 121 includes a plurality of gate electrodes 124a and 124b protruding upward and downward and a wide end portion 129 for connection with another layer or an external driving circuit.

게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있다. The gate insulating layer 140 is formed on the gate line 121.

게이트 절연막(140) 위에는 복수의 섬형 반도체(154)가 형성되어 있고, 그 위에는 복수의 섬형 저항성 접촉 부재(163a, 163b, 165)가 형성되어 있다. 저항성 접촉 부재(163a, 163b, 165) 위에는 복수의 데이터선(171)과 복수쌍의 제1 및 제2드레인 전극(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171)은 소스 전극(173)과 끝 부분(179)을 포함한다. 제1 및 제2 드레인 전극(175a, 175b )은 소스 전극(173)과 각각 마주한다. 제2 드레인 전극(175)의 한 쪽 끝은 앞으로 "결합 전극"이라 한다.A plurality of island type semiconductors 154 are formed on the gate insulating layer 140, and a plurality of island type ohmic contact members 163a, 163b, and 165 are formed thereon. A data conductor including a plurality of data lines 171 and a plurality of pairs of first and second drain electrodes 175a and 175b is formed on the ohmic contacts 163a, 163b, and 165. The data line 171 includes a source electrode 173 and an end portion 179. The first and second drain electrodes 175a and 175b face the source electrode 173, respectively. One end of the second drain electrode 175 is referred to as a "coupled electrode" in the future.

제1/제2 게이트 전극(124a, 124b), 소스 전극(173) 및 제1/제2 드레인 전극(175a, 175b)은 반도체(154)와 함께 각각 박막 트랜지스터를 이루며 박막 트랜지스터의 채널은 소스 전극(173)과 제1/제2 드레인 전극(175a, 175b) 사이의 반도체 (154)에 형성된다.The first and second gate electrodes 124a and 124b, the source electrode 173 and the first and second drain electrodes 175a and 175b, together with the semiconductor 154, form a thin film transistor, respectively, and the channel of the thin film transistor is a source electrode. It is formed in the semiconductor 154 between the (173) and the first / second drain electrode (175a, 175b).

데이터 도전체(171, 173, 175a, 175b) 및 노출된 반도체(154) 부분 위에는 보호막(180)이 형성되어 있고, 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(185)이 형성되어 있다. 보호막(180) 위에는 게이트선(121)과 45°각을 이루는 화소 전극(191)과 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. 화소 전극(191), 접촉 보조 부재(81, 82) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다. A passivation layer 180 is formed on the data conductors 171, 173, 175a, and 175b and the exposed portion of the semiconductor 154, and a plurality of contact holes 185 are formed in the passivation layer 180 and the gate insulating layer 140. It is. The pixel electrode 191 having a 45 ° angle with the gate line 121 and the plurality of contact auxiliary members 81 and 82 are formed on the passivation layer 180. An alignment layer 11 is formed on the pixel electrode 191, the contact assistants 81 and 82, and the passivation layer 180.

본 실시예에서 화소 전극(191)은 도 1 내지 도 4의 실시예에서와 달리 서로 분리되어 있는 제1 및 제2 부화소 전극(191a, 191b)를 포함한다. 제1 부화소 전극(191a)은 접촉 구멍(185)을 통하여 제1 드레인 전극(175a)과 직접 연결되어 있고, 제2 부화소 전극(191b)은 제2 드레인 전극(175b)에서 연장된 결합 전극(176)과 중첩하여 결합 축전기(Ccp)를 이루고 있다. 따라서, 제2 부화소 전극(191b)은 제1 부화소 전극(191a)에 용량성 결합되어 있다. 즉 제1 부화소 전극(191a)은 제1 드레인 전극(175a)로부터 데이터 전압을 직접 인가받고, 제2 부화소 전극(191b)은 결합 축전기(Ccp)에 의하여 낮아진 전압을 인가받는다.In the present exemplary embodiment, the pixel electrode 191 includes first and second subpixel electrodes 191a and 191b that are separated from each other, unlike the embodiments of FIGS. 1 to 4. The first subpixel electrode 191a is directly connected to the first drain electrode 175a through the contact hole 185, and the second subpixel electrode 191b is a coupling electrode extending from the second drain electrode 175b. Overlapping (176) forms a coupling capacitor (Ccp). Therefore, the second subpixel electrode 191b is capacitively coupled to the first subpixel electrode 191a. That is, the first subpixel electrode 191a receives a data voltage directly from the first drain electrode 175a, and the second subpixel electrode 191b receives a voltage lowered by the coupling capacitor Ccp.

또한 게이트선(121)은 제1 및 제2 부화소 전극(191a, 191b)의 경계를 가로지르며 뻗어 있다.In addition, the gate line 121 extends across the boundary between the first and second subpixel electrodes 191a and 191b.

제1/제2 부화소 전극(191a/191b)과 상부 표시판(200)의 공통 전극(270)은 그 사이의 액정층(3) 부분과 함께 제1/제2 액정 축전기(Clca/ Clcb)를 이루어 박막 트랜지스터(Q)가 턴 오프된 후에도 인가된 전압을 유지한다.The first and second subpixel electrodes 191a and 191b and the common electrode 270 of the upper panel 200 are connected to the first and second liquid crystal capacitors Clca / Clcb together with portions of the liquid crystal layer 3 therebetween. Thus, the applied voltage is maintained even after the thin film transistor Q is turned off.

상부 표시판(200)에 대하여 설명하자면, 절연 기판(210) 위에 차광 부재(220), 복수의 색필터(230), 덮개막(250), 공통 전극(270), 그리고 배향막(21)이 형성되어 있다.Referring to the upper panel 200, the light blocking member 220, the plurality of color filters 230, the overcoat 250, the common electrode 270, and the alignment layer 21 are formed on the insulating substrate 210. have.

이와 같이 본 발명에서는 측방향 전기장과 편광자의 광축이 일치되어 빛샘 현상을 방지하면서도, 데이터선과 화소 전극의 중첩 면적을 최소화 시켜서 개구율도 향상시킬 수 있다.As described above, in the present invention, the optical field of the lateral electric field and the polarizer coincide to prevent light leakage, and the aperture ratio may be improved by minimizing the overlapping area between the data line and the pixel electrode.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims (14)

기판,Board, 상기 기판 위에 형성되어 있는 게이트선,A gate line formed on the substrate, 상기 기판 위에 형성되어 있으며, 상기 게이트선과 빗각을 이루는 긴 변을 갖는 화소 전극,A pixel electrode formed on the substrate and having a long side formed at an oblique angle with the gate line; 상기 화소 전극의 긴 변과 평행하고, 중앙 부분에서 꺾어져 상기 화소 전극의 일부와 중첩하는 데이터선,A data line parallel to the long side of the pixel electrode and overlapping a portion of the pixel electrode by bending at a central portion thereof; 상기 기판 위에 부착되어 있는 제1 편광판, 그리고A first polarizer attached to the substrate, and 상기 제1 편광판과 마주하는 제2 편광판A second polarizer facing the first polarizer 을 포함하는 표시판.Display panel comprising a. 제1항에서,In claim 1, 상기 빗각은 45°인 표시판.The oblique angle is 45 ° display panel. 제1항에서,In claim 1, 상기 화소 전극의 긴 변과 상기 제1 편광판의 광축은 일치하는 표시판.And a long side of the pixel electrode and an optical axis of the first polarizing plate to coincide with each other. 제1항에서,In claim 1, 상기 제1 편광판과 상기 제2 편광판의 광축이 이루는 각은 90°인 표시판.An angle between an optical axis of the first polarizing plate and the second polarizing plate is 90 °. 제1항에서,In claim 1, 상기 화소 전극과 상기 데이터선 사이에 형성되어 있는 유기막을 더 포함하는 표시판.The display panel further comprises an organic layer formed between the pixel electrode and the data line. 제1항에서,In claim 1, 상기 화소 전극은 서로 분리되어 있는 제1 및 제2 부화소 전극을 포함하는 표시판.The pixel electrode includes first and second subpixel electrodes separated from each other. 제6항에서,In claim 6, 상기 제1 및 제2 부화소 전극은 상하로 나뉘어 배치되어 있는 표시판.The first and second subpixel electrodes are disposed in a vertical direction. 제7항에서,In claim 7, 상기 제1 및 제2 부화소 전극은 용량성 결합되어 있는 표시판.The first and second subpixel electrodes are capacitively coupled to each other. 제6항에서,In claim 6, 상기 게이트선은 상기 제1 및 제2 부화소 전극의 경계에 배치되어 있는 표시 판.And the gate line is disposed at a boundary between the first and second subpixel electrodes. 제9항에서,In claim 9, 상기 게이트과 연결되어 있는 게이트 전극,A gate electrode connected to the gate, 상기 게이트 전극 위에 위치하며, 상기 데이터선과 연결되어 있는 소스 전극,A source electrode on the gate electrode and connected to the data line; 상기 소스 전극과 각각 마주하는 제1 및 제2 드레인 전극,First and second drain electrodes facing the source electrode, respectively; 상기 제2 드레인 전극에 연결되어 있는 결합 전극A coupling electrode connected to the second drain electrode 을 포함하고,Including, 상기 제1 드레인 전극은 상기 제1 부화소 전극과 연결되어 있으며,The first drain electrode is connected to the first subpixel electrode. 상기 결합 전극은 상기 제2 부화소 전극과 중첩하는The coupling electrode overlaps the second subpixel electrode. 표시판.Display panel. 제1항에서,In claim 1, 상기 화소 전극 아래에 형성되어 있는 복수의 색필터를 더 포함하는 표시판.And a plurality of color filters formed under the pixel electrode. 제11항에서,In claim 11, 상기 화소 전극과 상기 색필터 사이에 형성되어 있는 덮개막을 더 포함하는 표시판.The display panel further comprises an overcoat formed between the pixel electrode and the color filter. 제1항에서,In claim 1, 상기 화소 전극과 중첩하는 유지 전극을 더 포함하는 표시판.The display panel further includes a storage electrode overlapping the pixel electrode. 기판,Board, 상기 기판 위에 형성되어 있는 게이트선,A gate line formed on the substrate, 상기 기판 위에 형성되어 있으며, 긴 변이 상기 게이트선과 빗각을 이루는 화소 전극,A pixel electrode formed on the substrate and having a long side formed at an oblique angle with the gate line; 상기 화소 전극의 긴 변과 평행하고, 상기 화소 전극의 일부와 중첩하는 데이터선,A data line parallel to a long side of the pixel electrode and overlapping a part of the pixel electrode; 상기 화소 전극과 마주보는 공통 전극,A common electrode facing the pixel electrode; 상기 화소 전극과 상기 공통 전극 사이에 위치하는 액정층,A liquid crystal layer positioned between the pixel electrode and the common electrode, 상기 기판 위에 부착되어 있는 제1 편광판, 그리고A first polarizer attached to the substrate, and 상기 제1 편광판과 마주보는 제2 편광판A second polarizer facing the first polarizer 을 포함하는 액정 표시 장치.Liquid crystal display comprising a.
KR1020050092409A 2005-09-30 2005-09-30 Panel and liquid crystal display including the same KR20070037146A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050092409A KR20070037146A (en) 2005-09-30 2005-09-30 Panel and liquid crystal display including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050092409A KR20070037146A (en) 2005-09-30 2005-09-30 Panel and liquid crystal display including the same

Publications (1)

Publication Number Publication Date
KR20070037146A true KR20070037146A (en) 2007-04-04

Family

ID=38159103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050092409A KR20070037146A (en) 2005-09-30 2005-09-30 Panel and liquid crystal display including the same

Country Status (1)

Country Link
KR (1) KR20070037146A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525639B1 (en) * 2008-03-28 2015-06-10 가부시키가이샤 재팬 디스프레이 Liquid crystal display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525639B1 (en) * 2008-03-28 2015-06-10 가부시키가이샤 재팬 디스프레이 Liquid crystal display device
US9280021B2 (en) 2008-03-28 2016-03-08 Japan Display Inc. Liquid crystal display apparatus
US9989819B2 (en) 2008-03-28 2018-06-05 Japan Display Inc. Liquid crystal display apparatus
US10310337B2 (en) 2008-03-28 2019-06-04 Japan Display Inc. Liquid crystal display apparatus

Similar Documents

Publication Publication Date Title
US20240004250A1 (en) Liquid crystal display device
US9780177B2 (en) Thin film transistor array panel including angled drain regions
US7440040B2 (en) Liquid crystal display device with storage electrode extension
US8704994B2 (en) Liquid crystal display
US7973865B2 (en) Thin film transistor display plate and liquid crystal display having the same
KR20080069733A (en) Thin film transistor array panel
US7817214B2 (en) Liquid crystal display device
US7773165B2 (en) Liquid crystal display
US20090190081A1 (en) Liquid crystal display
US7907227B2 (en) Liquid crystal display
KR20070112955A (en) Liquid crystal display
KR20080051536A (en) Liquid crystal display
JP2007004171A (en) Liquid crystal display device
KR20070087293A (en) Thin film transistor array panel and liquid crystal display including the panel
US7830488B2 (en) Liquid crystal display
KR20070037146A (en) Panel and liquid crystal display including the same
KR20070008290A (en) Liquid crystal display and panel therefor
KR101272329B1 (en) Liquid crystal display
KR20070031580A (en) Liquid crystal display
KR20080000859A (en) Display device
KR20080105551A (en) Liquid crystal display
KR20070021387A (en) Thin film transistor array panel and liquid crystal display including the same
KR20060120298A (en) Liquid crystal display
KR20080070355A (en) Thin film transistor array panel
KR20070025443A (en) Thin film transistor array panel

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination