KR20070032851A - Optical Proximity Correction for reducing line end shorting effect - Google Patents

Optical Proximity Correction for reducing line end shorting effect Download PDF

Info

Publication number
KR20070032851A
KR20070032851A KR1020050087204A KR20050087204A KR20070032851A KR 20070032851 A KR20070032851 A KR 20070032851A KR 1020050087204 A KR1020050087204 A KR 1020050087204A KR 20050087204 A KR20050087204 A KR 20050087204A KR 20070032851 A KR20070032851 A KR 20070032851A
Authority
KR
South Korea
Prior art keywords
area
contour
pattern
exposure
simulation
Prior art date
Application number
KR1020050087204A
Other languages
Korean (ko)
Inventor
윤형순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050087204A priority Critical patent/KR20070032851A/en
Publication of KR20070032851A publication Critical patent/KR20070032851A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
    • G03F7/701—Off-axis setting using an aperture
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

An OPC(Optical Proximity Correction) method is provided to restrain the generation of shorting at an end portion of a gate line by performing repeatedly simulation exposures until a first area of a contour becomes the same as a second area of a resultant pattern. A contour(415) corresponding to an aiming pattern shape is set. A first area of the contour is calculated. A resultant pattern is formed by performing a simulation exposure. Whether the resultant pattern is the same as the contour or not is checked. When the resultant pattern is the same as the contour, a second area of the resultant pattern is calculated. The simulation exposure is repeatedly performed until the first area of the contour becomes the same as the second area of the resultant pattern.

Description

라인 엔드 쇼팅 발생이 억제되는 광 근접 효과 보정 방법{Optical Proximity Correction for reducing line end shorting effect}Optical Proximity Correction for reducing line end shorting effect

도 1은 종래기술에 따른 노광공정을 사용한 패턴 형성 방법에 의해 형성된 게이트라인을 나타내 보인 셈(SEM) 사진이다.1 is a SEM image showing a gate line formed by a pattern forming method using an exposure process according to the prior art.

도 2는 게이트라인을 형성하기 위한 시뮬레이션과정을 설명하기 위해 나타낸 보인 도면이다.2 is a view illustrating a simulation process for forming a gate line.

도 3은 본 발명에 따른 노광공정을 사용한 패턴 형성 방법을 설명하기 위해 나타내보인 순서도이다. 3 is a flowchart showing a method for forming a pattern using an exposure process according to the present invention.

도 4는 본 발명에 의해 형성된 게이트라인을 나타낸 평면도이다. Figure 4 is a plan view showing a gate line formed by the present invention.

도 5는 도 4의 'B'를 확대하여 나타내보인 도면이다. FIG. 5 is an enlarged view of 'B' of FIG. 4.

-도면의 주요부분에 대한 부호의 설명-Explanation of symbols on the main parts of the drawing

400 : 활성영역 410 : 기준점400: active area 410: reference point

415 : 컨투어 416 : 패드 영역 415: contour 416: pad area

417 : 게이트 영역 417: gate area

420 : 게이트라인 420: gate line

본 발명은 반도체소자의 패턴 형성 방법에 관한 것으로서, 보다 상세하게는 라인 엔드 쇼팅 현상을 방지하기 위한 라인 엔드 쇼팅 발생이 억제되는 광 근접 효과 보정 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a pattern of a semiconductor device, and more particularly, to an optical proximity effect correction method in which the occurrence of line end shorting for preventing the line end shorting phenomenon is suppressed.

광 리소그라피 공정(Optical Lithography Process)은, 셀 레이아웃의 최적화, 복잡한 공정의 최적조건 예측 등에 있어서 매우 우수하므로 단위공정 개발이나 새로운 소자 개발에 있어서 시행착오를 줄이고 개발기간을 단축하는데 없어서는 안될 중요한 도구이다. 이러한 광 리소그래피 공정은, 원하는 모양으로 마스크 레이아웃을 형성하고, 이에 광을 조사함으로써 반도체 기판에 원하는 모양의 소자패턴을 형성한다. 마스크 레이아웃을 최적화하기 위해서는 광 근접 보정(Optical Proximity Correction; 이하 OPC)이 필수적이다. Optical lithography process is an indispensable tool to reduce trial and error and shorten development time in unit process development or new device development because it is very good in optimizing cell layout and predicting optimal condition of complex process. This optical lithography process forms a mask layout in a desired shape and irradiates light to form a device pattern in a desired shape on a semiconductor substrate. Optical Proximity Correction (OPC) is essential to optimize mask layout.

OPC를 이용하여 반도체 기판 위에 소자패턴을 형성함에 있어서는, 시뮬레이션을 수행하여 먼저 형성하고자 하는 패턴 모양에 대응되는 복수개의 기준점(die section)들을 지정하고, 이를 연결하여 컨투어(contour)를 형성한다. 다음에 시뮬레이션 노광을 수행하여 결과 패턴을 형성하고, 결과 패턴과 컨투어 사이의 일치여부를 확인한다. 일치여부를 확인하기 위해서는, 컨투어 및 결과 패턴의 측면이 일치하는지, 임계치수(CD; Critical Dimension)가 일치하는지의 여부를 확인해야 한다. 컨투어 및 결과 패턴의 측면이 일치할 경우, 후속 공정을 수행하며, 일치하지 않을 경우 다시 시뮬레이션 노광을 수행한다. 한편, 컨투어 및 결과 패턴의 측면이 일치하면, 다음으로 임계치수의 일치 여부를 확인한다. 임계치수가 일치하지 않을 경우 임계치수가 일치할 때 까지 반복하여 시뮬레이션 노광을 수행한다. In forming an element pattern on a semiconductor substrate using an OPC, a plurality of die sections corresponding to a pattern shape to be formed first are designated by a simulation, and a contour is formed by connecting them. Next, a simulated exposure is performed to form a result pattern, and the correspondence between the result pattern and the contour is checked. In order to confirm the match, it is necessary to confirm whether the aspects of the contour and the result pattern match and the critical dimension (CD). If the aspects of the contour and the resulting pattern coincide, the subsequent process is performed, and if it does not coincide, the simulation exposure is performed again. On the other hand, if the aspects of the contour and the result pattern coincide, then it is checked whether the critical dimension is consistent. If the thresholds do not match, the simulation exposure is repeated until the thresholds match.

그러나 이와 같이 시뮬레이션 노광으로 인해 형성된 결과 패턴들은, 광이 마스크를 통과할 때 산란, 반사 되는 등의 노광공정 프로세스의 문제인 광 근접효과(proximity effect)로 인해 원하지 않는 형상의 패턴, 예컨대 결과 패턴의 모서리가 라운딩(rounding)되게 형성될 수도 있다.However, the resultant patterns formed by the simulated exposure may have patterns of undesired shape, for example, edges of the resultant pattern, due to a proximity effect, which is a problem in the exposure process such as scattering and reflection when light passes through the mask. May be formed to be rounded.

도 1은 종래기술에 따른 노광공정을 사용한 패턴 형성 방법에 의해 형성된 게이트라인을 나타내보인 셈(SEM)사진이다. 도 2는 게이트라인을 형성하기 위한 시뮬레이션과정을 설명하기 위해 나타낸 보인 도면이다. 이는 도면의 일치를 위해 도 1의 'A'를 확대하여 나타내었다.FIG. 1 is a SEM photograph showing a gate line formed by a pattern forming method using an exposure process according to the prior art. 2 is a view illustrating a simulation process for forming a gate line. This is shown by enlarging 'A' of FIG. 1 to match the drawings.

도 1 및 도 2를 참조하면, 소자분리막(105)에 의해 정의된 활성영역(100) 및 소자분리영역의 일부분 위에 게이트(130)가 형성되어 있다. 게이트(130)는, 소자분리막(130) 위에 배치되는 패드영역(135)과 활성영역(100) 및 소자분리막(130) 위에 배치되는 게이트라인(137)을 포함한다. 게이트(130)의 각 모서리는 광의 근접효과에 의해 라운딩지게 형성된다. 특히, 도면에서 'A'로 표시한 바와 같이 게이트라인의 끝 부분이 라운딩지게 형성될 경우, 게이트라인의 끝부분이 짧아지는 라인 엔드 쇼팅(line-end shorting)의 원인으로 작용하게 된다. 1 and 2, a gate 130 is formed on the active region 100 defined by the isolation layer 105 and a portion of the isolation region. The gate 130 includes a pad region 135 disposed on the device isolation layer 130, a gate line 137 disposed on the active region 100, and the device isolation layer 130. Each corner of the gate 130 is formed to be rounded by the proximity effect of light. In particular, when the end portion of the gate line is formed to be rounded as indicated by 'A' in the figure, it acts as a cause of line-end shorting in which the end portion of the gate line becomes short.

도 2는 이와 같은 라인 엔드 쇼팅이 발생하는 현상을 보다 상세히 설명하기 위해 나타내 보인 도면이다. 이를 참조하면, 게이트라인(130)을 형성하기 위해 게이트라인(130) 끝부분의 중심과 컨투어(120) 기준점(125)이 일치하도록 시뮬레이션 노광을 수행하고 있다. 이와 같이 시뮬레이션을 수행하게 되면, 컨투어(120)와 결 과 패턴인 게이트라인(130)의 임계치수는 일치하지만 반사, 산란 등 노광공정의 공정상 오류로 인해 게이트라인(130)의 면적과 컨투어(120)의 면적은 불일치하게 된다. 이 경우 컨투어(120)의 면적보다 게이트라인(130)의 면적이 대략 5.7% 작은 면적을 갖게 된다. 이와 같은 결과는, 고집적화 되는 소자 내에서 라인 앤드 숏팅(line-end shorting)현상을 더욱 심화시키며, 최악의 경우 게이트라인이 활성영역을 벗어나지 못하여 트랜지스터가 형성되지 않는 경우가 발생할 수 도 있다는 문제가 있다.2 is a diagram illustrating the phenomenon in which such line end shorting occurs in more detail. Referring to this, a simulation exposure is performed such that the center of the end portion of the gate line 130 and the reference point 125 of the contour 120 coincide with each other to form the gate line 130. When the simulation is performed in this manner, the contour of the gate 120 is identical to the critical dimension of the gate line 130 as a result pattern, but the area and the contour of the gate line 130 due to process errors in the exposure process, such as reflection and scattering, The area of 120 is inconsistent. In this case, the area of the gate line 130 is approximately 5.7% smaller than the area of the contour 120. This result further increases the line-end shorting phenomenon in the highly integrated device, and in the worst case, there is a problem that the transistor may not be formed because the gate line does not leave the active region. .

상기한 문제를 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는, 노광으로 인한 라인 엔드 쇼팅 현상을 방지하기 위한 노광공정을 사용한 패턴 형성 방법을 제공하는데 있다.In order to solve the above problems, the present invention is to provide a pattern forming method using an exposure process for preventing the line end shortening phenomenon due to exposure.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른, 라인 엔드 쇼팅 발생이 억제되는 광 근접 효과 보정 방법은, 형성하고자 하는 패턴 모양에 대응되는 컨투어를 설정하는 단계; 상기 컨투어의 면적을 계산하는 단계; 시뮬레이션 노광을 수행하여 결과 패턴을 형성하는 단계; 결과 패턴과 상기 컨투어 사이의 일치여부를 확인하는 단계; 상기 결과 패턴과 컨투어가 일치할 경우 상기 결과 패턴의 면적을 계산하는 단계; 상기 컨투어의 면적과 결과 패턴의 면적이 일치하는 시점까지 상기 시뮬레이션 노광공정을 반복 수행하는 단계를 포함한다.In order to achieve the above technical problem, the optical proximity effect correction method according to the present invention, the occurrence of line end shorting is suppressed, setting a contour corresponding to the pattern shape to be formed; Calculating an area of the contour; Performing a simulation exposure to form a resultant pattern; Confirming a match between the result pattern and the contour; Calculating an area of the result pattern when the result pattern and contour match; And repeating the simulation exposure process until a point where the area of the contour coincides with the area of the resultant pattern.

상기 노광은, l-line, KrF, ArF, 원자외선 또는 F2 157nm의 광을 이용하여 수행할 수 있다.The exposure may be performed using l-line, KrF, ArF, far ultraviolet rays or F 2 157 nm light.

상기 노광은, 컨밴션얼, 에뉴얼, 다이폴, 크로스폴 또는 헥사폴의 노광조건으로 수행할 수 있다.The exposure may be performed under an exposure condition of a conventional, annual, dipole, cross pole or hexapole.

상기 컨투어의 면적과 결과 패턴의 면적이 일치하도록 댐핑값을 사용하여 노광할 수 있다.The damping value may be exposed so that the area of the contour coincides with the area of the resultant pattern.

상기 컨투어의 면적과 결과 패턴의 면적이 일치하도록 패턴 형성보정 마스크를 사용하여 노광할 수 있다.Exposure may be performed using a pattern formation correction mask so that the area of the contour coincides with the area of the resultant pattern.

이하 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification.

도 3 내지 도 5를 참조하여 본 발명에 따른 노광공정을 사용한 패턴 형성 방법을 설명한다. 도 3은 본 발명에 따른 노광공정을 사용한 패턴 형성 방법을 설명하기 위해 나타내보인 순서도이다. 도 4는 본 발명에 의해 형성된 게이트라인을 나타낸 평면도이다. 도 5는 도 4의 'B'를 확대하여 나타내보인 도면이다.3 to 5, a pattern forming method using an exposure process according to the present invention will be described. 3 is a flowchart showing a method for forming a pattern using an exposure process according to the present invention. Figure 4 is a plan view showing a gate line formed by the present invention. FIG. 5 is an enlarged view of 'B' of FIG. 4.

먼저, 형성하고자 하는 패턴 모양, 예컨대 비트라인콘택, 스토리지노드콘택, 게이트라인 등에 대응되는 복수개의 기준점(die section)들을 지정한다(단계 300). 다음에 복수개의 기준점들을 연결하여 형성하고자 하는 패턴모양의 컨투어(contour)를 형성한다. 예컨대 게이트라인을 형성할 경우, 도 4에서 나타낸 바와 같이, 활성영역(400)과 소자분리영역의 일부분 위에 복수개의 기준점(410)을 지정한다. 다음에 복수개의 기준점(410)을 연결하여 컨투어(415)를 형성한다. 컨투어(415)로 인해 설정된 게이트라인은, 소자분리막(미도시) 위에 형성된 패드영역(416)과 소자분리막(미도시) 및 활성영역(400) 위에 형성된 게이트영역(417)을 갖는다. First, a plurality of die sections corresponding to a pattern shape to be formed, for example, a bit line contact, a storage node contact, a gate line, and the like, are designated (step 300). Next, a pattern-shaped contour to be formed is formed by connecting a plurality of reference points. For example, when forming a gate line, as shown in FIG. 4, a plurality of reference points 410 are designated on a portion of the active region 400 and the device isolation region. Next, the plurality of reference points 410 are connected to form a contour 415. The gate line set due to the contour 415 has a pad region 416 formed on the isolation layer (not shown), a gate region 417 formed on the isolation layer (not shown) and the active region 400.

다음에 형성된 컨투어의 면적을 계산한다(단계 310). 예컨대 게이트 영역(417)의 경우, 광의 근접효과로 인해 게이트라인이 짧아지고 있으므로, 이를 방지하기 위해 게이트 영역(417)의 컨투어(415)와 게이트 영역(417)의 면적을 일치시켜야 한다. 이에 따라 먼저 게이트 영역 중, 특히 라인 엔드 쇼팅 현상이 심한 부분인 활성영역(400)과 소자분리막의 경계로부터 소자분리막 위에 형성된 게이트 영역(B)의 컨투어 면적을 계산한다. 게이트 영역(B)의 컨투어(415) 가로길이가 300nm이고, 세로길이가 160nm라고 가정했을 경우, 이의 총 면적은 48,000mm2이다.Next, the area of the formed contour is calculated (step 310). For example, in the case of the gate region 417, the gate line is shortened due to the proximity effect of light. Therefore, in order to prevent this, the area of the gate region 417 and the contour 415 of the gate region 417 must be matched. Accordingly, first, a contour area of the gate region B formed on the device isolation layer is calculated from the boundary between the active region 400 and the device isolation layer, which are particularly portions of the gate region. If the contour 415 of the gate region B has a width of 300 nm and a length of 160 nm, the total area thereof is 48,000 mm 2 .

다음에 시뮬레이션 노광을 수행하여 결과 패턴을 형성하고(단계 320), 결과 패턴과 상기 컨투어 사이의 일치여부를 확인한다(단계 330). 일치여부를 확인하는 방법으로는 먼저 컨투어의 측면부와 결과 패턴의 측면부가 서로 일치해야 하고, 다음으로 컨투어의 면적과 결과 패턴의 면적이 서로 일치해야 한다. 컨투어의 측면부와 결과 패턴의 측면부가 서로 일치할 경우 후속공정을 수행하며, 일치하지 않을 경우, 컨투어의 측면부와 결과 패턴의 측면부가 일치하도록 시뮬레이션 노광을 재 수행한다. Next, a simulation exposure is performed to form a result pattern (step 320), and a check is made between the result pattern and the contour (step 330). In order to confirm the match, first, the side of the contour and the side of the result pattern must coincide with each other, and then the area of the contour and the area of the result pattern must coincide with each other. If the side part of the contour and the side part of the result pattern coincide with each other, the subsequent process is performed. If not, the simulation exposure is performed again so that the side part of the contour and the side part of the result pattern coincide.

한편 컨투어 측면부와 결과 패턴의 측면부가 일치할 경우 결과 패턴의 면적( 단계 340)을 계산한다. 예컨대 시뮬레이션 노광하여 게이트라인(420)을 형성 할때, 상기 단계 310에서 제1 폭(h1)을 갖는 게이트라인 컨투어(415)의 면적과 제1 폭(h1)을 갖는 게이트라인(420)의 면적이 동일한 면적인 48,000mm2이 되도록 게이트라인을 형성해야 한다. 결과 패턴인 게이트라인의 면적과 게이트라인 컨투어의 면적이 동일할 경우에는 시뮬레이션 노광을 종료한다. 반면에, 동일하지 않을 경우에는 면적 동일해지는 시점까지 반복해서 시뮬레이션 노광을 수행한다(단계 345). 반복적인 시뮬레이션 노광을 위해서는 댐핑(dapping)값을 사용할 수 있다. On the other hand, if the contour side portion and the side portion of the result pattern coincide, the area of the result pattern (step 340) is calculated. For example, when forming the gate line 420 by simulation exposure, the gate line 420 having the first width h 1 and the area of the gate line contour 415 having the first width h 1 in step 310. The gate line should be formed so that the area of are equal to 48,000mm 2 . If the area of the gate line as the result pattern and the area of the gate line contour are the same, the simulation exposure is terminated. On the other hand, if it is not the same, the simulation exposure is repeatedly performed until the area becomes the same (step 345). For repeated simulation exposures, a damping value can be used.

댐핑 값은, 시뮬레이션 노광으로 인해 설정된 결과 패턴과 컨투어 면적이 일치하는 시점까지 시뮬레이션 노광을 반복 수행하는 횟수이다. 즉 한번의 시뮬레이션 노광으로는 컨투어 면적과 동일한 면적을 갖는 결과 패턴을 형성할 수 가 없기 때문에 반복적으로 노광을 수행하여 원하는 결과 패턴을 형성한다. 본 발명에서는, 제1 폭을 갖는 게이트라인 컨투어의 면적이 48,000nm2이므로 이와 동일한 면적을 갖는 제1 폭의 게이트라인이 형성되도록 시뮬레이션 노광을 반복하여 수행한다.The damping value is the number of times the simulation exposure is repeatedly performed until the set result pattern and the contour area coincide due to the simulation exposure. That is, since one simulation exposure cannot form a result pattern having the same area as the contour area, exposure is repeatedly performed to form a desired result pattern. In the present invention, since the area of the gate line contour having the first width is 48,000 nm 2 , the simulation exposure is repeatedly performed to form a gate line having the same width having the same area.

원하는 면적의 게이트라인을 형성하기 위해서는 해머헤드(hammer head), 익스텐션(extension) 또는 쉬리프(serif)등의 패턴 형성보정 마스크를 사용할 수 있다. 패턴 형성보정 마스크는, 결과 패턴의 모양을 변화시키고자 하는 부분과 대응되는 노광용 마스크에 추가로 형성하여 사용한다. 연결된 모양에 따라서 노광으로 인한 게이트라인의 모양을 변화시킬 수 있다. 결과 패턴을 형성하기 위한 노광으로는, l-line, KrF, ArF, 원자외선(EUV; Extreme Ultra Violet), F2 157nm등의 파장을 사용할 수 있으며, 컨밴셔널(conventional), 애뉼러(Annuar), 다이폴(Dipole), 크로스폴(Crosspole), 헥사폴(Hexapole) 등의 조명계를 사용한 다양한 노광조건을 사용할 수 있다. In order to form a gate line having a desired area, a pattern forming correction mask such as a hammer head, an extension, or a serif may be used. The pattern formation correction mask is further formed and used in the exposure mask corresponding to the portion to change the shape of the resulting pattern. According to the connected shape, the shape of the gate line due to the exposure may be changed. As the exposure to form the resultant pattern, wavelengths such as l-line, KrF, ArF, Extreme Ultra Violet (EUV), and F 2 157 nm can be used. , Various exposure conditions using illumination system such as Dipole, Crosspole, Hexapole can be used.

앞서 설명한 바와 같이 본 발명에서는 결과 패턴인 게이트라인의 면적과 컨투어의 면적이 일치되도록 시뮬레이션 노광을 수행하였다. 이에 따라 종래에 컨투어와 결과 패턴의 임계치수만을 고려하여 시뮬레이션 노광을 수행함으로써 발생하던 라인 엔드 쇼팅 현상을 방지하여 종래에 비해 5.7% 개선된 면적을 갖는 게이트를 형성할 수 있다. As described above, in the present invention, the simulation exposure is performed so that the area of the gate line, which is the resultant pattern, matches the area of the contour. Accordingly, it is possible to form a gate having an area of 5.7% improvement compared to the conventional method by preventing the line end shorting phenomenon caused by performing simulation exposure in consideration of only the critical dimension of the contour and the result pattern.

상기한 바와 같이 본 발명에 따른 노광공정을 사용한 패턴 형성 방법을 적용하게 되면, 먼저 컨투어의 측면과 시뮬레이션 노광으로 인한 결과 패턴의 측면을 일치 시킨 후에, 원하는 부분의 컨투어 면적과 결과 패턴이 동일한 면적을 갖도록 반복해서 시뮬레이션 노광을 수행함으로써 게이트라인 엔드 쇼팅 현상을 미연에 방지할 수 있다.As described above, when the pattern forming method using the exposure process according to the present invention is applied, first, the side of the contour and the side of the resulting pattern due to the simulation exposure are matched, and then the contour area of the desired part and the resultant pattern are the same area. By repeatedly performing the simulation exposure, the gate line end shorting phenomenon can be prevented in advance.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리보호범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량형태 또한 본 발명의 권리보호 범위에 속하는 것이다. Although the preferred embodiment of the present invention has been described in detail above, the scope of protection of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention defined in the following claims are also provided. It belongs to the scope of protection of the invention.

Claims (5)

형성하고자 하는 패턴 모양에 대응되는 컨투어를 설정하는 단계;Setting a contour corresponding to a pattern shape to be formed; 상기 컨투어의 면적을 계산하는 단계;Calculating an area of the contour; 시뮬레이션 노광을 수행하여 결과 패턴을 형성하는 단계;Performing a simulation exposure to form a resultant pattern; 결과 패턴과 상기 컨투어 사이의 일치여부를 확인하는 단계;Confirming a match between the result pattern and the contour; 상기 결과 패턴과 컨투어가 일치할 경우 상기 결과 패턴의 면적을 계산하는 단계;Calculating an area of the result pattern when the result pattern and contour match; 상기 컨투어의 면적과 결과 패턴의 면적이 일치하는 시점까지 상기 시뮬레이션 노광공정을 반복 수행하는 단계를 포함하는 것을 특징으로 하는 노광공정을 사용한 패턴 형성 방법.And repeating the simulation exposure process until a time point at which the area of the contour and the area of the resultant pattern coincide with each other. 제1항에 있어서, The method of claim 1, 상기 노광은, l-line, KrF, ArF, 원자외선 또는 F2 157nm의 광을 이용하는 것을 특징으로 하는 노광공정을 사용한 패턴 형성 방법. The exposure, l-line, KrF, ArF , a pattern forming method using the exposure step, characterized in that using a deep ultraviolet light or the F 2 157nm. 제1항에 있어서,The method of claim 1, 상기 노광은, 컨밴션얼, 에뉴얼, 다이폴, 크로스폴 또는 헥사폴의 노광조건으로 수행하는 것을 특징으로 하는 노광공정을 사용한 패턴 형성 방법.The exposure method is a pattern forming method using an exposure process, characterized in that performed under the exposure conditions of a conventional, annual, dipole, cross pole or hexapole. 제1항에 있어서,The method of claim 1, 상기 컨투어의 면적과 결과 패턴의 면적이 일치하도록 댐핑값을 사용하여 노광하는 것을 특징으로 하는 노광공정을 사용한 패턴 형성 방법.And exposing using a damping value so that the area of the contour and the area of the resultant pattern coincide with each other. 제1항에 있어서,The method of claim 1, 상기 컨투어의 면적과 결과 패턴의 면적이 일치하도록 패턴 형성보정 마스크를 사용하여 노광하는 것을 특징으로 하는 노광공정을 사용한 패턴 형성 방법.And exposing using a pattern formation correction mask so that the area of the contour and the area of the resultant pattern coincide.
KR1020050087204A 2005-09-20 2005-09-20 Optical Proximity Correction for reducing line end shorting effect KR20070032851A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050087204A KR20070032851A (en) 2005-09-20 2005-09-20 Optical Proximity Correction for reducing line end shorting effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050087204A KR20070032851A (en) 2005-09-20 2005-09-20 Optical Proximity Correction for reducing line end shorting effect

Publications (1)

Publication Number Publication Date
KR20070032851A true KR20070032851A (en) 2007-03-23

Family

ID=41560595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050087204A KR20070032851A (en) 2005-09-20 2005-09-20 Optical Proximity Correction for reducing line end shorting effect

Country Status (1)

Country Link
KR (1) KR20070032851A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107807497A (en) * 2017-11-27 2018-03-16 北京华大九天软件有限公司 A kind of exposure simulation method in panel layout design

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107807497A (en) * 2017-11-27 2018-03-16 北京华大九天软件有限公司 A kind of exposure simulation method in panel layout design

Similar Documents

Publication Publication Date Title
US7861209B2 (en) Method for interlayer and yield based optical proximity correction
US8788983B2 (en) Method for correcting layout pattern and mask thereof
US8415089B1 (en) Single-mask double-patterning lithography
KR100780775B1 (en) Method for fabricating self assembled dummy pattern for semiconductor device by using circuitry layout
US6544699B1 (en) Method to improve accuracy of model-based optical proximity correction
KR100589041B1 (en) Mask and method for forming thereof
US20080203518A1 (en) Method for positioning sub-resolution assist features
US11763057B2 (en) Critical dimension uniformity
US6571383B1 (en) Semiconductor device fabrication using a photomask designed using modeling and empirical testing
US20070077504A1 (en) Method for OPC model generation
Chang et al. Full area pattern decomposition of self-aligned double patterning for 30nm node NAND FLASH process
US20080134129A1 (en) Design rule checking for alternating phase shift lithography
US8122387B2 (en) Optimizing integrated circuit chip designs for optical proximity correction
JP2008020734A (en) Design pattern preparation method for semiconductor device, program, and method of manufacturing the semiconductor device
US7069535B2 (en) Optical proximity correction method using weighted priorities
KR20070032851A (en) Optical Proximity Correction for reducing line end shorting effect
US6834262B1 (en) Scheme for improving the simulation accuracy of integrated circuit patterns by simulation of the mask
KR100944332B1 (en) Method for manufacturing mask of the semiconductor device and method for manufacturing the semiconductor device
JP5340534B2 (en) Mask layout design method and program for integrated circuit, and mask layout optimization method for integrated circuit
Yen et al. Low-k 1 optical lithography for 100 nm logic technology and beyond
Rieger et al. Anticipating and controlling mask costs within EDA physical design
US8921016B1 (en) Methods involving color-aware retargeting of individual decomposed patterns when designing masks to be used in multiple patterning processes
KR100955158B1 (en) Optical proximity correction method
JP2002182363A (en) Mask and mask pattern forming method
KR101095051B1 (en) Method for carrying out verification of layer to layer pattern overlay

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination