KR20070030708A - Liquid crystal display device and method for manufacturing the same - Google Patents

Liquid crystal display device and method for manufacturing the same Download PDF

Info

Publication number
KR20070030708A
KR20070030708A KR1020060088600A KR20060088600A KR20070030708A KR 20070030708 A KR20070030708 A KR 20070030708A KR 1020060088600 A KR1020060088600 A KR 1020060088600A KR 20060088600 A KR20060088600 A KR 20060088600A KR 20070030708 A KR20070030708 A KR 20070030708A
Authority
KR
South Korea
Prior art keywords
layer
insulating film
storage capacitor
electrode
gate insulating
Prior art date
Application number
KR1020060088600A
Other languages
Korean (ko)
Other versions
KR100860178B1 (en
Inventor
다카유키 가토
히로키 스기야마
신이치로 노무라
다카오 아타라시야
사토시 모리타
다카시 사토
Original Assignee
엡슨 이미징 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엡슨 이미징 디바이스 가부시키가이샤 filed Critical 엡슨 이미징 디바이스 가부시키가이샤
Priority to KR1020060088600A priority Critical patent/KR100860178B1/en
Publication of KR20070030708A publication Critical patent/KR20070030708A/en
Application granted granted Critical
Publication of KR100860178B1 publication Critical patent/KR100860178B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

화소마다의 개구율을 감소시키지 않고 보조 용량 전극의 용량을 증대시킨, 비교적 작은 화소 면적 내지는 고정밀화에 적합한 액정표시장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. 투명 기판(11) 위에 매트릭스 형상으로 배치된 복수의 신호선(17) 및 주사선과, 주사선 사이에 평행하게 설치된 복수의 보조 용량선과, 신호선 및 주사선의 교점 근방에 설치된 박막 트랜지스터 TFT와, 신호선(17) 및 주사선에 의해 구획되는 각각의 위치에 배치됨과 동시에 박막 트랜지스터 TFT의 드레인 전극 D에 전기적으로 접속된 화소 전극(20)을 구비한 액정표시장치(10)에 있어서, 상기 박막 트랜지스터 TFT의 게이트 전극 G 및 주사선은 제 1 층째의 절연막(5) 및 제 2 층째의 절연층(26)으로 된 게이트 절연막으로 피복되고, 보조 용량 전극(18a) 위에 상기 제 2 층째의 절연층(26)을 사이에 두고 박막 트랜지스터 TFT의 드레인 전극 D가 연재되어 있는 것을 특징으로 한다.An object of the present invention is to provide a liquid crystal display device suitable for a relatively small pixel area or high precision, and a method of manufacturing the same, in which the capacitance of the storage capacitor electrode is increased without reducing the aperture ratio of each pixel. A plurality of signal lines 17 and scan lines arranged in a matrix on the transparent substrate 11, a plurality of storage capacitor lines provided in parallel between the scan lines, thin film transistor TFTs provided near the intersections of the signal lines and the scan lines, and the signal lines 17. And a pixel electrode 20 arranged at each position partitioned by a scanning line and electrically connected to the drain electrode D of the thin film transistor TFT, wherein the gate electrode G of the thin film transistor TFT is provided. And the scanning line is covered with a gate insulating film composed of the insulating film 5 of the first layer and the insulating layer 26 of the second layer, with the insulating layer 26 of the second layer interposed on the storage capacitor electrode 18a. The drain electrode D of the thin film transistor TFT is extended.

Description

액정표시장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}Liquid crystal display and its manufacturing method {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}

도 1은 실시예 1에 관한 액정표시장치의 1개 화소에 상당하는 부분을 확대하고, 컬러 필터 기판을 투시하여 나타낸 평면도.1 is an enlarged plan view of a portion corresponding to one pixel of the liquid crystal display device according to the first embodiment and through a color filter substrate;

도 2는 도 1의 액정표시장치의 Ⅱ-Ⅱ선으로 절단한 상태를 나타내는 측단면도.FIG. 2 is a side sectional view showing a state cut along line II-II of the liquid crystal display of FIG. 1; FIG.

도 3a 내지 도 3g는 도 1의 어레이 기판을 제조하는 제조 공정을 나타내는 단면도.3A to 3G are cross-sectional views illustrating a manufacturing process for manufacturing the array substrate of FIG. 1.

도 4a 내지 도 4e는 도 3g에 이어서 계속되는 도 1의 어레이 기판을 제조하는 제조 공정을 나타내는 단면도.4A-4E are cross-sectional views illustrating a fabrication process for fabricating the array substrate of FIG. 1 following FIG. 3G.

도 5a 내지 도 5e는 실시예 2의 어레이 기판을 제조하는 제조 공정을 나타내는 단면도.5A to 5E are sectional views showing the manufacturing process for manufacturing the array substrate of Example 2. FIG.

도 6a 내지 도 6d는 도 5e에 이은 실시예 2의 어레이 기판을 제조하는 제조 공정을 나타내는 단면도.6A to 6D are cross-sectional views illustrating a manufacturing process for manufacturing the array substrate of Example 2 following FIG. 5E.

도 7a 내지 도 7f는 실시예 3의 어레이 기판을 제조하는 제조 공정을 나타내는 단면도.7A to 7F are sectional views showing the manufacturing process for manufacturing the array substrate of Example 3. FIG.

도 8a 내지 도 8e는 도 7f에 이은 실시예 3의 어레이 기판을 제조하는 제조 공정을 나타내는 단면도.8A to 8E are cross-sectional views illustrating a manufacturing process for manufacturing the array substrate of Example 3 following FIG. 7F.

도 9a는 제 1 종래예의 어레이 기판의 평면도, 도 9b는 도 9a의 ⅨB-ⅨB 단면도.9A is a plan view of an array substrate of a first conventional example, and FIG. 9B is a sectional view taken along line BB-B of FIG. 9A.

도 10은 제 2 종래예의 어레이 기판의 수개 화소에 대한 평면도.10 is a plan view of several pixels of the array substrate of the second conventional example;

도 11a 내지 도 11g는 도 10의 어레이 기판의 제조 공정을 순서대로 나타내는 부분 단면도.11A to 11G are partial cross-sectional views sequentially illustrating a manufacturing process of the array substrate of FIG. 10.

<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>

10, 10A, 10B 액정표시장치10, 10A, 10B liquid crystal display

11, 12 투명 기판11, 12 transparent substrate

13 어레이 기판13 array boards

14 컬러 필터 기판14 color filter substrate

15 액정15 LCD

16 주사선16 scan lines

17 신호선17 signal line

18 보조 용량선18 auxiliary capacitance line

18a 보조 용량 전극18a auxiliary capacitance electrode

19 반도체층19 semiconductor layer

20 화소 전극20 pixel electrode

22 컬러 필터22 color filter

23 공통 전극23 common electrode

24 도전 물질층24 conductive material layer

25 제 1 절연막25 first insulating film

25' 절연막25 'insulating film

26 제 2 절연층26 second insulating layer

26' 절연층26 'insulation layer

27 창부(窓部)27 Window

28 보호 절연막28 protective insulating film

29 층간막29 interlayer

30 콘택트홀30 contact holes

본 발명은 액정표시장치 및 그 제조 방법에 관한 것으로, 특히 화소마다의 개구율을 감소시키지 않고 보조 용량 전극의 용량을 증대시킨, 비교적 작은 화소 면적 내지는 고정밀화에 매우 적합한 액정표시장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method for manufacturing the same, and particularly to a liquid crystal display device and a method for manufacturing the same, which are very suitable for a relatively small pixel area or high precision, in which the capacitance of the storage capacitor electrode is increased without reducing the aperture ratio of each pixel. It is about.

최근, 정보통신기기뿐만 아니라 일반 전기기기에 있어서도 액정표시장치가 많이 이용되고 있다. 액정표시장치는 표면에 전극 등이 형성된 한 쌍의 유리 등으로 이루어진 기판과, 이 한 쌍의 기판 사이에 형성된 액정층으로 되고, 기판상의 전극에 전압을 인가함으로써 액정 분자를 재배열함으로써 빛의 투과율을 가변하여, 여러 가지의 영상을 표시하는 것이다.In recent years, liquid crystal displays have been widely used not only for information and communication devices but also for general electric devices. A liquid crystal display device comprises a substrate made of a pair of glass or the like having an electrode or the like formed on the surface thereof, and a liquid crystal layer formed between the pair of substrates, and the light transmittance by rearranging liquid crystal molecules by applying a voltage to an electrode on the substrate To display various images.

이와 같은 액정표시장치는, 그 표면에 매트릭스 형상으로 주사선 및 신호선을 형성하고, 이 양 배선에 의해 포위되는 영역에 액정 구동용 스위칭 소자인 박막 트랜지스터(Thin Film Transistor: TFT), 액정에 전압을 인가하는 화소 전극 및 신호를 보유하기 위한 보조 용량을 형성하는 보조 용량선이 형성된 어레이 기판과, 표면에 적(R), 녹(G), 청(B) 등의 컬러 필터 및 공통 전극 등이 형성된 컬러 필터 기판으로 이루어지며, 양 기판 사이에 액정이 봉입된 구성을 구비하고 있다.Such a liquid crystal display device forms a scan line and a signal line in a matrix form on its surface, and applies a voltage to a thin film transistor (TFT), a liquid crystal driving switching element, and a liquid crystal in a region surrounded by both wirings. An array substrate on which a pixel electrode and a storage capacitor line forming a storage capacitor for holding a signal are formed, and a color filter including red (R), green (G), and blue (B) and a common electrode formed on a surface thereof It consists of a filter board | substrate, and the structure which liquid crystal was enclosed between both board | substrates is provided.

어레이 기판에 형성되는 보조 용량선은 신호선으로부터 공급되는 신호의 전하를 일정 기간 보유하는 보조 용량을 형성하기 위해 설치되는 것이며, 보조 용량은 이 보조 용량선과 TFT의 드레인 전극 내지는 화소 전극의 일부를 전극으로 하며, TFT의 게이트 전극을 덮는 게이트 절연막을 유전체로 하여 콘덴서를 형성하는 것에 의해 설치되어 있다. 또한, 이 보조 용량선은 일반적으로 알루미늄, 몰리브덴 혹은 크롬 등의 차광성 도전 부재로 형성되어 있다.The storage capacitor line formed on the array substrate is provided to form the storage capacitor that holds the charge of the signal supplied from the signal line for a predetermined period, and the storage capacitor is a portion of the storage capacitor line and the TFT electrode or the pixel electrode of the TFT as an electrode. The capacitor is formed by using a gate insulating film covering the gate electrode of the TFT as a dielectric. The storage capacitor line is generally formed of a light-shielding conductive member such as aluminum, molybdenum or chromium.

그런데, 이 보조 용량은 액정표시장치의 크로스토크(Crosstalk) 혹은 플릭커(Flicker)를 방지하는 관점에서 보면 용량을 크게 할 필요가 있지만, 최근의 기술 혁신에 수반하여 액정표시장치의 소형화·고정밀화가 진전함으로써 각각의 화소 사이즈가 작아졌기 때문에, 화소마다의 개구율을 고려하면 보조 용량을 많이 취하기 위해 보조 용량선 자체를 굵게 하는 것은 현실적으로 곤란하다.By the way, the auxiliary capacitance needs to be increased in terms of preventing crosstalk or flicker of the liquid crystal display device, but with the recent technological innovation, miniaturization and high precision of the liquid crystal display device have progressed. Since each pixel size is reduced by this, in consideration of the aperture ratio for each pixel, it is practically difficult to thicken the storage capacitor line itself in order to take more storage capacity.

상기와 같은 문제점을 해결하는 것으로서, 아래와 같이 특허문헌 1에 개시된 액정표시장치의 어레이 기판(70)을 도 9를 이용하여 설명한다. 참고로, 도 9a는 어 레이 기판의 평면도, 도 9b는 도 9a의 ⅨB-ⅨB 단면도이다.As a solution to the above problems, the array substrate 70 of the liquid crystal display device disclosed in Patent Document 1 will be described with reference to FIG. 9 as follows. For reference, FIG. 9A is a plan view of the array substrate, and FIG. 9B is a sectional view taken along line BB-B of FIG. 9A.

이 액정표시장치의 어레이 기판(70)은 도 9a 및 도 9b에 나타낸 바와 같이 투명한 절연 기판(71) 위에 알루미늄, 크롬, 몰리브덴, 질화 크롬, 질화 몰리브덴 또는 이들의 합금 등의 도전 물질로 된 주사선(72), 보조 용량선(73) 및 장방형의 보조 용량 패턴(74)이 형성되어 있다. 주사선(72)은 박막 트랜지스터 TFT의 게이트 전극 G에 접속되어 있고, 보조 용량 패턴(74)은 보조 용량선(73)에 접속되어 있다.The array substrate 70 of the liquid crystal display device includes a scan line made of conductive material such as aluminum, chromium, molybdenum, chromium nitride, molybdenum nitride, or an alloy thereof on the transparent insulating substrate 71 as shown in FIGS. 9A and 9B. 72, the storage capacitor line 73 and the rectangular storage capacitor pattern 74 are formed. The scanning line 72 is connected to the gate electrode G of the thin film transistor TFT, and the storage capacitor pattern 74 is connected to the storage capacitor line 73.

절연 기판(71) 위에는 질화 규소 또는 산화 규소와 같은 절연물질로 된 두께 2500~4500Å의 게이트 절연막(75)이 장사선(72), 보조 용량선(73) 및 보조 용량 패턴(74)을 덮고 있다. 게이트 절연막(75) 위에는 게이트 전극 G와 중첩하여 비정질 실리콘 등으로 된 반도체 패턴(76)이 형성되어 있다. 반도체 패턴(76)의 일부와 게이트 절연막(75) 위에는 도전 물질로 된 신호선(77) 및 보조 용량용 도전 패턴(78)이 형성되어 있다. 신호선(77)은 세로 방향으로 뻗어 있으며, TFT의 소스 전극 S를 겸하고 있다.On the insulating substrate 71, a gate insulating film 75 having a thickness of 2500 to 4500 Å made of an insulating material such as silicon nitride or silicon oxide covers the long line 72, the storage capacitor line 73, and the storage capacitor pattern 74. A semiconductor pattern 76 made of amorphous silicon or the like is formed on the gate insulating film 75 so as to overlap with the gate electrode G. As shown in FIG. A signal line 77 made of a conductive material and a conductive pattern 78 for a storage capacitor are formed on a portion of the semiconductor pattern 76 and the gate insulating film 75. The signal line 77 extends in the vertical direction and serves as the source electrode S of the TFT.

보조 용량용 도전 패턴(78)은 이와 같은 신호선(77)과 동일층에 섬 형상으로 형성되어 있고, 게이트 절연막(75)을 통하여 그 하부에 위치하는 보조 용량 패턴(74)과 함께 보조 용량을 형성한다. 이때, 보조 용량용 도전 패턴(78)은 후술하는 화소 전극(79)과 전기적으로 접속되어 있다.The storage capacitor pattern 78 is formed in an island shape on the same layer as the signal line 77, and forms the storage capacitor together with the storage capacitor pattern 74 positioned below the gate insulating layer 75. do. At this time, the storage capacitor pattern 78 is electrically connected to the pixel electrode 79 described later.

그리고, 이와 같은 신호선(77), 보조 용량용 도전 패턴(78) 및 반도체 패턴(76)을 질화 규소 또는 산화 규소와 같은 절연물질로 된 500~2000Å 두께의 보호 절연막(80)이 덮고 있다. 보호 절연막(80)에는 드레인 전극 D의 상부에 컨택트 홀(81)이 형성되어 있으며, 보조 용량용 도전 패턴(78)의 상부에 개구(82)가 설치되어 있다. 그리고, 보호 절연막(80) 위에는 화소 전극(79)이 형성되고, 콘택트홀(81)을 통하여 화소 전극(79)과 드레인 전극 D가 전기적으로 접속되어 있는 것과 동시에, 개구(82)를 통해 보조 용량용 도전 패턴(78)과 화소 전극(79)이 접속되어, 결과적으로 보조 용량용 도전 패턴(78)과 드레인 전극 D가 화소 전극(79)을 통해 전기적으로 접속된다. 이 화소 전극(79)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 도전 물질로 형성되어 있다.The signal line 77, the storage capacitor conductive pattern 78, and the semiconductor pattern 76 are covered with a protective insulating film 80 having a thickness of 500 to 2000 μm made of an insulating material such as silicon nitride or silicon oxide. In the protective insulating film 80, a contact hole 81 is formed over the drain electrode D, and an opening 82 is provided over the storage capacitor conductive pattern 78. The pixel electrode 79 is formed on the protective insulating film 80, and the pixel electrode 79 and the drain electrode D are electrically connected to each other through the contact hole 81, and at the same time, a storage capacitor is formed through the opening 82. The conductive conductive pattern 78 and the pixel electrode 79 are connected, and as a result, the storage capacitor conductive pattern 78 and the drain electrode D are electrically connected through the pixel electrode 79. The pixel electrode 79 is formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).

이와 같은 종래기술에 있어서, 화소 전극(79)은 보조 용량선(73) 및 보조 용량용 도전 패턴(78)과 겹치지만, 보조 용량선(78)과는 보호 절연막(80) 및 게이트 절연막(75)을 사이에 두어 보조 용량을 형성하고, 또 화소 전극(79)은 보조 용량용 도전 패턴(78)에 전기적으로 접속되고 있지만 보조 용량용 도전 패턴(78)은 보조 용량 패턴(74)과 게이트 절연막(75)을 멀리하여 다른 보조 용량을 형성한다. 이 경우, 보조 용량용 도전 패턴(78)과 보조 용량 패턴(74) 사이에 개재하고 있는 게이트 절연막(75)의 두께가 두껍기 때문에, 보조 용량 패턴(74)이 화소 전극(79)과 함께 보조 용량을 형성하는 경우에 비해 동일한 중첩 면적을 가지고도 더 큰 정전 용량을 확보하는 것이 가능하다. 따라서, 아래와 같이 특허문헌 1에 개시되어 있는 액정표시장치에 있어서는, 보조 용량 패턴(74) 및 보조 용량선(73)의 면적을 넓히지 않아도 정전 용량을 증가시킬 수 있으므로, 정전 용량 대비 개구율을 향상시킬 수 있다고 하는 것이다.In the related art, the pixel electrode 79 overlaps the storage capacitor line 73 and the storage capacitor conductive pattern 78, but the protective insulating film 80 and the gate insulating film 75 overlap with the storage capacitor line 78. Is formed between the capacitor electrodes, and the pixel electrode 79 is electrically connected to the conductive pattern 78 for the storage capacitor, but the conductive pattern 78 for the storage capacitor is formed of the storage capacitor pattern 74 and the gate insulating film. Away from 75 to form another auxiliary dose. In this case, since the thickness of the gate insulating film 75 interposed between the storage capacitor conductive pattern 78 and the storage capacitor pattern 74 is thick, the storage capacitor pattern 74 is formed together with the pixel electrode 79. It is possible to secure a larger capacitance even with the same overlap area as compared with the case of forming a. Therefore, in the liquid crystal display device disclosed in Patent Document 1 as follows, the capacitance can be increased without increasing the area of the storage capacitor pattern 74 and the storage capacitor line 73, thereby improving the aperture ratio relative to the capacitance. I can do it.

그렇지만, 아래와 같이 특허문헌 1에 개시된 액정표시장치의 어레이 기 판(70)에 있어서는, 정전 용량(보조 용량)이 보조 용량용 도전 패턴(78)과 보조 용량 패턴(74)을 전극으로 하고, 그 사이에 설치되어 있는 게이트 절연막(75)을 유전체로 하고 있으며, 이 게이트 절연막(75)의 두께는 얇다고 여겨지고 있지만, 그래도 게이트 절연막(75)의 두께는 2500~4500Å이기 때문에, 크로스토크 혹은 플릭커 등의 표시 불량을 억제하는데 충분한 보조 용량을 확보하기 위해서는, 역시 차광성의 도전 물질로 된 보조 용량 패턴(74)의 면적을 크게 하지 않을 수 없다. 즉, 아래와 같이 특허문헌 1에 개시된 액정표시장치의 어레이 기판(70)에 있어서, 보조 용량을 크게 하려면 게이트 절연막(75)의 두께를 얇게 하는 것으로도 가능하지만, 게이트 절연막(75)의 두께를 보다 얇게 하면 게이트 절연막(75)에 의해 덮이는 게이트 전극 G 및 주사선(72)과 다른 부재와의 사이의 전기적 절연성을 유지하는 것이 곤란해진다.However, in the array substrate 70 of the liquid crystal display device disclosed in Patent Literature 1 as follows, the capacitance (auxiliary capacitance) uses the auxiliary capacitance conductive pattern 78 and the auxiliary capacitance pattern 74 as electrodes, and Although the gate insulating film 75 provided between them is made into a dielectric material, the thickness of the gate insulating film 75 is considered to be thin. However, since the thickness of the gate insulating film 75 is 2500 to 4500 kV, crosstalk, flicker, etc. In order to ensure a sufficient storage capacity for suppressing display defects, the area of the storage capacitor pattern 74, which is also made of a light-shielding conductive material, must be increased. That is, in the array substrate 70 of the liquid crystal display device disclosed in Patent Document 1 as follows, it is possible to make the thickness of the gate insulating film 75 thinner in order to increase the auxiliary capacitance. When the thickness is reduced, it becomes difficult to maintain the electrical insulation between the gate electrode G and the scan line 72 covered by the gate insulating film 75 and the other members.

또, 용량이 큰 보조 용량을 얻는 것으로서, 아래와 같이 특허문헌 2에 개시된 액정표시장치(90)의 어레이 기판을 도 10 및 도 11을 이용해 설명한다. 참고로, 도 10은 아래와 같이 특허문헌 2에 개시되어 있는 어레이 기판의 수개 화소에 대한 평면도이며, 도 11a 내지 도 11g는 도 10의 어레이 기판의 제조 공정을 순서대로 나타낸 부분 단면도이다. 우선, 유리판으로 된 절연성 기판(91) 위에 ITO(Indium Tin Oxide)로 이루어진 보조 용량선(92)을 패턴 형성한다. 다음에, 게이트 금속막(93)을 형성하고 패터닝한다(도 11a).In addition, an array substrate of the liquid crystal display device 90 disclosed in Patent Literature 2 will be described below with reference to FIGS. For reference, FIG. 10 is a plan view of several pixels of the array substrate disclosed in Patent Document 2 as follows, and FIGS. 11A to 11G are partial cross-sectional views sequentially illustrating a manufacturing process of the array substrate of FIG. 10. First, a storage capacitor line 92 made of indium tin oxide (ITO) is patterned on an insulating substrate 91 made of a glass plate. Next, the gate metal film 93 is formed and patterned (FIG. 11A).

또한, 플라스마 CVD 등에 의해서, SiNx 혹은 SiOx로 된 게이트 절연막(94), 활성층으로서의 예를 들면 a-Si로 된 비정질 반도체막(95), 나아가 불순물을 도핑한 예를 들면 n+a-Si막으로 된 오믹 컨택트용 반도체막(96)을 연속해서 형성한다(도 11b). 이 때, 게이트 절연막의 막두께 X는 드레인·게이트, 소스·게이트 간의 쇼트가 발생하지 않도록 충분히 두껍게, 예를 들어 X=4000Å으로 설정한다.In addition, the gate insulating film 94 made of SiN x or SiO x , the amorphous semiconductor film 95 made of a-Si as an active layer, and, for example, n + a-Si doped with impurities by plasma CVD or the like The ohmic contact semiconductor film 96 made of a film is formed successively (FIG. 11B). At this time, the film thickness X of the gate insulating film is set sufficiently thick so that short between the drain gate and the source gate does not occur, for example, X = 4000 kPa.

다음으로, 오믹 컨택트용 반도체막(96)과 비정질 반도체막(95)을 동일한 레지스터에 의해 패턴 에칭한다(도 11c). 그리고, 보조 용량선(92)과 후속 공정으로 형성되는 화소 전극(97)이 겹치는 부분을 개구 패턴(도 10의 파선 부분)으로 하여 남긴 레지스터(도 11에는 도시하지 않음)를 코팅하고, 게이트 절연막(94)용 식각액에 의해, 보조 용량용 절연막으로서 원하는 막두께 Y=2000Å까지 얇아지도록 에칭한다(도 11d).Next, the ohmic contact semiconductor film 96 and the amorphous semiconductor film 95 are pattern-etched by the same resistor (FIG. 11C). Then, a resistor (not shown in FIG. 11) left after the portion where the storage capacitor line 92 overlaps with the pixel electrode 97 formed by a subsequent process as an opening pattern (broken line in FIG. 10) is coated, and the gate insulating film The etching liquid for (94) is etched so as to be thinned to a desired film thickness Y = 2000 kPa as the storage capacitor insulating film (FIG. 11D).

다음으로, ITO로 된 화소 전극(97)을 형성 패터닝한다(도 11e). 또한, 드레이 및 소스용 금속막(98)을 형성하여 패터닝하고(도 11f), TFT의 채널부에 남겨진 오믹 컨택트용 반도체막(96)을 에칭에 의해 제거하면 액정표시장치용 어레이 기판이 완성된다(도 11g). 이와 같은 구성에 의해 얻어지는 어레이 기판을 액정 물질을 통하여 공통 전극 기판에 대향 배치하는 것으로써 액정표시장치(90)를 얻을 수 있다.Next, the pixel electrode 97 made of ITO is formed and patterned (Fig. 11E). In addition, by forming and patterning the dray and source metal film 98 (FIG. 11F), and removing the ohmic contact semiconductor film 96 remaining in the channel portion of the TFT by etching, an array substrate for a liquid crystal display device is completed. (Figure 11g). The liquid crystal display device 90 can be obtained by arranging the array substrate obtained by such a configuration to face the common electrode substrate via the liquid crystal material.

이와 같은 종래기술에 있어서는, 보조 용량선(92) 및 화소 전극(97)이 콘덴서의 전극에 상당하고, 보조 용량선(92)과 화소 전극(97) 사이에 존재하는 게이트 절연막(94)이 콘덴서의 유전체에 상당하지만, 게이트 전극(93)상의 게이트 절연 막(94)의 두께 X=4000Å인데 대해 보조 용량선(92)상의 절연막의 두께 Y=2000Å로 되어 있기 때문에, 드레인·게이트, 소스·게이트 간의 쇼트는 생기기 어려워지면서, 보조 용량선(92)의 면적을 넓게 하지 않아도 필요한 보조 용량을 확보할 수 있다고 하는 효과를 가지는 것이다.In such a prior art, the storage capacitor line 92 and the pixel electrode 97 correspond to the electrodes of the capacitor, and the gate insulating film 94 existing between the storage capacitor line 92 and the pixel electrode 97 is a capacitor. Although it is equivalent to the dielectric of the dielectric layer of the insulating film 94 on the gate electrode 93, the thickness of the insulating film 94 on the auxiliary capacitance line 92, while the thickness of the insulating film 94 on the gate electrode 93, so that the drain gate, source gate The shortness of the liver becomes less likely to occur, and it is possible to secure the necessary auxiliary capacity without increasing the area of the auxiliary capacity line 92.

[특허문헌 1] 일본 특표2005-506575호 공보(도 8, 도 9, 단락[0069]~[0085])[Patent Document 1] Japanese Patent Laid-Open Publication No. 2005-506575 (Fig. 8, Fig. 9, Paragraph [0069] to [0085])

[특허문헌 2] 일본 특허2584290호 공보(특허청구범위, 2면 4란 30행~3면 5란 17행, 도 1, 도 2)[Patent Document 2] Japanese Patent No. 2584290 (Patent Claims, Line 2 of 4, Line 30 to Line 3, Line 5 of 17, Line 1, Fig. 2)

상기 특허문헌 1에 개시되어 있는 액정표시장치(70)의 어레이 기판에 있어서는, 표시 불량을 억제하는데 충분한 보조 용량을 확보하기 위해서, 역시 큰 면적의 보조 용량 패턴이 필요하고 개구율이 저하하며, 또한 화소 내에 차광성 부재로서 TFT와 보조 용량용 도전 패턴(78)이 존재하기 때문에, 개구율이 보다 작아져 버린다. 또, 상기 특허문헌 2에 개시되어 있는 액정표시장치(90)의 어레이 기판에 있어서는, 보조 용량선 표면의 게이트 절연막의 두께만을 에칭에 의해서 부분적으로 얇게 함으로써 게이트 절연막에 의해 덮이는 게이트 전극 및 주사선과 다른 부재와의 사이의 전기적 절연성을 유지한 채로 보조 용량을 증대시키도록 하고 있지만, 보조 용량선의 게이트 절연막의 두께를 부분적으로 얇게 하여 원하는 두께를 얻기 위한 에칭량의 제어가 어렵고, 액정표시장치마다의 보조 용량선의 게이트 절연막 막두께의 균일성을 유지하는 것이 곤란하였다.In the array substrate of the liquid crystal display device 70 disclosed in the patent document 1, in order to secure a storage capacity sufficient to suppress display defects, a storage area pattern of a large area is required, and the aperture ratio is lowered, and the pixel is further reduced. Since the TFT and the storage capacitor conductive pattern 78 exist as a light shielding member, the aperture ratio becomes smaller. In the array substrate of the liquid crystal display device 90 disclosed in Patent Document 2, the gate electrode and the scan line covered by the gate insulating film by partially thinning only the thickness of the gate insulating film on the surface of the storage capacitor line by etching. Although the storage capacitance is increased while maintaining the electrical insulation between the other member and the other member, it is difficult to control the etching amount to obtain a desired thickness by partially thinning the thickness of the gate insulating film of the storage capacitor line. It was difficult to maintain the uniformity of the gate insulating film thickness of the storage capacitor line.

나아가, 상기 특허문헌 2에 개시되어 있는 액정표시장치(90)의 어레이 기판 에 있어서는, 유리판으로 된 절연성 기판(91)상에 ITO로 이루어진 보조 용량선(92) 을 패턴 형성한 후에 게이트 금속막(93)을 패턴 형성함으로써 주사선과 게이트 전극을 형성하고 있기 때문에, 공정수가 증가해 버려서 제조 효율이 저하하는 점, 마스크 차이 등을 고려하여 화소 전극(97)과 소스용 금속막(98) 간의 거리를 크게 취할 필요가 생기는 점 및 TFT의 부분에 화소 전극을 마련할 수 없다는 점으로 인하여 개구율이 작아져 버리기 때문에, 최근의 비교적 작은 화소 면적 내지는 고정밀화된 액정표시장치용의 보조 용량 형성 수단으로서는 채용하는 것이 곤란하다.Furthermore, in the array substrate of the liquid crystal display device 90 disclosed in the patent document 2, after forming the auxiliary capacitance line 92 made of ITO on the insulating substrate 91 made of glass plate, the gate metal film ( Since the scan lines and the gate electrodes are formed by patterning 93, the distance between the pixel electrode 97 and the source metal film 98 is increased in consideration of the fact that the number of steps increases and manufacturing efficiency decreases, mask differences, and the like. Since the aperture ratio becomes small due to the necessity to take a large size and the fact that the pixel electrode cannot be provided in the portion of the TFT, the storage capacitor forming means for a relatively small pixel area or a highly precise liquid crystal display device is adopted. It is difficult.

본원의 발명자 등은 상기 문제점을 감안하여, 보조 용량을 형성하는 콘덴서의 효율을 보다 높게 하고, 특히 공정수의 증가를 부르지 않게 하며, 개구율이 크고, 비교적 작은 화소 면적 내지는 고정밀화된 액정표시장치용으로도 유효하게 사용할 수 있는 보조 용량 형성 수단에 대해 여러 가지 검토한 결과, 이 보조 용량을 형성하는 콘덴서의 한쪽의 전극으로 되는 보조 용량선과 쌍으로 되는 전극으로서 TFT의 드레인 전극을 연재시켜 사용함과 동시에, 보조 용량선과 드레인 전극과의 사이의 거리를 보다 짧게 하기 위해서 양자 사이에 개재하는 게이트 절연막으로 대체하여 게이트 절연막보다 두께가 얇은 절연층을 개재시키면, 특히 공정수의 증가나 개구율의 저하를 가져오는 일 없이 보조 용량 콘덴서의 용량을 증대시킬 수 있다는 것을 찾아내어, 본 발명을 완성하기에 이른 것이다.In view of the above problems, the inventors of the present application make the efficiency of the capacitor for forming the storage capacitor higher, in particular, not to increase the number of processes, and to have a large aperture ratio and a relatively small pixel area or high precision liquid crystal display device. As a result of various studies on the storage capacitor forming means that can be used effectively, the drain electrode of the TFT is extended and used as an electrode paired with the storage capacitor line serving as one electrode of the capacitor forming the storage capacitor. In order to shorten the distance between the storage capacitor line and the drain electrode, replacing the gate insulating film interposed therebetween and interposing an insulating layer having a thickness thinner than that of the gate insulating film, in particular, increases the number of steps and decreases the aperture ratio. We find that capacity of subcapacitor can increase without work, and The invention has been completed.

즉, 본 발명의 목적은 화소마다의 개구율을 저하시키는 일 없이 크로스토크이나 플릭커 등의 표시 불량을 억제할 수 있는, 작은 화소 면적 혹은 고정밀화한 화소를 가지는 액정표시장치 및 그 제조 방법을 제공하는 것이다.That is, an object of the present invention is to provide a liquid crystal display device having a small pixel area or high definition pixel and a method of manufacturing the same, which can suppress display defects such as crosstalk and flicker without lowering the aperture ratio of each pixel. will be.

본 발명의 상기 제 1의 목적을 달성하기 위해, 본 발명의 액정표시장치는, 투명 기판상에 매트릭스 형상으로 배치된 복수의 신호선 및 주사선; 상기 주사선 사이에 평행하게 설치된 복수의 보조 용량선; 상기 신호선 및 주사선의 교점 근방에 설치된 박막 트랜지스터; 및 상기 신호선 및 주사선에 의해 구획되는 각각의 위치에 배치됨과 동시에 상기 박막 트랜지스터의 드레인 전극에 전기적으로 접속된 화소 전극을 구비한 액정표시장치에 있어서, 상기 박막 트랜지스터의 게이트 전극 및 상기 주사선은 게이트 절연막으로 피복되고, 상기 보조 용량선 위에 상기 게이트 절연막의 두께보다 얇은 절연층을 사이에 두고 상기 박막 트랜지스터의 드레인 전극이 연재(延在)되어 있는 것을 특징으로 한다.In order to achieve the first object of the present invention, the liquid crystal display device of the present invention comprises: a plurality of signal lines and scanning lines arranged in a matrix on a transparent substrate; A plurality of storage capacitor lines disposed in parallel between the scan lines; A thin film transistor provided near an intersection of the signal line and the scan line; And a pixel electrode disposed at each position defined by the signal line and the scan line and electrically connected to a drain electrode of the thin film transistor, wherein the gate electrode and the scan line of the thin film transistor are formed of a gate insulating film. And a drain electrode of the thin film transistor is extended on the auxiliary capacitor line with an insulating layer thinner than the thickness of the gate insulating film interposed therebetween.

또, 본 발명은, 상기 액정표시장치에 있어서, 상기 게이트 절연막은 복수층 구조로 되고, 상기 절연층은 그 중 적어도 1개의 층으로 구성되어 있는 것을 특징으로 한다.In the above liquid crystal display device, the gate insulating film has a plural-layer structure, and the insulating layer is composed of at least one of them.

또, 본 발명은, 상기 액정표시장치에 있어서, 상기 절연막은 상기 게이트 절연막을 구성하는 복수층 중 가장 표면측에 형성된 1개의 층인 것을 특징으로 한다.The present invention is also characterized in that in the above liquid crystal display device, the insulating film is one layer formed on the most surface side of the plurality of layers constituting the gate insulating film.

또, 본 발명은, 상기 액정표시장치에 있어서, 상기 절연층은 상기 게이트 절연막을 구성하는 복수층 중 가장 투명 기판측에 형성된 1개의 층인 것을 특징으로 하는 한다.In the above liquid crystal display device, the insulating layer is one layer formed on the side of the most transparent substrate among the plurality of layers constituting the gate insulating film.

또, 본 발명은, 상기 액정표시장치에 있어서, 상기 절연층은, 상기 게이트 절연막을 구성하는 복수층 중 가장 두께가 얇은 층으로 구성되어 있는 것을 특징으 로 한다.The present invention is also characterized in that in the above liquid crystal display device, the insulating layer is composed of a layer having the thinnest thickness among the plurality of layers constituting the gate insulating film.

또, 본 발명은, 상기 액정표시장치에 있어서, 상기 보조 용량선 위의 절연층의 얇은 부분의 엣지가 보조 용량선의 엣지보다 안쪽에 위치하는 것을 특징으로 한다.In the above liquid crystal display device, the edge of the thin portion of the insulating layer on the storage capacitor line is located inward of the edge of the storage capacitor line.

또, 본 발명은, 상기 액정표시장치에 있어서, 상기 게이트 절연막의 두께는 2500 내지 5500Å이며, 상기 절연층의 두께는 500 내지 1500Å인 것을 특징으로 한다.In the above liquid crystal display device, the gate insulating film has a thickness of 2500 to 5500 kPa, and the insulating layer has a thickness of 500 to 1500 kPa.

또, 본 발명은, 상기 액정표시장치에 있어서, 상기 화소 전극과 상기 드레인 전극 사이에는 층간 절연막이 형성되어 있고, 상기 층간 절연막의 상기 보조 용량선 위에 위치하는 부분에는 컨택트홀이 형성되어 있으며, 상기 컨택트홀을 통하여 상기 화소 전극과 상기 드레인 전극이 전기적으로 접속되어 있는 것을 특징으로 한다.In the liquid crystal display device according to the present invention, an interlayer insulating film is formed between the pixel electrode and the drain electrode, and a contact hole is formed in a portion of the interlayer insulating film located above the storage capacitor line. The pixel electrode and the drain electrode are electrically connected through a contact hole.

또, 본 발명은, 상기 액정표시장치에 있어서, 상기 화소 전극의 표면 또는 배면에는, 상기 박막 트랜지스터 및 보조 용량선 위 혹은 상기 화소 전극에 대응하는 위치의 전역을 덮도록, 반사막이 형성되어 있는 것을 특징으로 한다.In the above liquid crystal display device, the reflective film is formed on the surface or the back of the pixel electrode so as to cover the entire region of the thin film transistor and the storage capacitor line or the position corresponding to the pixel electrode. It features.

나아가, 본 발명의 상기 제 2 목적을 달성하기 위해서, 본 발명의 액정표시장치의 제조 방법의 발명은, 투명 기판 위에 게이트 전극에 늘어서는 주사선 및 보조 용량선을 서로 평행하게 복수개 배설하는 공정; 상기 투명 기판상의 전면을 덮도록 게이트 절연막을 형성하는 공정; 상기 게이트 절연막의 상기 보조 용량선 상에 위치하는 부분을 박막화하여 상기 보조 용량선의 주위보다 두께가 얇은 절연층 을 형성하는 공정; 및 상기 게이트 절연막의 위쪽에 박막 트랜지스터의 드레인 전극을 형성함과 동시에 상기 박막 트랜지스터의 드레인 전극을 상기 보조 용량선상의 절연층을 피복 하도록 연재시켜 보조 용량을 형성하는 공정을 포함하는 것을 특징으로 한다.Furthermore, in order to achieve the second object of the present invention, the invention provides a method of manufacturing a liquid crystal display device, comprising: disposing a plurality of scanning lines and storage capacitor lines parallel to each other on a transparent substrate; Forming a gate insulating film to cover the entire surface on the transparent substrate; Thinning a portion of the gate insulating layer on the storage capacitor line to form an insulating layer having a thickness thinner than a periphery of the storage capacitor line; And forming a storage capacitor by forming a drain electrode of the thin film transistor on the gate insulating film and extending the drain electrode of the thin film transistor to cover the insulating layer on the storage capacitor line.

또, 본 발명은, 상기 액정표시장치의 제조 방법에 있어서, 상기 절연층을 형성하는 공정은, 상기 게이트 절연막 위에 반도체층을 형성하는 공정; 상기 반도체층의 표면에 포토레지스트를 도포하는 공정; 해프톤(Ha1ftone) 마스크를 이용해 상기 보조 용량선 위의 보조 용량 형성부의 포토레지스트는 제거하고, 게이트 전극에 대응하는 위치에 두꺼운 포토레지스트를 남김과 동시에 그 외의 부분에 얇은 포토레지스트를 남기는 공정; 에칭에 의해, 노출해 있는 전반 보조 용량 형성부의 반도체층을 제거한 후, 상기 보조 용량 형성부에 위치하는 상기 게이트 절연막의 일부를 제거하여 주위의 게이트 절연막보다 두께의 얇은 절연층을 형성하는 공정; 상기 얇은 포토레지스트를 제거하여 상기 게이트 전극에 대응하는 위치에만 포토레지스트를 남기는 공정; 노출해 있는 상기 반도체층을 에칭에 의해 제거하는 공정; 및 나머지 상기 포토레지스트를 제거하는 공정을 포함하는 것을 특징으로 한다.In addition, the present invention provides a method of manufacturing the liquid crystal display device, wherein the step of forming the insulating layer comprises: forming a semiconductor layer on the gate insulating film; Applying a photoresist to the surface of the semiconductor layer; Removing a photoresist of the storage capacitor forming portion on the storage capacitor line by using a halftone mask, leaving a thick photoresist at a position corresponding to the gate electrode, and leaving a thin photoresist at the other portion; Removing an exposed semiconductor layer of the first half storage capacitance forming portion by etching, and then removing a portion of the gate insulating film positioned in the storage capacitance forming portion to form an insulating layer having a thickness thinner than a peripheral gate insulating film; Removing the thin photoresist and leaving the photoresist only at a position corresponding to the gate electrode; Removing the exposed semiconductor layer by etching; And removing the remaining photoresist.

또, 본 발명은, 상기 액정표시장치의 제조 방법에 있어서, 상기 절연층을 형성하는 공정은, 상기 게이트 절연막을 여러 차례로 나누어 복수층으로 형성하는 공정과, 그 안의 적어도 1개의 층을 제거하는 공정을 포함하는 것을 특징으로 한다.In addition, the present invention provides a method of manufacturing the liquid crystal display device, wherein the step of forming the insulating layer includes a step of dividing the gate insulating film into a plurality of layers and a step of removing at least one layer therein. Characterized in that it comprises a.

또, 본 발명은, 상기 액정표시장치의 제조 방법에 있어서, 상기 절연층을 형성하는 공정은, 상기 게이트 절연막을 여러 차례로 나누어 복수층으로 형성할 때에 최초로 형성한 층을 제거하는 공정인 것을 특징으로 한다.The present invention is a method of manufacturing the liquid crystal display device, wherein the step of forming the insulating layer is a step of removing the first formed layer when the gate insulating film is divided into several layers to form a plurality of layers. do.

또, 본 발명은, 상기 액정표시장치의 제조 방법에 있어서, 상기 절연층을 형성하는 공정은, 상기 게이트 절연막을 여러 차례로 나누어 복수층으로 형성한 후에 마지막에 형성한 층을 제거하는 공정인 것을 특징으로 한다.The present invention also provides a method of manufacturing the liquid crystal display device, wherein the step of forming the insulating layer is a step of removing the last formed layer after dividing the gate insulating film into a plurality of layers in order. It is done.

또, 본 발명은, 상기 액정표시장치의 제조 방법에 있어서, 상기 복층 구조의 게이트 절연막은 동일 재료를 이용하여 각 층마다 기판 온도를 바꿈으로써 형성한 것을 특징으로 한다.In the method of manufacturing the liquid crystal display device, the gate insulating film of the multilayer structure is formed by changing the substrate temperature for each layer using the same material.

또, 본 발명은, 상기 액정표시장치의 제조 방법에 있어서, 상기 기판 온도는, 최초의 게이트 절연막의 형성 시가 가장 높고, 이후의 게이트 절연막의 형성 시 순차적으로 낮아지도록 한 것을 특징으로 한다.In the method of manufacturing the liquid crystal display device, the substrate temperature is characterized in that the first gate insulating film is formed at the highest time, and the subsequent gate insulating film is sequentially lowered.

또, 본 발명은, 상기 액정표시장치의 제조 방법에 있어서, 상기 복층 구조의 게이트 절연막은 동일 재료를 이용하여 각 층마다 주위의 분위기 가스의 성분을 바꿈으로써 형성한 것을 특징으로 한다.In the method for manufacturing the above liquid crystal display device, the gate insulating film of the multilayer structure is formed by changing the components of the ambient atmosphere gas for each layer using the same material.

또, 본 발명은, 상기 액정표시장치의 제조 방법에 있어서, 상기 드레인 전극을 덮도록 층간 절연막을 형성하는 공정; 상기 층간 절연막에 상기 드레인 전극과 보조 용량선이 겹치는 위치에 컨택트홀을 형성하는 공정; 및 상기 층간 절연막 위에 컨택트홀을 통하여 상기 드레인 전극과 전기적으로 접속하도록 화소 전극을 형성하는 공정을 포함하는 것을 특징으로 한다.In addition, the present invention provides a method of manufacturing the liquid crystal display device, comprising: forming an interlayer insulating film so as to cover the drain electrode; Forming a contact hole in the interlayer insulating layer at a position where the drain electrode and the storage capacitor line overlap each other; And forming a pixel electrode on the interlayer insulating layer to be electrically connected to the drain electrode through a contact hole.

또, 본 발명은, 상기 액정표시장치의 제조 방법에 있어서, 상기 화소 전극의 형성 전 또는 후에, 상기 박막 트랜지스터 및 보조 용량선에 대응하는 위치 혹은 상기 화소 전극에 대응하는 위치의 전면(全面)에 반사판을 형성하는 공정을 포함하는 것을 특징으로 한다.In addition, the present invention provides a method of manufacturing the liquid crystal display device, wherein before or after the pixel electrode is formed, the entire surface of the position corresponding to the thin film transistor and the storage capacitor line or the position corresponding to the pixel electrode is provided. It is characterized by including a step of forming a reflecting plate.

본 발명은 상기 구성을 구비함으로써, 이하에서 설명하는 뛰어난 효과를 가지고 있다. 즉, 본 발명의 액정표시장치에 의하면, 보조 용량선의 일부의 표면상에 설치된 복층 구조의 게이트 절연막의 일부인 절연층을 사이에 두고 화소 전극에 접속된 드레인 전극이 설치되어 있지만, 이 절연막의 두께는 보조 용량선의 주위를 덮는 게이트 절연막의 두께보다 얇게 되어 있고, 이 절연층이 보조 용량의 유전체층을 형성하기 때문에, 보조 용량을 비약적으로 크게 할 수 있으며, 이는 보조 용량선의 면적을 크게 하지 않고, 크로스토크이나 플릭커 등의 표시 불량을 억제하는 것이 가능한 액정표시장치를 얻을 수 있다.This invention has the outstanding effect demonstrated below by having the said structure. That is, according to the liquid crystal display device of the present invention, although the drain electrode connected to the pixel electrode is provided with an insulating layer which is a part of the gate insulating film of the multilayer structure provided on a part of the storage capacitor line, the thickness of the insulating film is Since the insulating layer is thinner than the thickness of the gate insulating film covering the storage capacitor line, and the insulating layer forms the dielectric layer of the storage capacitor, the storage capacitor can be made remarkably large, which does not increase the area of the storage capacitor line and crosstalks it. The liquid crystal display device which can suppress display defects, such as a light and a flicker, can be obtained.

즉, 게이트 절연막은 본래 층 사이의 절연성을 유지하는 목적으로 투명 기판 전체에 걸쳐서 균일 두께로 설치되지만, 특히 TFT의 일 단자로 되는 게이트 전극 위에서는 TFT의 정전 내압을 유지하기 위해서 게이트 절연막의 두께를 얇게 하는 것은 불가능하다. 그렇지만, 본 발명의 액정표시장치와 같이, 보조 용량선의 표면에 복층 구조의 게이트 절연막의 일부인 절연층을 얇게 형성하는 것으로, 특히 게이트 절연막 전체의 두께를 얇게 하는 일 없이 보조 용량선 상의 절연막을 얇게 할 수 있으므로, 다른 구성에 어떤 악영향을 주지 않고도 상술한 효과를 낼 수 있다. 나아가, 단순히 드레인 전극을 연재시키는 것에 의하여 보조 용량을 형성할 수 있기 때문에, 차광성의 보조 용량을 효율적으로 배치할 수 있어 개구율이 향상된다.That is, the gate insulating film is originally provided with a uniform thickness over the entire transparent substrate for the purpose of maintaining the insulating property between the layers, but especially on the gate electrode serving as one terminal of the TFT, in order to maintain the electrostatic breakdown voltage of the TFT, It is impossible to thin. However, as in the liquid crystal display device of the present invention, by forming a thin insulating layer that is part of a double-layered gate insulating film on the surface of the storage capacitor line, the insulating film on the storage capacitor line can be made thin without particularly reducing the thickness of the entire gate insulating film. As a result, the above-described effects can be achieved without adversely affecting other configurations. Furthermore, since the storage capacitor can be formed simply by extending the drain electrode, the storage capacitance of the light shielding can be efficiently disposed, and the aperture ratio is improved.

또, 본 발명의 액정표시장치에 의하면, 복층 구조의 게이트 절연막의 형성 시, 상기 보조 용량선 위의 절연층이 그 복수층 중 한층, 즉 게이트 절연막의 가장 표면측에 형성된 층 혹은 가장 투명 기판측에 형성된 층으로 구성되는 경우로 하면, 예를 들어 게이트 절연막의 각 층에 에칭 특성이 다른 재료를 이용하여 불필요한 층만을 에칭으로 제거함으로써 상술한 얇은 절연층을 용이하게 형성할 수 있게 된다. 또, 이 절연층으로서 이용되는 층을 게이트 절연막의 각 층 중 가장 얇은 층으로 하면, 용이하게 보조 용량 콘덴서의 용량을 증대시킬 수 있게 된다.According to the liquid crystal display device of the present invention, when the gate insulating film of the multilayer structure is formed, one of the plurality of insulating layers on the storage capacitor line is formed, that is, the layer formed on the most surface side of the gate insulating film or the most transparent substrate side. In the case where the layer is formed in the layer, the thin insulating layer described above can be easily formed by, for example, removing unnecessary layers by etching using a material having different etching characteristics from each layer of the gate insulating film. Moreover, if the layer used as this insulating layer is made into the thinnest layer of each layer of the gate insulating film, the capacity of the storage capacitor can be easily increased.

또, 본 발명의 액정표시장치에 의하면, 보조 용량선 위의 절연층의 얇은 부분의 엣지를 보조 용량선의 엣지보다 안쪽에 위치시키고 있으므로, 보조 용량을 구성하는 상 전극과 주사선과의 사이에 충분한 간격을 취하면서도, 보조 용량선의 엣지 부근에 있어서의 보조 용량을 구성하는 상 전극과 하 전극의 정전 내압을 확보하면서, 보조 용량의 용량을 크게 할 수 있다.In addition, according to the liquid crystal display device of the present invention, since the edge of the thin portion of the insulating layer on the storage capacitor line is positioned inward from the edge of the storage capacitor line, there is a sufficient gap between the phase electrode and the scanning line constituting the storage capacitor. The capacitance of the storage capacitor can be increased while ensuring the electrostatic breakdown voltage of the upper electrode and the lower electrode constituting the storage capacitor near the edge of the storage capacitor line.

또, 본 발명의 액정표시장치에 의하면, 게이트 절연막의 두께가 2500 내지 5500Å으로 절연성을 손상하지 않는 정도의 막두께가 유지되고 있음과 동시에, 절연층은 500 내지 1500Å으로 얇게 되어 있기 때문에, 콘덴서의 용량을 크게 하는 것이 가능하다. 한편, 게이트 절연막의 막두께로서는 더욱 바람직하게는 2800Å 이상으로 하고, 절연층의 두께는 더욱 바람직하게는 1000Å 전후로 한다.According to the liquid crystal display device of the present invention, since the thickness of the gate insulating film is 2500 to 5500 kPa, the film thickness is maintained so as not to impair insulation, and the insulating layer is thinned to 500 to 1500 kPa. It is possible to increase the capacity. On the other hand, the film thickness of the gate insulating film is more preferably 2800 kPa or more, and the thickness of the insulating layer is more preferably around 1000 kPa.

또, 본 발명의 액정표시장치에 의하면, 주사선, 신호선 및 박막 트랜지스터 등의 각종 배선이 형성된 후에 층간 절연막에 의해 이들 배선이 덮이는 것으로 되지만, 화소 전극은 이 층간 막의 표면에 마련되어 있기 때문에, 표면이 편평하게 된다. 이 때문에, 액정표시장치의 셀 갭을 균일하게 하는 것이 가능하며, 표시 화 질이 양호한 액정표시장치를 얻을 수 있다. 또한, 화소 전극은 보조 용량선 위에 마련된 콘택트홀을 통하여 드레인 전극과 전기적으로 도통되므로, 이 콘택트홀 위의 셀 갭이 그 주위의 셀 갭과는 달라도 이 콘택트홀의 부분은 차광성의 드레인 전극에 의해 백라이트로부터의 광을 차광하여 표시 품질에 악영향을 주지 않는다.In addition, according to the liquid crystal display device of the present invention, these wirings are covered by an interlayer insulating film after various wirings such as scanning lines, signal lines, and thin film transistors are formed, but the pixel electrodes are provided on the surface of the interlayer film. This is flattened. For this reason, the cell gap of a liquid crystal display device can be made uniform, and a liquid crystal display device with a favorable display quality can be obtained. In addition, since the pixel electrode is electrically connected to the drain electrode through a contact hole provided on the storage capacitor line, even if the cell gap on the contact hole is different from the surrounding cell gap, the part of the contact hole is formed by the light blocking drain electrode. By shielding the light from the backlight, the display quality is not adversely affected.

또, 본 발명의 액정표시장치에 의하면, 화소 전극의 박막 트랜지스터 및 보조 용량선상에 대응하는 위치의 표면 또는 배면에 반사판을 설치하면 간단하게 반투과형의 액정표시장치로 할 수 있고, 나아가 화소 전극의 표면 또는 배면 전역을 덮도록 반사판을 설치하면 간단하게 반사형의 액정표시장치로 하는 것이 가능하다.In addition, according to the liquid crystal display device of the present invention, if a reflecting plate is provided on the surface or the back side of the thin film transistor and the storage capacitor line of the pixel electrode, the liquid crystal display device of a transflective type can be easily formed. If the reflecting plate is provided so as to cover the entire surface or the rear surface, it is possible to simply form a reflective liquid crystal display device.

한편, 본 발명의 액정표시장치의 제조 방법에 의하면, 상기 발명의 효과를 갖는 액정표시장치를 용이하게 제조할 수 있는 것에 부가하여, 복층 구조의 게이트 절연막 및 반도체층을 차례로 연속해서 성막하였기 때문에, 게이트 절연막의 성막 및 에칭 공정을 행한 후에 반도체층의 성막을 행하는 방법과 비교할 때 기판의 주위를 통상 압력 상태로부터 진공 상태로 유지하는 공정을 1회 적게 하는 것이 가능함과 동시에, 게이트 절연막의 에칭 공정에서 생기는 오염의 영향을 받기 어렵게 하여 TFT의 특성이 악화될 일이 적어지게 된다.On the other hand, according to the manufacturing method of the liquid crystal display device of the present invention, in addition to being able to easily manufacture the liquid crystal display device having the effect of the present invention, the gate insulating film and the semiconductor layer of the multilayer structure were formed successively in order, Compared to the method of forming the semiconductor layer after the gate insulating film forming and etching processes, the process of maintaining the surroundings of the substrate from the normal pressure state to the vacuum state can be reduced once, and the etching process of the gate insulating film is performed. It is less likely to be affected by the resulting contamination, and the characteristics of the TFT are less likely to deteriorate.

또, 본 발명의 액정표시장치의 제조 방법에 의하면, 복층 구조의 게이트 절연막의 형성 시, 상기 보조 용량선 위에 형성된 복수층의 절연층 중 한층, 즉 게이트 절연막의 최초로 형성된 층 혹은 마지막에 형성된 층을 제거하도록 했으므로, 간단하게 게이트 절연막보다 얇은 두께의 절연층을 형성할 수 있다.According to the manufacturing method of the liquid crystal display device of the present invention, when the gate insulating film having a multilayer structure is formed, one of the plurality of insulating layers formed on the storage capacitor line, that is, the first formed layer or the last formed layer of the gate insulating film is formed. Since it is made to remove, the insulating layer of thickness thinner than a gate insulating film can be formed simply.

또, 본 발명의 액정표시장치의 제조 방법에 의하면, 복층 구조의 게이트 절 연막을 동일 재료를 이용하여 각 층마다 기판 온도를 변경함으로써 형성하도록 하였으므로, 주위 분위기를 변경하지 않고 단지 기판 온도를 변경하는 것에 따라 각각 조성이 실질적으로 동일하지만 물성이 다른 복층 구조의 게이트 절연막을 형성할 수 있으며, 게다가 이 물성의 차이를 이용해 에칭으로 보조 용량선 표면의 절연층만을 용이하게 남길 수 있다. 따라서, 복층의 게이트 절연막 형성 시, 각 막마다 에칭 처리를 실시하지 않아도 좋기 때문에, 각 막의 표면의 오염을 피하는 것이 가능할 뿐만 아니라, 단시간에 소정의 절연막 및 게이트 절연막을 형성할 수 있게 된다. 이 경우, 게이트 절연막 형성 재료로서 질화 규소, 산화 규소 등을 사용할 수 있다.In addition, according to the manufacturing method of the liquid crystal display device of the present invention, since the gate insulating film of the multilayer structure is formed by changing the substrate temperature for each layer using the same material, it is possible to change only the substrate temperature without changing the ambient atmosphere. As a result, a multi-layered gate insulating film having substantially the same composition but different physical properties can be formed. In addition, only the insulating layer on the surface of the storage capacitor line can be easily left by etching using the difference in physical properties. Therefore, when forming the multi-layered gate insulating film, it is not necessary to perform an etching process for each film. Therefore, contamination of the surface of each film can be avoided, and a predetermined insulating film and a gate insulating film can be formed in a short time. In this case, silicon nitride, silicon oxide, or the like can be used as the gate insulating film forming material.

또, 본 발명의 액정표시장치의 제조 방법에 의하면, 복층 구조의 게이트 절연막을 동일 재료를 이용하여 각 층마다 주위의 분위기 가스의 성분을 바꾸는 것으로 형성할 수 있고, 게다가 이 조성의 차이에 근거하는 물성의 차이를 이용해 에칭으로 보조 용량선 표면의 절연층만을 남길 수 있다. 따라서, 복층의 게이트 절연막형성 시, 각 막마다 에칭 처리를 실시하지 않아도 좋기 때문에, 각 막의 표면의 오염을 피하는 것이 가능할 뿐만 아니라, 단시간에 소정의 절연막 및 게이트 절연막을 형성할 수 있게 된다. 이 다른 조성의 박막으로 이루어진 복층 구조의 게이트 절연막은, 질화 규소층 및 산화 규소층으로 이루어지는 것이 바람직하고, 나아가서는 최상층이 질화 규소층으로 이루어지는 것이 더욱 바람직하다.Further, according to the manufacturing method of the liquid crystal display device of the present invention, the gate insulating film of the multilayer structure can be formed by changing the components of the ambient atmosphere gas for each layer by using the same material, and also based on the difference in this composition. The difference in physical properties allows etching to leave only the insulating layer on the surface of the auxiliary capacitance line. Therefore, when forming the gate insulating film of the multilayer, it is not necessary to perform an etching process for each film. Therefore, contamination of the surface of each film can be avoided, and a predetermined insulating film and a gate insulating film can be formed in a short time. It is preferable that the gate insulating film of the multilayer structure which consists of thin films of this different composition consists of a silicon nitride layer and a silicon oxide layer, Furthermore, it is more preferable that the uppermost layer consists of a silicon nitride layer.

이하, 도면을 참조하여 본 발명의 최선의 실시형태를 설명한다. 단, 이하에 나타내는 실시형태는, 본 발명의 기술 사상을 구체화하기 위한 액정표시장치 및 그 제조 방법을 예시하는 것이며, 본 발명을 이 액정표시장치 및 그 제조 방법으로 특정하는 것을 의도하는 것은 아니며, 특허청구범위에 포함되는 그 외의 다른 실시형태의 것도 동일하게 적용할 수 있다. 참고로, 이하에 나타내는 실시예의 액정표시장치로서는 투과형의 액정표시장치에 대해 설명하지만, 본 발명의 액정표시장치는 투과형에 한정되지 않고, 반투과형 혹은 반사형의 액정표시장치에 대해서도 적용 가능하다는 점은 명백이다.EMBODIMENT OF THE INVENTION Hereinafter, the best embodiment of this invention is described with reference to drawings. However, embodiment shown below illustrates the liquid crystal display device for manufacturing the technical idea of this invention, and its manufacturing method, and does not intend specifying this invention with this liquid crystal display device and its manufacturing method, The same applies to other embodiments that are included in the claims. For reference, the liquid crystal display of the embodiment described below will be described with reference to a transmissive liquid crystal display device. However, the liquid crystal display device of the present invention is not limited to a transmissive type, but can also be applied to a transflective or reflective liquid crystal display device. Is obvious.

[실시예 1]Example 1

도 1은 본 발명의 실시예 1에 관한 액정표시장치의 1개 화소에 상당하는 부분을 확대하고, 또한 다른쪽 기판, 예를 들면 컬러 필터 기판을 투시하여 나타낸 평면도이며, 도 2는 도 1의 액정표시장치의 Ⅱ-Ⅱ선으로 절단한 상태를 나타내는 측단면도이며, 도 3 및 도 4는 도 1의 액정표시장치의 어레이 기판을 제조하는 제조 공정을 나타내는 단면도이다. 또한, 도 3 및 도 4는 모두 도 1의 Ⅱ-Ⅱ선에서 절단한 단면의 상태를 나타내는 것이다.1 is an enlarged plan view showing a portion corresponding to one pixel of the liquid crystal display device according to the first embodiment of the present invention and through the other substrate, for example, a color filter substrate, and FIG. It is a side cross-sectional view which shows the state cut | disconnected by the II-II line of a liquid crystal display device, and FIG. 3 and FIG. 4 are sectional drawing which shows the manufacturing process which manufactures the array substrate of the liquid crystal display device of FIG. 3 and 4 show the state of the section cut | disconnected by the II-II line | wire of FIG.

본 실시예 1의 액정표시장치(10)는 유리 등으로 된 투명 기판(11, 12) 위에 각종 배선 등이 형성된 어레이 기판(13) 및 컬러 필터 기판(14)으로 된 한 쌍의 기판의 표면 외주부를 씰 재료(미도시)로 첩합시키고, 그 내부에 액정(15)을 주입하여 제작된다.The liquid crystal display device 10 according to the first embodiment has a surface outer periphery of a pair of substrates formed of an array substrate 13 and a color filter substrate 14 having various wirings and the like formed on transparent substrates 11 and 12 made of glass or the like. Is bonded by a seal material (not shown), and the liquid crystal 15 is inject | poured into it, and is produced.

어레이 기판(13) 및 컬러 필터 기판(14) 위(내면측)에는 여러 가지의 배선 등이 형성되어 있으며, 그 중 어레이 기판(13)에는 매트릭스 형상으로 형성된 복수 라인의 주사선(16) 및 신호선(17)과, 복수 라인의 주사선(16) 사이에 설치되고 이 주사선(16)과 평행한 복수 라인의 보조 용량선(18)과, 소스 전극 S, 게이트 전극 G, 드레인 전극 D 및 반도체층(19)으로 된 박막 트랜지스터 TFT와, 주사선(16)과 신호선(17)으로 포위된 영역을 덮는 화소 전극(20)이 설치되어 있다. 또한, TFT의 반도체층(19)으로는 폴리실리콘(p-Si) 또는 아몰퍼스실리콘(a-Si)이 통상 이용되지만, 이것에 한정되지 않고 액티브 소자이면 무방하다.Various wirings and the like are formed on the array substrate 13 and the color filter substrate 14 (inner surface side), and among the array substrate 13, a plurality of scan lines 16 and signal lines (in a matrix form) are formed. 17 and a plurality of lines of storage capacitor lines 18 provided between the plurality of lines of scan lines 16 and parallel to the lines of scan lines 16, source electrodes S, gate electrodes G, drain electrodes D, and semiconductor layers 19. ) And a pixel electrode 20 covering a region surrounded by the scan line 16 and the signal line 17. In addition, although polysilicon (p-Si) or amorphous silicon (a-Si) is normally used as the semiconductor layer 19 of TFT, it is not limited to this, Any active element may be sufficient.

컬러 필터 기판(14)에는, 어레이 기판(13)의 화소 영역에 맞추어 매트릭스 형상으로 설치된 블랙 매트릭스(21)와, 이 블랙 매트릭스(21)에 의해 포위되는 영역에 설치되는 적(R), 녹(G), 청(B) 등의 컬러 필터(22)와, 어레이 기판측의 전극에 전기적으로 접속되어 컬러 필터를 덮도록 설치된 공통 전극(23)이 통상 설치되어 있다. 다만, 본 발명은 여기에 한정되지 않고, 횡전계 방식의 경우에는 공통 전극이 없는 경우도 있고, 흑백 표시이면 컬러 필터가 없는 경우도 있고, 색 보완형의 컬러 표시의 경우에는 삼원색이 아니라 다종류의 컬러 필터로 구성하는 경우도 있다.The color filter substrate 14 includes a black matrix 21 provided in a matrix shape in accordance with the pixel region of the array substrate 13, and red (R) and green (green) provided in an area surrounded by the black matrix 21. Color filters 22, such as G) and blue (B), and the common electrode 23 provided so that the color filter may be electrically connected to the electrode of the array substrate side are normally provided. However, the present invention is not limited thereto, and in the case of the transverse electric field system, there may be no common electrode, in the case of black and white display, there may be no color filter. It may be comprised by the color filter of.

그리고, 어레이 기판(13)과 컬러 필터 기판(14) 및 씰제(Sealant)에 의해 포위된 영역에는 기판 간 거리를 균일하게 하기 위한 스페이서 등이 필요에 따라서 복수개 배설되어 있고, 액정(15)이 봉입되어 있다.In the region surrounded by the array substrate 13, the color filter substrate 14, and the sealant, a plurality of spacers or the like for uniformizing the distance between the substrates are disposed as necessary, and the liquid crystal 15 is encapsulated. It is.

다음으로, 상술한 액정표시장치의 어레이 기판의 제조 공정을 도 3 및 도 4를 참조하여 이하에 나타낸다.Next, the manufacturing process of the above-mentioned array substrate of the liquid crystal display device is shown below with reference to FIG. 3 and FIG.

먼저, 도 3a에 나타낸 바와 같이, 투명 기판(11)상에 소정 두께의 알루미늄, 몰리브덴, 크롬 혹은 이들의 합금으로 된 도전 물질층(24)을 성막한다. 그리고, 도 3b에 나타낸 바와 같이, 주지의 포토리소그래피법을 이용하여 패터닝함으로써 그 일부를 에칭에 의해 제거하고, 횡방향으로 뻗는 복수 라인의 주사선(16)과 이들 복수 라인의 주사선(16) 사이에 보조 용량선(18)을 형성한다. 한편, 도 3b에 있어서는 주사선(16)으로부터 성장하는 게이트 전극 G와 보조 용량선(18)의 일부를 폭넓게 함으로써 형성된 보조 용량 전극(18a)이 도시되어 있다. 또, 여기서 가리키는 주사선(16) 및 보조 용량선(18)은 알루미늄과 몰리브덴으로 이루어진 다층 구조의 배선으로서 나타내고 있다. 이는, 알루미늄은 저항값이 작다고 하는 장점을 가지고 있지만, 그 반면 부식하기 쉬운 ITO와의 접촉 저항이 높다는 등의 결점이 있기 때문에, 알루미늄을 몰리브덴으로 덮는 다층 구조로 하는 것으로써 그러한 결점을 개선할 수 있다.First, as shown in FIG. 3A, a conductive material layer 24 made of aluminum, molybdenum, chromium, or an alloy thereof having a predetermined thickness is formed on the transparent substrate 11. As shown in Fig. 3B, by patterning using a known photolithography method, a part of the portion is removed by etching, and between the plurality of scanning lines 16 extending in the lateral direction and the scanning lines 16 of the plurality of lines. Auxiliary capacitance line 18 is formed. 3B shows the storage capacitor electrode 18a formed by widening a portion of the gate electrode G and the storage capacitor line 18 growing from the scan line 16. In addition, the scanning line 16 and the storage capacitor line 18 which are shown here are shown as the wiring of the multilayer structure which consists of aluminum and molybdenum. This has the advantage that aluminum has a small resistance value, but on the other hand, since it has a drawback such as high contact resistance with ITO, which is easy to corrode, such a defect can be improved by having a multilayer structure in which aluminum is covered with molybdenum. .

다음으로, 상기 공정에 의해서 주사선(16)과 보조 용량선(18)이 형성된 투명 기판(11) 위을 덮도록 소정 두께의 제 1 층째의 절연막(25)이 성막된다. 이 제 1 층째의 절연막(25)으로는 질화 실리콘 등으로 된 투명한 수지재가 이용되며, 이 제 1 층째의 절연막(25)의 두께는 주사선(16) 및 게이트 전극 G의 절연성에 관련되기 때문에 2500~5500Å의 범위로 하는 것이 바람직하며, 보다 바람직하게는 2800Å 이상으로 하면 좋다. 그리고, 제 1 층째의 절연막(25)가 성막 되면, 도 3D1 개 나타낸 바와 같이 이 제 1 층째의 절연막(25)의 보조 용량 전극(18a) 위에 위치하는 부분만 에칭에 의해 제거하여 창부(27)를 형성한다.Next, the insulating film 25 of the 1st layer of predetermined thickness is formed into a film so that the scanning line 16 and the auxiliary capacitance line 18 may be covered by the said process. As the insulating film 25 of the first layer, a transparent resin material made of silicon nitride or the like is used. Since the thickness of the insulating film 25 of the first layer is related to the insulating property of the scan line 16 and the gate electrode G, the thickness is 2500 to 2500. It is preferable to set it as the range of 5500 Hz, More preferably, you may be 2800 Hz or more. When the insulating film 25 of the first layer is formed, as shown in FIG. 3D1, only the portion located on the storage capacitor electrode 18a of the insulating film 25 of the first layer is removed by etching to form the window 27. To form.

또, 상기 공정이 완료된 후, 도 3e에 나타낸 바와 같이, 투명 기판(11) 위를 덮도록 제 1 층째의 절연막(25)보다 얇은 제 2 층째의 절연층(26)을 성막한다. 이 제 2 층째의 절연층(26)은 제 1 층째의 절연막(25) 및 전술한 에칭에 의해 제 1 층째의 절연막(25)이 제거된 보조 용량 전극(18a) 위에 성막되므로, 주사선(16) 및 게이트 전극 G는 제 1 층째의 절연막(25)과 제 2 층재의 절연층(26) 양쪽 모두에 의해서 피복되며, 이 2 층막으로 게이트 절연막을 구성한다. 그리고 보조 용량 전극(18a)은 2 층째의 절연층(26)에 의해서만 피복되어 있다. 한편, 이 제 2 층째의 절연층(26)의 재료로는 제 1 층째의 절연막(25)과 동일 재료, 즉 질화실리콘으로 이루어진 것이어도 좋으며, 또 다른 절연막, 예를 들면 산화실리콘 등이어도 좋다. 그 두께는 제 1 층째의 절연막(25)보다 얇으며, 바람직하게는 500~1500Å으로 하고, 더욱 바람직하게는 1000Å 전후, 예를 들면 800~1200Å으로 한다.After the process is completed, as shown in FIG. 3E, the second insulating layer 26 thinner than the first insulating layer 25 is formed so as to cover the transparent substrate 11. The insulating layer 26 of the second layer is formed on the insulating film 25 of the first layer and the storage capacitor electrode 18a from which the insulating film 25 of the first layer has been removed by the above-described etching, so that the scanning line 16 is formed. The gate electrode G is covered by both the insulating film 25 of the first layer and the insulating layer 26 of the second layer material, and this two-layer film constitutes the gate insulating film. The storage capacitor electrode 18a is covered only by the second insulating layer 26. On the other hand, the material of the insulating layer 26 of the second layer may be made of the same material as that of the insulating film 25 of the first layer, that is, silicon nitride, or may be another insulating film, for example, silicon oxide. The thickness is thinner than the insulating film 25 of the 1st layer, Preferably it is 500-1500 kPa, More preferably, it is 1000 kV, for example, 800-1200 kPa.

이와 같은 구성에 있어서는, 게이트 절연막과 같은 수법에 있어서 게이트 전극 부분의 두께, 즉 보조 용량선의 주위의 두께보다도 얇은 절연막을 보조 용량선의 보조 용량 전극(18a)의 주요부로 형성하는 것이 목적이므로, 제 2 층째의 절연층(26)을 특히 형성하는 것도 고려되지만, 게이트 절연막을 예컨대 2 내지 5층의 복층 구조로 하고, 절연층은 그 중 적어도 1층으로 구성하는 것이 효율적이고 막질이 좋다. 그 경우 막질을 변하게 하는 등으로 하여 에칭 특성을 바꾸고, 복층 구조의 게이트 절연막으로서 형성된 것 중 최하층의 1층으로 하는 것도 가능하다. 가장 효율적인 것은, 상술한 바와 같은 막두께의 제 1 층을 형성하고, 이를 전극 표면까지 에칭으로 제거하며, 그 위에 박막으로 된 절연막을 형성함으로써 절연층을 게이트 절연막의 표면측에 형성된 1층으로 하는 것이 바람직하다. 이로써, 절연층은 게이트 절연막을 구성하는 복수층의 내 가장 두께가 얇은 층으로 구성하는 것이 가능 하며, 보조 용량을 비약적으로 크게 하는 것이 가능하다.In such a configuration, in the same method as the gate insulating film, the purpose is to form an insulating film thinner than the thickness of the gate electrode portion, that is, the thickness around the storage capacitor line, as the main portion of the storage capacitor electrode 18a of the storage capacitor line. It is also contemplated to form the layer insulating layer 26 in particular, but it is efficient to form the gate insulating film, for example, of two to five layers, and the insulating layer is composed of at least one of them. In such a case, the etching properties may be changed by changing the film quality, and the lowermost one of the layers formed as the gate insulating film of the multilayer structure may be used. The most efficient is to form the first layer of the film thickness as described above, remove it to the surface of the electrode by etching, and form an insulating film made of a thin film thereon to form the insulating layer as one layer formed on the surface side of the gate insulating film. It is preferable. Thereby, the insulating layer can be comprised by the thinnest layer in the several layer which comprises a gate insulating film, and can make a storage capacity largely remarkably.

다음으로, 도 3f에 나타낸 바와 같이, 이 제 2 층째의 절연층(26) 위에 실리콘층, 예컨대 a-Si를 1800Å의 두께로 성막한다. 그리고, 도 3g에 나타낸 바와 같이, 게이트 전극 G를 덮는 부분을 남기고 a-Si층을 에칭으로 제거하며, TFT의 일부로 되는 반도체층(19)을 형성한다. 그리고 마찬가지 방법에 의해, 도 4a에 나타낸 바와 같이 투명 기판(11) 위에 도전 물질을 성막하고, 주사선(16)에 직교하는 방향으로 뻗는 복수개의 신호선(17), 이 신호선(17)으로부터 연설된 반도체층(19)에 접속되는 소스 전극 S 및 보조 용량 전극(18a) 위를 덮는 것과 동시에 일단이 반도체층(19)에 접속되는 드레인 전극 D를 패터닝한다. 이로써, 투명 기판(11)의 주사선(16)과 신호선(17)의 교차부 근방에는 스위칭 소자가 되는 TFT가 형성된다.Next, as shown in FIG. 3F, a silicon layer, for example, a-Si, is formed on the second insulating layer 26 to a thickness of 1800 GPa. As shown in Fig. 3G, the a-Si layer is removed by etching leaving a portion covering the gate electrode G, thereby forming a semiconductor layer 19 that becomes part of the TFT. By a similar method, as shown in FIG. 4A, a conductive material is formed on the transparent substrate 11, and a plurality of signal lines 17 extending in a direction orthogonal to the scan line 16, and the semiconductors extended from the signal lines 17. The drain electrode D connected to the semiconductor layer 19 is patterned at the same time as covering the source electrode S connected to the layer 19 and the storage capacitor electrode 18a. As a result, a TFT serving as a switching element is formed in the vicinity of the intersection of the scan line 16 and the signal line 17 of the transparent substrate 11.

나아가, 도 4b에 나타낸 바와 같이, 이들 각종 배선을 덮도록 투명 기판(11) 위에 표면의 안정화를 위한 무기 절연 재료로 된 보호 절연막(28)을 성막하고, 이어서, 도 4c에 나타낸 바와 같이, 어레이 기판(13)의 표면을 평탄화하기 위한 유기 절연 재료로 된 층간막(29)이 성막된다. 또한, 이 층간막(29)의 보조 용량 전극(18a) 위에 위치하는 부분에는 후술하는 화소 전극(20)과 드레인 전극 D를 전기적으로 접속하기 위한 콘택트홀(30)을 형성하는 구멍이 설치되어 있지만, 이 구멍의 위치는 보조 용량 전극(18a) 위에 한정되지 않는다. 다만, 콘택트홀(30)이 형성된 부분은 액정표시장치(10)로서 컬러 필터 기판(14)과 첩합시킨 때에 그 기판 간 거리가 다른 부분과 다르기 때문에, 표시 품질의 편차가 생길 우려가 있으므로, 바람직하게는 차광성 재료인 보조 용량 전극(18a) 위에 마련하는 것으로 한다. 그리 고, 도 4d에 나타낸 바와 같이, 층간막(29)에 형성된 구멍으로부터 노출해 있는 무기 절연 재료로 된 보호 절연막(28)을 없앤 후, 마지막으로, 도 4e에 나타낸 바와 같이, 주사선(16) 및 신호선(17)에 의해 포위되는 1 화소 영역마다 예를 들면 ITO로 된 화소 전극(20)을 형성한다. 이때, 바람직하게는 그 일부가 주사선(16) 및 신호선(17) 위에 위치하고, 또한 인접하는 화소 전극(20)끼리가 비접속 상태가 되도록 마련한다. 이상의 공정에 의해 어레이 기판(13)이 제조된다.Further, as shown in Fig. 4B, a protective insulating film 28 made of an inorganic insulating material for stabilizing the surface is formed on the transparent substrate 11 so as to cover these various wirings, and then, as shown in Fig. 4C, an array is formed. An interlayer film 29 made of an organic insulating material for flattening the surface of the substrate 13 is formed. In addition, in the portion located on the storage capacitor electrode 18a of the interlayer film 29, holes for forming contact holes 30 for electrically connecting the pixel electrode 20 and the drain electrode D, which will be described later, are provided. The position of this hole is not limited to the storage capacitor electrode 18a. However, since the distance between the substrates is different from the other portions when the portion where the contact hole 30 is formed is bonded to the color filter substrate 14 as the liquid crystal display device 10, there is a possibility that a difference in display quality may occur. Preferably, it is provided on the storage capacitor electrode 18a which is a light shielding material. Then, as shown in FIG. 4D, after removing the protective insulating film 28 made of the inorganic insulating material exposed from the hole formed in the interlayer film 29, and finally, as shown in FIG. 4E, the scanning line 16 And a pixel electrode 20 made of, for example, ITO for each pixel region surrounded by the signal line 17. At this time, preferably, a part thereof is disposed on the scan line 16 and the signal line 17, and the adjacent pixel electrodes 20 are arranged to be in a non-connected state. The array substrate 13 is manufactured by the above process.

상술한 제조 방법에 따라 형성된 어레이 기판(13)의 보조 용량은, 전극이 보조 용량 전극(18a)과 화소 전극(20)에 접속된 드레인 전극 D이며, 유전체가 두께 1000Å의 제 2 층째의 절연층(26)인 콘덴서 구조로 이루어진다. 따라서, 종래기술과 같이 유전체가 2500~4500Å의 게이트 절연막보다 얇은 절연막이므로, 콘덴서 용량을 비약적으로 증대시킬 수 있다. 또, 게이트 전극 G 및 주사선(16)은 제 1 층째의 절연막(25)과 제 2 층째의 절연층(26)의 적층체에 의해서 피복되어 있으므로, 그 절연성은 확보되어 있다.The storage capacitor of the array substrate 13 formed in accordance with the above-described manufacturing method is a drain electrode D whose electrodes are connected to the storage capacitor electrode 18a and the pixel electrode 20, and the dielectric layer has an insulating layer of the second layer having a thickness of 1000 Å. And a condenser structure of (26). Therefore, as in the prior art, since the dielectric is an insulating film thinner than the gate insulating film of 2500 to 4500 kV, the capacitor capacity can be dramatically increased. Moreover, since the gate electrode G and the scanning line 16 are coat | covered with the laminated body of the insulating film 25 of 1st layer, and the insulating layer 26 of 2nd layer, the insulation is ensured.

또, 콘덴서 용량을 증대시킴으로써 보조 용량을 구성하는 전극 부분을 작게 할 수 있고, 화소의 개구율을 올릴 수 있다. 드레인 전극 D가 보조 용량을 구성하는 전극을 겸하고 있기 때문에, 보조 용량의 전극으로 하여 드레인 전극 D 이외에 특별히 전극(도전층)을 마련하는 경우보다 화소 내의 차광 부분을 작게 할 수 있어 개구율을 보다 향상시킬 수 있다.In addition, by increasing the capacitor capacitance, the electrode portion constituting the storage capacitor can be made small, and the aperture ratio of the pixel can be increased. Since the drain electrode D also serves as an electrode constituting the storage capacitor, the light shielding portion in the pixel can be made smaller than in the case where an electrode (conductive layer) is provided in addition to the drain electrode D as the storage capacitor electrode, thereby improving the aperture ratio. Can be.

보조 용량의 용량을 증대시키기 위해서는, 보조 용량을 형성하는 모든 부분에서 절연막을 얇게 하는 것이 좋다. 이 실시예에서는, 제 1 층째의 절연막(25)을 부분적으로 없애는 것으로 보조 용량 부분의 절연막을 얇게 하고 있으므로, 용량을 크게 하기 위해서는, 이 제 1 층째의 절연막(25)을 없애는 부분을 보조 용량 전극(18a)보다 크게 하는 것이 좋다. 즉 제 1 층째의 절연막(25)의 창부(27)의 엣지가 보조 용량 전극(18a)의 엣지의 외측이 되도록 하면 좋다. 그런데 , 드레인 전극 D가 보조 용량의 전극을 겸하는 경우, 보조 용량은 주사선(16)의 근처에 배치된다. 그 때문에 보조 용량 부분의 외측까지 절연막을 얇게 해 버리면, 보조 용량의 상 전극(드레인 전극 D)과 주사선(16)의 간격이 너무 가깝게 되어 버려, 기생 용량 등의 문제가 발생한다. 따라서 드레인 전극 D가 보조 용량의 상 전극을 겸하는 경우에는, 보조 용량 상 전극과 주사선(16)의 간격을 넓게 취하면서, 보조 용량 부분의 절연막을 얇게 할 필요가 있으며, 절연막의 얇은 부분의 엣지가 보조 용량 전극(18a)의 엣지의 안쪽에 위치하도록 한다. 또, 보조 용량 전극(18a) 위에 형성되는 절연막은 보조 용량 전극(18a)의 엣지 부근에서는 그 외의 부분보다 얇아지기 쉽기 때문에, 보조 용량 전극(18a)의 엣지 부근에 있어서 보조 용량 전극(18a)과 상 전극과의 정전 내압을 확보하기 위해서도, 보조 용량 전극(18a)의 엣지 부근의 절연막을 보조 용량 전극(18a)의 중앙 부근의 절연막보다 두껍게 하는 것이 좋다. 이 실시예에서는, 제 1 층째의 절연막(25)을 없애는 부분(창부 27)의 엣지가 보조 용량 전극(18a)의 안쪽이 되도록 함으로써, 보조 용량 상 전극(드레인 전극 D)과의 주사선(16)과의 사이에 충분한 간격을 취함과 동시에 상 전극과 보조 용량 전극과의 정전 내압도 확보하고 있다.In order to increase the capacity of the storage capacitor, it is preferable to make the insulating film thin at all portions forming the storage capacitor. In this embodiment, since the insulating film of the storage capacitor portion is made thin by partially removing the insulating film 25 of the first layer, in order to increase the capacitance, the portion of the storage capacitor electrode that removes the insulating film 25 of the first layer is removed. It is better to make it larger than (18a). In other words, the edge of the window portion 27 of the insulating film 25 of the first layer may be outside the edge of the storage capacitor electrode 18a. By the way, when the drain electrode D also serves as an electrode of the storage capacitor, the storage capacitor is arranged near the scanning line 16. Therefore, when the insulating film is made thinner to the outside of the storage capacitor portion, the gap between the storage capacitor phase electrode (drain electrode D) and the scanning line 16 becomes too close, causing problems such as parasitic capacitance. Therefore, when the drain electrode D also serves as the storage capacitor phase electrode, it is necessary to thin the insulating film of the storage capacitor portion while widening the interval between the storage capacitor phase electrode and the scan line 16, and the edge of the thin portion of the insulating film is It is positioned inside the edge of the storage capacitor electrode (18a). In addition, since the insulating film formed on the storage capacitor electrode 18a tends to be thinner than other portions in the vicinity of the edge of the storage capacitor electrode 18a, the storage capacitor electrode 18a and the storage capacitor electrode 18a are near the edges of the storage capacitor electrode 18a. In order to ensure the electrostatic withstand voltage with the phase electrode, the insulating film near the edge of the storage capacitor electrode 18a is preferably thicker than the insulating film near the center of the storage capacitor electrode 18a. In this embodiment, the scanning line 16 with the storage capacitor phase electrode (drain electrode D) is formed by making the edge of the portion (window portion 27) from which the insulating film 25 of the first layer is removed is inside the storage capacitor electrode 18a. A sufficient interval is established between the electrodes and the electrostatic withstand voltage between the phase electrode and the storage capacitor electrode is also secured.

이 실시예에서는, 보조 용량 부분의 절연막을 얇게 하는 방법으로서, 먼저 제 1 층째의 절연막을 성막하고, 그 제 1 층째의 절연막의 보조 용량 전극과 대응하는 부분을 완전하게 없애고, 거기에 제 1 층째의 절연막보다 얇은 제 2 층째의 절연막을 적층하고 있다. 보조 용량 부분의 절연막을 얇게 하는 방법으로서는, 이 외에도 먼저 두꺼운 절연막을 성막하고, 그 절연막을 부분적으로 에칭하여 얇게 하는 방법도 있지만, 이 실시예 쪽이 보조 용량 부분의 절연막의 두께를 제어하기 쉽고, 균일한 두께의 절막을 형성할 수 있다.In this embodiment, as a method of thinning the insulating film of the storage capacitor portion, first, the insulating film of the first layer is formed, the portion corresponding to the storage capacitor electrode of the insulating film of the first layer is completely removed, and the first layer is The insulating film of the 2nd layer thinner than the insulating film of is laminated | stacked. As a method of thinning the insulating film of the storage capacitor portion, there is also a method of forming a thick insulating film first, and then partially etching the insulating film to make it thin, but this embodiment can easily control the thickness of the insulating film of the storage capacitor portion. A film of uniform thickness can be formed.

이상 설명한 바와 같이, 본 발명의 액정표시장치에 의하면, 차광성 재료로 된 보조 용량 전극의 면적을 크게 하지 않고 보조 용량 콘덴서의 용량을 증대시킬 수 있으며, 화소 전극(20)은 그 일부가 주사선(16) 및 신호선(17) 위에 위치하고, 인접하는 화소 전극(20)끼리가 비접속 상태가 되도록 마련하므로, 화소마다의 개구율을 저하시키는 일 없이, 크로스토크 및 플릭커 등의 표시 불량을 억제할 수 있다. 나아가, 화소 전극(20)은 편평한 층간막(29)상에 설치되어 있으므로, 얻어지는 액정표시장치(10)의 셀 갭을 균일하게 할 수 있기 때문에, 표시 화질이 양호한 액정표시장치(10)를 얻을 수 있다.As described above, according to the liquid crystal display device of the present invention, the capacitance of the storage capacitor can be increased without increasing the area of the storage capacitor electrode made of the light-shielding material. 16) and the adjacent pixel electrodes 20 provided on the signal line 17 so as to be in a non-connected state, it is possible to suppress display defects such as crosstalk and flicker without lowering the aperture ratio of each pixel. . Furthermore, since the pixel electrode 20 is provided on the flat interlayer film 29, the cell gap of the obtained liquid crystal display device 10 can be made uniform, so that the liquid crystal display device 10 with good display image quality can be obtained. Can be.

또한, 본 발명의 액정표시장치를 투과형이 아니라 반투과형으로 하는 경우에는, 화소 전극의 콘택트홀(30)을 제외한 영역에 형성된 층간막(29)의 표면에 부분적으로 미세한 요철을 형성하는 것과 동시에, 이 요철부와 화소 전극(20)와의 사이 또는 화소 전극(20)의 표면에 광반사 재료로 된 반사막을 성막하면 좋다. 반투과형의 액정표시장치에 있어서는, 투과형의 액정표시장치에 비해 투과부의 면적이 좁기 때문에, 개구부의 면적을 넓게 할 수 있는 본 발명의 액정표시장치 및 그 제조 방 법은 특히 유효하다. 또, 이 액정표시장치를 반사형으로 하고 싶은 경우는, 층간막(29)과의 사이 또는 화소 전극(20)의 표면의 전역에 반사막을 성막하면 좋다.In the case where the liquid crystal display device of the present invention is not transmissive but semi-transmissive, at the same time, partial irregularities are formed on the surface of the interlayer film 29 formed in the region excluding the contact hole 30 of the pixel electrode. What is necessary is just to form the reflecting film which consists of a light reflection material between this uneven part and the pixel electrode 20 or the surface of the pixel electrode 20. FIG. In the transflective liquid crystal display device, the area of the transmissive part is smaller than that of the transmissive liquid crystal display device, and therefore, the liquid crystal display device of the present invention and its manufacturing method which can increase the area of the opening are particularly effective. In the case where the liquid crystal display device is to be a reflective type, a reflective film may be formed between the interlayer film 29 or the entire surface of the pixel electrode 20.

[실시예 2]Example 2

다음에, 실시예 2의 액정표시장치(10a)의 어레이 기판의 제조 공정을 도 5 및 도 6을 이용해 설명한다. 참고로, 실시예 2의 액정표시장치(10a)의 컬러 필터 기판을 투시해서 나타낸 어레이 기판의 1화소에 상당하는 부분의 확대 평면도는 도 1에 나타낸 실시예 1의 액정표시장치(10)의 경우와 같고, 마찬가지로 실시예 2의 어레이 기판에 있어서의 도 1의 Ⅱ-Ⅱ 단면도에 대응하는 도면은 도 2에 나타낸 실시예 1의 액정표시장치(10)의 경우와 마찬가지이므로, 필요에 따라서 도 1 및 도 2를 원용하여 설명하는 것으로 하고, 실시예 1의 액정표시장치(10)의 구성과 동일한 부분에는 동일한 참조 부호를 부여하여 설명한다. 또, 도 5a 내지 도 5e 및 도 6a 내지 도 6d는 실시예 2의 액정표시장치(10a)의 어레이 기판을 제조하는 제조 공정을 나타내는 단면도이다. 또한, 도 5a 내지 도 5e 및 도 6a 내지 도 6d는 모두 도 1의 Ⅱ-Ⅱ 단면에 대응하는 위치 상태를 나타낸다.Next, the manufacturing process of the array substrate of the liquid crystal display device 10a of Example 2 is demonstrated using FIG. For reference, an enlarged plan view of a portion corresponding to one pixel of the array substrate shown through the color filter substrate of the liquid crystal display device 10a of the second embodiment is the case of the liquid crystal display device 10 of the first embodiment shown in FIG. As in Fig. 1, the drawings corresponding to the II-II cross-sectional view of Fig. 1 on the array substrate of the second embodiment are the same as those of the liquid crystal display device 10 of the first embodiment shown in Fig. The same reference numerals are given to the same parts as those of the liquid crystal display device 10 according to the first embodiment. 5A to 5E and 6A to 6D are sectional views showing the manufacturing process for manufacturing the array substrate of the liquid crystal display device 10a of the second embodiment. 5A to 5E and 6A to 6D all show positional states corresponding to the II-II cross section of FIG. 1.

먼저, 도 5a에 나타낸 바와 같이, 투명 기판(11)상에 소정 두께 알루미늄, 몰리브덴, 크롬 혹은 이들 합금으로 된 도전 물질층(24)을 성막한다. 그리고, 도 5b에 나타낸 바와 같이, 주지의 포토리소그래피법을 이용해서 패터닝하는 것으로써, 그 일부를 에칭해서 제거하여 횡방향으로 성장하는 복수개의 주사선(16), 이 주사선(16)에 늘어서는 게이트 전극 G 및 이들 복수개의 주사선(16) 사이에 각각 보조 용량선(18)을 형성한다. 한편, 도 5b에 있어서는 주사선(16)으로부터 뻗는 게 이트 전극 G와 보조 용량선(18)의 일부를 폭 넓게 함으로써 형성된 보조 용량 전극(18a)이 도시되어 있다.First, as shown in FIG. 5A, a conductive material layer 24 made of aluminum, molybdenum, chromium, or an alloy of a predetermined thickness is formed on the transparent substrate 11. Then, as shown in Fig. 5B, by patterning using a known photolithography method, a plurality of scanning lines 16 which are etched and removed to grow laterally and the gates which line the scanning lines 16 are formed. The storage capacitor line 18 is formed between the electrode G and the plurality of scanning lines 16, respectively. 5B, the storage capacitor electrode 18a formed by widening the gate electrode G extending from the scanning line 16 and a part of the storage capacitor line 18 is shown.

다음에, 도 5c에 나타낸 바와 같이, 상기 공정에 의해 주사선(16)과 보조 용량선(18)이 형성된 투명 기판(11)을 진공 장치 내에서 고온, 예를 들면 350℃로 가열하고, 통상적인 방법에 따라 플라즈마 CVD(Chemical Vapor Depositioin)법 등에 의해 표면에 소정 두께(예를 들면 1000Å)의 질화 규소로 이루어진 제 1 층째의 절연막(25)을 형성한다. 그 후, 표면에 제 1 층째의 절연막(25)을 형성한 투명 기판(11)의 온도를 최초의 온도보다 낮은 온도, 예를 들면 250℃로 내리고, 마찬가지로 플라즈마 CVD법 등으로 소정 두께(예를 들면, 3000Å)의 질화 규소로 이루어진 제 2 층째의 절연층(26)을 형성한다. 이 제 1 층째의 절연막(25) 및 제 2 층째의 절연층(26) 양자가 게이트 절연막이 된다. 또한, 제 2 층째의 절연층(26)의 표면 전체에 예를 들면 a-Si층 및 n+a-Si층으로 된 반도체층(19)을 소정의 두께(예를 들면, a-Si층 1800Å 및 n+a-Si층 500Å)으로 형성한다.Next, as shown in Fig. 5C, the transparent substrate 11 on which the scanning line 16 and the auxiliary capacitance line 18 are formed by the above process is heated to a high temperature, for example, 350 DEG C in a vacuum apparatus, According to the method, the insulating film 25 of the 1st layer which consists of silicon nitride of predetermined thickness (for example, 1000 micrometers) is formed in the surface by plasma CVD (Chemical Vapor Depositioin) method. Thereafter, the temperature of the transparent substrate 11 having the first insulating film 25 formed thereon is lowered to a temperature lower than the initial temperature, for example, 250 ° C. For example, the second insulating layer 26 made of 3000 ns of silicon nitride is formed. Both the insulating film 25 of the first layer and the insulating layer 26 of the second layer serve as gate insulating films. Further, the semiconductor layer 19 made of, for example, an a-Si layer and an n + a-Si layer is formed on the entire surface of the insulating layer 26 of the second layer (for example, a-Si layer 1800 kPa). And n + a-Si layer 500 Hz).

이 제 1 층째의 절연막(25), 제 2 층째의 절연층(26) 및 반도체층(19)은 어느 쪽도 진공 장치로부터 투명 기판(11)을 꺼내는 일 없이 연속적으로 형성할 수 있다. 한편, 제 1 층째의 절연막(25)과 제 2 층째의 절연층(26)이란, 각각의 절연막 형성 시의 기판 온도가 다르기 때문에, 같은 질화 규소로 이루어지는 것이어도 막의 경화도가 다르고, 기판 온도가 높은 제 1 층째의 절연막(25)이 딱딱해지기 때문에 완충 불화수소산에 의한 습식 에칭율이 저하한다. 또, 제 1 층째의 절연 막(25)의 두께는 단락을 일으키지 않는 한 얇은 것이 바람직하고, 500~1500Å으로 하면 좋다. 또한, 제 1 층째의 절연막(25)과 제 2 층째의 절연층(26) 양자를 합쳐서, 두께는 TFT의 게이트 전극 G 부분에서 정전기에 의해 절연 파괴를 일으키지 않게 하기 위해, 2500~5500Å으로 하면 좋다.The insulating film 25 of the 1st layer, the insulating layer 26 of the 2nd layer, and the semiconductor layer 19 can be formed continuously, without taking out the transparent substrate 11 from a vacuum apparatus. On the other hand, the insulating film 25 of the first layer and the insulating layer 26 of the second layer have different substrate temperatures at the time of forming the respective insulating films, so that even if they are made of the same silicon nitride, the degree of curing of the film is different and the substrate temperature is high. Since the insulating film 25 of the 1st layer becomes hard, the wet etching rate by buffered hydrofluoric acid falls. Moreover, as long as the thickness of the insulating film 25 of a 1st layer does not produce a short circuit, it is preferable that it is thin, and it is good to set it as 500-1500 kPa. In addition, both the insulating film 25 of the 1st layer and the insulating layer 26 of the 2nd layer may be put together, and the thickness may be 2500-5500 kPa, in order to prevent insulation breakdown by static electricity in the gate electrode G part of TFT. .

여기서는 절연막을 적층할 때의 기판 온도를 바꾸는 것으로 에칭율이 다른 절연막을 형성했지만, 그 밖에도 분위기 가스의 성분을 바꾸어 에칭율이 다른 절연막을 형성해도 좋다. 예를 들면, 실란 가스와 질소 가스를 이용하여 실리콘 질화물을 형성하고, 제 1 층을 형성할 때보다 제 2 층을 형성할 때에 실란 가스의 고비율을 사용함으로써 절연층(제 2 층)보다도 절연막(제 1 층)을 더 경화시키는 것도 가능하다.In this case, an insulating film having a different etching rate is formed by changing the substrate temperature when the insulating film is laminated. Alternatively, an insulating film having a different etching rate may be formed by changing a component of the atmosphere gas. For example, silicon nitride is formed using silane gas and nitrogen gas, and a higher ratio of silane gas is used when forming the second layer than when forming the first layer, so that the insulating film is higher than the insulating layer (second layer). It is also possible to harden (1st layer) further.

그 후, 도 5d에 나타낸 바와 같이, TFT의 게이트 전극 G의 표면에 반도체층(19)이 남도록 반도체층(19)을 드라이 에칭으로 제거하고, 그 다음에 보조 용량 전극(18a)의 표면의 제 2 층째의 절연층(26)을 제 1 층째의 절연막(25)이 노출하도록 완충 불화수소산을 이용한 습식 에칭 내지는 드라이 에칭으로 제거하여 창부(27)를 형성한다. 이 때, 제 1 층째의 절연막(25)의 에칭 속도는 제 2 층째의 절연층(26)의 에칭 속도보다 늦기 때문에, 제 1 층째의 절연막(25)은 실질적으로 에칭되지 않은 상태로 남길 수 있다.Thereafter, as shown in FIG. 5D, the semiconductor layer 19 is removed by dry etching so that the semiconductor layer 19 remains on the surface of the gate electrode G of the TFT, and then the surface of the storage capacitor electrode 18a is removed. The window 27 is formed by removing the insulating layer 26 of the second layer by wet etching or dry etching using buffered hydrofluoric acid so that the insulating layer 25 of the first layer is exposed. At this time, since the etching rate of the insulating layer 25 of the first layer is lower than that of the insulating layer 26 of the second layer, the insulating layer 25 of the first layer can be left in an unetched state. .

그 다음에, 투명 기판(11)상에 알루미늄, 몰리브덴, 크롬 혹은 이들 합금으로 된 도전 물질층을 성막한 후, 도 1 및 도 5e에 나타낸 바와 같이, 주사선(16)에 직교하는 방향으로 뻗는 복수개의 신호선(17), 이 신호선(17)으로부터 연장 설치되 어 반도체층(19)에 접속되는 소스 전극 S 및 보조 용량 전극(18a) 위를 가리는 것과 동시에 일단이 반도체층(19)에 접속되는 드레인 전극 D를 패터닝한다. 이로써, 투명 기판(11)의 주사선(16) 및 신호선(17)과의 교차부 근방에는 스위칭 소자가 되는 TFT가 형성된다.Next, after forming a conductive material layer made of aluminum, molybdenum, chromium or these alloys on the transparent substrate 11, as shown in Figs. 1 and 5E, a plurality of layers extending in the direction orthogonal to the scanning line 16 are shown. Two signal lines 17, a source electrode S extending from the signal line 17, connected to the semiconductor layer 19, and a drain connected to the semiconductor layer 19 at one end thereof while covering the storage electrode 18a. The electrode D is patterned. As a result, a TFT serving as a switching element is formed in the vicinity of the intersection between the scan line 16 and the signal line 17 of the transparent substrate 11.

또한, 도 6a에 나타낸 바와 같이, 이들 각종 배선을 가리도록 투명 기판(11)상에 표면의 안정화를 위한 무기 절연성 재료(예를 들면, 실리콘 질화물)로 된 보호 절연막(28)을 성막하고, 이어서 도 6b에 나타낸 바와 같이 어레이 기판(13)의 표면을 평탄화하기 위한 폴리이미드 등의 유기절연재로 된 층간막(29)을 성막한 후, 도 6c에 나타낸 바와 같이 에칭에 의해 보조 용량 전극(18a)상에 위치하는 층간막(29)과 보호 절연막(28)에 콘택트홀(30)을 형성한다. 또한, 이 컨택트홀(30)을 형성하는 위치는, 보조 용량 전극(18a) 위에 한정되지 않지만, 컨택트홀(30)이 형성된 부분은 액정표시장치(10)로서 컬러 필터 기판(14)과 합친 때에 그 기판 간 거리, 즉 셀 갭이 다른 부분과 다르므로, 표시 품질의 편차가 생길 우려가 있기 때문에, 바람직하게는 차광성 재료인 보조 용량 전극(18a) 위에 마련하는 것이 바람직하다.As shown in Fig. 6A, a protective insulating film 28 made of an inorganic insulating material (for example, silicon nitride) for stabilizing the surface is formed on the transparent substrate 11 so as to cover these various wirings. As shown in FIG. 6B, after forming an interlayer film 29 made of an organic insulating material such as polyimide for planarizing the surface of the array substrate 13, the storage capacitor electrode 18a is formed by etching as shown in FIG. 6C. The contact hole 30 is formed in the interlayer film 29 and the protective insulating film 28 which are located on it. The position at which the contact hole 30 is formed is not limited to the storage capacitor electrode 18a, but the portion where the contact hole 30 is formed is combined with the color filter substrate 14 as the liquid crystal display device 10. Since the distance between the substrates, i.e., the cell gap, is different from that of other parts, there is a possibility that a variation in display quality may occur, and therefore, it is preferable to provide it on the storage capacitor electrode 18a, which is a light-shielding material.

그리고, 도 6d에 나타낸 바와 같이, 주사선(16) 및 신호선(17)에 의해 포위되는 1화소 영역마다 예를 들면 ITO로 이루어진 화소 전극(20)을 형성한다. 이때, 광 유출을 방지하기 위해서, 바람직하게는 화소 전극(20)의 일부가 주사선(16) 및 신호선(17) 위에 위치하고, 인접하는 화소 전극(20)끼리가 비접속 상태로 되도록 설치한다. 이상의 공정에 의해 어레이 기판(13)이 제조된다.As shown in FIG. 6D, the pixel electrode 20 made of, for example, ITO is formed for each pixel region surrounded by the scan line 16 and the signal line 17. At this time, in order to prevent light leakage, a part of the pixel electrode 20 is preferably positioned on the scan line 16 and the signal line 17 so that the adjacent pixel electrodes 20 are arranged in a non-connected state. The array substrate 13 is manufactured by the above process.

상술한 제조 방법에 따라 형성된 실시예 2의 액정표시장치(10a)의 어레이 기판(13)의 보조 용량은, 보조 용량 전극(18a) 및 화소 전극(20)에 접속된 드레인 전극 D가 콘덴서의 전극에 상당하고, 보조 용량 전극(18a) 및 드레인 전극 D 사이에 배치된 제 1 층째의 절연막(25)이 콘덴서의 유전체에 상당하고, 게다가 이 제 1 층째의 절연막(25)로 이루어진 유전체의 두께는, 종래부터 사용되고 있는 게이트 절연막의 두께 2500~4500Å보다 큰폭으로 얇은 500~1500Å으로 할 수 있기 때문에, 보조 용량 전극(18a)의 면적을 크게 하지 않아도 보조 용량을 비약적으로 증대시킬 수 있다. 또, 게이트 전극 G 및 주사선(16)은 제 1 층째의 절연막(25)과 제 2 층째의 절연층(26)의 적층체로 된 게이트 절연막에 의해 덮여 있으므로, 절연성은 충분히 확보된다.As for the storage capacitor of the array substrate 13 of the liquid crystal display device 10a of Example 2 formed according to the above-described manufacturing method, the drain electrode D connected to the storage capacitor electrode 18a and the pixel electrode 20 is the electrode of the capacitor. The dielectric layer 25 of the first layer disposed between the storage capacitor electrode 18a and the drain electrode D corresponds to the dielectric of the capacitor, and the thickness of the dielectric composed of the dielectric layer 25 of the first layer is Since the thickness of the gate insulating film that is conventionally used can be set to 500 to 1500 kW, which is thinner than the thickness of 2500 to 4,500 kW, the storage capacitance can be dramatically increased without increasing the area of the storage capacitor electrode 18a. In addition, since the gate electrode G and the scanning line 16 are covered by the gate insulating film which consists of a laminated body of the insulating film 25 of the 1st layer, and the insulating layer 26 of a 2nd layer, insulation is fully ensured.

이상 설명한 바와 같이, 실시예 2의 액정표시장치에 의하면, 차광성 재료로 된 보조 용량 전극(18a)의 면적을 크게 하지 않고 보조 용량을 증대시킬 수 있으므로, 화소마다의 개구율을 저하시키지 않고 크로스토크 및 플릭커 등의 표시 불량을 억제할 수 있다. 나아가, 화소 전극(20)은 편평한 층간막(29)상에 설치되어 있으므로, 얻을 수 있는 액정표시장치(10a)의 셀 갭을 균일하게 할 수 있기 때문에, 표시 화질이 양호한 액정표시장치(10)를 얻을 수 있다.As described above, according to the liquid crystal display device of the second embodiment, the storage capacitor can be increased without increasing the area of the storage capacitor electrode 18a made of the light-shielding material, so that the crosstalk without reducing the aperture ratio of each pixel is reduced. And display defects such as flicker can be suppressed. Furthermore, since the pixel electrode 20 is provided on the flat interlayer film 29, the cell gap of the obtained liquid crystal display device 10a can be made uniform, so that the display quality of the liquid crystal display device 10 is good. Can be obtained.

나아가, 상술의 실시예 2에서는, 제 1 층째의 절연막(25)과 제 2 층째의 절연층(26)을 함께 실리콘 질화물로 된 것으로 한 예를 나타내었지만, 양자 모두 산화 규소로 형성해도 좋고, 또 제 1 층째의 절연막(25) 및 제 2 층째의 절연층(26) 중 어느 하나를 산화 규소로 하고 다른 하나를 질화 규소로 할 수도 있다. 다만, 에칭율이 빠른 층을 최상층에 가지고 오는 것이 좋고, 또 절연성의 면에서도 제 2 층째의 절연층(26)은 질화 규소로 된 것으로 하는 쪽이 좋다. 또, 보조 용량선을 알루미늄으로 형성하고, 그 표면을 양극 산화하여 산화 알루미늄으로 하고, 그 막을 보조 용량 부분의 절연층으로 할 수도 있다.Furthermore, in Example 2 mentioned above, although the example in which the insulating film 25 of the 1st layer and the insulating layer 26 of the 2nd layer were made into silicon nitride together was shown, both may be formed from silicon oxide, and One of the insulating film 25 of the first layer and the insulating layer 26 of the second layer may be silicon oxide, and the other may be silicon nitride. However, it is better to bring a layer having a high etching rate to the uppermost layer, and in terms of insulation, the insulating layer 26 of the second layer may be made of silicon nitride. Further, the storage capacitor line may be made of aluminum, the surface may be anodized to aluminum oxide, and the film may be used as the insulating layer of the storage capacitor portion.

[실시예 3]Example 3

다음으로, 실시예 3의 액정표시장치(10b)의 어레이 기판의 제조 공정을 도 7 및 도 8을 이용해서 설명한다. 참고로, 실시예 3의 액정표시장치(10b)의 컬러 필터 기판을 투시해서 나타낸 어레이 기판의 1화소에 상당하는 부분의 확대 평면도는 도 1에 나타낸 실시예 1의 액정표시장치(10)의 경우와 같고, 마찬가지로 실시예 3의 어레이 기판에 있어서의 도 1의 Ⅱ-Ⅱ 단면도에 대응하는 도면은 도 2에 나타낸 실시예 1의 액정표시장치(10)의 경우와 같으므로, 필요에 따라서 도 1 및 도 2를 원용해서 설명하는 것으로 하고, 실시예 1의 액정표시장치(10)의 구성과 동일한 부분에는 동일한 참조 부호를 붙여서 설명한다. 또, 도 7a 내지 도 7f 및 도 8a 내지 도 8e는 실시예 3의 액정표시장치(10b)의 어레이 기판을 제조하는 제조 공정을 나타내는 단면도이다. 한편, 도 7a 내지 도 7f 및 도 8a 내지 도 8e는 모두 도 1의 Ⅱ-Ⅱ 단면에 대응하는 위치 상태를 나타낸다.Next, the manufacturing process of the array substrate of the liquid crystal display device 10b of Example 3 is demonstrated using FIG. For reference, an enlarged plan view of a portion corresponding to one pixel of the array substrate shown through the color filter substrate of the liquid crystal display device 10b of the third embodiment is the case of the liquid crystal display device 10 of the first embodiment shown in FIG. In the same manner as in the case of the liquid crystal display device 10 of the first embodiment shown in FIG. 2, the drawings corresponding to the II-II cross-sectional view of FIG. 1 in the array substrate of the third embodiment are similar to those of FIG. 1. And FIG. 2 is used, and the same part as the structure of the liquid crystal display device 10 of Example 1 is attached | subjected, and it demonstrates. 7A to 7F and 8A to 8E are sectional views showing the manufacturing process for manufacturing the array substrate of the liquid crystal display device 10b of the third embodiment. 7A to 7F and 8A to 8E all show positional states corresponding to the II-II cross section of FIG. 1.

먼저, 도 7a에 나타낸 바와 같이, 투명 기판(11)상에 소정 두께 알루미늄, 몰리브덴, 크롬 혹은 이들 합금으로 이루어진 도전 물질층(24)을 성막한다. 그리고, 도 7b에 나타낸 바와 같이, 주지의 포토리소그래피법을 이용해서 패터닝하는 것으로써 그 일부를 에칭해서 제거하고, 횡방향으로 성장하는 복수개의 주사 선(16), 이 주사선(16)에 늘어서는 게이트 전극 G 및 이들 복수개의 주사선(16)의 사이에 각각 보조 용량선(18)을 형성한다. 또한, 도 7b에 있어서는 주사선(16)으로부터 성장하는 게이트 전극 G와 보조 용량선(18)의 일부를 폭 넓게 함으로써 형성된 보조 용량 전극(18a)이 도시되어 있다. 또, 여기서 가리키는 주사선(16) 및 보조 용량선(18)은 화소 전극과의 접합 컨택트를 취하기 위해, 알루미늄과 몰리브덴으로 이루어진 복층 구조로 되어 있다.First, as shown in FIG. 7A, a conductive material layer 24 made of aluminum, molybdenum, chromium, or an alloy of predetermined thickness is formed on the transparent substrate 11. As shown in FIG. 7B, by patterning by using a known photolithography method, a part of the wafer is etched and removed, and the plurality of scanning lines 16 growing in the transverse direction and the scanning lines 16 are lined up. The storage capacitor line 18 is formed between the gate electrode G and the plurality of scanning lines 16, respectively. In FIG. 7B, the storage capacitor electrode 18a formed by widening the gate electrode G growing from the scanning line 16 and a part of the storage capacitor line 18 is shown. In addition, the scanning line 16 and the storage capacitor line 18 which are shown here have a multilayer structure which consists of aluminum and molybdenum in order to make the junction contact with a pixel electrode.

다음으로, 도 7c에 나타낸 바와 같이, 상기 공정에 의해서 주사선(16)과 보조 용량선(18)이 형성된 투명 기판(11)의 표면에, 통상적인 방법에 따라 플라즈마 CVD(Chemica1 Vapor Deposition)법 등으로 표면에 소정 두께(예를 들면, 4000Å)의 질화 규소로 이루어진 절연막(25')을 형성하고, 나아가 절연막(25')의 표면 전체에 예를 들면 a-Si층 및 n+a-Si층으로 된 반도체층(19)을 소정 두께(예를 들면, a-Si층 1800Å 및 n+a-Si층 500Å)로 형성한다.Next, as shown in FIG. 7C, the plasma CVD (Chemica 1 Vapor Deposition) method or the like is performed on the surface of the transparent substrate 11 on which the scanning line 16 and the auxiliary capacitance line 18 are formed by the above process. To form an insulating film 25 'made of silicon nitride having a predetermined thickness (for example, 4000 kPa) on the surface, and further, for example, an a-Si layer and an n + a-Si layer on the entire surface of the insulating film 25'. The semiconductor layer 19 is formed to have a predetermined thickness (for example, a-Si layer 1800 mV and n + a-Si layer 500 mV).

이 절연막(25') 및 반도체층(19)은 어느 쪽도 진공 장치로부터 투명 기판(11)을 꺼내지 않고 연속적으로 형성하는 것이 가능하다. 나아가, 절연막(25')의 두께는 TFT의 게이트 전극 G 부분에서 정전기에 의한 절연 파괴를 일으키기 않기 위해, 2500~5500Å으로 하면 좋다.Both of the insulating film 25 'and the semiconductor layer 19 can be formed continuously without taking out the transparent substrate 11 from the vacuum apparatus. Further, the thickness of the insulating film 25 'may be set to 2500 to 5500 Pa in order not to cause dielectric breakdown in the gate electrode G portion of the TFT.

그 후, 도 7d에 나타낸 바와 같이, 투명 기판(11)의 표면 전체에 포지티브형의 포토레지스트(31)를 균일한 두께가 되도록 마련하고, 이 포토레지스트(31)를 해프톤 마스크(32)를 이용해 노광한다. 이 해프톤 마스크(32)는, TFT의 게이트 전극 G에 대응하는 부분(33)은 완전 차광성, 보조 용량 전극(18a)에 대응하는 부분(34)은 투광성, 그 외의 부분(35)은 반투과성으로 되어 있다. 따라서, 포토레지스트(31)를 노광 후에 현상하면, 도 7e에 나타낸 바와 같이, 게이트 전극 G의 표면에는 두꺼운 포토레지스트(311)가 남고, 보조 용량 전극(18a)의 표면에는 포토레지스트는 존재하지 않고 반도체층(19)이 노출하며, 나머지의 부분에는 게이트 전극 G의 표면의 포토레지스트(311)보다 두께가 얇은 포토레지스트(312)가 남는다.Subsequently, as shown in FIG. 7D, the positive photoresist 31 is provided on the entire surface of the transparent substrate 11 so as to have a uniform thickness, and the photoresist 31 is replaced with the halftone mask 32. Exposure by using. In this halftone mask 32, the portion 33 corresponding to the gate electrode G of the TFT is completely light-shielding, the portion 34 corresponding to the storage capacitor electrode 18a is translucent, and the other portion 35 is semi-transmissive. It is. Therefore, when developing the photoresist 31. After exposure, as shown in Figure 7e, the gate electrode G surface remains a thick photoresist (31 1), the surface of the photoresist of the storage capacitor electrode (18a) is not present no semiconductor layer 19 is exposed, and the remaining portion of the surface, the thickness than the photoresist (31 1) of the gate electrode G thin photoresist (31 2) remains.

이 상태에서, 도 7f로 나타낸 바와 같이, 보조 용량 전극(18a)의 표면상의 반도체층(19)을 드라이 에칭에 의해 제거하고 절연막(25')을 노출시키며, 보조 용량 전극(18a)의 표면에 노출해 있는 절연막(25')의 일부를 플루오르화 수소산에 의해 습식 에칭 내지는 드라이 에칭하여 소정 두께(예를 들면 1000Å)의 절연층(26')이 남도록 한다. 그 다음에, 도 8a에 나타낸 바와 같이, 얇은 포토레지스트층(312)을 애싱에 의해 제거하여 반도체층(19)을 노출시킨다. 이때, 게이트 전극 G 위에 위치하고 있던 두꺼운 포토레지스트층(311)은 그 일부가 애싱(Ashing)되기 때문에, 두께는 얇아지지만 그대로 반도체층(19)을 피복한 상태로 남는다. 그 후, 도 8b에 나타낸 바와 같이, 드라이 에칭에 의해 노출한 반도체층(19)을 제거한다.In this state, as shown in FIG. 7F, the semiconductor layer 19 on the surface of the storage capacitor electrode 18a is removed by dry etching to expose the insulating film 25 ′, and the surface of the storage capacitor electrode 18a is exposed. A part of the exposed insulating film 25 'is wet etched or dry etched with hydrofluoric acid so that an insulating layer 26' having a predetermined thickness (for example, 1000 kPa) is left. And then, as shown in Figure 8a, to remove a thin layer of photoresist (31 2) by ashing to expose the semiconductor layer 19. At this time, part of the thick photoresist layer 31 1 positioned on the gate electrode G is ashed, so that the thickness becomes thin, but the semiconductor layer 19 remains as it is. Thereafter, as shown in FIG. 8B, the semiconductor layer 19 exposed by dry etching is removed.

그 후, 게이트 전극 G 위에 위치하고 있던 두꺼운 포토레지스트층(311)을 애싱에 의해 제거하고, 투명 기판(11)상에 알루미늄, 몰리브덴, 크롬 혹은 이들 합금으로 된 도전 물질층을 성막한 후, 도 1 및 도 8c에 나타낸 바와 같이, 주사선(16) 에 직교하는 방향으로 뻗는 복수개의 신호선(17), 이 신호선(17)으로부터 연장하여 설치되고 반도체층(19)에 접속되는 소스 전극 S 및 보조 용량 전극(18a) 위를 덮으면서 일단이 반도체층(19)에 접속되는 드레인 전극 D를 패터닝한다. 이로써, 투명 기판(11)의 주사선(16) 및 신호선(17)과의 교차부 근방에는 스위칭 소자로 되는 TFT가 형성된다. 또한, 이러한 각종 배선을 가리도록 투명 기판(11) 위에 표면의 안정화를 위한 무기 절연성 재료(예를 들면, 질화 규소)로 된 보호 절연막(28)을 성막하고, 이어서 어레이 기판(13)의 표면을 평탄화하기 위한 폴리이미드 등의 유기 절연재로 된 층간막(29)을 성막한다.Thereafter, the thick photoresist layer 31 1 located on the gate electrode G is removed by ashing, and a conductive material layer made of aluminum, molybdenum, chromium, or an alloy thereof is formed on the transparent substrate 11, As shown in FIG. 1 and FIG. 8C, a plurality of signal lines 17 extending in a direction orthogonal to the scanning line 16, source electrodes S and auxiliary capacitances extending from the signal lines 17 and connected to the semiconductor layer 19. The drain electrode D whose one end is connected to the semiconductor layer 19 is patterned, covering the electrode 18a. As a result, a TFT serving as a switching element is formed in the vicinity of the intersection between the scanning line 16 and the signal line 17 of the transparent substrate 11. A protective insulating film 28 made of an inorganic insulating material (for example, silicon nitride) for stabilizing the surface is formed on the transparent substrate 11 so as to cover such various wirings, and then the surface of the array substrate 13 is formed. An interlayer film 29 made of an organic insulating material such as polyimide for planarization is formed.

그리고, 도 8d에 나타낸 바와 같이, 에칭에 의해 보조 용량 전극(18a)상에 위치하는 층간막(29)과 보호 절연막(28)에 컨택트홀(30)을 형성한다. 나아가, 이 컨택트홀(30)을 형성하는 위치는, 보조 용량 전극(18a)상에 한정되지 않지만, 컨택트홀(30)이 형성된 부분은 액정표시장치(10)로서 컬러 필터 기판(14)과 합친 때에 그 기판 간 거리, 즉 셀 갭이 다른 부분과 다르므로, 표시 품질의 편차가 생길 우려가 있기 때문에, 바람직하게는 차광성 재료인 보조 용량 전극(18a)상에 마련하는 것이 좋다.As shown in FIG. 8D, the contact hole 30 is formed in the interlayer film 29 and the protective insulating film 28 positioned on the storage capacitor electrode 18a by etching. Further, the position at which the contact hole 30 is formed is not limited to the storage capacitor electrode 18a, but the portion where the contact hole 30 is formed is combined with the color filter substrate 14 as the liquid crystal display device 10. Since the distance between the substrates, i.e., the cell gap, is different from that of other parts, there is a possibility that the display quality may vary. Therefore, it is preferable that the substrate is provided on the storage capacitor electrode 18a, which is a light-shielding material.

그리고, 도 8e에 나타낸 바와 같이, 주사선(16) 및 신호선(17)에 의해 포위된 1화소 영역마다 예를 들면 ITO 내지는 IZO 등으로 된 화소 전극(20)을 형성한다. 이때, 광 유출을 방지하기 위해서, 바람직하게는 화소 전극(20)의 일부가 주사선(16) 및 신호선(17)상에 위치하고, 인접하는 화소 전극(20)끼리가 비접속 상태가 되도록 마련한다. 이상의 공정에 의해 실시예 3의 액정표시장치(10b)의 어레이 기 판(13)이 제조된다.As shown in Fig. 8E, a pixel electrode 20 made of, for example, ITO, IZO, or the like is formed for each pixel region surrounded by the scan line 16 and the signal line 17. The pixel electrode 20 shown in Figs. At this time, in order to prevent light leakage, preferably, a part of the pixel electrode 20 is positioned on the scan line 16 and the signal line 17, and the adjacent pixel electrodes 20 are arranged so as to be in a non-connected state. By the above process, the array substrate 13 of the liquid crystal display device 10b of Example 3 is manufactured.

상술한 실시예 3의 제조 방법으로 형성된 어레이 기판(13)의 보조 용량은, 보조 용량 전극(18a) 및 화소 전극(20)에 접속된 드레인 전극 D가 콘덴서의 전극에 상당하고, 보조 용량 전극(18a) 및 드레인 전극 D 사이에 배치된 절연층(26')이 콘덴서의 유전체에 상당하며, 게다가 이 절연층(26')으로 된 유전체의 두께는 종래부터 사용되고 있는 게이트 절연막의 두께 2500~4600Å보다 큰폭으로 얇은 500~1500Å으로 할 수 있기 때문에, 보조 용량 전극(18a)의 면적을 크게 하지 않아도 보조 용량을 비약적으로 증대시킬 수 있다. 또, 게이트 전극 G 및 주사선(16)은 절연층(26')보다 두께가 두꺼운 절연막(25')으로 이루어진 게이트 절연막에 의해 덮여 있으므로, 절연성은 충분히 확보된다.As for the storage capacitor of the array substrate 13 formed by the manufacturing method of Example 3 mentioned above, the drain electrode D connected to the storage capacitor electrode 18a and the pixel electrode 20 corresponds to the electrode of a capacitor | condenser, The insulating layer 26 'disposed between 18a) and the drain electrode D corresponds to the dielectric of the capacitor, and the thickness of the dielectric made of the insulating layer 26' is larger than the 2500 to 4600 GPa thickness of the gate insulating film conventionally used. Since it can be set to 500-1500 microseconds large, a storage capacity can be increased remarkably, without increasing the area of the storage capacitor electrode 18a. In addition, since the gate electrode G and the scanning line 16 are covered by the gate insulating film which consists of the insulating film 25 'thicker than the insulating layer 26', insulation is fully secured.

한편, 상술한 실시예 3에서는, 절연막(25')으로서 단일의 질화 규소층으로 된 경우를 나타냈지만, 이와 같은 경우에는, 절연막(25')은 균질로 되기 때문에, 절연막(25')을 완충 불화수소산에 의해 습식 에칭하여 두께가 얇은 절연층(26')을 형성할 때 에칭 시간으로 엄밀하게 관리할 필요가 있다. 그렇지만, 이 절연막(25')을 에칭 속도가 다른 재료로 된 복층 구조로 하면, 에칭 조건을 보다 유연하게 할 수 있고 제조가 용이해진다. 예를 들면, 최초로 투명 기판(11)의 온도를 높게 하여 경질인 질화 규소막을 마련한 후, 투명 기판(11)의 온도를 낮게 해 연질인 질화 규소막을 적층하도록 하면, 연질인 질화 규소막은 완충 불화수소산보다 에칭 속도가 빠르기 때문에, 다소의 에칭 시간의 오차가 있어도 하층의 경질인 질화 규소막은 배 에칭되지 않기 때문에, 정확한 두께의 절연층(26)을 얻을 수 있다.On the other hand, in Example 3 mentioned above, although the case where it was set as the single silicon nitride layer was shown as the insulating film 25 ', in this case, since the insulating film 25' becomes homogeneous, the insulating film 25 'is buffered. When wet etching with hydrofluoric acid to form a thin insulating layer 26 ', it is necessary to strictly control the etching time. However, if the insulating film 25 'is made of a multilayer structure made of a material having a different etching rate, the etching conditions can be made more flexible and the manufacturing becomes easier. For example, when the temperature of the transparent substrate 11 is first raised to provide a hard silicon nitride film, and then the temperature of the transparent substrate 11 is lowered to stack the soft silicon nitride film, the soft silicon nitride film is buffered hydrofluoric acid. Since the etching rate is faster, the hard silicon nitride film of the lower layer is not double-etched even if there is a slight error in etching time, so that the insulating layer 26 with the correct thickness can be obtained.

또한, 절연막(25')은 산화 규소의 단일층으로 된 것으로 할 수 있고, 나아가 질화 규소층과 산화 규소층의 복층 구조로 된 것으로 할 수도 있다. 다만, 절연성의 면에서는 최상층은 질화 규소막으로 이루어지는 것으로 하는 쪽이 좋다.In addition, the insulating film 25 'can be made into a single layer of silicon oxide, and can also be made into the multilayer structure of a silicon nitride layer and a silicon oxide layer. In terms of insulation, however, the uppermost layer is preferably made of a silicon nitride film.

또한, 상술한 실시예 3에서는, 절연막(25')과 절연층(26')을 함께 질화 규소로 이루어진 것으로 한 예를 나타냈지만, 양자 모두 산화 규소 등으로 형성할 수 있고, 나아가서는 제 1 절연막 및 제 2 절연층의 어느 쪽이나 한쪽을 산화 규소로 하고 다른쪽을 질화 규소로 할 수도 있다.In addition, in Example 3 mentioned above, although the example in which the insulating film 25 'and the insulating layer 26' were made together with silicon nitride was shown, both can be formed with silicon oxide etc., Furthermore, the 1st insulating film And either one of the second insulating layers may be silicon oxide, and the other may be silicon nitride.

이상 설명한 바와 같이, 실시예 3의 액정표시장치(10b)에 의하면, 보조 용량 전극(18a)의 면적을 크게 하는 일 없이 보조 용량을 증대시킬 수 있으므로, 화소마다의 개구율을 저하시키지 않고, 크로스토크 및 플릭커 등의 표시 불량을 억제할 수 있다. 또, 실시예 3의 액정표시장치(10b)의 제조 방법에 의하면, 게이트 절연막 및 반도체층을 차례로 연속적으로 성막했기 때문에, 게이트 절연막의 성막 및 에칭 공정을 실시한 후에 반도체층의 성막을 실시하는 종래예의 방법과 비교하면, 기판의 주위를 상압 상태로부터 진공 상태로 유지하는 공정을 1회 줄일 수 있으면서, 해프톤 마스크에 의해 보조 용량선의 주위에 남긴 포토레지스트층을 마스크로 하여 에칭에 의해 보조 용량선의 표면에 위치하는 반도체층의 제거를 실시할 수 있고, 게다가 게이트 절연막의 에칭 공정으로 생기는 오염의 영향을 받기 어려워지게 되기 때문에 TFT의 특성이 악화될 일이 줄어든다. 나아가, 실시예 3의 액정표시장치(10b)의 제조 방법에 의하면, 보조 용량선의 표면의 반도체층을 에칭한 후, 남은 포토레지스트층 및 반도체층을 그대로 마스크로서 에칭에 의해 절연층의 형성을 실 시할 수 있으므로, 절연층 형성 후에 반도체층의 에칭 공정이 증가한다고는 해도, 특히 절연층 형성 시 포트리소그래피 공정을 행할 필요가 없어진다.As described above, according to the liquid crystal display device 10b of the third embodiment, the storage capacitor can be increased without increasing the area of the storage capacitor electrode 18a, so that the crosstalk is not reduced without decreasing the aperture ratio for each pixel. And display defects such as flicker can be suppressed. In addition, according to the manufacturing method of the liquid crystal display device 10b of Example 3, since the gate insulating film and the semiconductor layer were formed successively, the semiconductor layer was formed after performing the film forming and etching processes of the gate insulating film. Compared with the method, the surface of the storage capacitor line is etched by etching using the photoresist layer left around the storage capacitor line by the halftone mask as a mask while reducing the process of maintaining the periphery of the substrate in the vacuum state from the normal pressure state. It is possible to remove the semiconductor layer located in the above, and furthermore, it becomes less susceptible to the contamination caused by the etching process of the gate insulating film, so that the characteristics of the TFT are reduced. Furthermore, according to the manufacturing method of the liquid crystal display device 10b of Example 3, after the semiconductor layer on the surface of the storage capacitor line is etched, the formation of the insulating layer is performed by etching the remaining photoresist layer and the semiconductor layer as a mask as it is. Since the etching process of a semiconductor layer increases after formation of an insulating layer, it becomes unnecessary to perform a photolithography process at the time of especially forming an insulating layer.

본 발명에 의하면, 화소마다의 개구율을 저하시키는 일 없이 크로스토크이나 플릭커 등의 표시 불량을 억제할 수 있고, 작은 화소 면적 혹은 고정밀화한 화소를 가지는 액정표시장치 및 그 제조 방법을 제공하는 것이 가능하다.ADVANTAGE OF THE INVENTION According to this invention, display defects, such as crosstalk and a flicker, can be suppressed, without reducing the aperture ratio for every pixel, and it is possible to provide the liquid crystal display device which has a small pixel area or a high definition pixel, and its manufacturing method. Do.

Claims (19)

투명 기판상에 매트릭스 형상으로 배치된 복수의 신호선 및 주사선;A plurality of signal lines and scanning lines arranged in a matrix on a transparent substrate; 상기 주사선 사이에 평행하게 설치된 복수의 보조 용량선;A plurality of storage capacitor lines disposed in parallel between the scan lines; 상기 신호선 및 주사선의 교점 근방에 설치된 박막 트랜지스터; 및A thin film transistor provided near an intersection of the signal line and the scan line; And 상기 신호선 및 주사선에 의해 구획되는 각각의 위치에 배치됨과 동시에 상기 박막 트랜지스터의 드레인 전극에 전기적으로 접속된 화소 전극을 구비한 액정표시장치에 있어서,A liquid crystal display device comprising a pixel electrode disposed at each position partitioned by the signal line and the scanning line and electrically connected to a drain electrode of the thin film transistor. 상기 박막 트랜지스터의 게이트 전극 및 상기 주사선은 게이트 절연막으로 피복되고, 상기 보조 용량선 위에 상기 게이트 절연막의 두께보다 얇은 절연층을 사이에 두고 상기 박막 트랜지스터의 드레인 전극이 연재(延在)되어 있는 것을 특징으로 하는 액정표시장치.The gate electrode and the scanning line of the thin film transistor are covered with a gate insulating film, and the drain electrode of the thin film transistor is extended on the auxiliary capacitor line with an insulating layer thinner than the thickness of the gate insulating film interposed therebetween. A liquid crystal display device. 제 1 항에 있어서,The method of claim 1, 상기 게이트 절연막은 복수층 구조로 되고, 상기 절연층은 그 중 적어도 1개의 층으로 구성되어 있는 것을 특징으로 하는 액정표시장치.And the gate insulating film has a plural-layer structure, and the insulating layer is composed of at least one layer thereof. 제 2 항에 있어서,The method of claim 2, 상기 절연막은 상기 게이트 절연막을 구성하는 복수층 중 가장 표면측에 형성된 1개의 층인 것을 특징으로 하는 액정표시장치.And the insulating film is one layer formed on the most surface side of the plurality of layers constituting the gate insulating film. 제 2 항에 있어서,The method of claim 2, 상기 절연층은 상기 게이트 절연막을 구성하는 복수층 중 가장 투명 기판측에 형성된 1개의 층인 것을 특징으로 하는 액정표시장치.And said insulating layer is one layer formed on the side of the most transparent substrate of the plurality of layers constituting said gate insulating film. 제 2 항에 있어서,The method of claim 2, 상기 절연층은, 상기 게이트 절연막을 구성하는 복수층 중 가장 두께가 얇은 층으로 구성되어 있는 것을 특징으로 하는 액정표시장치.And said insulating layer is formed of the thinnest layer among the plurality of layers constituting said gate insulating film. 제 1 항에 있어서,The method of claim 1, 상기 보조 용량선 위의 절연층의 얇은 부분의 엣지가 보조 용량선의 엣지보다 안쪽에 위치하는 것을 특징으로 하는 액정표시장치.And an edge of the thin portion of the insulating layer on the storage capacitor line is located inward of the edge of the storage capacitor line. 제 1 항에 있어서,The method of claim 1, 상기 게이트 절연막의 두께는 2500 내지 5500Å이며, 상기 절연층의 두께는 500 내지 1500Å인 것을 특징으로 하는 액정표시장치.And the gate insulating film has a thickness of 2500 to 5500 kPa, and the insulating layer has a thickness of 500 to 1500 kPa. 제 1 항에 있어서,The method of claim 1, 상기 화소 전극과 상기 드레인 전극 사이에는 층간 절연막이 형성되어 있고, 상기 층간 절연막의 상기 보조 용량선 위에 위치하는 부분에는 컨택트홀이 형성되 어 있으며, 상기 컨택트홀을 통하여 상기 화소 전극과 상기 드레인 전극이 전기적으로 접속되어 있는 것을 특징으로 하는 액정표시장치.An interlayer insulating layer is formed between the pixel electrode and the drain electrode, and a contact hole is formed in a portion of the interlayer insulating layer on the auxiliary capacitance line, and the pixel electrode and the drain electrode are electrically connected through the contact hole. The liquid crystal display device, characterized in that connected. 제 8 항에 있어서,The method of claim 8, 상기 화소 전극의 표면 또는 배면에는, 상기 박막 트랜지스터 및 보조 용량선 위 혹은 상기 화소 전극에 대응하는 위치의 전역을 덮도록, 반사막이 형성되어 있는 것을 특징으로 하는 액정표시장치.And a reflecting film is formed on the surface or the back of the pixel electrode so as to cover the entire region of the thin film transistor and the storage capacitor line or the position corresponding to the pixel electrode. 투명 기판 위에 게이트 전극에 늘어서는 주사선 및 보조 용량선을 서로 평행하게 복수개 배설하는 공정;Disposing a plurality of scanning lines and storage capacitor lines arranged in parallel on the gate electrode on the transparent substrate in parallel with each other; 상기 투명 기판상의 전면을 덮도록 게이트 절연막을 형성하는 공정;Forming a gate insulating film to cover the entire surface on the transparent substrate; 상기 게이트 절연막의 상기 보조 용량선 상에 위치하는 부분을 박막화하여 상기 보조 용량선의 주위보다 두께가 얇은 절연층을 형성하는 공정; 및Thinning a portion of the gate insulating layer on the storage capacitor line to form an insulating layer having a thickness thinner than the periphery of the storage capacitor line; And 상기 게이트 절연막의 위쪽에 박막 트랜지스터의 드레인 전극을 형성함과 동시에 상기 박막 트랜지스터의 드레인 전극을 상기 보조 용량선상의 절연층을 피복 하도록 연재시켜 보조 용량을 형성하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.Forming a storage capacitor by forming a drain electrode of the thin film transistor on the gate insulating film and extending the drain electrode of the thin film transistor to cover the insulating layer on the storage capacitor line. Method of manufacturing the device. 제 10 항에 있어서,The method of claim 10, 상기 절연층을 형성하는 공정은,The step of forming the insulating layer, 상기 게이트 절연막 위에 반도체층을 형성하는 공정;Forming a semiconductor layer on the gate insulating film; 상기 반도체층의 표면에 포토레지스트를 도포하는 공정;Applying a photoresist to the surface of the semiconductor layer; 해프톤(Ha1ftone) 마스크를 이용해 상기 보조 용량선 위의 보조 용량 형성부의 포토레지스트는 제거하고, 게이트 전극에 대응하는 위치에 두꺼운 포토레지스트를 남김과 동시에 그 외의 부분에 얇은 포토레지스트를 남기는 공정;Removing a photoresist of the storage capacitor forming portion on the storage capacitor line by using a halftone mask, leaving a thick photoresist at a position corresponding to the gate electrode, and leaving a thin photoresist at the other portion; 에칭에 의해, 노출해 있는 전반 보조 용량 형성부의 반도체층을 제거한 후, 상기 보조 용량 형성부에 위치하는 상기 게이트 절연막의 일부를 제거하여 주위의 게이트 절연막보다 두께의 얇은 절연층을 형성하는 공정;Removing an exposed semiconductor layer of the first half storage capacitance forming portion by etching, and then removing a portion of the gate insulating film positioned in the storage capacitance forming portion to form an insulating layer having a thickness thinner than a peripheral gate insulating film; 상기 얇은 포토레지스트를 제거하여 상기 게이트 전극에 대응하는 위치에만 포토레지스트를 남기는 공정;Removing the thin photoresist and leaving the photoresist only at a position corresponding to the gate electrode; 노출해 있는 상기 반도체층을 에칭에 의해 제거하는 공정; 및Removing the exposed semiconductor layer by etching; And 나머지 상기 포토레지스트를 제거하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.And removing the remaining photoresist. 제 10 항에 있어서,The method of claim 10, 상기 절연층을 형성하는 공정은, 상기 게이트 절연막을 여러 차례로 나누어 복수층으로 형성하는 공정과, 그 안의 적어도 1개의 층을 제거하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.The step of forming the insulating layer includes a step of dividing the gate insulating film into a plurality of layers in a plurality of times, and a step of removing at least one layer therein. 제 12 항에 있어서,The method of claim 12, 상기 절연층을 형성하는 공정은, 상기 게이트 절연막을 여러 차례로 나누어 복수층으로 형성할 때에 최초로 형성한 층을 제거하는 공정인 것을 특징으로 하는 액정표시장치의 제조 방법.And the step of forming the insulating layer is a step of removing the first formed layer when the gate insulating film is divided into several layers to form a plurality of layers. 제 12 항에 있어서,The method of claim 12, 상기 절연층을 형성하는 공정은, 상기 게이트 절연막을 여러 차례로 나누어 복수층으로 형성한 후에 마지막에 형성한 층을 제거하는 공정인 것을 특징으로 하는 액정표시장치의 제조 방법.And the step of forming the insulating layer is a step of dividing the gate insulating film several times to form a plurality of layers, and then removing the last formed layer. 제 12 항에 있어서,The method of claim 12, 상기 복층 구조의 게이트 절연막은 동일 재료를 이용하여 각 층마다 기판 온도를 바꿈으로써 형성한 것을 특징으로 하는 액정표시장치의 제조 방법.And the gate insulating film of the multilayer structure is formed by changing the substrate temperature for each layer using the same material. 제 15 항에 있어서,The method of claim 15, 상기 기판 온도는, 최초의 게이트 절연막의 형성 시가 가장 높고, 이후의 게이트 절연막의 형성 시 순차적으로 낮아지도록 한 것을 특징으로 하는 액정표시장치의 제조 방법.Wherein the substrate temperature is highest at the time of forming the first gate insulating film and sequentially lowered at the time of forming the gate insulating film thereafter. 제 12 항에 있어서,The method of claim 12, 상기 복층 구조의 게이트 절연막은 동일 재료를 이용하여 각 층마다 주위의 분위기 가스의 성분을 바꿈으로써 형성한 것을 특징으로 하는 액정표시장치의 제조 방법.And the gate insulating film of the multilayer structure is formed by changing the components of the ambient atmosphere gas for each layer using the same material. 제 10 항에 있어서,The method of claim 10, 상기 드레인 전극을 덮도록 층간 절연막을 형성하는 공정;Forming an interlayer insulating film to cover the drain electrode; 상기 층간 절연막에 상기 드레인 전극과 보조 용량선이 겹치는 위치에 컨택트홀을 형성하는 공정; 및Forming a contact hole in the interlayer insulating layer at a position where the drain electrode and the storage capacitor line overlap each other; And 상기 층간 절연막 위에 컨택트홀을 통하여 상기 드레인 전극과 전기적으로 접속하도록 화소 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.And forming a pixel electrode on the interlayer insulating layer so as to be electrically connected to the drain electrode through a contact hole. 제 18 항에 있어서,The method of claim 18, 상기 화소 전극의 형성 전 또는 후에, 상기 박막 트랜지스터 및 보조 용량선에 대응하는 위치 혹은 상기 화소 전극에 대응하는 위치의 전면(全面)에 반사판을 형성하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.Before or after the pixel electrode is formed, forming a reflector on the entire surface of a position corresponding to the thin film transistor and the storage capacitor line or a position corresponding to the pixel electrode. Manufacturing method.
KR1020060088600A 2005-09-13 2006-09-13 Liquid crystal display device and method for manufacturing the same KR100860178B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060088600A KR100860178B1 (en) 2005-09-13 2006-09-13 Liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00264825 2005-09-13
JPJP-P-2005-00315728 2005-10-31
JPJP-P-2005-00315730 2005-10-31
JPJP-P-2006-00184115 2006-07-04
KR1020060088600A KR100860178B1 (en) 2005-09-13 2006-09-13 Liquid crystal display device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20070030708A true KR20070030708A (en) 2007-03-16
KR100860178B1 KR100860178B1 (en) 2008-09-24

Family

ID=41622201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060088600A KR100860178B1 (en) 2005-09-13 2006-09-13 Liquid crystal display device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100860178B1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448668A (en) * 1987-08-14 1989-02-23 Kobe Steel Ltd Production of dissimilar shaped-clad strip made of copper and steel material
JPH01313520A (en) * 1988-06-10 1989-12-19 Matsushita Electric Works Ltd Preparation of thin film of polymer
JPH07191348A (en) * 1993-12-27 1995-07-28 Rohm Co Ltd Manufacture of liquid crystal display device
TW575754B (en) * 2000-06-20 2004-02-11 Tokyo Shibaura Electric Co Liquid-crystal display device
JP2002040480A (en) * 2000-07-24 2002-02-06 Matsushita Electric Ind Co Ltd Liquid crystal display device
JP4356467B2 (en) * 2004-02-02 2009-11-04 ソニー株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
KR100860178B1 (en) 2008-09-24

Similar Documents

Publication Publication Date Title
JP4301259B2 (en) Liquid crystal display device and manufacturing method thereof
KR100668567B1 (en) Substrate for display device, manufacturing method for same and display device
JP5528475B2 (en) Active matrix substrate and manufacturing method thereof
US7501655B2 (en) Thin film transistor array panel
US7190000B2 (en) Thin film transistor array panel and manufacturing method thereof
JP4285533B2 (en) Liquid crystal display device and manufacturing method thereof
US7662651B2 (en) Thin film transistor array panel and method of manufacturing the same
JP4211855B2 (en) Liquid crystal display device and manufacturing method thereof
US8045077B2 (en) Liquid crystal display device and fabrication method thereof
KR20090077117A (en) Display substrate and method of manufacturing the same
CN100485470C (en) Liquid crystal display device and method for manufacturing the same
US20090273747A1 (en) Liquid crystal display and method for manufacturing the same
JP2008170664A (en) Liquid crystal display device and method for manufacturing the same
CN111679517A (en) Display panel, manufacturing method thereof and display device
JP4900332B2 (en) Manufacturing method of liquid crystal display device
JPH08160454A (en) Liquid crystal display device
JP2007121793A (en) Liquid crystal display device and manufacturing method thereof
JP2007334297A (en) Liquid crystal display and manufacturing method therefor
US8435722B2 (en) Method for fabricating liquid crystal display device
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR100860178B1 (en) Liquid crystal display device and method for manufacturing the same
JPH11326941A (en) Active matrix display device
JP4940926B2 (en) Liquid crystal display device and manufacturing method thereof
JP2008040123A (en) Liquid crystal display device
KR20080021952A (en) Manufacturing method of thin film transistor array panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120910

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130906

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160909

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170908

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190906

Year of fee payment: 12