KR20070030671A - Wiring board and method for manufacturing the same, and semiconductor device - Google Patents
Wiring board and method for manufacturing the same, and semiconductor device Download PDFInfo
- Publication number
- KR20070030671A KR20070030671A KR1020060085646A KR20060085646A KR20070030671A KR 20070030671 A KR20070030671 A KR 20070030671A KR 1020060085646 A KR1020060085646 A KR 1020060085646A KR 20060085646 A KR20060085646 A KR 20060085646A KR 20070030671 A KR20070030671 A KR 20070030671A
- Authority
- KR
- South Korea
- Prior art keywords
- conductor wiring
- semiconductor element
- wiring
- conductor
- electrode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
절연성 기재(1)와, 복수개의 도체 배선(2a, 2b)과, 각 도체 배선에 형성된 돌기 전극(3)을 구비하고, 반도체 소자의 전극 패드와 도체 배선은 돌기 전극을 통해 접속 가능하다. 도체 배선은, 돌기 전극측과는 반대측 단부(端部)의 접속 단자부(11)에 있어서 외부 부품과 접속 가능하며, 반도체 소자 탑재 영역(12)에 각각 돌기 전극이 형성된 제1 도체 배선(2a)과 제2 도체 배선(2b)을 포함한다. 제1 도체 배선은, 돌기 전극으로부터 접속 단자부까지 배선이 연장되고, 제2 도체 배선은, 돌기 전극으로부터 반도체 소자 탑재 영역 밖이면서 접속 단자부에는 도달하지 않는 영역까지 연장되며, 또한 반도체 소자 탑재 영역 밖으로 연장된 단부는, 제1 도체 배선과의 경계 영역에 형성된 절단부(13)에 의해 제1 도체 배선과는 전기적으로 분리되어 있다. 탑재되는 반도체 소자상의 전극 패드의 사용 상태에 상관없이, 돌기 전극을 등간격으로 배치하는 것이 가능하다. The insulating base material 1, the some conductor wiring 2a, 2b, and the protrusion electrode 3 formed in each conductor wiring are provided, and the electrode pad and conductor wiring of a semiconductor element can be connected through a protrusion electrode. The conductor wiring is connectable with an external component in the connection terminal part 11 of the opposite side to the protrusion electrode side, and the 1st conductor wiring 2a in which the protrusion electrode was formed in the semiconductor element mounting area 12, respectively. And the second conductor wiring 2b. In the first conductor wiring, the wiring extends from the protruding electrode to the connecting terminal portion, and the second conductor wiring extends out of the semiconductor element mounting region to the region which does not reach the connecting terminal portion and extends out of the semiconductor element mounting region. The end part is electrically separated from the first conductor wiring by the cutting portion 13 formed in the boundary region with the first conductor wiring. Regardless of the state of use of the electrode pads on the semiconductor element to be mounted, the protruding electrodes can be arranged at equal intervals.
Description
도 1은 본 발명의 실시 형태 1에 있어서의 테이프 캐리어 기판의 일부를 도시한 평면도,1 is a plan view showing a part of a tape carrier substrate in
도 2A∼도 2C는 동 테이프 캐리어 기판의 제조 공정을 도시한 테이프 캐리어 기판의 일부의 평면도,2A to 2C are plan views of a part of the tape carrier substrate showing the manufacturing process of the tape carrier substrate;
도 3은 본 발명의 실시 형태 2에 있어서의 테이프 캐리어 기판의 일부를 도시한 평면도,3 is a plan view showing a part of a tape carrier substrate in
도 4는 동 테이프 캐리어 기판의 제조 공정의 일부에 있어서의 상태를 도시한 평면도,4 is a plan view showing a state in a part of the manufacturing process of the tape carrier substrate;
도 5는 종래예의 반도체 장치의 일부를 도시한 단면도,5 is a sectional view showing a part of a semiconductor device of a conventional example;
도 6은 동 테이프 캐리어 기판의 일부를 도시한 평면도,6 is a plan view showing a part of the tape carrier substrate;
도 7은 반도체 소자의 평면도,7 is a plan view of a semiconductor device,
도 8A∼도 8C는 종래예의 테이프 캐리어 기판의 제조 공정을 도시한 테이프 캐리어 기판의 일부의 평면도,8A to 8C are plan views of a part of the tape carrier substrate showing the manufacturing process of the tape carrier substrate according to the prior art;
도 9는 다른 종래예의 테이프 캐리어 기판의 일부를 도시한 평면도이다. 9 is a plan view showing a part of a tape carrier substrate of another conventional example.
본 발명은, 칩 온 필름(COF)에 이용되는 테이프 캐리어 기판과 같은 배선 기판, 및 그 제조 방법, 및 그 배선 기판과 반도체 소자를 접합한 반도체 장치에 관한 것이다.BACKGROUND OF THE
필름 기재를 사용한 패키지 모듈의 일종으로서, COF(Chip ON Film)가 알려져 있다. 도 5는, COF의 일례의 일부를 도시한 단면도이다. COF는, 유연한 절연성의 필름 기재(1)를 이용하여 제작된 테이프 캐리어 기판의 위에 반도체 소자(6)가 탑재되고, 봉지 수지(7)에 의해 보호된 구조를 가지며, 예를 들면 플랫 패널 디스플레이(flat panel display)의 구동용 드라이버로서 주로 사용되고 있다. As a kind of package module using a film base material, a chip on film (COF) is known. 5 is a cross-sectional view showing a part of an example of COF. The COF has a structure in which a
테이프 캐리어 기판의 주된 요소로서, 절연성의 필름 기재(1)와, 그 면상에 형성된 도체 배선(2)과, 이 도체 배선상에 형성된 돌기 전극(범프)(3)을 포함한다. 필요에 따라, 도체 배선(2)의 일부 및 돌기 전극(3)상에는 금속 도금 피막(8)이 형성되고, 도체 배선(2)의 다른 부분에는 절연 수지인 솔더 레지스트(9)의 층이 형성된다. 일반적으로, 필름 기재(1)로서는 폴리이미드가, 도체 배선(2)으로서는 구리가 사용된다.The main elements of the tape carrier substrate include an insulating
도체 배선(2)은, 반도체 소자(6)상의 전극 패드(10)와, 돌기 전극(3)을 개재하여 접속된다. 접속 방법으로서는, 필름 기재(1)상의 반도체 탑재부에 봉지 수지를 도포한 후, 반도체 소자(6)의 전극 패드(10)와 테이프 캐리어 기판의 돌기 전극(3)을 대향시켜, 초음파, 열 및 압력의 인가를 이용하는 것이 일반적이다. 도 6 은, 반도체 소자 탑재 전의 테이프 캐리어 기판의 평면도의 예, 도 7은 반도체 소자(6)의 평면도의 예이다. 반도체 소자(6)의 전극 패드(10)에 대응한 위치에, 테이프 캐리어 기판의 돌기 전극(3)이 형성되어 있다.(예를 들면, 일본국 특개2004-327936호 공보를 참조) The
필름 기재(1)의 둘레 가장자리에는, 급전용 도체 패턴(4)이 형성되어 있다. 도체 배선(2)과 급전용 도체 패턴(4)의 경계 근방에, 절단 영역(5)이 형성되어 있다. 도체 배선(2)과 급전용 도체 패턴(4)은 형성 당초에는 접속되어 있으며, 돌기 전극(3)을 형성하기 위한 전기 도금의 공정에서, 급전용 도체 패턴(4)을 통해 도체 배선(2)에 대해 급전이 행해진다. 돌기 전극(3) 형성 후에, 절단 영역(5)을 형성함으로써, 도체 배선(2)과 급전용 도체 패턴(4)이 전기적으로 분리된다.The
이하, 종래의 테이프 캐리어 기판의 제조 방법에 대해, 도 8A∼8C를 이용하여 설명한다. 도 8A∼8C는 종래의 테이프 캐리어 기판의 제조 공정을 도시한 평면도로서, 각각, 제조의 각 공정에서의 테이프 캐리어 기판의 평면 상태를 나타낸다.Hereinafter, the manufacturing method of the conventional tape carrier board | substrate is demonstrated using FIGS. 8A-8C. 8A to 8C are plan views showing a conventional tape carrier substrate manufacturing step, and each shows a planar state of the tape carrier substrate in each step of production.
우선 도 8A에 도시하는 바와 같이, 복수개의 도체 배선(2) 및 전기 도금용으로 사용하는 급전용 도체 패턴(4)이 전기적으로 접속된 필름 기재(1)를 이용하고, 급전용 도체 패턴(4)을 통해 전기 도금을 실시하여, 도 8B에 도시하는 바와 같이 돌기 전극(3)을 형성한다.First, as shown in FIG. 8A, the
다음에, 도 8C에 도시하는 바와 같이, 절단 영역(5)을 형성하여 도체 배선(2)과 급전용 도체 패턴(4)을 전기적으로 분리한다. 그에 따라, 각각 전기적으로 독립된 도체 배선(2)상에 돌기 전극(3)이 형성된 테이프 캐리어 기판이 얻어진 다.Next, as shown to FIG. 8C, the cut | disconnected area |
또한, 접속 단자부(11)는, 플랫 패널 등의 외부 부품과의 접속에 이용되는 도체 배선(2)의 일부 영역이다. 일반적으로, 도체 배선(2)과 급전용 도체 패턴(4)의 전기적인 분리는, 접속 단자부(11) 이외의 영역에서 테이프 캐리어 기판을 펀칭함으로써 실시된다.In addition, the
또, 도시하지 않지만, 금속 도금 피막 또는 솔더 레지스트의 형성을, 도 8A∼도 8B의 공정 중 또는 공정 후에 적시(適時) 실시하는 경우도 있다. In addition, although not shown in figure, formation of a metal plating film or a soldering resist may be performed timely during or after the process of FIGS. 8A-8B.
최근의 플랫 패널 디스플레이의 패널 사이즈 및 세밀도 등의 다양성으로 인해, 반도체 장치인 COF에 있어서의, 플랫 패널과의 접속 단자, 즉 반도체 장치의 출력 단자 수도 다양해지고 있다. 이에 따라, 반도체 장치가 다른 출력 단자 수에 각각 대응한 반도체 소자를 각각 준비하면, 반도체 소자의 종류가 많아지기 때문에, 개발비용이 증대되고, 양산(量産) 시의 반도체 소자의 관리가 번잡해진다.Due to the variety of panel sizes, fineness, and the like of recent flat panel displays, the number of connection terminals with a flat panel, that is, an output terminal of a semiconductor device, in a COF which is a semiconductor device is also increasing. As a result, when the semiconductor device prepares each semiconductor element corresponding to the number of different output terminals, the type of the semiconductor element increases, which leads to an increase in development cost and complicated management of the semiconductor element during mass production.
그 때문에, 동일한 전기적 기능이 요구되는 반도체 장치의 경우에는, 출력 단자 수가 다르더라도 동일한 반도체 소자를 사용하는 편이 생산의 효율이 좋아진다. 그러나, 반도체 소자를 공통화 하였을 때에, 반도체 장치에 있어서의 외부 부품(플랫 패널)과의 접속 단자의 수가, 반도체 소자의 전극 패드 수보다도 적은 경우에는, 이하와 같은 문제가 발생한다. Therefore, in the case of a semiconductor device requiring the same electrical function, even if the number of output terminals is different, it is better to use the same semiconductor element for production efficiency. However, when the semiconductor elements are commonized, the following problems arise when the number of connection terminals with external components (flat panel) in the semiconductor device is smaller than the number of electrode pads of the semiconductor element.
도 9는, 반도체 소자의 전극 패드 수보다도 반도체 장치의 외부 부품과의 접속 단자 수가 적은 경우의 테이프 캐리어 기판의 예이다. 돌기 전극(3)의 개수가, 외부 부품과의 접속 단자 수에 상당한다. 도시되는 바와 같이, 반도체 소자의 전 극 패드 수보다도 반도체 장치의 외부 부품과의 접속 단자 수가 적기 때문에, 돌기 전극(3)이 균등하게 배치되지 않으며, 돌기 전극(3)이 배치되지 않는 개소에 있어서 돌기 전극(3)의 간격이 크게 되어 있다.9 is an example of a tape carrier substrate when the number of connection terminals with external components of the semiconductor device is smaller than the number of electrode pads of the semiconductor element. The number of the protruding
이와 같이 돌기 전극(3)을 등간격으로 형성할 수 없는 경우에는, 돌기 전극(3)의 배치의 불균일성에 기인하여, 돌기 전극(3)을 도금 성장시킬 때에 도금 성장량이 편차가 나기 쉽게 되고, 반도체 소자 실장(實裝) 시에 응력이 일부의 개소에 집중되어, 접속 불량이 발생하기 쉽게 된다. When the
한편, 도 9에 도시하는 바와 같이, 외부 부품과의 접속 단자부(11)에서는, 면적의 효율화를 위해 도체 배선(2)의 배치를 동일한 간격으로 설계한다. 그 때문에, 반도체 소자상의 사용하지 않는 전극 패드(더미 전극 패드)에 대응한 돌기 전극(더미 돌기 전극)을 형성하여, 돌기 전극(3)을 등간격으로 배치하고자 하여도, 그와 같은 돌기 전극을 형성하는 도체 배선을, 급전용 도체 패턴에 접속시켜 설계하는 것이 곤란하였다. On the other hand, as shown in FIG. 9, in the
본 발명은, 탑재되는 반도체 소자상의 전극 패드의 사용 상태에 상관없이 돌기 전극을 등간격으로 배치할 수 있으며, 반도체 소자를 탑재할 때의 응력 집중의 발생을 억제할 수 있는 배선 기판을 제공하는 것을 목적으로 한다. The present invention is to provide a wiring board which can arrange the protruding electrodes at equal intervals regardless of the state of use of the electrode pad on the semiconductor element to be mounted, and can suppress the occurrence of stress concentration when mounting the semiconductor element. The purpose.
본 발명의 배선 기판은, 절연성 기재와, 상기 절연성 기재상에 설치된 복수개의 도체 배선과, 상기 각 도체 배선에 형성된 돌기 전극을 구비하고, 반도체 소 자의 전극 패드와 상기 도체 배선은 상기 돌기 전극을 개재하여 접속 가능하며, 상기 도체 배선은, 상기 돌기 전극이 형성된 단부의 반대측 단부의 접속 단자부에 있어서 외부 부품과 접속 가능하도록 구성되고, 상기 도체 배선은, 상기 반도체 소자가 탑재되어야 할 반도체 소자 탑재 영역에 각각 상기 돌기 전극이 형성된 제1 도체 배선과 제2 도체 배선을 포함하고, 상기 제1 도체 배선은, 상기 돌기 전극으로부터 상기 외부 부품과의 접속 단자부까지 배선이 연장되고, 상기 제2 도체 배선은, 상기 돌기 전극으로부터 상기 반도체 소자 탑재 영역 밖이면서 상기 접속 단자부에는 도달하지 않는 영역까지 연장되며, 또한 상기 반도체 소자 탑재 영역 밖으로 연장된 단부는, 상기 제1 도체 배선과의 경계 영역에 형성된 절단부에 의해 상기 제1 도체 배선과는 전기적으로 분리되어 있다. The wiring board of this invention is equipped with an insulating base material, the some conductor wiring provided on the said insulating base material, and the protruding electrode formed in each said conductor wiring, The electrode pad of a semiconductor element and the said conductor wiring interpose through the said protruding electrode. And the conductor wiring is configured to be connectable with external components in a connection terminal portion at an end opposite to the end where the protrusion electrode is formed, and the conductor wiring is placed in a semiconductor element mounting region in which the semiconductor element is to be mounted. A first conductor wiring and a second conductor wiring each having the protruding electrode formed thereon, wherein the first conductor wiring includes a wire extending from the protruding electrode to a connection terminal portion with the external component, and the second conductor wiring includes: A region outside the semiconductor element mounting region but not reaching the connecting terminal portion from the protruding electrode Extending support, and an end portion extending out of the semiconductor element mounting region, is formed by a cutout in the border area between the first conductive wiring is electrically isolated from the first conductor wiring.
본 발명의 배선 기판의 제조 방법은, 절연성 기재와, 상기 절연성 기재상에 설치된 복수개의 도체 배선과, 상기 각 도체 배선에 형성된 돌기 전극을 구비하고, 반도체 소자의 전극 패드와 상기 도체 배선은 상기 돌기 전극을 개재하여 접속 가능하며, 상기 도체 배선은, 상기 돌기 전극이 형성된 단부의 반대측 단부의 접속 단자부에 있어서 외부 부품과 접속 가능한 배선 기판을 제조하는 방법이다. 이 제조 방법에서는, 상기 절연성 기재상에, 상기 도체 배선으로서 제1 도체 배선과 제2 도체 배선이 형성되고, 상기 제1 도체 배선은, 상기 돌기 전극이 형성되는 위치로부터 상기 외부 부품과의 접속 단자부까지 배선이 연장되며, 상기 제2 도체 배선은, 상기 돌기 전극이 형성되는 위치로부터 상기 반도체 소자 탑재 영역 밖이면서 상기 접속 단자부에는 도달하지 않는 영역까지 연장되어 상기 제1 도체 배선과 전 기적으로 접속된 도체 배선 부설 기판을 이용한다. 상기 제2 도체 배선을 개재하는 급전에 의해 전기 도금을 실시하여, 상기 제1 도체 배선 및 제2 도체 배선상에 상기 돌기 전극을 형성하고, 상기 제1 도체 배선과 상기 제2 도체 배선을 전기적으로 분리하는 절단부를 형성한다. The manufacturing method of the wiring board of this invention is equipped with the insulating base material, the some conductor wiring provided on the said insulating base material, and the protruding electrode formed in each said conductor wiring, The electrode pad of the semiconductor element, and the said conductor wiring are the said protrusion. It is connectable via an electrode, and the said conductor wiring is a method of manufacturing the wiring board which can be connected with an external component in the connection terminal part of the edge part on the opposite side to the edge part in which the said projection electrode was formed. In this manufacturing method, a 1st conductor wiring and a 2nd conductor wiring are formed as said conductor wiring on the said insulating base material, and the said 1st conductor wiring is a connection terminal part with the said external component from the position where the said projection electrode is formed. The second conductor wiring extends from the position where the protruding electrode is formed to the region outside the semiconductor element mounting region and does not reach the connection terminal portion, and is electrically connected to the first conductor wiring. A conductor wiring laying substrate is used. Electroplating is performed by feeding through the second conductor wiring to form the protruding electrode on the first conductor wiring and the second conductor wiring, and electrically connects the first conductor wiring and the second conductor wiring. A cut is formed to separate.
본 발명에 의하면, 도체 배선은, 반도체 소자가 탑재되어야 할 반도체 소자 탑재 영역에 각각 돌기 전극이 형성된 제1 도체 배선과 제2 도체 배선을 포함한다. 상기 제1 도체 배선은, 상기 돌기 전극으로부터 상기 외부 부품과의 접속 단자부까지 배선이 연장되고, 상기 제2 도체 배선은, 상기 돌기 전극으로부터 상기 반도체 소자 탑재 영역 밖이면서 상기 접속 단자부에는 도달하지 않는 영역까지 연장된다. 상기 반도체 소자 탑재 영역 밖으로 연장된 단부는, 상기 제1 도체 배선과의 경계 영역에 형성된 절단부에 의해 상기 제1 도체 배선과는 전기적으로 분리되어 있다. 이 구성에 의해, 사용하지 않는 반도체 소자상 전극 패드에 대응한 위치도 포함하여 돌기 전극이 등간격으로 설치되고, 돌기 전극의 형성 상태가 균일하게 되므로, 반도체 소자를 탑재할 때의 응력 집중이 완화되어, 신뢰성이 있는 반도체 장치를 얻을 수 있다.According to the present invention, the conductor wiring includes a first conductor wiring and a second conductor wiring each having protrusion electrodes formed in the semiconductor element mounting region where the semiconductor element is to be mounted. In the first conductor wiring, a wiring extends from the protruding electrode to the connection terminal portion with the external component, and the second conductor wiring is an area outside the semiconductor element mounting region from the protrusion electrode and does not reach the connection terminal portion. Extends. An end portion extending out of the semiconductor element mounting region is electrically separated from the first conductor wiring by a cutout formed in a boundary region with the first conductor wiring. With this configuration, the projection electrodes are provided at equal intervals, including positions corresponding to the electrode pads on the unused semiconductor elements, and the formation state of the projection electrodes is uniform, so that stress concentration when mounting the semiconductor elements is alleviated. Thus, a reliable semiconductor device can be obtained.
본 발명의 배선 기판에 있어서, 상기 제2 도체 배선의 상기 절단부가, 상기 절연성 기재에 형성된 구멍부인 구성으로 할 수 있다.In the wiring board of this invention, the said cutting part of a said 2nd conductor wiring can be set as the structure which is a hole part formed in the said insulating base material.
또, 상기 반도체 소자 탑재 영역의 대향하는 양변에 배치된 상기 제2 도체 배선은, 서로 접속되어 있는 구성으로 할 수 있다. Moreover, the said 2nd conductor wiring arrange | positioned at the opposing both sides of the said semiconductor element mounting area | region can be set as the structure connected with each other.
본 발명의 배선 기판의 제조 방법에 있어서, 상기 절단부의 형성을 상기 절 연성 기재의 펀칭에 의해 행할 수 있다. 혹은, 상기 절단부의 형성을, 상기 제1 도체 배선과 상기 제2 도체 배선을 레이저 컷에 의해 절단함으로써 행할 수 있다.In the manufacturing method of the wiring board of this invention, formation of the said cut part can be performed by punching the said stretchable base material. Alternatively, the cutting section can be formed by cutting the first conductor wiring and the second conductor wiring by laser cutting.
상기 어느 하나의 구성의 배선 기판과, 상기 반도체 소자 탑재 영역에 탑재된 반도체 소자를 구비하고, 상기 반도체 소자의 전극 패드와 상기 도체 배선이 상기 돌기 전극을 개재하여 접속된 반도체 장치를 구성할 수 있다.The semiconductor device which has the wiring board of any one said structure, and the semiconductor element mounted in the said semiconductor element mounting area | region can be comprised, and the electrode pad of the said semiconductor element and the said conductor wiring were connected through the said projection electrode. .
이 반도체 장치에 있어서, 상기 절단부가 상기 절연성 기재를 펀칭함으로써 형성되어 있으며, 상기 절단부는, 상기 반도체 소자를 보호하는 봉지 수지의 영역 밖에 형성되어 있는 구성으로 할 수 있다. This semiconductor device WHEREIN: The said cutting part is formed by punching the said insulating base material, and the said cutting part can be set as the structure formed outside the area | region of the sealing resin which protects the said semiconductor element.
이하, 본 발명의 실시 형태에 대해, 도면을 참조하면서 설명한다. 또한, 상기 종래예의 도면에 도시한 구성 요소와 동일한 요소에 대해서는, 동일한 참조 부호를 부여하여, 일부의 설명에 대해 반복을 생략한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described, referring drawings. In addition, the same code | symbol is attached | subjected about the element same as the component shown in the figure of the said prior art example, and the description is abbreviate | omitted for some description.
(실시 형태 1) (Embodiment 1)
실시 형태 1에 있어서의 테이프 캐리어 기판(배선 기판)의 구조에 대해, 도 1에 도시한 테이프 캐리어 기판의 일부의 평면도를 참조하여 설명한다.The structure of the tape carrier substrate (wiring substrate) in
도 1에 도시하는 바와 같이, 필름 기재(절연성 기재)(1)상에, 복수개의 도체 배선(2a, 2b)이 정렬하여 설치되고, 도체 배선(2a, 2b)에 있어서의 반도체 소자상 전극 패드에 대응한 위치에, 돌기 전극(3)이 설치되어 있다. 12는, 반도체 소자 탑재 영역을 나타낸다.As shown in FIG. 1, on the film base material (insulating base material) 1, the some
도체 배선(2a, 2b)은, 제1 도체 배선(2a)과 제2 도체 배선(2b)으로 구분된다. 제1 도체 배선(2a)은, 통상과 같이 외부 부품과의 접속에 사용된다. 제2 도 체 배선(2b)은, 반도체 소자의 더미 전극 패드에 대응하지만, 외부 부품과의 접속에는 사용되지 않는다. 제1 도체 배선(2a)은, 돌기 전극(3)의 영역으로부터 외부 부품과 접속되는 접속 단자부(11)까지 배선이 연장된다. 제2 도체 배선(2b)은, 돌기 전극(3)의 영역으로부터 반도체 소자 탑재 영역(12) 밖으로는 연장되지만, 접속 단자부(11)까지는 연장되지 않는다. 제2 도체 배선(2b)은, 후술하는 바와 같이, 형성 당초에는 제1 도체 배선(2a)과 접속되어 있지만, 최종적으로는 절단 영역(13)에 의해, 제1 도체 배선(2a)과 전기적으로 분리되어 있다. The
상기 구성의 테이프 캐리어 기판에 반도체 소자를 탑재할 때에는, 반도체 장치의 출력 신호용으로 사용하는 단자에는 제1 도체 배선(2a)을 대응시키고, 출력 신호용으로 사용하지 않는 단자에 제2 도체 배선(2b)을 대응시킨다. 이와 같이 사용되지 않는 도체 배선이 있더라도, 돌기 전극(3)은 균등한 간격으로 설치되어 있기 때문에, 돌기 전극(3)의 형상은 동일하게 형성되어 있다. 따라서, 테이프 캐리어 기판상에 반도체 소자를 탑재할 때의 응력 집중이 완화되어, 신뢰성 있는 반도체 장치를 제공할 수 있다.When the semiconductor element is mounted on the tape carrier substrate having the above structure, the
여기서, 반도체 소자 탑재 영역(12) 밖에서의 제2 도체 배선(2b)의 단부는, 절단 영역(13)으로서 형성된 필름 기재(1)의 구멍부에 위치한다. 이러한 구성에 의하면, 필름 기재(1)가 반도체 소자 탑재 시에 받는 응력을 완화할 수 있다.Here, the edge part of the
이하, 상기 구성의 테이프 캐리어 기판의 제조 방법에 대해, 도 2를 참조하여 설명한다. 도 2는, 테이프 캐리어 기판의 제조 공정을 도시하고, 도 2A∼도 2C는 각각, 제조 공정에 있어서의 테이프 캐리어 기판의 상태의 일부를 도시한 평면 도이다. Hereinafter, the manufacturing method of the tape carrier board | substrate of the said structure is demonstrated with reference to FIG. FIG. 2 shows a manufacturing process of the tape carrier substrate, and FIGS. 2A to 2C are plan views showing a part of the state of the tape carrier substrate in the manufacturing process, respectively.
(제1 공정) (First process)
우선, 도 2A에 도시하는 바와 같이, 복수개의 도체 배선이 정렬하여 설치된 필름 기재(1)(절연성 기재)를 준비한다. 도체 배선은, 제1 도체 배선(2a)과 제2 도체 배선(2b)으로 이루어진다. 제1 도체 배선(2a)은, 후의 공정에 있어서 돌기 전극이 형성되는 영역으로부터 외부 부품과 접속되는 접속 단자부(11)까지 배선이 연장되고, 또한 급전용 도체 패턴(4)에 접속되어 있다. 제2 도체 배선(2b)은, 돌기 전극이 형성되는 영역으로부터 반도체 소자 탑재 영역(12) 밖으로는 연장되지만, 접속 단자부(11)까지는 연장되지 않는다. 제2 도체 배선(2b)은 제1 도체 배선(2a)과 접속되어 있다.First, as shown in FIG. 2A, the film base material 1 (insulating base material) in which several conductor wirings were arrange | positioned is prepared. The conductor wiring consists of the
(제2 공정)(Second process)
도 2B에 도시하는 바와 같이, 급전용 도체 패턴(4)을 통해 급전을 행하여 전기 도금을 실시함으로써, 제1 도체 배선(2a)과 제2 도체 배선(2b)의 선단부에 돌기 전극(3)을 형성한다. 돌기 전극(3)은, 반도체 소자 탑재 영역(12)에 탑재되는 반도체 소자의 전극 패드에 대응하는 위치에 배치된다. As shown in FIG. 2B, the protruding
(제3 공정) (Third process)
도 2C에 도시하는 바와 같이, 제1 도체 배선(2a) 및 제2 도체 배선(2b)의 일부를 삭제하여, 절단 영역(5, 13)을 형성한다. 절단 영역(13)에 의해, 제1 도체 배선(2a)과 제2 도체 배선(2b)의 접속 부분이, 전기적으로 분리된다.As shown in FIG. 2C, a part of the
이상의 제조 방법에 의하면, 사용되지 않는 반도체 소자상 전극 패드에 대응 한 위치에도 돌기 전극(3)을 형성할 수 있기 때문에, 돌기 전극(3)을 등간격으로 설계할 수 있다. 그 결과, 전기 도금에 의해 돌기 전극(3)의 형상을 편차 없이 형성할 수 있다. 따라서, 테이프 캐리어 기판상에 반도체 소자를 탑재할 때의 응력 집중을 완화하여, 신뢰성 있는 반도체 장치를 얻을 수 있다. According to the above manufacturing method, since the
상기 제조 방법에 있어서는, 도 2C에 도시하는 바와 같이, 제1 도체 배선(2a)과 제2 도체 배선(2b)을 전기적으로 분리하는 절단 영역(13)을 형성하는 공정을, 제1 도체 배선(2a)과 급전용 도체 패턴(4)을 분리하는 절단 영역(5)을 형성하는 공정과 동일 공정으로서 실시하는 편이 효율적이다.In the said manufacturing method, as shown to FIG. 2C, the process of forming the cutting | disconnection area |
또, 도 2C에 도시한 절단 영역(13)을 형성하는 공정으로서는, 금형에 의해 테이프 캐리어 기판마다 펀칭하는 방법이나, 레이저에 의해 적어도 도체 배선을 절단하는 방법을 이용할 수 있다. 특히, 금형에 의해 테이프 캐리어 기판마다 펀칭하는 경우에는, 후의 공정에서 반도체 소자를 보호하는 봉지 수지를 도포하는 공정이 있기 때문에, 반도체 소자를 보호하는 봉지 수지를 형성하는 영역 밖에서 펀칭을 실시하는 편이 좋다.Moreover, as a process of forming the cutting | disconnection area |
또한, 도시하지 않지만, 도 2C에 도시한 제1 도체 배선(2a)과 제2 도체 배선(2b)을 전기적으로 분리하는 절단 영역(13)을 형성하는 공정은, 반드시 반도체 소자 탑재 전에 실시할 필요는 없으며, 적절한 전기적 특성이 요구되는 반도체 소자 탑재 후의 상태에서 실시하여도 된다.In addition, although not shown, the process of forming the cutting | disconnection area |
이상의 실시 형태의 배선 기판에 의해, 반도체 장치로서의 여러 가지 출력 단자 수의 형태에 대해, 1종류의 반도체 소자로 대응하는 것이 용이해져, 개발비용 이 삭감된다.By the wiring board of the above embodiment, it becomes easy to respond to one type of semiconductor element with respect to the form of the number of various output terminals as a semiconductor device, and the development cost is reduced.
(실시 형태 2)(Embodiment 2)
도 3은, 실시 형태 2에 있어서의 테이프 캐리어 기판의 일부를 도시한 평면도이다. 도 4는, 동 테이프 캐리어 기판을 제조하기 위한 제조 공정 중, 실시 형태 1에 있어서의 도 2A에 도시한 공정에 대응하는 상태를 도시한 평면도이다. 3 is a plan view showing a part of the tape carrier substrate in the second embodiment. FIG. 4 is a plan view showing a state corresponding to the process shown in FIG. 2A in the first embodiment of the manufacturing process for producing the tape carrier substrate. FIG.
본 실시 형태는, 반도체 소자에 있어서의 대향하는 양변에 더미 전극 패드가 존재하는 경우의 구성이다. 따라서, 반도체 소자 탑재 영역(12)에 있어서의 좌우의 대향하는 위치에 형성된 일부의 돌기 전극(3)이 외부 부품과의 접속에 사용되지 않으며, 대응하는 제2 도체 배선(2c)은, 도 1의 실시 형태 1에 있어서의 제2 도체 배선(2b)과 동일하게 형성된다. This embodiment is a structure when the dummy electrode pad exists in the opposing both sides in a semiconductor element. Therefore, some of the protruding
제2 도체 배선(2c)은, 더미 전극 패드에 대응하는 좌우의 돌기 전극(3)이 형성된 양측의 도체 배선이, 서로 접속된 상태로 형성되어 있다. 즉, 1개의 제2 도체 배선(2c)에, 2개의 돌기 전극(3)이 배치되어 있다.The
제2 도체 배선(2c)은, 도 1에 있어서의 제2 도체 배선(2b)과 동일한 구성 및 기능을 갖는다. 즉, 돌기 전극(3)의 영역으로부터 반도체 소자 탑재 영역(12) 밖으로는 연장되지만, 접속 단자부(11)까지는 연장되지 않는다. 단, 도 4에 도시하는 바와 같이, 돌기 전극 형성 전에는 제1 도체 배선(2a)과 접속되어 있으며, 접속된 측의 제1 도체 배선(2a), 및 급전용 도체 패턴(4)을 통해 급전함으로써 전기 도금이 실시된다. 돌기 전극(3)이 형성된 후에, 도 3에 도시하는 바와 같이 절단 영역(13)이 형성되어, 제2 도체 배선(2c)은 제1 도체 배선(2a)과 전기적으로 분리되 어 있다. The second conductor wiring 2c has the same configuration and function as the
반도체 소자 탑재 영역(12)의 우측의 영역에서는, 제2 도체 배선(2c)은, 당초부터 제1 도체 배선(2a)과는 접속되어 있지 않다.In the area | region on the right side of the semiconductor element mounting area |
본 발명에 따른 배선 기판에 의해, 탑재되는 반도체 소자상의 전극 패드의 사용 상태에 상관없이 돌기 전극을 등간격으로 배치할 수 있으며, 반도체 소자를 탑재할 때의 응력 집중의 발생을 억제할 수 있다.The wiring board according to the present invention can arrange the protruding electrodes at equal intervals regardless of the state of use of the electrode pads on the semiconductor element to be mounted, and can suppress the occurrence of stress concentration when mounting the semiconductor element.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060085646A KR20070030671A (en) | 2005-09-13 | 2006-09-06 | Wiring board and method for manufacturing the same, and semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2005-00265768 | 2005-09-13 | ||
KR1020060085646A KR20070030671A (en) | 2005-09-13 | 2006-09-06 | Wiring board and method for manufacturing the same, and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070030671A true KR20070030671A (en) | 2007-03-16 |
Family
ID=43655221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060085646A KR20070030671A (en) | 2005-09-13 | 2006-09-06 | Wiring board and method for manufacturing the same, and semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070030671A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100891334B1 (en) * | 2007-05-25 | 2009-03-31 | 삼성전자주식회사 | Circuit board, semiconductor package having the board, and methods of fabricating the circuit board and the semiconductor package |
-
2006
- 2006-09-06 KR KR1020060085646A patent/KR20070030671A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100891334B1 (en) * | 2007-05-25 | 2009-03-31 | 삼성전자주식회사 | Circuit board, semiconductor package having the board, and methods of fabricating the circuit board and the semiconductor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100449463B1 (en) | Cof-use tape carrier and cof-structured semiconductor device using the same | |
JP4786976B2 (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE | |
JP4717604B2 (en) | Wiring substrate and semiconductor device using the same | |
CN101436578A (en) | Wiring board and method for manufacturing the same | |
KR20040026130A (en) | Lead frame and method of manufacturing the same | |
JP3569025B2 (en) | Semiconductor device and electronic device using the same | |
JP2004095756A (en) | Semiconductor package and method for manufacturing the same and electronic equipment | |
US7508073B2 (en) | Wiring board, semiconductor device using the same, and method for manufacturing wiring board | |
JPH1032221A (en) | Printed wiring board | |
KR20090084706A (en) | Printed circuit board and method of manufacturing the same | |
CN102270619A (en) | Pad configurations for an electronic package assembly | |
JP2005252227A (en) | Film substrate, and the manufacturing method and image display substrate | |
US20030136582A1 (en) | Substrate board structure | |
CN101419957B (en) | Semiconductor device and fabrication process thereof | |
KR100346899B1 (en) | A Semiconductor device and a method of making the same | |
US5708295A (en) | Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same | |
US7171744B2 (en) | Substrate frame | |
KR20070030671A (en) | Wiring board and method for manufacturing the same, and semiconductor device | |
KR100196119B1 (en) | Semiconductor device and manufacturing method thereof and electron device | |
US20230059627A1 (en) | Connector | |
JP4390362B2 (en) | Tape carrier type semiconductor device | |
JP3925280B2 (en) | Manufacturing method of semiconductor device | |
JPH0722577A (en) | Hybrid integrated circuit device | |
US6190529B1 (en) | Method for plating gold to bond leads on a semiconductor substrate | |
JPH10199899A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |