KR20070028545A - 신호 프로세싱 회로 및 이를 포함하는 통신 파트너디바이스 - Google Patents

신호 프로세싱 회로 및 이를 포함하는 통신 파트너디바이스 Download PDF

Info

Publication number
KR20070028545A
KR20070028545A KR1020077001152A KR20077001152A KR20070028545A KR 20070028545 A KR20070028545 A KR 20070028545A KR 1020077001152 A KR1020077001152 A KR 1020077001152A KR 20077001152 A KR20077001152 A KR 20077001152A KR 20070028545 A KR20070028545 A KR 20070028545A
Authority
KR
South Korea
Prior art keywords
frequency
processing circuit
value
signal processing
partner device
Prior art date
Application number
KR1020077001152A
Other languages
English (en)
Inventor
피터 래갬
에리츠 머린
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20070028545A publication Critical patent/KR20070028545A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H04B5/48—

Abstract

본 발명은 무접촉 방식으로 통신하는 통신 파트너 디바이스(1)를 위한 신호 프로세싱 회로(3)에 관한 것이며, 이 신호 프로세싱 회로(3)에 송신된 신호 경로(9) 및 수신된 신호 경로(10)가 제공되고, 상기 수신된 신호 경로(10)는 상기 송신된 신호 경로(9) 상에 위치한 분기점(AP)으로부터 상기 수신된 신호 출력부(K1)로 분기하며, 상기 신호 프로세싱 회로(3)는 필터 스테이지(11) 및 상기 필터 스테이지(11)의 다운스트림에 접속된 정합 스테이지(12)를 상기 송신된 신호 경로(9) 상에서 가지며, 상기 필터 스테이지(11)는 상부 측 대역 주파수 값과 일치하는 중앙 주파수 값을 갖는 주파수 범위 내에 존재하는 공진 주파수를 가지며, 상기 분기점(AP)은 상기 필터 스테이지(11)와 상기 정합 스테이지(12) 사이에 위치한다.

Description

신호 프로세싱 회로 및 이를 포함하는 통신 파트너 디바이스{SIGNAL PROCESSING CIRCUIT FOR A CONTACTLESS COMMUNICATING COMMUNICATION PARTNER DEVICE}
본 발명은 무접촉 방식으로 통신하는 통신 파트너 디바이스를 위한 신호 프로세싱 회로에 관한 것으로서, 상기 통신 파트너 디바이스는 송신 동작 모드 및 수신 동작 모드 모두로 존재하며, 상기 수신 동작 모드에서는 소정의 동작 주파수를 갖는 반송 신호가 적어도 하나의 소정의 변조 주파수에서 변조되어, 주파수 스펙트럼이 상부 측 대역 주파수 및 하부 측 대역 주파수를 갖는 동작 주파수 및 그 동작 주파수 주위에서 발생하며, 상기 신호 프로세싱 회로는 적어도 하나의 송신된 신호 입력부, 적어도 하나의 수신된 신호 출력부 및 적어도 하나의 전송 코일 접속부를 가지며, 상기 신호 프로세싱 회로는 상기 적어도 하나의 송신된 신호 입력부와 상기 적어도 하나의 전송 코일 접속부 간의 송신된 신호 경로 및 상기 적어도 하나의 전송 코일 접속부와 상기 적어도 하나의 수신된 신호 출력부 간의 수신된 신호 경로를 가지고, 상기 수신된 신호 경로는 상기 송신된 신호 경로 상에 위치한 분기점으로부터 상기 수신된 신호 출력부로 분기하며, 상기 신호 프로세싱 회로는 상기 송신된 신호 입력부에 접속되고 소정의 값을 갖는 공진 주파수를 갖는 필터 스테이 지 및 상기 필터 스테이지의 다운스트림에 접속된 정합 스테이지를 상기 송신된 신호 경로 상에서 갖는다.
또한, 본 발명은 송수신기 회로, 전송 코일 및 상기 송수신기 회로와 상기 전송 코일 사이에 제공된 신호 프로세싱 회로를 구비하며 수신 동작 모드 및 송신 동작 모드 모두로 존재하는 통신 파트너 디바이스에 관한 것이다.
상기 첫 번째 단락에서 특정된 종류의 신호 프로세싱 회로를 갖는 상기 두 번째 단락에서 특정된 종류의 통신 파트너 디바이스는 본 출원인에 의해서 수많은 변형된 설계로서 시장에서 판매되어 왔으며 따라서 상기 신호 프로세싱 회로 및 상기 통신 파트너 디바이스는 잘 알려져 있다. 이렇게 공지된 통신 파트너 디바이스에서, 송수신기 회로는 본 출원인에 의해서 타입 넘버 MF RC500으로 시장에서 판매되고 있는 집적 회로 IC에 의해서 형성된다. 이 송신기 회로로 사용된 IC는 2 개의 송신된 신호 출력부 및 1 개의 수신된 신호 입력부를 갖는다. 2 개의 송신된 신호 출력부 각각은 신호 프로세싱 회로의 송신된 신호 입력부에 접속된다. 상기 집적 회로의 수신된 신호 입력부는 상기 신호 프로세싱 회로의 수신된 신호 출력부에 접속된다. 이 신호 프로세싱 회로는 EMC 필터로서 명칭되는 바를 형성하며 당국에 의해 공표된 전자기 호환성을 보장하는 필터 스테이지를 그의 송신된 신호 경로 상에서 포함한다. 이 필터 스테이지는 2 개의 직렬 커패시터와 2 개의 병렬 커패시터의 결합을 포함하는 정합 스테이지에 접속되어 있고 이 정합 스테이지에 의 해서 상기 신호 프로세싱 회로에 접속된 전송 코일의 임피던스가 소정의 원하는 값으로 설정될 수 있다. 이 정합 스테이지는 2 개의 저항으로 형성된 댐핑 스테이지에 접속되어 있고, 상술된 전송 코일은 이 댐핑 스테이지에 접속되어 있다. 이 전송 코일의 품질 계수는 상기 댐핑 스테이지에 의해서 요구된 원하는 값으로 설정될 수 있다.
이러한 공지된 설계에 있어서, 허용 오차가 무시될 때의 상기 필터 스테이지의 공진 주파수 값, 즉 공진 주파수의 공칭 값이 가령 13.56 MHz인 동작 주파수에 대응하도록 상기 필터 스테이지의 크기가 조절된다. 또한, 상기 공지된 설계에 있어서, 분기점은 상기 정합 스테이지와 댐핑 스테이지 사이에 제공되는데, 이는 전송 코일에 의해 전송되어 수신된 신호가 댐핑 스테이지 내의 저항의 바로 다운스트림에서 픽 오프(pick off)된다.
이 공지된 신호 프로세싱 회로에 대해서 기술된 설계로 인해서, 필터 스테이지는 상대적으로 높은 인덕턴스를 갖는 인덕터를 포함하게 되고, 이로써 상대적으로 대형인 인덕터가 대략 1 μH의 충분하게 높은 인덕턴스가 획득되도록 제공되어야 한다. 1 μH의 인덕턴스에 적합한 커패시턴스를 획득하여 원하는 공진 주파수 값을 획득하기 위해서는, 병렬로 접속된 2 개의 커패시터가 제공되어야 하는데, 이는 상대적으로 높은 비용이 들게 한다. 또한, 이 공지된 설계에 있어서는 펄스 형태의 신호가 전송되고 있을 때에 가파른 신호 에지가 발생하면 치명적인 오버슈트 현상이 발생한다는 문제점이 있다. 이 공지된 설계에 있어서의 또 다른 문제점은 수신 모드에서 존재하는 주파수 특성이 상대적으로 좁은 대역이어서 이러한 주파수 특성이 수많은 애플리케이션에서는 불리하다는 것이다.
발명의 개요
본 발명의 목적은 구조적으로 간단한 방식으로 간단한 수단을 사용하여 상기 공지된 설계에서 발생하는 문제점들을 극복하여 개선된 신호 프로세싱 회로 및 개선된 통신 파트너 디바이스를 제공하는 것이다.
이러한 목적을 이루기 위해서, 본 발명에 따른 신호 프로세싱 회로는 다음과 같은 특징을 구비하고 있다.
본 발명은 무접촉 방식으로 통신하는 통신 파트너 디바이스를 위한 신호 프로세싱 회로에 관한 것으로서, 상기 통신 파트너 디바이스는 송신 동작 모드 및 수신 동작 모드 모두로 존재하며, 상기 수신 동작 모드에서는 소정의 동작 주파수를 갖는 반송 신호가 적어도 하나의 소정의 변조 주파수에서 변조를 받고, 이로써 주파수 스펙트럼이 상부 측 대역 주파수 및 하부 측 대역 주파수를 갖는 동작 주파수에서 그리고 동작 주파수 주위에서 발생하며, 상기 신호 프로세싱 회로는 적어도 하나의 송신된 신호 입력부, 적어도 하나의 수신된 신호 출력부 및 적어도 하나의 전송 코일 접속부를 가지며, 상기 신호 프로세싱 회로는 상기 적어도 하나의 송신된 신호 입력부와 상기 적어도 하나의 전송 코일 접속부 간의 송신된 신호 경로 및 상기 적어도 하나의 전송 코일 접속부와 상기 적어도 하나의 수신된 신호 출력부 간의 수신된 신호 경로를 가지고, 상기 수신된 신호 경로는 상기 송신된 신호 경로 상에 위치한 분기점으로부터 상기 수신된 신호 출력부로 분기하며, 상기 신호 프로 세싱 회로는 상기 송신된 신호 입력부에 접속되고 소정의 값을 갖는 공진 주파수를 갖는 필터 스테이지 및 상기 필터 스테이지의 다운스트림에 접속된 정합 스테이지를 상기 송신된 신호 경로 상에서 가지며, 상기 필터 스테이지의 공진 주파수 값은 상기 동작 주파수의 값과 변조 주파수의 값의 합에 의해서 규정되는 중앙 주파수 값, 상기 중앙 주파수 값에 최고 변조 주파수 값의 실질적으로 절반인 값을 가산한 주파수 값으로 규정되는 상한값 및 상기 중앙 주파수 값에 최고 변조 주파수 값의 실질적으로 절반인 값을 감산한 주파수 값으로 규정되는 하한값을 갖는 주파수 범위 내에서 존재하고, 상기 송신된 신호 경로 상에 존재하는 분기점은 상기 필터 스테이지의 적어도 하나의 구성 요소에 의해서 상기 필터 스테이지의 입력 측으로부터 격리되고 상기 정합 스테이지의 적어도 하나의 구성 요소에 의해서 상기 정합 스테이지의 출력 측으로부터 격리되는 송신된 신호 경로의 영역 내에 위치하는 것을 특징으로 한다.
상술된 목적을 달성하기 위해서, 본 발명에 따른 통신 파트너 디바이스는 다음과 같은 특징을 갖는다.
본 발명에 따른 통신 파트너 디바이스는 송수신기 회로, 전송 코일 및 상기 송수신기 회로와 상기 전송 코일 사이에 제공된 신호 프로세싱 회로를 구비하고, 수신 동작 모드 및 송신 동작 모드 모두로 동작하며, 본 발명에 따른 상술된 신호 프로세싱 회로를 포함하는 것을 특징으로 한다.
이러한 본 발명에 따른 신호 프로세싱 회로 및 통신 파트너 디바이스에 의해, 상술된 공지된 설계에 있어서 발생했던 문제점들이 구조적으로 간단한 방식으 로 추가적인 비용이 들지 않으면서 극복될 수 있다. 또한, 이러한 본 발명에 따른 신호 프로세싱 회로 및 통신 파트너 디바이스로 인해서, 수신 동작 모드가 발생하고 있을 때에도 광대역 전송 특성이 보장되며, 이는 높은 데이터 전송 레이트로 데이터 전송을 달성할 수 있다는 점에서 또한 유리하다. 또한, 송신 동작 모드가 발생하고 있을 때에 전송 코일에 의해서 생성될 수 있는 자계가 특히 신속하게 구축되며 이와 동시에 오버슈트 특성도 양호해지기 때문에, 바람직하지 않을 정도로 높은 오버슈트 진폭이 존재하지 않게 되고 데이터 전송도 만족할만하게 신속하게 이루어진다. 본 발명의 범위 내에서 필터 스테이지의 공진 주파수 값이 존재하는 주파수 범위에 대해서 여전히 허용가능한 하한값에 대해서 말하자면, 이 하한값은 동작 주파수 값의 방향으로 상부 측 대역 주파수의 값에 대해서 변위되지만 본 발명에 따른 장점이 최적으로는 발휘될 수는 없을지라도 상기 공지된 설계보다 크게 향상될 정도로는 발휘될 수 있도록 큰 동작 주파수로부터 주파수 차원에서 소정의 간격으로 이격되어 있다는 것이 또한 언급될 필요가 있다.
본 발명에 따른 신호 프로세싱 회로가 13.56 MHz의 동작 주파수 및 106 kHz, 212 kHz, 424 kHz 및 848 kHz의 변주 주파수를 포함하는 그룹에서 선택된 적어도 하나의 변조 주파수용으로 설계되고, 필터 스테이지의 공진 주파수의 값이 중앙 주파수 값에 500 kHz를 가산한 값으로 규정되는 상한값과 중앙 주파수 값에 500 kHz를 감산한 값으로 규정되는 하한값을 갖는 주파수 범위 내에 존재하는 경우에, 상기 본 발명에 따른 신호 프로세싱 회로는 특히 유리하다고 증명되었다. 이러한 종류의 설계 사양은 규격 ISO 18092에 맞춘 RFID 통신 시스템에서 사용되면 특히 유 리하다고 증명되었다.
필터 스테이지의 공진 주파수의 값이 중앙 주파수 값에 100 kHz를 가산한 값으로 규정되는 상한값과 중앙 주파수 값에 100 kHz를 감산한 값으로 규정되는 하한값을 갖는 주파수 범위 내에 존재하는 경우에, 상기 본 발명에 따른 신호 프로세싱 회로는 특히 유리하다고 증명되었다. 이러한 종류의 설계에 있어서, 특히 광대역 주파수 특성이 수신의 경우에 있어서 보장된다. 이러한 종류의 설계는 특히 양호한 오버슈트 특성을 구비하기에 유리하다.
본 발명에 따른 신호 프로세싱 회로 및 통신 파트너 디바이스는 다른 무접촉 방식 RFID 통신 시스템에서 도입될 수 있으며 이로써 상술된 바와 같은 장점들이 획득되게 된다. 이러한 종류의 RFID 통신 시스템은 가령 125 kHz 또는 6.78 MHz의 동작 주파수에서 동작한다.
필터 스테이지의 공진 주파수 값이 상부 측 대역 주파수의 값과 실질적으로 동일하게 되는 경우는 특히 유리하다. 이러한 종류의 설계에 있어서는, 상술된 본 발명에 따른 장점이 특별하게 현저하게 발휘된다. 그러나, 이러한 특별하게 현저한 장점을 달성하기 위해서는, 필터 스테이지에서 사용되는 구성 요소로 인해서 상대적으로 높은 비용이 들게 되는데 그 이유는 필터 스테이지의 이러한 종류의 공진 주파수 값을 생성하기 위해 상업적으로 입수가능한 어떠한 규격 필터 구성 요소도 존재하지 않고 대신에 구성 요소가 특정한 목적에 적합하게 주문되어 제조되어야 하기 때문이다.
본 발명의 이러한 측면 및 다른 측면이 이후에 기술될 것이지만 본 발명을 한정하지는 않는 다양한 실시예들을 참조하여 상세하게 설명될 것이다.
도 1은 공지된 종래 기술에 따른 신호 프로세싱 회로를 포함하는 공지된 종래 기술에 따른 통신 파트너 디바이스를 부분적으로 개략적으로 도시한 회로도,
도 2는 본 발명의 제 1 실시예에 따른 신호 프로세싱 회로를 포함하는 본 발명의 제 1 실시예를 따른 통신 파트너 디바이스를 부분적으로 개략적으로 도시한 회로도,
도 3은 본 발명의 제 2 실시예에 따른 신호 프로세싱 회로를 포함하는 본 발명의 제 2 실시예를 따른 통신 파트너 디바이스를 부분적으로 개략적으로 도시한 회로도,
도 4는 도 2에 도시된 통신 파트너 디바이스의 신호 프로세싱 회로에서 발생하는 전송 주파수 응답을 도시하는 그래프,
도 5는 도 3에 도시된 신호 프로세싱 회로의 변형인 신호 프로세싱 회로인 본 발명에 따른 제 3 실시예에 따른 신호 프로세싱 회로를 포함하는 본 발명의 제 3 실시예에 따른 통신 파트너 디바이스의 일부의 회로도,
도 6은 도 3 및 도 5에 도시된 신호 프로세싱 회로의 변형인 신호 프로세싱 회로인 본 발명에 따른 제 4 실시예에 따른 신호 프로세싱 회로를 포함하는 본 발명의 제 4 실시예에 따른 통신 파트너 디바이스의 일부의 회로도,
도 7은 도 3, 도 5 및 도 6에 도시된 신호 프로세싱 회로의 변형인 신호 프 로세싱 회로인 본 발명에 따른 제 5 실시예에 따른 신호 프로세싱 회로를 포함하는 본 발명의 제 5 실시예에 따른 통신 파트너 디바이스의 일부의 회로도.
도 1은 공지된 종래 기술에 따른 통신 파트너 디바이스(1)를 도시하고 있다. 통신 파트너 디바이스(1)는 다른 통신 파트너 디바이스와 무접촉 통신을 수행한다. 이 경우에, 다른 통신 파트너 디바이스는 이 통신 파트너 디바이스(1)와 적어도 실질적으로 동일한 설계를 가질 수도 있지만 크게 상이한 설계를 가질 수도 있다. 이 통신 파트너 디바이스(1)는 수신 동작 모드 및 송신 동작 모드 모두로 존재할 수 있다. 송신 모드에서, 이 통신 파트너 디바이스(1)는 데이터를 적어도 하나의 다른 통신 파트너 디바이스에 전송한다 수신 모드에서, 이 통신 파트너 디바이스(1)는 적어도 하나의 다른 통신 파트너 디바이스에 의해서 전송된 데이터를 수신한다.
본 기술 분야에서 오래 동안 알려져 왔고 가령 규격 ISO 14443 또는 ISO 15693 또는 ISO 18092와 같은 다양한 규격에서 공개된 방식에서는, 통신 파트너 디바이스가 수신 모드로 존재할 때에, 소정의 동작 주파수를 갖는 반송 신호는 다른 통신 파트너 디바이스에 의해서 적어도 하나의 소정의 변조 주파수에서 진폭 변조를 받는다. 이러한 변조는 바람직하게는 다양한 변조의 정도가 사용되는 진폭 변조(부하 변조)이다. 본 경우에는, 100 % ASK로 지칭되는 방식이 사용된다. 그러나, 또한 10 % ASK로 지칭되는 방식이 사용될 수도 있다. 또한, 진폭 변조뿐만 아니라 주파수 변조 또는 위상 변조가 사용될 수도 있다. 소정의 동작 주파수를 갖는 반송 신호가 소정의 변조 주파수에서 변조됨으로써, 주파수 스펙트럼이 상부 측 대역 주파수 및 하부 측 대역 주파수를 갖는 동작 주파수에서 그리고 동작 주파수 근방에서 발생한다. 물론 다른 측 대역 주파수도 발생할 수 있지만 이는 본 경우에서는 중요하지 않다.
통신 파트너 디바이스(1)는 본 경우에서는 블록으로 개략적으로 도시된 송수신기 회로(2)를 포함한다. 송수신기 회로(2)는 실제로 본 경우에서는 마이크로프로세서, 암호 회로, 상태/제어 회로, 데이터 프로세싱 회로 및 아날로그 신호 프로세싱 회로를 포함하는 집적 회로(IC)이다. 본 경우에 송수신기 회로(2)로서 제공된 회로는 본 출원인에 의해서 타입 넘버 MF RC 500으로 출시되고 있는 집적 회로이다. 또한, 통신 파트너 디바이스(1) 내에서 사용될 수 있는 송수신기 회로는 다른 상업적으로 입수가능한 집적 회로 및 상업적으로는 입수가능하지 않지만 본 출원인이 개발 중에 있는 집적 회로가 될 수 있다.
송수신기 회로(2)는 2 개의 송신된 신호 출력부(TX1,TX2) 및 2 개의 송신된 신호 출력부(TX1,TX2)와 연관된 제 1 IC 포트(TVSS)를 갖는다. 또한, 송수신기 회로(2)는 제 2 IC 포트(VMID)가 연관된 수신된 신호 입력부(RX)를 갖는다.
신호 프로세싱 회로(3)는 송수신기 회로(2)의 다운스트림에 접속된다. 신호 프로세싱 회로(3)는 아날로그 신호를 프로세싱한다. 신호 프로세싱 회로(3)의 설계는 이하에서 더 정확하게 기술될 것이다. 신호 프로세싱 회로(3)는 전송 코일(4)에 접속되어 있다.
전송 코일(4)은 제 1 코일 접속부(5), 제 2 코일 접속부(6) 및 제 3 코일 접속부(7)를 갖는다. 제 3 코일 접속부(7)는 접지 단자로 지칭된다. 본 경우에서 전송 코일(4)은 2 개의 측면을 가지며 제 3 코일 접속부(7)를 중심으로 대칭적이며 이를 위해서 전송 코일(4)에는 교차부(8)가 제공된다. 전송 코일(4)에 의해서, 송신 동작 모드에서는 자계가 생성될 수 있다. 다른 통신 파트너 디바이스의 전송 코일이 통신 파트너 디바이스(1)의 전송 코일(4)과 유도성으로 결합하면 즉 변환기 타입이 되면, 신호가 다른 전송 코일에서 생성될 수 있다. 이러한 방식으로 데이터가 통신 파트너 디바이스(1)에서 다른 통신 파트너 디바이스로 전송될 수 있다. 이와 유사한 방식으로, 데이터가 이와는 반대되는 방향으로 전송될 수 있는데, 즉 통신 파트너 디바이스(1)가 수신 모드로 존재할 때 데이터가 다른 통신 파트너 디바이스에서 통신 파트너 디바이스(1)로 전송된다.
본 경우에서 신호 프로세싱 회로(3)는 2 개의 송신된 신호 입력부(E1,E2) 및 이 2 개의 송신된 신호 입력부(E1,E2)와 연관된 제 1 회로 접속부(A1)를 갖는다. 2 개의 송신된 신호 입력부(E1,E2)는 송수신기 회로(2)의 2 개의 송신된 신호 출력부(TX1,TX2)에 접속된다. 제 1 회로 접속부(A1)는 송수신기 회로(2)의 제 1 IC 포트(TVSS)에 접속된다. 신호 프로세싱 회로(2)는 또한 수신된 신호 출력부(K1) 및 이 수신된 신호 출력부(K1)와 연관된 제 2 회로 접속부(A2)를 포함한다. 수신된 신호 출력부(K1)는 송수신기 회로(2)의 수신된 신호 입력부(RX)에 접속된다. 제 2 회로 접속부(A2)는 송수신기 회로(2)의 제 2 IC 포트(VMID)에 접속된다. 신호 프로세싱 회로(3)는 또한 제 1 전송 코일 접속부(M1), 제 2 전송 코일 접속부(M2) 및 제 3 전송 코일 접속부(M3)를 갖는다. 3 개의 전송 코일 접속부(M1,M2,M3)는 3 개의 전송 코일 접속부(5,6,7)에 접속된다.
신호 프로세싱 회로(3)는 2 개의 송신된 신호 입력부(E1,E2), 제 1 회로 접속부(A1) 및 3 개의 전송 코일 접속부(M1,M2,M3) 사이에서는 송신된 신호 경로(9)를 갖는다. 또한, 신호 프로세싱 회로(3)는 제 1 전송 코일 접속부(M1), 수신된 신호 출력부(K1) 및 제 2 회로 접속부(A2) 사이에서는 수신된 신호 경로(10)를 갖는다. 본 경우에서, 수신된 신호 경로(10)는 송신된 신호 경로(9) 상에 위치한 분기점(AP)으로부터 수신된 신호 출력부(K1)로 분기한다.
송신된 신호 경로(9) 상에서, 신호 프로세싱 회로(3)는 송신된 신호 입력부(E1,E2) 및 제 1 회로 접속부(A1)에 접속되고 소정의 값의 공진 주파수를 갖는 필터 스테이지(11) 및 이 필터 스테이지(11)의 다운스트림에 접속된 정합 스테이지(12)를 포함한다. 본 경우에서는 정합 스테이지(12)의 다운스트림에 분기점(AP)이 제공된다. 송신된 신호 경로(9) 상의 상기 분기점의 다운스트림에는 정합 스테이지(12)의 다운스트림에 접속된 댐핑 스테이지(13)가 제공되며, 이 댐핑 스테이지(13)는 3 개의 전송 코일 접속부(M1,M2,M3)의 바로 업스트림에 제공된다.
필터 스테이지(11)는 2 개의 직렬 인덕터(L1,L1') 및 2 개의 병렬 커패시터의 2 개의 구성을 갖는데, 상기 2 개의 구성 각각은 일 병렬 커패시터 구성(C1,C2) 및 다른 병렬 커패시터 구성(C1',C2')이다. 이들의 값에 대해서 살펴보면, 필터 스테이지(11)가 동작 주파수에 대응하는 공진 주파수를 갖도록 필터 스테이지(11)의 구성 요소들이 선택된다. 본 경우에서 동작 주파수의 값은 13.56 MHz가 되도록 선택된다. 상술된 변조 주파수의 값은 본 경우에서는 106 kHz, 212 kHz, 424 kHz 및 848 kHz 중 어느 하나로부터 선택된다. 이러한 주파수 값은 규격 ISO 18092에 따른다. 필터 스테이지(11)는 EMC(electromagnetic compatibility : 전자기 호환성) 스테이지로 지칭될 수 있다.
정합 스테이지(12)는 2 개의 직렬 커패시터(C3,C3') 및 2 개의 병렬 커패시터(C4,C4')를 포함하다. 이 정합 스테이지(12)에 의해서 전송 코일(4)의 임피던스가 정합 스테이지(12)의 입력 측에서 요구되는 소정의 원하는 값으로 변화되고, 이로써 신호 프로세싱 회로(3)에 대한 전송 코일(4)의 정합 정도가 거의 최적의 상태가 되어서 에너지의 전송도 거의 최적으로 된다.
댐핑 스테이지(13)는 2 개의 직렬 저항(R1,R1')을 포함한다. 전송 코일(4)의 품질 계수는 2 개의 직렬 저항(R1,R1')에 의해서 적합한 원하는 값으로 감소된다. 본 경우에 값 30이 원하는 값으로 선택된다.
수신된 신호 경로(10) 상에서는 분기점(AP)의 다운스트림에 접속되고 분기점(AP)에서 발생할 수 있는 임의의 DC 전압을 차단하는 직렬 커패시터(C5)가 제공된다. 직렬 커패시터(C5)의 다운 스트림에는 전압 디바이더(14)가 제공된다. 이 전압 디바이더(14)는 접속 지점(15)에서 함께 접속된 제 1 저항(R2) 및 제 2 저항(R3)을 포함한다. 이 접속 지점(15)은 수신된 신호 출력부(K1)에 접속된다. 전압 디바이더(14)에 의해서, 변조된 반송 신호의 원하는 레벨이 수신된 신호 출력부(K1)에서 획득될 수 있으며 이로써 송수신기(2)의 수신된 신호 입력부(RX)에서도 변조된 반송 신호의 원하는 레벨이 획득된다. 다른 접속 지점(16)에서, 병렬 커패시터(16)가 전압 디바이더(14)의 제 2 저항(R3)에 접속된다. 접속 지점(16)은 제 2 회로 접속부(A2)에 접속된다. 수신된 고주파수 RF 신호가 송수신기 회로(2)의 제 2 IC 포트(VMID)로부터 떨어져 있도록 하기 위해서 병렬 커패시터(C6)는 상기 수신된 고주파수 RF 신호를 포획한다.
필터 스테이지(11)에 대해서 상술된 공진 주파수를 획득하기 위해서, 대략 1 μH의 비교적 높은 인덕턴스를 갖는 2 개의 직렬 인덕터(L1,L1') 각각이 충분하게 큰 품질 계수를 제공하기 위해서 신호 프로세싱 회로(3)에서 요구되는데, 이러한 직렬 인덕터는 비교적 비용이 드는 편이며 비교적 대형이어서 불리한 점이 있다. 또한, 원하는 값을 갖는 공진 주파수를 제공하기 위해서 병렬로 접속된 2 개의 커패시터를 포함하는 커패시터 구성들이 제 1 필터 스테이지(11)에서 요구된다.
필터 스테이지에 대해서 선택된 공진 주파수 및 분기점(AP)에 대해서 선택된 위치로 인해서, 도 1에 도시된 통신 파트너 디바이스(1)가 수신 모드로 존재할 때에 이 통신 파트너 디바이스는 상대적으로 좁은 대역 전송 특성을 가지게 되는데 이는 좁은 대역 전송 특성으로 인해서 데이터 전송 레이트가 증가할 수 없기 때문에 불리한 효과를 산출하게 된다. 이러한 전송 특성은 도 4에서 파선으로 표시된다.
도 2는 본 발명에 따른 통신 파트너 디바이스(1)를 도시한다. 이 본 발명에 따른 통신 파트너 디바이스(1)는 본 발명에 따른 신호 프로세싱 회로(3)를 포함한다. 이 본 발명에 따른 신호 프로세싱 회로(3)는 2 개의 본질적 차이점을 제외하고는 종래 기술에 따른 신호 프로세싱 회로(3)의 구성과 유사하지만, 상기 본질적 차이점이 본 발명에 따른 효과를 달성한다.
첫 번째 본질적 차이점은 본 발명에 따른 신호 프로세싱 회로(3)의 필터 스테이지(11)는 동작 주파수에서 공진을 위해서 동조되지 않지만 소정의 값의 공진 주파수를 갖되, 상기 소정의 값의 공진 주파수는 반송 신호의 주파수인 동작 주파수의 값과 가능한 변조 주파수의 값들 중 하나, 즉 바람직하게는 최고 변조 주파수의 값의 합에 대응하는 주파수 값을 중심으로 하는 주파수 범위 내에 존재한다는 것이다. 상기 최고 변조 주파수와 동작 주파수의 합은 13.56 MHz + 848 kHz = 14.408 MHz이다. 본 경우에 있어서 상기 최고 변조 주파수와 동작 주파수의 합에 의해 규정되는 주파수 값은 상기 필터 스테이지(11)의 공진 주파수가 존재하게 되는 상기 주파수 범위의 중심 주파수 값이다. 이 필터 스테이지의 공진 주파수의 주파수 범위에 대해서 말하자면, 그의 상한값은 상부 측 대역 주파수 값에 상기 최고 변조 주파수의 실질적으로 절반인 주파수 값을 가산한 값에 의해 규정되고, 그의 하한값은 상부 측 대역 주파수 값에 상기 최고 변조 주파수의 실질적으로 절반인 주파수 값을 감산한 값에 의해 규정된다. 상기 상한값 및 하한값과 상기 상부 측 대역 주파수 값의 차는 상기 최고 변조 주파수의 절반인 값과 정확하게 일치할 필요는 없으며 상기 최고 변조 주파수의 10 퍼센트 범위 내에서는 편차가 발생할 수 있기 때문에 상술된 기재에서는 "실질적으로"라는 용어가 사용되었다.
본 발명에 따른 신호 프로세싱 회로(3)와 종래 기술에 따른 신호 프로세싱 회로(3) 간의 두 번째 근본적인 차이점은 본 발명에서는 분기점(AP)이 필터 스테이지(11)와 정합 스테이지(12) 사이에 위치한다는 것이다. 이로써, 본 발명에서는 분기점(AP)이 필터 스테이지(11)의 인덕터(L1)에 의해서는 필터 스테이지(11)의 입력 측으로부터 격리되고 정합 스테이지(12)의 직렬 커패시터(C3)에 의해서는 정합 스테이지(12)의 출력 측으로부터 격리되는 송신된 신호 경로(9)의 영역 내에 위치하게 된다.
이렇게 본 발명에 따른 신호 프로세싱 회로(3)와 종래 기술에 따른 신호 프로세싱 회로(3) 간의 2 가지 본질적 차이점으로 인해서 본원 발명은 다음과 같은 우수한 이점을 가지게 되는데, 첫 번째로는 필터 스테이지(11)의 구성 요소가 보다 감소되어서 그 제조 비용 및 제조 공간이 감소되며, 두 번째로는 수신 모드에서 광 대역 전송 특성이 달성되는데 이는 특히 높은 전송 레이트를 다른 문제를 초래하지 않으면서 달성하는데 있어서 유익하며, 세 번째로는 심지어 신호 상승이 매우 가파를 때에도 적절한 오버슈트가 발생하게 되는데 이러한 점은 데이터 전송에 있어서 만족할만하게 오류가 없어진다는 점에서 유익하다. 도 4는 이러한 본 발명에 따라 설계된 신호 프로세싱 회로(3)에 의해 획득되는 전송 특성을 실선으로 도시하고 있다. 도 4에서 볼 수 있는 바와 같이, 본 발명에 따른 신호 프로세싱 회로(3)에 의해서 매우 넓은 전송 대역 특성이 달성되었음을 알 수 있다.
도 3은 본 발명에 따른 다른 신호 프로세싱 회로(3)를 도시하는데, 도 3에 따른 신호 프로세싱 회로와 도 2에 따른 신호 프로세싱 회로 간의 차이점은 도 2에 따른 신호 프로세싱 회로는 접지 전위에 대해서 2 개의 측면을 갖는 구성으로 되어 있는 반면에 도 3에 따른 신호 프로세싱 회로는 접지 전위에 대해서 오직 1 개의 측면만을 갖는 구성으로 되어 있다는 점이다. 즉, 도 2에 따른 신호 프로세싱 회로는 대칭적 구성을 갖는 반면에, 도 3에 도시된 신호 프로세싱 회로는 비대칭적 구성을 갖는다.
도 5는 필터 스테이지(11) 내에 단지 1 개의 병렬 커패시터(C1)가 제공되는 것이 아니라 이 병렬 커패시터(C1)와 직렬로 접속된 다른 커패시터(CX)가 이 병렬 커패시터(C1)와 함께 추가적으로 제공된다는 점이 도 3에 도시된 설계와 다른 본 발명에 따른 다른 실시예를 도시하고 있다. 또한, 도 3에 도시된 설계와 또 다른 차이점이 있는데, 이는 정합 스테이지(12)에는 단지 하나의 직렬 커패시터(C3)만이 제공되는 것이 아니라 이 직렬 커패시터(C3)와 직렬로 접속된 다른 커패시터(CY)가 이 직렬 커패시터(C3)와 함께 추가적으로 제공된다는 점이다. 이로써, 커패시터(C1,C3)에 대해 각기 추가된 두 커패시터(CX,CY)로 인해서 이 커패시터(C1,C3)만이 존재하는 경우에는 획득될 수 없는 커패시턴스 값을 획득할 수 있게 된다. 본 경우에, 이 2 개의 추가된 커패시터(CX,CY)의 커패시턴스의 값은 각기 병렬 커패시터(C1) 및 직렬 커패시터(C3)의 커패시턴스 값보다 매우 크다. 그러나, 이는 반드시 필요한 사항은 아닌데 그 이유는 이 2 개의 추가된 커패시터(CX,CY)의 커패시턴스의 값이 각기 병렬 커패시터(C1) 및 직렬 커패시터(C3)의 커패시턴스 값과 같은 크기여도 상관이 없기 때문이다.
본 경우에 있어서도 또한 도 3에 도시된 설계에서와 같이 분기점(AP)은 필터 스테이지(11)와 정합 스테이지(12) 사이에 위치한다. 따라서, 분기점(AP)이 필터 스테이지(11)의 인덕터(L1)에 의해서는 필터 스테이지(11)의 입력 측으로부터 격리되고 정합 스테이지(12)의 2 개의 커패시터(C3,CY)에 의해서는 정합 스테이지(12)의 출력 측으로부터 격리되는 송신된 신호 경로(9)의 영역 내에 위치하게 된다.
도 6은 분기점(AP)이 필터 스테이지(11)의 커패시터(C1)와 다른 커패시터(CX) 사이에 위치한다는 점에서 도 5에 도시된 설계와 상이한 본 발명에 따른 다른 실시예를 도시하고 있다. 따라서, 분기점(AP)이 필터 스테이지(11)의 인덕터(L1) 및 다른 커패시터(CX)에 의해서는 필터 스테이지(11)의 입력 측으로부터 격리되고 정합 스테이지(12)의 2 개의 커패시터(C3,CY) 및 필터 스테이지(11)의 다른 커패시터(CX)에 의해서는 정합 스테이지(12)의 출력 측으로부터 격리되는 송신된 신호 경로(9)의 영역 내에 위치하게 된다.
도 7은 분기점(AP)이 정합 스테이지(12)의 직렬 커패시터(C3)와 다른 커패시터(CY) 사이에 위치한다는 점에서 도 5 및 도 6에 도시된 설계와 상이한 본 발명에 따른 다른 실시예를 도시하고 있다. 따라서, 분기점(AP)이 필터 스테이지(11)의 인덕터(L1) 및 정합 스테이지(12)의 다른 커패시터(CY)에 의해서는 필터 스테이지(11)의 입력 측으로부터 격리되고 정합 스테이지(12)의 직렬 커패시터(C3)에 의해서는 정합 스테이지(12)의 출력 측으로부터 격리되는 송신된 신호 경로(9)의 영역 내에 위치하게 된다.
또한, 도 5 내지 도 7에 도시된 본 발명에 따른 실시예도 도 3을 참조하여 상술된 이점이 달성되도록 하게 한다.
본 발명에 따른 신호 프로세싱 회로를 갖는 본 발명에 따른 통신 파트너 디바이스에서, 단일 인덕터보다는 2 개의 직렬 인덕터가 필터 스테이지 내에 제공될 수도 있다. 필터 스테이지 및 정합 스테이지에서 요구되는 커패시턴스 값은 병렬 및/또는 직렬로 다수의 커패시터를 접속함으로써 획득될 수 있다. 또한, 이러한 동일한 방식이 필터 스테이지에서 요구되는 커패시턴스 값을 획득하기 위해서 사용될 수 있다.

Claims (4)

  1. 무접촉 방식으로 통신하는 통신 파트너 디바이스(1)를 위한 신호 프로세싱 회로(3)로서,
    상기 통신 파트너 디바이스(1)는 송신 동작 모드 및 수신 동작 모드 모두로 동작 가능하고,
    상기 수신 동작 모드에서는 소정의 동작 주파수를 갖는 반송 신호가 적어도 하나의 소정의 변조 주파수에서 변조되어, 주파수 스펙트럼이 상부 측 대역 주파수 및 하부 측 대역 주파수를 갖는 동작 주파수 및 그 주위에서 발생하며,
    상기 신호 프로세싱 회로(3)는 적어도 하나의 송신된 신호 입력부(E1,E2), 적어도 하나의 수신된 신호 출력부(K1) 및 적어도 하나의 전송 코일 접속부(M1,M2,M3)를 포함하고,
    상기 신호 프로세싱 회로(3)는 상기 적어도 하나의 송신된 신호 입력부(E1,E2)와 상기 적어도 하나의 전송 코일 접속부(M1,M2,M3) 간의 송신된 신호 경로(9) 및 상기 적어도 하나의 전송 코일 접속부(M1,M2,M3)와 상기 수신된 신호 출력부(K1) 간의 수신된 신호 경로(10)를 포함하며,
    상기 수신된 신호 경로(10)는 상기 송신된 신호 경로(9) 상에 위치한 분기점(AP)으로부터 상기 수신된 신호 출력부(K1)로 분기하고,
    상기 신호 프로세싱 회로(3)는 상기 송신된 신호 입력부(E1,E2)에 접속되고 소정의 값을 갖는 공진 주파수를 갖는 필터 스테이지(11) 및 상기 필터 스테이 지(11)의 다운스트림에 접속된 정합 스테이지(12)를 상기 송신된 신호 경로(9) 상에서 포함하며,
    상기 필터 스테이지(11)의 공진 주파수 값은 상기 동작 주파수의 값과 변조 주파수의 값의 합에 의해서 규정되는 중앙 주파수 값, 상기 중앙 주파수 값에 최고 변조 주파수 값의 실질적으로 절반인 값을 가산한 주파수 값으로 규정되는 상한값 및 상기 중앙 주파수 값에 최고 변조 주파수 값의 실질적으로 절반인 값을 감산한 주파수 값으로 규정되는 하한값을 갖는 주파수 범위 내에서 존재하고,
    상기 송신된 신호 경로(9) 상에 존재하는 상기 분기점(AP)은 상기 필터 스테이지(11)의 적어도 하나의 구성 요소(L1;L1,CX)에 의해서 상기 필터 스테이지(11)의 입력 측으로부터 격리되고 상기 정합 스테이지(12)의 적어도 하나의 구성 요소(C3;C3,CY)에 의해서 상기 정합 스테이지(12)의 출력 측으로부터 격리되는 송신된 신호 경로(9)의 영역 내에 위치하는
    신호 프로세싱 회로.
  2. 제 1 항에 있어서,
    상기 신호 프로세싱 회로(3)가 13.56 MHz의 동작 주파수 및 106 kHz, 212 kHz, 424 kHz 및 848 kHz의 변주 주파수를 포함하는 그룹에서 선택된 적어도 하나의 변조 주파수용으로 설계되고,
    상기 필터 스테이지의 공진 주파수의 값이 상기 중앙 주파수 값에 500 kHz를 가산한 값으로 규정되는 상한값과 상기 중앙 주파수 값에 500 kHz를 감산한 값으로 규정되는 하한값을 갖는 주파수 범위 내에 존재하는
    신호 프로세싱 회로.
  3. 제 1 항에 있어서,
    상기 필터 스테이지(11)의 공진 주파수의 값이 상기 중앙 주파수 값에 100 kHz를 가산한 값으로 규정되는 상한값과 상기 중앙 주파수 값에 100 kHz를 감산한 값으로 규정되는 하한값을 갖는 주파수 범위 내에 존재하는
    신호 프로세싱 회로.
  4. 송수신기 회로(2), 전송 코일(4) 및 상기 송수신기 회로(2)와 상기 전송 코일(4) 사이에 제공된 신호 프로세싱 회로(3)를 구비하고, 수신 동작 모드 및 송신 동작 모드 모두로 동작하는 통신 파트너 디바이스(1)로서,
    상기 통신 파트너 디바이스(1)는 제 1 항 내지 제 3 항 중 어느 한 항에 따른 신호 프로세싱 회로(3)를 포함하는
    통신 파트너 디바이스.
KR1020077001152A 2004-07-06 2005-06-30 신호 프로세싱 회로 및 이를 포함하는 통신 파트너디바이스 KR20070028545A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04103200 2004-07-06
EP04103200.4 2004-07-06

Publications (1)

Publication Number Publication Date
KR20070028545A true KR20070028545A (ko) 2007-03-12

Family

ID=34979144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077001152A KR20070028545A (ko) 2004-07-06 2005-06-30 신호 프로세싱 회로 및 이를 포함하는 통신 파트너디바이스

Country Status (8)

Country Link
US (1) US7783254B2 (ko)
EP (1) EP1766561B1 (ko)
JP (1) JP2008506177A (ko)
KR (1) KR20070028545A (ko)
CN (1) CN100565565C (ko)
AT (1) ATE440344T1 (ko)
DE (1) DE602005016117D1 (ko)
WO (1) WO2006006103A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2266076B1 (en) * 2008-03-20 2016-09-28 Quotainne Enterprises LLC Transceiving circuit for contactless communication and nfc device or rfid reader/writer device comprising such a transceiving circuit
JP4949333B2 (ja) * 2008-07-22 2012-06-06 日本電信電話株式会社 読み書き装置および携帯機器
JP5287902B2 (ja) * 2011-02-28 2013-09-11 カシオ計算機株式会社 Ｒｆｉｄ通信装置及びプログラム
WO2013146341A1 (ja) * 2012-03-26 2013-10-03 株式会社村田製作所 無線通信装置
KR101938650B1 (ko) 2012-05-31 2019-01-15 삼성전자주식회사 근접장 무선 송수신 회로 및 모바일 단말기
KR102023624B1 (ko) 2013-01-25 2019-09-20 삼성전자 주식회사 Rf 전송 회로와 이를 포함하는 장치들
US9819394B2 (en) * 2013-04-29 2017-11-14 MEDIATEX Singapore Pte. Ltd. Method for controlling an antenna network quality factor of a near field communication device without changing matching network, and associated apparatus
KR102155199B1 (ko) 2013-12-23 2020-09-11 삼성전자주식회사 Nfc 장치의 매칭 회로, nfc 장치 및 전자 시스템
JP6757260B2 (ja) * 2017-01-12 2020-09-16 ホシデン株式会社 非接触送信モジュール、これを備えた非接触通信システムおよび非接触通信方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241160A (en) * 1990-12-28 1993-08-31 On Track Innovations Ltd. System and method for the non-contact transmission of data
EP0531125B1 (en) * 1991-09-04 1997-01-29 Nec Corporation Radio transceiver
US5390348A (en) * 1992-02-12 1995-02-14 Creative Digital Inc. System for tracking and correcting drift and dispersion in satellite transmission signals
SG54559A1 (en) * 1996-09-13 1998-11-16 Hitachi Ltd Power transmission system ic card and information communication system using ic card
JP2000286771A (ja) * 1999-03-30 2000-10-13 Hitachi Denshi Ltd 無線伝送装置
JP3488166B2 (ja) * 2000-02-24 2004-01-19 日本電信電話株式会社 非接触ｉｃカードシステムとそのリーダライタおよび非接触ｉｃカード
US7834742B2 (en) * 2002-08-28 2010-11-16 Nxp B.V. Method of inventorying transponders by means of a communication station
EP1615158B1 (en) * 2002-12-24 2014-08-27 Panasonic Corp Non-contact chip card reader
US20060087319A1 (en) * 2004-10-21 2006-04-27 Ge Medical Systems Global Technology Company, Llc Magnetic Resonance System Response Method

Also Published As

Publication number Publication date
EP1766561A1 (en) 2007-03-28
WO2006006103A1 (en) 2006-01-19
ATE440344T1 (de) 2009-09-15
US20080119139A1 (en) 2008-05-22
DE602005016117D1 (de) 2009-10-01
JP2008506177A (ja) 2008-02-28
US7783254B2 (en) 2010-08-24
CN101019139A (zh) 2007-08-15
EP1766561B1 (en) 2009-08-19
CN100565565C (zh) 2009-12-02

Similar Documents

Publication Publication Date Title
US11361209B2 (en) Power electronics for use in smart cards and other applications
KR20070028545A (ko) 신호 프로세싱 회로 및 이를 포함하는 통신 파트너디바이스
US9893407B2 (en) Directional coupler
US9019167B2 (en) Transceiving circuit for contactless communication and NFC device or RFID reader/writer device comprising such a transceiving circuit
EP3276746B1 (en) Antenna apparatus
US20170194939A1 (en) Branching device
EP3379734B1 (en) Nfc reader with remote antenna
US7446631B2 (en) Radio frequency inductive-capacitive filter circuit topology
US10700659B2 (en) Multiplexer, radio-frequency front end circuit, and communication terminal
US10873310B2 (en) RF filtering circuitry
US9960898B2 (en) Radio frequency front-end circuit
US9531339B2 (en) Integrated circuit for transmitting and receiving an RF signal
US10447227B2 (en) Radio frequency transceiver circuit with distributed inductor and method thereof
US10998876B2 (en) Balun
US10027305B1 (en) Filter including non-magnetic frequency selective limiters
WO2020115483A1 (en) Power electronics for use in smart cards and other applications
CN111464204A (zh) 射频电路及天线调谐电路
CN116722886A (zh) 用于通信的装置和方法
US20150172851A1 (en) Near-field communication system terminal

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application