KR20070028240A - Charge trap memory device comprising composite of nanoparticles and method for manufacturing the same - Google Patents

Charge trap memory device comprising composite of nanoparticles and method for manufacturing the same Download PDF

Info

Publication number
KR20070028240A
KR20070028240A KR1020060085295A KR20060085295A KR20070028240A KR 20070028240 A KR20070028240 A KR 20070028240A KR 1020060085295 A KR1020060085295 A KR 1020060085295A KR 20060085295 A KR20060085295 A KR 20060085295A KR 20070028240 A KR20070028240 A KR 20070028240A
Authority
KR
South Korea
Prior art keywords
nanoparticles
group
charge
memory device
charge trap
Prior art date
Application number
KR1020060085295A
Other languages
Korean (ko)
Inventor
전신애
설광수
장은주
임정은
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US11/517,030 priority Critical patent/US7482619B2/en
Priority to JP2006242853A priority patent/JP2007073969A/en
Publication of KR20070028240A publication Critical patent/KR20070028240A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

A charge trap type memory device and its manufacturing method are provided to prevent the aggregation of metallic nano grains and to obtain excellent retention characteristics by using an improved charge trap layer made of a nano grain composite with nano grains and insulating nano grains. A charge trap type memory device includes a substrate(11) and a gate structure on the substrate. The gate structure includes a charge trap layer(23). The charge trap layer is made of a nano grain composite. The nano grain composite of the charge trap layer consists of nano grains(23a) capable of trapping charge and insulating nano grains(23b).

Description

나노 입자의 복합체를 이용한 전하 트랩형 메모리 소자 및 그 제조 방법{Charge trap memory device comprising composite of nanoparticles and method for manufacturing the same}Charge trap type memory device comprising composite of nanoparticles and method for manufacturing the same

도 1 및 도 2는 본 발명의 실시예들에 따른 전하 트랩형 메모리 소자를 개략적으로 보여준다.1 and 2 schematically show a charge trapping memory device according to embodiments of the present invention.

도 3은 전자를 트랩할 수 있는 나노 입자 및 절연성 나노 입자의 복합용액을 제조하여, 이를 도 1에서의 터널 절연막 상에 도포하여 나노 입자들의 복합물로 된 전하 트랩층을 형성하는 과정을 보여준다. FIG. 3 shows a process of preparing a composite solution of nanoparticles and insulating nanoparticles capable of trapping electrons, and applying the same onto a tunnel insulating film in FIG. 1 to form a charge trap layer of a composite of nanoparticles.

도 4는 본 발명에서 사용된 Pd 나노입자의 전자현미경 사진이고 도 5는 본 발명에서 사용된 ZrO2 나노입자의 전자현미경 사진이다. Figure 4 is an electron micrograph of the Pd nanoparticles used in the present invention and Figure 5 is an electron micrograph of the ZrO 2 nanoparticles used in the present invention.

도 6은 단층으로 형성된 Pd 나노입자와 ZrO2 나노입자의 복합체 박막의 단면 전자현미경 사진이고 도 7은 복층으로 형성된 Pd 나노입자와 ZrO2 나노입자의 복합체 박막의 단면 전자현미경 사진이다.6 is a cross-sectional electron micrograph of a composite thin film of Pd nanoparticles and ZrO 2 nanoparticles formed of a single layer and FIG. 7 is a cross-sectional electron micrograph of a composite thin film of Pd nanoparticles and ZrO 2 nanoparticles formed of a multilayer.

도 8 및 도 9는 각각 본 발명의 실시예 2에 따른 전하 트랩형 메모리 소자의 프로그램/소거 특성과 전하 리텐션 특성을 보여주는 그래프이다.8 and 9 are graphs showing program / erase characteristics and charge retention characteristics of the charge trap type memory device according to the second exemplary embodiment of the present invention, respectively.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10...전하 트랩형 메모리 소자 11...기판10 ... charge trapping memory element 11 ... substrate

13,15...불순물 영역 23a...전하를 트랩할 수 있는 나노 입자13,15 impurity region 23a ... nanoparticles that can trap charge

23b...절연성 나노 입자 23...전하 트랩층23b ... insulating nanoparticles 23 ... charge trap layer

25...블록킹 절연막 27...게이트 전극25 Blocking insulating film 27 Gate electrode

본 발명은 메모리 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 나노입자의 복합체를 이용한 전하 트랩형 메모리 소자 및 그 제조방법에 관한 것이다.The present invention relates to a memory device and a method for manufacturing the same, and more particularly, to a charge trap type memory device using a composite of nanoparticles and a method for manufacturing the same.

메모리 소자 중 비휘발성 메모리소자는 전원 공급이 차단되더라도 저장된 데이터가 소멸되지 않고 보존되는 저장소자로서, 대표적으로 플래쉬 메모리 소자를 들 수 있다.The nonvolatile memory device of the memory device is a storage device in which stored data is not destroyed even when power supply is cut off. For example, a nonvolatile memory device may be a flash memory device.

플래쉬 메모리 소자에는 플로팅 게이트가 유전막 사이에 형성되어 플로팅 게이트에 전하를 축적하는 부유게이트형 메모리 소자와, 전하 트랩층이 유전막 사이에 형성되며 전하 트랩층에 전하를 축적하여, 이 전하 트랩층을 스토리지 노드로 이용하는 전하 트랩형 메모리 소자가 있다.The flash memory device includes a floating gate type memory device in which a floating gate is formed between dielectric layers to accumulate charge in the floating gate, and a charge trap layer is formed between the dielectric layers and accumulates charge in the charge trap layer, thereby storing the charge trap layer. There is a charge trap type memory device used as a node.

전하 트랩형 메모리 소자의 일 예로는, 전하 트랩층으로 실리콘 질화막을 사용하는 소노스(SONOS: silicon-oxide-nitride-oxide-silicon) 형 메모리 소자가 있다. 여기서, 소노스형 메모리 소자는, 소스 영역과 드레인 영역이 형성된 실리콘 기판 위에 터널 절연막, 전하 트랩층, 블록킹 절연막이 적층되고, 이 블록층 절연막 상에 게이트 전극을 형성한 구조를 가진다. 터널 절연막 및 블록킹 절연막은 SiO2로 형성되고, 전하 트랩층은 실리콘 질화막(Si3N4)으로 형성될 수 있다. One example of the charge trapping memory device is a silicon-oxide-nitride-oxide-silicon (SONOS) type memory device using a silicon nitride film as a charge trapping layer. Here, the sonos type memory device has a structure in which a tunnel insulating film, a charge trap layer, and a blocking insulating film are stacked on a silicon substrate on which a source region and a drain region are formed, and a gate electrode is formed on the block layer insulating film. The tunnel insulating film and the blocking insulating film may be formed of SiO 2, and the charge trap layer may be formed of a silicon nitride film Si 3 N 4.

최근 나노입자를 전하 트랩층으로 사용하는 전하 트랩형 메모리 소자가 활발히 연구되고 있다. 금속 및 반도체 나노 입자는 큰 일 함수(work function)를 갖고 있어, 전극으로부터 전달된 전자를 안정되게 저장할 수 있으므로 터널 절연막을 통과하는 전하를 저장하는 트랩 사이트(trap site)로 역할을 한다.Recently, charge trap type memory devices using nanoparticles as charge trap layers have been actively studied. Metal and semiconductor nanoparticles have a large work function, which can stably store electrons transferred from an electrode, and thus serve as a trap site for storing charge passing through the tunnel insulating film.

플래쉬 메모리 소자에 있어서, 해마다 증가하고 있는 메모리 용량의 확대 요구를 충족시키기 위해서 메모리 셀 크기는 급속도로 축소되고 있고 있으며, 전하 트랩형 메모리 소자에 있어서도, 누설전류에 의해 저장된 데이터를 장시간 온전하게 유지하는 특성 즉, 리텐션(리텐션) 특성을 유지하면서 전하를 저장할 수 있으면서도, 메모리 셀 크기 축소를 위하여 많은 노력이 이루어지고 있다. 따라서 각각의 나노입자를 독립된 하나의 메모리 셀로 사용하게 되면 메모리 셀 크기를 매우 축소시킨 고집적 메모리를 구현할 수 있을 것으로 예상된다.In flash memory devices, memory cell sizes are rapidly decreasing in order to meet the increasing demand for increasing memory capacity each year. Even in charge trapping memory devices, data stored by leakage current can be kept intact for a long time. While electric charges can be stored while maintaining characteristics, that is, retention efforts have been made to reduce the size of memory cells. Therefore, if each nanoparticle is used as an independent memory cell, it is expected that a highly integrated memory with a very small memory cell size can be realized.

그런데, 메모리의 집적도를 증가시키기 위하여 단위 면적당 나노입자의 개수를 증가시키면 나노입자에 축적되는 전하량이 증가하여 메모리의 속도와 성능이 향상되지만, 나노입자의 밀도가 증가함에 따라 나노입자 사이의 거리가 가까워져서 나노입자 사이의 터널링 (tunneling)에 의하여 누설전류가 증가하는 문제가 심각해진다. 누설전류가 증가되면 정보유지 시간이 저하되어 메모리 성능이 저하되게 된다. 또한 나노입자의 밀도를 증가시키게 되면, 메모리를 제조하는 과정에서 금속 나노 입자들이 서로 뭉쳐 소자의 성능이 떨어지는 현상이 생길 수 있다. However, increasing the number of nanoparticles per unit area in order to increase the density of the memory increases the amount of charge accumulated in the nanoparticles, thereby improving the speed and performance of the memory, but as the density of the nanoparticles increases, the distance between the nanoparticles increases. The problem of increasing leakage current due to tunneling between nanoparticles becomes serious. Increasing leakage current reduces information retention time and degrades memory performance. In addition, if the density of the nanoparticles is increased, metal nanoparticles may aggregate together in the process of manufacturing a memory, thereby degrading device performance.

본 발명은 상기한 바와 같은 점을 감안하여 안출된 것으로, 전자 트랩층을 금속 또는 반도체 나노 입자만으로 형성한 경우에 나노 입자들의 밀도가 증가함에 따라 누설전류가 증가하거나 서로 뭉치게 되는 문제를 개선할 수 있도록 전하를 트랩할 수 있는 나노 입자와 절연성 나노입자의 복합체를 사용하는 전하 트랩형 메모리 소자 및 그 제조방법을 제공하는데 그 목적이 있다.The present invention has been made in view of the above, and when the electron trap layer is formed of only metal or semiconductor nanoparticles, the leakage current increases or agglomerates with each other as the density of the nanoparticles increases. It is an object of the present invention to provide a charge trapping memory device using a composite of nanoparticles and insulating nanoparticles capable of trapping charges, and a method of manufacturing the same.

상기 목적을 달성하기 위하여 본 발명은, 기판; 상기 기판 상에 형성되며, 전하 트랩층을 포함하는 게이트 구조체를 구비하는 전하 트랩형 메모리 소자에 있어서, 상기 전하 트랩층은, 전하를 트랩할 수 있는 나노 입자와 절연성 나노입자의 복합물로 형성된 것을 특징으로 한다.The present invention to achieve the above object, a substrate; A charge trap type memory device formed on the substrate and having a gate structure including a charge trap layer, wherein the charge trap layer is formed of a composite of nanoparticles and insulating nanoparticles capable of trapping charge. It is done.

상기 복합물은 전하를 트랩할 수 있는 나노 입자와 절연성 나노 입자의 복합용액을 고형화시켜 형성되며, 상기 복합용액의 나노 입자들은 유기 용매를 사용하는 액상합성을 통하여 서로 섞일 수 있는 계면활성제로 캐핑(capping)하여 형성된다.The complex is formed by solidifying a complex solution of nanoparticles and insulating nanoparticles capable of trapping charge, and the nanoparticles of the complex solution are capped with a surfactant that can be mixed with each other through liquid phase synthesis using an organic solvent. Is formed.

상기 계면활성제는 말단에 COOH기를 가진 탄소수 6 내지 22의 알칸 또는 알켄, 말단에 POOH기를 가진 탄소수 6 내지 22의 알칸 또는 알켄, 또는 말단에 SOOH기를 가진 탄소수 6 내지 22의 알칸 또는 알켄, 및 말단에 NH2기를 가진 탄소수 6 내지 22의 알칸 또는 알켄 중 어느 하나로 이루어질 수 있다.The surfactant is an alkan or alken having 6 to 22 carbon atoms having a COOH group at the terminal, an alkan or alken having 6 to 22 carbon atoms having a POOH group at the terminal, or an alkan or alken having 6 to 22 carbon atoms having a SOOH group at the terminal, and It may consist of any one of alkanes or alkenes having 6 to 22 carbon atoms having an NH 2 group.

예를 들어, 상기 계면활성제는, 올레인산(oleic acid), 스테아르산(stearic acid), 팔미트산(palmitic acid), 헥실 포스포닉산(hexyl phosphonic acid), n-옥틸 포스포닉산(n-octyl phosphonic acid), 테트라데실 포스포닉산(tetradecyl phosphonic acid), 옥타데실 포스포닉산(octadecyl phosphonic acid), n-옥틸 아민(n-octyl amine), 헥사데실 아민(hexadecyl amine)을 포함하는 그룹 중에서 선택된 적어도 어느 하나일 수 있다.For example, the surfactant, oleic acid (oleic acid), stearic acid (stearic acid), palmitic acid (palmitic acid), hexyl phosphonic acid (hexyl phosphonic acid), n-octyl phosphonic acid (n-octyl phosphonic acid, tetradecyl phosphonic acid, octadecyl phosphonic acid, octadecyl phosphonic acid, n-octyl amine, hexadecyl amine It may be at least one.

상기 전하를 트랩할 수 있는 나노 입자는 Pt, Pd, Ni, Ru, Co, Cr, Mo, W, Mn, Fe, Ru, Os, Ph, Ir, Ta, Au, Ag를 포함하는 그룹 중에서 선택된 어느 하나 혹은 두 종류 이상의 합금으로 이루어진 금속 나노입자, Si, Ge을 포함하는 단일 원소 화합물 및 SiC, SiGe을 포함하는 이원소 화합물을 포함하는 그룹 중에서 선택된 IV족 반도체로 이루어진 나노입자, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe의 이원소 화합물, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe의 삼원소 화합물 및 HggZnTe, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe의 사원소 화합물을 포함하는 그룹 중에서 선택된 II-VI 족 화합물 반도체 나노입자, GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb의 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP의 삼원소 화합물 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb의 사원 소 화합물을 포함하는 그룹 중에서 선택된 III-V족 화합물 반도체 나노입자, SnS, SnSe, SnTe, PbS, PbSe, PbTe의 이원소 화합물, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 의 삼원소 화합물 및 SnPbSSe, SnPbSeTe, SnPbSTe의 사원소 화합물을 포함하는 그룹 중에서 선택된 IV-VI족 화합물 반도체 나노 입자 중 하나 혹은 두 종류 이상을 선택하여 사용할 수 있다. 상기 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재할 수 있으며, 따라서 합금, 코어-쉘, 다층 쉘 구조가 모두 가능하다.The nanoparticles that can trap the charge are any selected from the group containing Pt, Pd, Ni, Ru, Co, Cr, Mo, W, Mn, Fe, Ru, Os, Ph, Ir, Ta, Au, Ag Metal nanoparticles composed of one or two or more alloys, nanoparticles composed of a group IV semiconductor selected from the group containing a single element compound containing Si and Ge and a binary element containing SiC, SiGe, CdSe, CdTe, ZnS , ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, isotopic compounds, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdHgSe, CdZgSeg Group II compounds of HggZnTe, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe, II-VI group GaN, Ga, GaN, GaN, GaN, GaN, GaN, GaN, Ga , AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb binary compounds, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlN Ternary compounds of As, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP and GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNS Group III-V compound semiconductor nanoparticles selected from the group containing elemental compounds of InAlPSb, isotopic compounds of SnS, SnSe, SnTe, PbS, PbSe, PbTe, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, One or two or more kinds of IV-VI compound semiconductor nanoparticles selected from the group consisting of a tri-element compound of SnPbSe, SnPbTe and an elemental compound of SnPbSSe, SnPbSeTe, SnPbSTe may be selected and used. The binary, tertiary or quaternary compounds may be present in the particles at uniform concentrations, or may be present in the same particles with partial concentration distributions, thus allowing for alloy, core-shell and multilayer shell structures. All is possible.

절연성 나노 입자는 전하를 트랩할 수 있는 나노입자 간의 거리를 확보하게 하여 누설전류가 증가하거나 전하를 트랩할 수 있는 나노입자들끼리 뭉치는 현상을 방지하는 기능을 하는 나노입자로서, ZnO, ZrO2, SiO2, SnO2, TiO2, HfO2, BaTiO3, CeO2, Al2O3, Ta2O5, In2O3를 포함하는 산화물 나노입자, 실리콘 질화물, 실리콘 옥시나이트라이드와 같은 질화물 나노입자, C (carbon, diamond), II-V족, III-V족 화합물 반도체 그룹 중에서 선택된 어느 하나 혹은 두 종류 이상으로 이루어질 수 있다. 메모리 특성을 위하여 절연성 나노입자는 전하를 잘 트랩할 수 있는 나노입자보다 에너지 밴드갭이 큰 것으로 선택하는 것이 바람직하다. 이때, 같은 종류의 나노 입자를 트랩이 잘 되는 나노입자와 절연성 나노입자로 같이 사용할 경우에는 일함수가 낮은 쪽이 전하를 트랩하는 역할을 하게 된다.Insulating nano-particles as the nanoparticles as a function of and to secure a distance between the nano-particles, which can trap the charge increases, the leakage current or prevent among nanoparticles bundle Symptoms that the charge can be trapped, ZnO, ZrO 2 Nitrides such as oxide nanoparticles, silicon nitride, silicon oxynitride, including SiO 2 , SnO 2 , TiO 2 , HfO 2 , BaTiO 3 , CeO 2 , Al 2 O 3 , Ta 2 O 5 , In 2 O 3 Nanoparticles, C (carbon, diamond), group II-V, group III-V may be made of any one or two or more selected from the group semiconductor compound. For memory characteristics, insulating nanoparticles are preferably chosen to have a larger energy bandgap than nanoparticles that can trap charge well. At this time, when the same type of nanoparticles are used as the trapped nanoparticles and the insulating nanoparticles, the lower work function serves to trap charges.

상기 게이트 구조체는, 상기 기판과 전하 트랩층 사이의 터널 절연막; 상기 전하 트랩층 상에 형성되는 블록킹 절연막; 및 상기 블록킹 절연막 상에 형성되는 게이트 전극;을 더 포함할 수 있다.The gate structure includes a tunnel insulating film between the substrate and the charge trap layer; A blocking insulating film formed on the charge trap layer; And a gate electrode formed on the blocking insulating layer.

또한, 상기 터널 절연막과 접촉하도록 상기 기판에 형성된 제1 및 제2불순물 영역;을 더 구비할 수 있다.The display device may further include first and second impurity regions formed in the substrate to contact the tunnel insulating layer.

상기 목적을 달성하기 위하여 본 발명은 기판 상에 전하 트랩층을 포함하는 게이트 구조체를 구비하는 본 발명에 따른 전하 트랩형 메모리 소자 제조 방법에 있어서, 상기 전하 트랩층을 형성하는 단계는, 전하를 트랩할 수 있는 나노 입자와 절연성 나노 입자의 복합용액을 도포하는 단계와; 상기 복합용액을 고형화하여 복합물을 형성하는 단계;를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a charge trapping memory device manufacturing method according to the present invention comprising a gate structure including a charge trap layer on a substrate, wherein the step of forming the charge trap layer, trap the charge Coating a composite solution of nanoparticles and insulating nanoparticles; And solidifying the complex solution to form a complex.

상기 복합용액은 스핀 코팅, 딥 코팅, 드롭 캐스팅 및 셀프 어셈블리 중 어느 한가지로 도포될 수 있다.The composite solution may be applied by any one of spin coating, dip coating, drop casting, and self assembly.

상기 게이트 구조체를 형성하는 단계는, 상기 전하 트랩층 형성 전에 상기 기판 상에 터널 절연막을 형성하는 단계; 상기 전하 트랩층 상에 블록킹 절연막을 형성하는 단계; 및 상기 블록킹 절연막 상에 게이트 전극을 형성하는 단계;를 더 포함할 수 있다.The forming of the gate structure may include forming a tunnel insulating film on the substrate before forming the charge trap layer; Forming a blocking insulating film on the charge trap layer; And forming a gate electrode on the blocking insulating layer.

상기 터널 절연막과 접촉하도록 상기 기판에 제1 및 제2불순물 영역이 더 형성될 수 있다.First and second impurity regions may be further formed on the substrate to contact the tunnel insulating layer.

이하, 첨부된 도면들을 참조하면서, 본 발명에 따른 나노 입자 복합체를 포함하는 전하 트랩형 메모리 소자 및 그 제조 방법의 바람직한 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of a charge trap type memory device including a nanoparticle composite and a method for manufacturing the same according to the present invention.

도 1은 본 발명의 일 실시예에 따른 전하 트랩형 메모리 소자(10)를 개략적으로 보여준다. 도 1에서의 각 층이나 영역들의 두께는 명확성을 위해 과장되게 도시하였다.1 schematically shows a charge trapping memory device 10 according to an embodiment of the invention. The thickness of each layer or region in FIG. 1 has been exaggerated for clarity.

도 1을 참조하면, 본 발명의 일 실시예에 따른 전하 트랩형 메모리 소자(10)는 기판(11)과, 이 기판(11) 상에 형성된 게이트 구조체(20)를 구비한다. Referring to FIG. 1, a charge trapping memory device 10 according to an embodiment of the present invention includes a substrate 11 and a gate structure 20 formed on the substrate 11.

상기 기판(11)에는 소정의 도전성 불순물이 도핑된 제1 및 제2불순물 영역(13)(15)이 형성되어 있다. 제1 및 제2불순물 영역(13)(15) 중 하나는 드레인(D), 나머지 하나는 소스(S)로 사용될 수 있다.First and second impurity regions 13 and 15 doped with a predetermined conductive impurity are formed in the substrate 11. One of the first and second impurity regions 13 and 15 may be used as a drain D and the other as a source S.

상기 게이트 구조체(20)는 전하 트랩층(23)을 포함한다. 상기 기판(11)과 전하 트랩층(23) 사이에는 터널 절연막(21)이 마련되어 있다. 이 터널 절연막(21)은 제1 및 제2불순물 영역(13)(15)과 접촉하도록 상기 기판(11) 상에 형성된다. 전하 트랩층(23) 상에는 블록킹 절연막(25)이 형성되며, 블록킹 절연막(25) 상에 게이트 전극(27)이 형성될 수 있다. 기판(11) 상에 터널 절연막(21), 전하 트랩층(23), 블록킹 절연막(25) 및 게이트 전극(27) 순서로 적층된다.The gate structure 20 includes a charge trap layer 23. A tunnel insulating film 21 is provided between the substrate 11 and the charge trap layer 23. The tunnel insulating film 21 is formed on the substrate 11 to be in contact with the first and second impurity regions 13 and 15. The blocking insulating layer 25 may be formed on the charge trap layer 23, and the gate electrode 27 may be formed on the blocking insulating layer 25. The tunnel insulating film 21, the charge trap layer 23, the blocking insulating film 25, and the gate electrode 27 are stacked on the substrate 11 in this order.

상기 터널 절연막(21)은 단층 구조로 예컨대, SiO2 로 형성될 수 있다. 또한, 상기 터널 절연막(21)은 서로 다른 에너지 밴드갭을 가지는 물질로 복수층 구조로 형성될 수도 있다. 이러한 복수층 구조로 된 터널 절연막을 가지는 메모리 소자에 대해서는 본 출원인에 의해 제안된 대한민국특허출원 2005-111046호에 개시되어 있으므로, 이를 참조하는 것으로 하고, 여기서는 이에 대한 보다 자세한 설명은 생략한다. The tunnel insulating layer 21 may be formed of, for example, SiO 2 in a single layer structure. In addition, the tunnel insulating layer 21 may be formed of a material having a different energy band gap and formed in a multilayer structure. Since a memory device having a tunnel insulating layer having such a multilayer structure is disclosed in Korean Patent Application No. 2005-111046 proposed by the present applicant, it will be referred to, and a detailed description thereof will be omitted.

상기 블록킹 절연막(25)은 단일층 또는 다층 구조로 형성될 수 있다. 블록킹 절연막(25)을 단일 구조로 형성하는 경우, 이 블록킹 절연막(25)은 SiO2 로 형성되거나, 터널 절연막(21)보다 높은 유전율을 지닌 물질인 high-k 물질 예컨대, Si3N4, Al2O3, HfO2, Ta2O5 또는 ZrO2로 형성될 수 있다. 대안으로 블록킹 절연막(25)을 복수층 구조로 형성하는 경우, 블록킹 절연막(25)은 SiO2 와 같은 통상적으로 사용되는 절연 물질로 된 절연층과, 터널 절연막(21)보다 높은 유전율을 지닌 물질로 형성된 고유전체층을 포함하여 두층 또는 그 이상으로 구성될 수 있다. 블록킹 절연막(25)을 이와 같이 단층 또는 고유전체층을 포함하는 다층 구조로 형성하는 것에 대해서는 본 출원인에 의해 제안된 대한민국특허출원 2005-108126호에 개시되어 있으므로, 이를 참조하는 것으로 하고, 여기서는 이에 대한 보다 자세한 설명은 생략한다.The blocking insulating layer 25 may be formed in a single layer or a multilayer structure. When the blocking insulating film 25 is formed in a single structure, the blocking insulating film 25 is formed of SiO 2 or a high-k material that is a material having a higher dielectric constant than the tunnel insulating film 21, for example, Si 3 N 4, Al 2 O 3, HfO 2, and Ta 2 O 5. Or ZrO 2. Alternatively, when the blocking insulating film 25 is formed in a multilayer structure, the blocking insulating film 25 is formed of an insulating layer made of a commonly used insulating material such as SiO 2 and a material having a higher dielectric constant than the tunnel insulating film 21. It may be composed of two or more layers, including a high dielectric layer. The forming of the blocking insulating film 25 into a multilayer structure including a single layer or a high dielectric layer is disclosed in Korean Patent Application No. 2005-108126 proposed by the present applicant, and thus, the present invention will be referred to here. Detailed description thereof will be omitted.

도 1은 터널 절연막(21) 및 블록킹 절연막(25) 각각이 단층 구조로 형성된 경우를 예시적으로 보여준다.FIG. 1 exemplarily illustrates a case where each of the tunnel insulating layer 21 and the blocking insulating layer 25 has a single layer structure.

상기 게이트 전극(27)은 금속막으로 형성될 수 있다. 예를 들어, 상기 게이트 전극(27)은 알루미늄(Al)으로 형성될 수 있으며, 이외에도, 통상적으로 반도체 메모리 소자의 게이트 전극(27)으로 사용되는 Ru, TaN 금속 또는 NiSi 등의 실리 사이드 물질로 형성될 수도 있다.The gate electrode 27 may be formed of a metal film. For example, the gate electrode 27 may be formed of aluminum (Al), and in addition, it may be formed of a silicide material, such as Ru, TaN metal, or NiSi, which is typically used as the gate electrode 27 of a semiconductor memory device. May be

본 발명에 따른 전하 트랩형 메모리 소자(10)에 있어서, 상기 전하 트랩층(23)은 전하를 트랩할 수 있는 나노 입자(23a)와 절연성 나노 입자(23b)의 복합물(composite)로 이루어진다. In the charge trapping memory device 10 according to the present invention, the charge trap layer 23 is composed of a composite of nanoparticles 23a and insulating nanoparticles 23b capable of trapping charge.

이 전하 트랩층(23)은 전하를 트랩할 수 있는 나노 입자(23a) 용액과 절연성 나노 입자(23b) 용액의 복합용액(composite solution)을 고형화시켜 형성될 수 있다. 이때, 전하를 트랩할 수 있는 나노 입자(23a) 및 절연성 나노 입자(23b)는 각각 유기 용매를 사용하는 액상 합성을 통하여 서로 섞일 수 있는 계면활성제(surfactant)로 캐핑(capping)하여 형성된 것이 바람직하다. The charge trap layer 23 may be formed by solidifying a composite solution of a nanoparticle 23a solution and an insulating nanoparticle 23b solution capable of trapping charge. In this case, the nanoparticles 23a and the insulating nanoparticles 23b capable of trapping charges are preferably formed by capping with a surfactant that can be mixed with each other through liquid phase synthesis using an organic solvent. .

상기 전하를 트랩할 수 있는 나노 입자 (23a)(이하, 필요에 따라 나노 입자(23a)로 간단히 표현함)는 Pt, Pd, Ni, Ru, Co, Cr, Mo, W, Mn, Fe, Ru, Os, Ph, Ir, Ta, Au, Ag를 포함하는 그룹 중에서 선택된 어느 하나 혹은 두 종류 이상의 합금으로 이루어진 금속 나노입자, Si, Ge을 포함하는 단일 원소 화합물 및 SiC, SiGe을 포함하는 이원소 화합물을 포함하는 그룹 중에서 선택된 IV족 반도체로 이루어진 나노입자, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe의 이원소 화합물, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe의 삼원소 화합물 및 HggZnTe, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe의 사원소 화합물을 포함하는 그룹 중에서 선택된 II-VI 족 화합물 반도체 나노입자, GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb의 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP의 삼원소 화합물 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb의 사원소 화합물을 포함하 는 그룹 중에서 선택된 III-V족 화합물 반도체 나노입자, SnS, SnSe, SnTe, PbS, PbSe, PbTe의 이원소 화합물, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 의 삼원소 화합물 및 SnPbSSe, SnPbSeTe, SnPbSTe의 사원소 화합물을 포함하는 그룹 중에서 선택된 IV-VI족 화합물 반도체 나노 입자 등이 될 수 있으며, 이중 하나 혹은 두 종류 이상을 선택하여 사용할 수 있다. 상기 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재할 수 있으며, 따라서 합금, 코어-쉘, 다층 쉘 구조가 모두 가능하다. 이러한 나노 입자(23a)는 큰 일 함수를 갖고 있어, 전극으로부터 전달된 전자를 안정되게 저장할 수 있다.The nanoparticles 23a (hereinafter, simply expressed as nanoparticles 23a as necessary) capable of trapping the charge are Pt, Pd, Ni, Ru, Co, Cr, Mo, W, Mn, Fe, Ru, Metal nanoparticles made of any one or two or more alloys selected from the group containing Os, Ph, Ir, Ta, Au, Ag, a single element compound containing Si, Ge and a binary element compound containing SiC, SiGe Nanoparticles consisting of Group IV semiconductors selected from the group comprising CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe binary compounds, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeS HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe trielement compounds and HggZnTe, CdZnSeS, CdZnSeTe, CdZnSTZe, CdHgHgSen, Group II-VI compound semiconductor nanoparticles selected from among GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs , Two-element compounds of InSb, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP trielement compounds and GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb Group III-V compound semiconductor nanoparticles selected from the group consisting of elemental compounds of GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb, SnS, SnSe, SnTe, PbS, PbSe, Group IV-VI compound semiconductor nanometals selected from the group consisting of PbTe binary compounds, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe tri-element compounds and SnPbSSe, SnPbSeTe, SnPbSTe Particles, etc., and one or two or more kinds thereof may be selected and used. The binary, tertiary or quaternary compounds may be present in the particles at uniform concentrations, or may be present in the same particles with partial concentration distributions, thus allowing for alloy, core-shell and multilayer shell structures. All is possible. Such nanoparticles 23a have a large work function, and thus can stably store electrons transferred from an electrode.

상기 절연성 나노 입자(23b)는 전하를 트랩할 수 있는 나노 입자(23a) 간의 거리를 확보하게 하여 누설전류가 증가하거나 전하를 트랩할 수 있는 나노 입자들끼리 뭉치는 현상을 방지하는 기능을 하는 나노입자로서, ZnO, ZrO2, SiO2, SnO2, TiO2, HfO2, BaTiO3, CeO2, Al2O3, Ta2O5, In2O3를 포함하는 산화물 나노입자, 실리콘 질화물, 실리콘 옥시나이트라이드와 같은 질화물 나노입자, C (carbon, diamond), II-V족, III-V족 화합물 반도체 그룹 중에서 선택된 어느 하나 혹은 두 종류 이상으로 이루어질 수 있다. 메모리 특성을 위하여, 절연성 나노입자(23b)는 전하를 잘 트랩할 수 있는 나노입자(23a)보다 에너지 밴드갭이 큰 것으로 선택하는 것이 바람직하다. 이때, 같은 종류의 나노 입자를 트랩이 잘 되는 나노입자와 절연성 나노입 자로 같이 사용할 경우에는 일함수가 낮은 쪽이 전하를 트랩하는 역할을 하게 된다.The insulating nanoparticle 23b has a function of preventing a phenomenon in which a leakage current increases or agglomeration of nanoparticles that can trap a charge by ensuring a distance between the nanoparticles 23a that can trap a charge. Oxide nanoparticles, silicon nitride, including ZnO, ZrO 2 , SiO 2 , SnO 2 , TiO 2 , HfO 2 , BaTiO 3 , CeO 2 , Al 2 O 3 , Ta 2 O 5 , In 2 O 3 , Nitride nanoparticles such as silicon oxynitride, C (carbon, diamond), group II-V, can be made of any one or two or more selected from the group III-V compound semiconductor group. For the memory characteristic, the insulating nanoparticles 23b are preferably selected to have a larger energy band gap than the nanoparticles 23a that can trap charges well. In this case, when the same type of nanoparticles are used as well as nanoparticles that are well trapped and insulating nanoparticles, the lower work function serves to trap charges.

상기 전하 트랩층(23)을 구성하는 나노 입자(23a)와 절연성 나노 입자(23b)의 복합물 중 나노 입자(23a)가 터널 절연막(21)을 통과하는 전하를 저장하는 트랩 사이트(trap site)로 역할을 한다.Of the composite of the nanoparticles 23a and the insulating nanoparticles 23b constituting the charge trap layer 23, the nanoparticles 23a serve as trap sites for storing charges passing through the tunnel insulating film 21. Play a role.

여기서, 나노 입자(23a)는 큰 일 함수(work function)를 갖고 있어 전극으로부터 전달된 전자를 안정되게 저장할 수 있으므로, 메모리 소자의 전하 트랩 물질로 적합하다. 또한, 나노 입자(23a)가 금속 나노입자일 경우 전도성(conductivity)이 높으므로, 금속 나노 입자(23a)로 전극을 형성할 수도 있으며, 입자의 크기가 나노 크기로 작아짐에 따라 입자의 부피에 비하여 표면에 많이 노출된 활성전자를 이용하여 촉매로 사용할 수도 있다.Here, since the nanoparticles 23a have a large work function and can stably store electrons transferred from the electrodes, the nanoparticles 23a are suitable as a charge trapping material for memory devices. In addition, when the nanoparticles 23a are metal nanoparticles, the conductivity is high, and thus, the electrodes may be formed of the metal nanoparticles 23a, and as the particle size is reduced to nano size, the electrode may be smaller than the volume of the particles. It can also be used as a catalyst using the active electrons exposed to the surface.

여기서, 절연성 나노 입자(23b)는 유전율의 크기에 따라 절연체, 반도체 또는 금속 특성을 나타내고, 광여기에 의해 전자와 정공을 생성하여 전류를 발생하거나, 다시 발광하는 등의 다양한 특성을 나타낼 수 있다. 예를 들어, SiO2의 경우, 절연체로서, 저 유전율을 가지는 low-k 유전체 물질로서 응용될 수 있으며, ZnO, TiO2, CdSe, CdS, CdTe, ZnS, PbS, InP 등의 경우, 광여기되어 전류를 생성하거나 전달하는 물질로 광촉매나 솔라셀(solar cell)에 응용될 수 있으며, HfO2, ZrO2, Si3N4의 경우 높은 유전율을 가지고 있어, high-k 물질로 사용이 되며, ITO, FTO(Fluorine doped tin oxide) 등은 전극으로도 사용이 될 수 있다.Here, the insulating nanoparticles 23b may exhibit insulator, semiconductor, or metal properties according to the size of the dielectric constant, and may exhibit various characteristics such as generating electrons and holes by light excitation to generate electric current or emitting light again. For example, in the case of SiO2, it can be applied as a low-k dielectric material having a low dielectric constant as an insulator, and in the case of ZnO, TiO2, CdSe, CdS, CdTe, ZnS, PbS, InP, etc. It can be applied to photocatalyst or solar cell as a material to generate or transfer. HfO2, ZrO2 and Si3N4 have high dielectric constants, which are used as high-k materials, and ITO and FTO (Fluorine doped tin oxide). ) May also be used as an electrode.

본 발명에 있어서, 상기 나노 입자(23a) 및 절연성 나노 입자(23b)는 계면활 성제로 캐핑하여 형성되므로, 비교적 간단한 액상 공정으로 매우 균일한 크기 분포를 가지도록 합성할 수 있으며, 합성 조건에 따라 크기 조절이 가능하다. In the present invention, since the nanoparticles 23a and the insulating nanoparticles 23b are formed by capping with a surfactant, the nanoparticles 23a and the insulating nanoparticles 23b may be synthesized to have a very uniform size distribution in a relatively simple liquid phase process, depending on the synthesis conditions. Adjustable size

따라서, 액상 공정으로 합성된 나노 입자(23a) 및 절연성 나노 입자(23b)을 상기의 다양한 응용 분야에 사용하게 되면, 크기와 크기 분포, 표면의 조건, 박막의 밀도 등을 조절하기가 용이하며, 특히, 유기 용매에서 비교적 높은 온도로 합성되기 때문에 결정성이 좋고 안정화되어 있어서 응집이 억제될 수 있으므로, 나노 입자의 농도를 높일 수 있고, 이에 따라 소자에 적용시 수분에 의한 오염을 방지할 수 있는 장점이 있다.Therefore, when the nanoparticles 23a and the insulating nanoparticles 23b synthesized in the liquid phase process are used in the above various applications, it is easy to control the size and size distribution, the surface condition, the density of the thin film, and the like. In particular, since it is synthesized in an organic solvent at a relatively high temperature, the crystallinity is good and stabilized, so that aggregation can be suppressed, thereby increasing the concentration of nanoparticles, thereby preventing contamination by moisture when applied to the device. There is an advantage.

또한, 상기 나노 입자(23a) 및 절연성 나노 입자(23b)의 용액을 혼합하여 사용하면 간단하게 두 가지 이상의 특성을 동시에 활용할 수 있는 소자를 제조할 수가 있고, 다른 종류의 나노입자의 비율을 원하는 소자의 특성에 맞추어 쉽게 변화시킬 수도 있다.In addition, when the solution of the nanoparticles 23a and the insulating nanoparticles 23b is mixed and used, it is possible to manufacture a device that can simply utilize two or more characteristics at the same time, and to obtain a ratio of different types of nanoparticles. You can easily change it to suit your characteristics.

상기와 같이 유기 용매상에서 합성된 균일한 크기의 나노 입자(23a) 및 절연성 나노 입자(23b)을 적절한 비율로 혼합하고 이를 고형화하여 얻어지는 복합물은 나노 입자(23a) 및 절연성 나노 입자(23b)의 고유한 특성을 모두 나타내게 된다.The composite obtained by mixing and solidifying the uniformly sized nanoparticles 23a and insulating nanoparticles 23b synthesized on an organic solvent as described above and solidifying them is inherent in the nanoparticles 23a and insulating nanoparticles 23b. It will show all the characteristics.

본 발명에서 제시하는 나노 입자(23a) 및 절연성 나노 입자(23b)의 복합물은 제조가 간단하고, 나노 입자(23a)와 절연성 나노 입자(23b)의 비율 조절이 용이하며, 입자의 크기 및 분포를 조절할 수 있는 여러 장점을 가지고 있다. The composite of the nanoparticles 23a and the insulating nanoparticles 23b presented in the present invention is simple to manufacture, and the ratio of the nanoparticles 23a and the insulating nanoparticles 23b can be easily adjusted, and the size and distribution of the particles can be improved. It has several advantages that can be adjusted.

이러한 본 발명에서 제시하는 나노 입자(23a) 및 절연성 나노 입자(23b)의 복합물은 여러 다양한 분야에 응용될 수 있다. The composite of the nanoparticles 23a and the insulating nanoparticles 23b proposed in the present invention may be applied to various fields.

예를 들어, 큰 일 함수를 가져 전하 저장 능력이 좋은 Pt, Pd, Au, Si 등의 나노 입자와 높은 유전율을 가지는 HfO2, ZrO2, Si3N4 등의 절연성 나노 입자를 혼합한 복합물을 전하 트랩형 메모리 소자에 응용하면, 절연성 나노 입자 사이에 존재하는 금속 나노 입자에 의해 저장된 전하가 쉽게 누설되도록 못하도록 설계한 전하 트랩형 메모리 소자를 실현할 수 있다. 또한, 전하를 트랩하는 나노 입자만을 소자에 사용하였을 때 나타날 수 있는 소자 공정시 금속 나노 입자들이 서로 뭉쳐 소자의 성능이 떨어지는 현상을 막을 수 있다. 또한, 첨가하는 절연성 나노 입자의 비율을 바꿈으로써 전하를 트랩하는 나노 입자간의 거리와 밀도를 쉽게 조절할 수 있다. For example, a composite of nanoparticles, such as Pt, Pd, Au, and Si, which have a large work function and high dielectric constant, and insulating nanoparticles such as HfO 2 , ZrO 2 , and Si 3 N 4 , which have high dielectric constant, When applied to a charge trapping memory device, it is possible to realize a charge trapping memory device designed to prevent leakage of charges stored by metal nanoparticles existing between insulating nanoparticles easily. In addition, it is possible to prevent the phenomenon that the performance of the device is deteriorated by the metal nanoparticles agglomerate with each other in the device process that may appear when only the nanoparticles that trap the charge in the device. In addition, by changing the ratio of the insulating nanoparticles to be added, the distance and density between the nanoparticles trapping the charge can be easily adjusted.

또 다른 예로, Pt, Pd, Au, Si 등의 전하를 잘 트랩하는 나노 입자와 광(light) 즉, 광자(photon)에 의해 전자(electron)와 정공(hole)을 잘 생성하는 ZnO, TiO2, CdSe, CdS, CdTe, ZnS, PbS, InP 등의 절연성 나노 입자를 혼합한 복합물을 메모리 소자에 응용하면, 절연성 나노 입자가 광자에 의해 생성한 전자를 다른 나노 입자에 저장하는 광자 유도 전하 트랩형 메모리 소자(10)(photon induced charge trap memory device)를 제작할 수 있다.As another example, ZnO and TiO 2 that generate electrons and holes well by nano particles and light, that is, photons, that trap charges such as Pt, Pd, Au, and Si well. When a composite of insulating nanoparticles, such as CdSe, CdS, CdTe, ZnS, PbS, and InP, is applied to a memory device, a photon-induced charge trapping type in which the insulating nanoparticles store electrons generated by photons in other nanoparticles A photon induced charge trap memory device 10 may be manufactured.

따라서, 본 발명에 따른 전하 트랩형 메모리 소자(10)는 전하 트랩층(23)을 형성하는데 사용된 나노 입자(23a) 및 절연성 나노 입자(23b)의 물질에 따라, 통상적인 의미의 전하 트랩형 메모리 소자 또는 광자 유도 전하 트랩형 메모리 소자가 될 수 있다. 본 발명에 따른 전하 트랩형 메모리 소자(10)는 이 두 가지 개념의 전 하 트랩형 메모리 소자를 모두 포함한다.Therefore, the charge trapping memory device 10 according to the present invention is a charge trapping type having a conventional meaning, depending on the material of the nanoparticles 23a and the insulating nanoparticles 23b used to form the charge trapping layer 23. It can be a memory device or a photon induced charge trapping memory device. The charge trapping memory device 10 according to the present invention includes both charge trapping memory devices of both concepts.

한편, 본 발명에서 제시한 나노 입자(23a)와 절연성 나노 입자 (23b)의 복합물에서, 나노 입자(23a)가 전도성이 좋아 전자를 잘 전달하는 Cu, Ag, Au, Pt 등으로 이루어지고, 절연성 나노 입자 (23b)가 광을 받아 전자(electron)와 정공(hole)을 잘 생성하는 ZnO, TiO2, CdSe, CdS, CdTe, ZnS, PbS, InP 등으로 이루어진 경우, 절연성 나노 입자에서 생성된 전자는 전도성이 좋은 나노 입자(23a)에 의해 쉽게 전극으로 이동한다. 따라서, 이러한 이동 현상을 이용하여 솔라 셀(sollar cell) 등을 구현할 수도 있다. 즉, 본 발명에서 제시한 나노 입자들의 복합물을 이용하여 솔라 셀을 제조할 수도 있다.On the other hand, in the composite of the nanoparticles 23a and the insulating nanoparticles 23b presented in the present invention, the nanoparticles 23a are made of Cu, Ag, Au, Pt, etc., which have good conductivity and transfer electrons well. When the nanoparticles 23b are made of ZnO, TiO 2, CdSe, CdS, CdTe, ZnS, PbS, InP, etc., which receive electrons and generate holes and holes well, the electrons generated from the insulating nanoparticles The nanoparticles 23a having good conductivity easily move to the electrode. Therefore, a solar cell or the like may be implemented using such a shift phenomenon. That is, the solar cell may be manufactured using the composite of the nanoparticles presented in the present invention.

도 1에서는, 전하 트랩층(23)이 전하를 트랩할 수 있는 나노 입자(23a) 및 절연성 나노 입자(23b)가 단층으로 배열된 단층 구조인 예를 보여준다. 1 shows an example in which the charge trap layer 23 has a monolayer structure in which nanoparticles 23a and insulating nanoparticles 23b capable of trapping charges are arranged in a single layer.

이 대신에 도 2에서와 같이 전하 트랩층(23')은 전하를 트랩할 수 있는 나노 입자(23a) 및 절연성 나노 입자(23b)가 복층으로 배열된 복층 구조로 형성될 수도 있다. 도 2는 본 발명의 다른 실시예에 따른 전하 트랩형 메모리 소자(10')를 개략적으로 보여는 것으로, 본 발명의 다른 실시예에 따른 전하 트랩형 메모리 소자(10')는 기판(11)과, 이 기판(11) 상에 형성된 게이트 구조체(20')를 구비한다. 본 발명의 다른 실시예에 따른 전하 트랩형 메모리 소자(10')는 게이트 구조체(20')의 전하 트랩층(23')이 나노 입자(23a) 및 절연성 나노 입자(23b)가 복층으로 배열된점을 제외하고는, 본 발명의 일 실시예에 따른 전하 트랩형 메모리 소자(10)와 실질적으로 동일하다.Instead, as shown in FIG. 2, the charge trap layer 23 ′ may be formed in a multilayer structure in which nanoparticles 23a and insulating nanoparticles 23b capable of trapping charges are arranged in multiple layers. 2 schematically shows a charge trapping memory device 10 ′ according to another embodiment of the present invention. The charge trapping memory device 10 ′ according to another embodiment of the present invention may be formed of a substrate 11. And a gate structure 20 'formed on the substrate 11. In the charge trapping memory device 10 ′ according to another exemplary embodiment of the present invention, the charge trap layer 23 ′ of the gate structure 20 ′ includes nanoparticles 23a and insulating nanoparticles 23b arranged in multiple layers. Except for the point, it is substantially the same as the charge trap type memory element 10 according to an embodiment of the present invention.

이하에서는, 전하를 잘 트랩하는 나노 입자(23a)와 절연성 나노 입자(23b)의 복합용액의 형성 및 이 복합용액을 이용하여 본 발명에 따른 전하 트랩형 메모리 소자(10)(10')의 전하 트랩층(23)(23')을 형성하는 것에 대해 설명한다.Hereinafter, the formation of a composite solution of nanoparticles 23a and insulating nanoparticles 23b that trap charges well, and the charge of the charge trapping memory device 10 (10 ') according to the present invention by using the composite solution. Formation of the trap layers 23 and 23 'will be described.

도 3은 전하를 잘 트랩하는 나노 입자(23a) 및 절연성 나노 입자(23b)의 복합용액을 제조하여, 이를 도 1에서의 터널 절연막(21) 상에 도포하여 나노 입자(23a) 및 절연성 나노 입자(23b)의 복합물로 된 전하 트랩층(23)(23')을 형성하는 과정을 보여준다. FIG. 3 shows a composite solution of nanoparticles 23a and insulating nanoparticles 23b that trap charges well, and is coated on the tunnel insulating film 21 in FIG. 1 to form nanoparticles 23a and insulating nanoparticles. The process of forming the charge trap layers 23 and 23 'made of the composite of (23b) is shown.

도 3을 참조하면, 본 발명에서 제시하는 나노 입자(23a)와 절연성 나노 입자(23b) 의 복합물을 제조하기 위하여, 먼저, 유기용매를 사용하는 액상합성을 통하여 서로 섞일 수 있는 계면활성제로 캐핑하여 제조된 나노 입자 용액(solution)(30) 및 나노 입자 용액 (40)을 준비한다(I). 이 두 용액(30)(40)을 사용하여 원하는 크기와 분포, 밀도를 가지는 균일한 복합용액(50)을 제조하고(II), 이 복합용액(50)을 터널 절연막(21) 상에 도포한다(III, IV). Referring to Figure 3, in order to prepare a composite of the nanoparticles (23a) and the insulating nanoparticles (23b) presented in the present invention, first by capping with a surfactant that can be mixed with each other through a liquid phase synthesis using an organic solvent The prepared nanoparticle solution 30 and nanoparticle solution 40 are prepared (I). Using these two solutions (30) and (40), a uniform composite solution 50 having a desired size, distribution, and density is prepared (II), and the composite solution 50 is applied onto the tunnel insulating film 21. (III, IV).

이 때, 두 개의 용액을 혼합하여 복합용액을 제조하기 전 복합하는 과정에서 뭉치는 현상을 막기 위하여 과잉으로 용액에 존재할 수 있는 계면 활성제(surfactant)를 세척공정을 거쳐 제거하는 것이 바람직하다. 또한 반응시 첨가한 전구체(precursor)가 남아있어 나노 입자(23a)나 절연성 나노입자(23b)에 손상을 가져올 경우, 이 전구체를 완전히 제거하기 위한 처리를 한 후 다시 세척공정을 거쳐 두 용액을 혼합하여 사용하는 것이 바람직하다. At this time, it is preferable to remove the surfactant (surfactant) that may be present in the solution in excess in order to prevent agglomeration in the compounding process before mixing the two solutions to prepare a composite solution. In addition, if the precursor (precursor) added during the reaction to damage the nanoparticles (23a) or insulating nanoparticles (23b), after the treatment to completely remove the precursor, and then washed again to mix the two solutions It is preferable to use.

이 때 나노입자를 둘러싸는 계면활성제로는 말단에 COOH기를 가진 탄소수 6 내지 22의 알칸 또는 알켄; 말단에 POOH기를 가진 탄소수 6 내지 22의 알칸 또는 알켄; 또는 말단에 SOOH기를 가진 탄소수 6 내지 22의 알칸 또는 알켄; 및 말단에 NH2기를 가진 탄소수 6 내지 22의 알칸 또는 알켄 등이 될 수 있다. In this case, the surfactant surrounding the nanoparticles may include alkanes or alkenes having 6 to 22 carbon atoms having a COOH group at the terminal; Alkanes or alkenes having 6 to 22 carbon atoms having a POOH group at the terminals; Or alkanes or alkenes having 6 to 22 carbon atoms having a SOOH group at the terminal; And alkanes or alkenes having 6 to 22 carbon atoms having NH 2 groups at the ends thereof.

구체적으로, 올레인산(oleic acid), 스테아르산(stearic acid), 팔미트산(palmitic acid), 헥실 포스포닉산(hexyl phosphonic acid), n-옥틸 포스포닉산(n-octyl phosphonic acid), 테트라데실 포스포닉산(tetradecyl phosphonic acid), 옥타데실 포스포닉산(octadecyl phosphonic acid), n-옥틸 아민(n-octyl amine), 헥사데실 아민(hexadecyl amine)을 예로 들 수 있다. Specifically, oleic acid, stearic acid, palmitic acid, hexyl phosphonic acid, n-octyl phosphonic acid, tetradecyl For example, phosphonic acid (tetradecyl phosphonic acid), octadecyl phosphonic acid (octadecyl phosphonic acid), n-octyl amine (n-octyl amine), hexadecyl amine (hexadecyl amine).

나노입자를 둘러싸고 있는 계면활성제의 성질이 서로 틀려 같은 용매 내에 혼합이 어려울 경우 추가적으로 계면활성제를 치환하는 과정을 거친 후 혼합할 수 있다.If it is difficult to mix in the same solvent because the properties of the surfactant surrounding the nanoparticles are different from each other may be mixed after additionally substituted the surfactant.

복합용액(50)의 도포는 스핀 코팅(Spin coating), 딥 코팅(Dip coating), 드롭 캐스팅(Drop casting) 및 셀프 어셈블리(Self assembly) 방식 중 어느 한 방식을 사용하여 행해질 수 있다.Application of the composite solution 50 may be performed using any one of spin coating, dip coating, drop casting, and self assembly.

복합 용액(50)의 도포는 나노 입자(23a)와 나노 입자(23b)로 된 층이 도 3의 (III)에서와 같이 단층으로 된 전하 트랩층(23)으로 형성되도록 행해지거나, 도 3의 (IV)에서와 같이 복층으로된 전하 트랩층(23')으로 형성되도록 행해질 수 있다. 도 3의 (III)에서와 같이 나노 입자(23a)와 나노 입자(23b)의 배열이 단층으로 된 전하 트랩층(23)을 형성하면, 본 발명의 일 실시예에 따른 전하 트랩형 메모리 소자(10)가 얻어질 수 있다. 도 3의 (IV)에서와 같이 나노 입자(23a)와 나노 입 자(23b)의 배열이 복층으로 된 전하 트랩층(23')을 형성하면, 본 발명의 다른 실시예에 따른 전하 트랩형 메모리 소자(10')가 얻어질 수 있다.Application of the composite solution 50 is performed such that the layer of nanoparticles 23a and 23b is formed of a single layer charge trap layer 23 as shown in FIG. As in (IV), it may be done to form a multilayered charge trap layer 23 '. As shown in (III) of FIG. 3, when the array of nanoparticles 23a and 23b has a single-layer charge trap layer 23, a charge trapping memory device according to an embodiment of the present invention ( 10) can be obtained. As shown in FIG. 3 (IV), when the arrangement of the nanoparticles 23a and the nanoparticles 23b forms a multilayered charge trap layer 23 ', a charge trapping memory according to another embodiment of the present invention Element 10 'can be obtained.

상기와 같이 터널 절연막(21)에 도포된 복합용액(50)을 고형화하면, 전하를 트랩할 수 있는 나노 입자(23a)와 절연성 나노 입자(23b)의 복합물로 전하 트랩층(23)(23')이 형성된다.When the composite solution 50 coated on the tunnel insulating film 21 is solidified as described above, the charge trap layer 23 (23 ') is formed of a composite of nanoparticles 23a and insulating nanoparticles 23b capable of trapping charge. ) Is formed.

도 1 및 도 2에 도시된 구조를 갖는 본 발명에 따른 전하 트랩형 메모리 소자(10)(10')의 게이트 구조체(20)(20')를 제조하는 과정은 다음과 같다. A process of manufacturing the gate structures 20 and 20 'of the charge trapping memory device 10 and 10' according to the present invention having the structure shown in FIGS. 1 and 2 is as follows.

먼저, 전하 트랩층(23)(23') 형성 전에 기판(11) 상에 터널 절연막(21)을 형성한다. 그런 다음 상기와 같은 방법으로 전하 트랩층(23)(23')을 형성한다. 전하 트랩층(23)(23')을 형성한 다음 이 전하 트랩층(23)(23') 상에 블록킹 절연막(25)을 형성하고, 그 위에 게이트 전극(27)을 형성한다.First, the tunnel insulating film 21 is formed on the substrate 11 before the charge trap layers 23 and 23 'are formed. Then, charge trap layers 23 and 23 'are formed in the same manner as described above. After the charge trap layers 23 and 23 'are formed, a blocking insulating film 25 is formed on the charge trap layers 23 and 23', and the gate electrode 27 is formed thereon.

기판(11)에는 상기 터널 절연막(21)과 접촉하도록 제1 및 제2불순물 영역(13)(15)을 더 형성할 수 있다.First and second impurity regions 13 and 15 may be further formed in the substrate 11 to contact the tunnel insulating layer 21.

이하에서는 본 발명에서 제시하는 전하를 트랩할 수 있는 나노 입자 및 절연성 나노 입자 복합용액 제조에 대한 구체적인 일 실시예 및 이로부터 제조된 복합용액을 이용하여 전하 트랩형 메모리 소자를 제조하는 구체적인 일 실시예를 설명한다. 이하의 구체적인 실시예를 통하여 본 발명을 보다 상세하게 설명하고자 하나, 하기의 실시예는 설명의 목적을 위한 것으로, 본 발명을 제한하고자 하는 것은 아니다. Hereinafter, a specific embodiment for preparing nanoparticles and an insulating nanoparticle composite solution capable of trapping the charges presented in the present invention, and a specific embodiment for manufacturing a charge trapping memory device using the composite solution prepared therefrom Explain. Hereinafter, the present invention will be described in more detail with reference to the following specific examples. The following examples are provided for the purpose of explanation and are not intended to limit the present invention.

먼저, Pd 나노입자와 ZrO2 나노입자의 복합용액의 제조에 대한 구체적인 일 실시예를 설명하면, 다음과 같다.First, a specific embodiment for preparing a composite solution of Pd nanoparticles and ZrO 2 nanoparticles will be described.

1mL TOP와 9mL olelyamine, Pd acetylacetonate 0.1g을 동시에 환류 콘덴서가 설치된 125ml 플라스크에 넣고, 교반하면서 반응 온도를 천천히 260℃로 올려 260도에서 약 30분 동안 반응하였다. 반응이 종결되면, 반응 혼합물의 온도를 가능한 빨리 떨어뜨리고, 비용매 (non solvent)인 에탄올을 부가하여 원심 분리를 실시하였다. 원심 분리된 침전을 제외한 용액의 상등액은 버리고, 침전을 chloroform에 약 1wt% 용액이 되도록 분산시켰다. 이렇게 제조된 Pd 나노입자의 전자현미경사진이 도 4에 나타나 있다.1 mL TOP, 9 mL olelyamine, and 0.1 g Pd acetylacetonate were placed in a 125 ml flask equipped with a reflux condenser at the same time, and the reaction was slowly raised to 260 ° C. for 30 minutes at 260 ° C. while stirring. Upon completion of the reaction, the temperature of the reaction mixture was lowered as soon as possible, and centrifugation was performed by adding non-solvent ethanol. The supernatant of the solution, except for the centrifuged precipitate, was discarded and the precipitate was dispersed to a solution of about 1 wt% in chloroform. Electron micrographs of the Pd nanoparticles thus prepared are shown in FIG. 4.

1.4mL의 oleic acid, 10mL의 trioctylamine, 1mL의 oleylamine, 0.6g의 Zirconium chloride을 동시에 환류 콘덴서가 설치된 125ml 플라스크에 넣고, 교반하면서 반응 온도를 천천히 320℃로 올려 320도에서 약 1시간 동안 반응하였다. 반응이 종결되면, 반응 혼합물의 온도를 가능한 빨리 떨어뜨리고, 비용매 (non solvent)인 에탄올을 부가하여 원심 분리를 실시하였다. 원심 분리된 침전을 제외한 용액의 상등액은 버리고, 침전을 chloroform에 약 1wt% 용액이 되도록 분산시켰다. 이렇게 제조된 ZrO2 나노입자의 전자현미경사진이 도 5에 나타나 있다. 1.4 mL of oleic acid, 10 mL of trioctylamine, 1 mL of oleylamine, and 0.6 g of Zirconium chloride were placed in a 125 ml flask equipped with a reflux condenser at the same time, and the reaction temperature was slowly raised to 320 ° C. while stirring for about 1 hour. Upon completion of the reaction, the temperature of the reaction mixture was lowered as soon as possible, and centrifugation was performed by adding non-solvent ethanol. The supernatant of the solution, except for the centrifuged precipitate, was discarded and the precipitate was dispersed to a solution of about 1 wt% in chloroform. Electron micrographs of the ZrO 2 nanoparticles thus prepared are shown in FIG. 5.

두 개의 용액을 혼합하여 복합용액을 제조하기 전 복합하는 과정에서 뭉치는 현상을 막기 위하여 과잉으로 용액에 존재할 수 있는 계면 활성제를 여러 번의 세척공정을 거쳐 제거하였다. 특히 ZrO2 나노입자의 용액에는 여분의 계면 활성제와 염화 화합물(chloride)가 많이 남아있어 Pd 나노입자에 손상을 가져올 수 있으므로 아세톤-클로로포름(acetone-chloroform) 용액으로 적어도 두 번 이상 워싱(washing)을 실시하였다. Before the two solutions were mixed to prepare a composite solution, the surfactants, which may be present in the solution, were excessively removed in order to prevent agglomeration. In particular, since ZrO 2 nanoparticles have a lot of extra surfactants and chlorides, which may damage Pd nanoparticles, wash them with acetone-chloroform solution at least twice. Was carried out.

0.5wt% Pd 나노입자 클로로포름 용액(chloroform solution) 1mL와 0.5wt% ZrO2 나노입자 클로로포름 용액 2mL을 혼합하여 제조한 복합용액을 실리콘 웨이퍼(Si wafer) 위에 2000rpm으로 코팅(coating)하였을 때 도 6과 같이 단층으로 이루어진 Pd 나노입자와 ZrO2 나노입자의 복합체를 제조할 수 있었다. When the composite solution prepared by mixing 1 mL of 0.5 wt% Pd nanoparticle chloroform solution and 2 mL of 0.5 wt% ZrO 2 nanoparticle chloroform solution was coated on a silicon wafer (Si wafer) at 2000 rpm, FIG. 6 and As described above, a composite of monolayer Pd nanoparticles and ZrO 2 nanoparticles could be prepared.

1wt% Pd 나노입자 클로로포름 용액 1mL와 1wt% ZrO2 나노입자 클로로포름 용액 3mL을 혼합하여 제조한 복합용액을 실리콘 웨이퍼 위에 1500rpm으로 코팅하였을 때 도 7과 같이 복층으로 이루어진 Pd 나노입자와 ZrO2 나노입자의 복합체를 제조할 수 있었다. When a composite solution prepared by mixing 1 mL of 1 wt% Pd nanoparticle chloroform solution and 3 mL of 1 wt% ZrO 2 nanoparticle chloroform solution was coated on a silicon wafer at 1500 rpm, the multilayered Pd nanoparticle and ZrO 2 nanoparticles were formed as shown in FIG. 7. The composite could be prepared.

상기와 같이 제조된 Pd 나노입자와 ZrO2 나노입자의 복합체를 이용하여 전하 트랩형 메모리 소자를 제조하는 구체적인 일 실시예를 설명하면, 다음과 같다.A specific embodiment of manufacturing a charge trap type memory device using the composite of the Pd nanoparticles and the ZrO 2 nanoparticles prepared as described above is as follows.

실시예 1에서 0.5wt% Pd 나노입자 클로로포름 용액 1mL와 0.5wt% ZrO2 나노입자 클로로포름 용액 2mL을 혼합하여 제조한 복합용액을 5nm의 SiO2가 터널 산화막(tunnel oxide)으로 열적(thermal) 증착된 p-형 실리콘 기판 위에 2000rpm으로 스핀 코팅 함으로써 Pd 나노입자와 ZrO2 나노입자의 복합체를 형성한 후 그 위에 HfO2를 ALD (atomic layer deposition)으로 30nm 증착하였다. 게이트 금속으로는 Al을 전자 빔 증발(e-beam evaporation)으로 300nm 증착하였다. 이렇게 제조된 메모리 소자의 프로그램-소거 특성과 전하트랩 특성 측정 결과가 아래의 도 8과 도 9에 각각 나타나있다.In Example 1, a composite solution prepared by mixing 1 mL of 0.5 wt% Pd nanoparticle chloroform solution and 2 mL of 0.5 wt% ZrO 2 nanoparticle chloroform solution was thermally deposited with a 5 nm SiO 2 tunnel tunnel oxide. After spin-coating at 2000 rpm on a p-type silicon substrate, a composite of Pd nanoparticles and ZrO 2 nanoparticles was formed, and HfO 2 was deposited thereon by ALD (atomic layer deposition). Al as a gate metal was deposited at 300 nm by e-beam evaporation. Program-erase characteristics and charge trap characteristic measurement results of the memory device thus manufactured are shown in FIGS. 8 and 9, respectively.

본 발명에 따른 전하 트랩형 메모리 소자의 프로그램/소거 특성 및 전하 리텐션(charge retention) 특성을 도 8 및 도 9를 참조로 살펴보면 다음과 같다. 도 8 및 도 9는 각각 본 발명의 일 실시예에 따른 전하 트랩형 메모리 소자(10)의 프로그램/소거 특성과 전하 리텐션 특성을 보여주는 그래프이다.The program / erase characteristics and charge retention characteristics of the charge trapping memory device according to the present invention will be described with reference to FIGS. 8 and 9. 8 and 9 are graphs showing program / erase characteristics and charge retention characteristics of the charge trap type memory device 10 according to an embodiment of the present invention, respectively.

도 8 및 도 9의 결과를 얻기 위해, 본 발명에 따른 전하 트랩형 메모리 소자(10)의 샘플은 다음과 같이 형성하였다.To obtain the results of FIGS. 8 and 9, a sample of the charge trapping memory device 10 according to the present invention was formed as follows.

p형 기판(11)에 5nm 두께의 터널 절연막(21) 예컨대, 터널 산화막을 형성한다. 이 터널 절연막(21)은 실리콘 열 산화(silicon thermal oxide) 방식으로 형성된다. 이 터널 절연막(21) 상에 Pd 나노 입자와 ZrO2 나노 입자가 1:2 비율로 포함된 복합용액을 도포하고 고형화시켜 Pd 나노 입자(23a)와 ZrO2 나노 입자의 복합물로 된 전하 트랩층(23)을 형성한다. 여기서, 상기 Pd 나노 입자는 전하를 트랩할 수 있는 나노 입자(23a)이고, 상기 ZrO2 나노 입자는 절연성 나노 입자(23b)이다. 이 전하 트랩층(23) 상에 블록킹 절연막(25) 즉, 제어 산화막을 30nm 두께로 형성한다. 블록킹 절연막(25)은 HfO2를 원자층 증착(Atomic layer Deposition:ALD) 방법을 이용하여 증착한다. 게이트 전극(27)은 블록킹 절연막(25) 상에 알루미늄(Al) 을 전자 빔 증발(e-beam evaporation) 증착 방식으로 300nm 두께로 증착하여 형성된다.A 5 nm-thick tunnel insulating film 21, for example, a tunnel oxide film, is formed on the p-type substrate 11. The tunnel insulating film 21 is formed by silicon thermal oxide. A charge trap layer made of a composite of Pd nanoparticles 23a and ZrO 2 nanoparticles was coated on the tunnel insulating film 21 by coating and solidifying a composite solution containing Pd nanoparticles and ZrO 2 nanoparticles in a 1: 2 ratio ( 23). Here, the Pd nanoparticles are nanoparticles 23a capable of trapping charge, and the ZrO 2 nanoparticles are insulating nanoparticles 23b. A blocking insulating film 25, that is, a control oxide film, is formed on the charge trap layer 23 to have a thickness of 30 nm. The blocking insulating layer 25 deposits HfO 2 using an atomic layer deposition (ALD) method. The gate electrode 27 is formed by depositing aluminum (Al) on the blocking insulating layer 25 to a thickness of 300 nm by an e-beam evaporation deposition method.

도 8에서는 상기 샘플에 대한 프로그램/소거시 펄스 전압 바이어스의 유지 시간(sec)에 따른 플랫 밴드 전압(V)의 변화를 알 수 있다. 도 8의 결과는 18V의 포지티브 펄스 전압 바이어스로 프로그램하고, -18V의 네거티브 펄스 전압 바이어스로 소거하여 얻어진다. In FIG. 8, the change in the flat band voltage V according to the holding time (sec) of the pulse voltage bias during the program / erase for the sample can be seen. The results in Figure 8 are obtained by programming with a positive pulse voltage bias of 18V and erasing with a negative pulse voltage bias of -18V.

도 9에서는 상기 샘플에 대한 시간 경과에 따른 리텐션 특성을 보여주는 그래프이다. 도 9에서 알 수 있는 바와 같이, 시간 경과에 따라 프로그램 상태(program state) 및 소거 상태(erase state)에 대한 플랫 밴드 전압(Vfb)의 변동이 거의 발생하지 않는 것을 알 수 있다. 도 9를 참조하면, 10년(10 yr)동안 프로그램 상태에 대한 플랫 밴드 전압 변동(ΔVfb)은 약 0.7V이고, 소거 상태에 대한 플랫 밴드 전압 변동(ΔVfb)은 0.1V 보다 작다.9 is a graph showing retention characteristics over time for the sample. As can be seen in FIG. 9, it can be seen that there is little variation in the flat band voltage Vfb with respect to the program state and the erase state over time. Referring to FIG. 9, for 10 years (10 yr), the flat band voltage variation ΔVfb for the program state is about 0.7V, and the flat band voltage variation ΔVfb for the erase state is less than 0.1V.

도 9로부터 본 발명에 따른 전하 트랩형 메모리 소자(10)는 좋은 정공 리텐션 특성을 가짐을 확인할 수 있다.It can be seen from FIG. 9 that the charge trapping memory device 10 according to the present invention has good hole retention characteristics.

이상에서는 본 발명에서 제시한 전하를 트랩할 수 있는 나노 입자(23a) 및 절연성 나노 입자(23b)의 복합물이 전하 트랩형 메모리 소자(10)(10')의 전하 트랩층(23)(23')을 형성하는데 사용되는 것에 대해 구체적으로 설명 및 도시하였는데, 본 발명에서 제시한 복합물의 적용 분야가 전하 트랩형 메모리 소자(10)(10')에만 한정되는 것은 아니며, 이외에도 다양한 소자 예컨대, 솔라 셀 등에 적용될 수도 있다.In the above, the composite of the nanoparticles 23a and the insulating nanoparticles 23b capable of trapping the charges presented in the present invention is the charge trapping layer 23, 23 ′ of the charge trapping memory device 10, 10 ′. It is specifically described and illustrated that is used to form a), the field of application of the composite presented in the present invention is not limited to the charge trap type memory device 10 (10 '10), in addition to various devices, such as solar cells Or the like.

본 발명의 전하 트랩형 메모리 소자에 따르면, 전하 트랩층은 전하를 잘 트랩할 수 있는 나노 입자와 절연성 나노 입자의 복합물로 이루어진다. 이때, 전하 트랩층은 전하를 잘 트랩할 수 있는 나노 입자와 절연성 나노 입자의 복합용액(composite solution)을 고형화시켜 형성된다. 전하를 잘 트랩할 수 있는 나노 입자와 절연성 나노 입자는 각각 유기 용매를 사용하는 액상 합성을 통하여 서로 섞일 수 있는 계면활성제(surfactant)로 캐핑(capping)하여 형성된다.According to the charge trapping memory device of the present invention, the charge trapping layer is composed of a composite of nanoparticles and insulating nanoparticles capable of trapping charge well. In this case, the charge trap layer is formed by solidifying a composite solution of nanoparticles and insulating nanoparticles capable of trapping charge well. Nanoparticles and insulating nanoparticles that can trap charges are formed by capping with a surfactant that can be mixed with each other through liquid phase synthesis using an organic solvent.

따라서, 전하를 잘 트랩할 수 있는 나노 입자가 절연성 나노 입자의 사이에 존재하므로, 기존의 전하를 잘 트랩할 수 있는 나노입자만을 사용하여 메모리를 형성하는 경우에 문제가 되었던 금속 나노 입자들이 서로 뭉치게 되는 현상이 생기지 않게 된다.Therefore, since the nanoparticles capable of trapping charges are present between the insulating nanoparticles, the metal nanoparticles, which have been a problem when forming a memory using only nanoparticles capable of trapping existing charges, are bundled together. The phenomenon does not occur.

또한, 본 발명의 전하 트랩형 메모리 소자에 따르면, 전하를 잘 트랩할 수 있는 나노 입자가 절연성 나노 입자의 복합물로 된 전하 트랩층을 구비함에 의해, 우수한 리텐션 특성을 가질 수 있다.In addition, according to the charge trapping memory device of the present invention, the nanoparticles capable of trapping charges can have excellent retention characteristics by providing a charge trap layer made of a composite of insulating nanoparticles.

Claims (16)

기판; 상기 기판 상에 형성되며, 전하 트랩층을 포함하는 게이트 구조체를 구비하는 전하 트랩형 메모리 소자에 있어서,Board; A charge trap type memory device having a gate structure formed on the substrate and including a charge trap layer, 상기 전하 트랩층은,The charge trap layer, 전하를 트랩할 수 있는 나노 입자와 절연성 나노 입자 복합물로 형성된 것을 특징으로 하는 전하 트랩형 메모리 소자.A charge trapping memory device, characterized in that formed of a composite of nanoparticles and insulating nanoparticles capable of trapping charge. 제1항에 있어서, 상기 복합물은 전하를 트랩할 수 있는 나노 입자와 절연성 나노 입자 복합용액을 고형화시켜 형성되며, The method of claim 1, wherein the composite is formed by solidifying a nanoparticle and an insulating nanoparticle composite solution that can trap charges, 상기 복합용액의 전하를 트랩할 수 있는 나노 입자와 절연성 나노 입자는 유기 용매를 사용하는 액상합성을 통하여 서로 섞일 수 있는 계면활성제로 캐핑(capping)하여 형성되는 것을 특징으로 하는 전하 트랩형 메모리 소자.The charge trapping memory device, characterized in that the nanoparticles and the insulating nanoparticles that can trap the charge of the composite solution are formed by capping with a surfactant that can be mixed with each other through liquid phase synthesis using an organic solvent. 제2항에 있어서, 상기 전하를 트랩할 수 있는 나노 입자는 Pt, Pd, Ni, Ru, Co, Cr, Mo, W, Mn, Fe, Ru, Os, Ph, Ir, Ta, Au, Ag를 포함하는 그룹 중에서 선택된 어느 하나 혹은 두 종류 이상의 합금으로 이루어진 금속 나노입자, Si, Ge을 포함하는 단일 원소 화합물 및 SiC, SiGe을 포함하는 이원소 화합물을 포함하는 그룹 중에서 선택된 IV족 반도체로 이루어진 나노입자, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe의 이원소 화합물, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe의 삼원소 화합물 및 HggZnTe, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe의 사원소 화합물을 포함하는 그룹 중에서 선택된 II-VI 족 화합물 반도체 나노입자, GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb의 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP의 삼원소 화합물 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb의 사원소 화합물을 포함하는 그룹 중에서 선택된 III-V족 화합물 반도체 나노입자, SnS, SnSe, SnTe, PbS, PbSe, PbTe의 이원소 화합물, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 의 삼원소 화합물 및 SnPbSSe, SnPbSeTe, SnPbSTe의 사원소 화합물을 포함하는 그룹 중에서 선택된 IV-VI족 화합물 반도체 나노 입자 중 하나 혹은 두 종류 이상으로 이루어지며,The method of claim 2, wherein the nanoparticles capable of trapping the charge Pt, Pd, Ni, Ru, Co, Cr, Mo, W, Mn, Fe, Ru, Os, Ph, Ir, Ta, Au, Ag Metal nanoparticles made of any one or two or more alloys selected from the group containing, single-element compounds containing Si, Ge and nanoparticles selected from the group IV semiconductor selected from the group containing binary elements containing SiC, SiGe , CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, Binary Compounds, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgST, CdZnSe, CdZnSe, CdZnSe HgZnSTe group of HgZnSn-, group-group compound of CdHgTe, HgZnS, HgZnSe; , GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb, isotopic compounds, GaNP, GaNAs, GaNSb, Three-element compounds of GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP and GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPS, AlNP Group III-V compound semiconductor nanoparticles selected from the group consisting of elemental compounds of InAlNAs, InAlNSb, InAlPAs, InAlPSb, binary elements of SnS, SnSe, SnTe, PbS, PbSe, PbTe, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe is composed of one or two or more of the group IV-VI compound semiconductor nanoparticles selected from the group consisting of a three-element compound of SnPbSSe, SnPbSeTe, SnPbSTe 상기 절연성 나노 입자는 ZnO, ZrO2, SiO2, SnO2, TiO2, HfO2, BaTiO3, CeO2, Al2O3, Ta2O5, In2O3를 포함하는 산화물 나노입자, 실리콘 질화물 및 실리콘 옥시나이트라이드를 포함하는 질화물 나노입자, C(carbon, diamond), II-V족, III-V족 화합물 반도체 그룹 중에서 선택된 어느 하나 혹은 두 종류 이상으로 이루어진 것을 특징으로 하는 전하 트랩형 메모리 소자.The insulating nanoparticles are ZnO, ZrO 2 , SiO 2 , SnO 2 , TiO 2 , HfO 2 , BaTiO 3 , CeO 2 , Al 2 O 3 , Ta 2 O 5 , In 2 O 3 including oxide nanoparticles, silicon Charge trap type memory comprising at least one selected from the group consisting of nitride nanoparticles including nitride and silicon oxynitride, C (carbon, diamond), II-V, III-V compound semiconductor group device. 제3항에 있어서, 상기 계면활성제는 말단에 COOH기를 가진 탄소수 6 내지 22의 알칸 또는 알켄, 말단에 POOH기를 가진 탄소수 6 내지 22의 알칸 또는 알켄, 또는 말단에 SOOH기를 가진 탄소수 6 내지 22의 알칸 또는 알켄, 및 말단에 NH2기를 가진 탄소수 6 내지 22의 알칸 또는 알켄 중 어느 하나로 이루어진 것을 특징으로 하는 전하 트랩형 메모리 소자.According to claim 3, wherein the surfactant is a C 6-22 alkanes or alkenes having a COOH group at the terminal, a C 6-22 alkanes or alkenes having a POOH group at the terminal, or a C 6-22 alkanes having a SOOH group at the terminal Or an alkene and any one of alkanes or alkenes having 6 to 22 carbon atoms having an NH 2 group at the end thereof. 제4항에 있어서, 상기 계면활성제는, 올레인산(oleic acid), 스테아르산(stearic acid), 팔미트산(palmitic acid), 헥실 포스포닉산(hexyl phosphonic acid), n-옥틸 포스포닉산(n-octyl phosphonic acid), 테트라데실 포스포닉산(tetradecyl phosphonic acid), 옥타데실 포스포닉산(octadecyl phosphonic acid), n-옥틸 아민(n-octyl amine), 헥사데실 아민(hexadecyl amine)을 포함하는 그룹 중에서 선택된 적어도 어느 하나인 것을 특징으로 하는 전하 트랩형 메모리 소자.The method according to claim 4, wherein the surfactant, oleic acid (oleic acid), stearic acid (stearic acid), palmitic acid (palmitic acid), hexyl phosphonic acid (hexyl phosphonic acid), n-octyl phosphonic acid (n groups containing -octyl phosphonic acid, tetradecyl phosphonic acid, octadecyl phosphonic acid, n-octyl amine, hexadecyl amine Charge trap type memory device, characterized in that at least one selected from among. 제2항에 있어서, 상기 계면활성제는 말단에 COOH기를 가진 탄소수 6 내지 22의 알칸 또는 알켄, 말단에 POOH기를 가진 탄소수 6 내지 22의 알칸 또는 알켄, 또는 말단에 SOOH기를 가진 탄소수 6 내지 22의 알칸 또는 알켄, 및 말단에 NH2기를 가진 탄소수 6 내지 22의 알칸 또는 알켄 중 어느 하나로 이루어진 것을 특징으로 하는 전하 트랩형 메모리 소자.The alkanes according to claim 2, wherein the surfactant is alkanes or alkenes having 6 to 22 carbon atoms having COOH groups at the terminals, alkanes or alkenes having 6 to 22 carbon atoms having POOH groups at the terminals, or alkanes having 6 to 22 carbon atoms having SOOH groups at the terminals Or an alkene and any one of alkanes or alkenes having 6 to 22 carbon atoms having an NH 2 group at the end thereof. 제6항에 있어서, 상기 계면활성제는, 올레인산(oleic acid), 스테아르산(stearic acid), 팔미트산(palmitic acid), 헥실 포스포닉산(hexyl phosphonic acid), n-옥틸 포스포닉산(n-octyl phosphonic acid), 테트라데실 포스포닉산(tetradecyl phosphonic acid), 옥타데실 포스포닉산(octadecyl phosphonic acid), n-옥틸 아민(n-octyl amine), 헥사데실 아민(hexadecyl amine)을 포함하는 그룹 중에서 선택된 적어도 어느 하나인 것을 특징으로 하는 전하 트랩형 메모리 소자.The method of claim 6, wherein the surfactant, oleic acid (oleic acid), stearic acid (stearic acid), palmitic acid (palmitic acid), hexyl phosphonic acid (hexyl phosphonic acid), n-octyl phosphonic acid (n groups containing -octyl phosphonic acid, tetradecyl phosphonic acid, octadecyl phosphonic acid, n-octyl amine, hexadecyl amine Charge trap type memory device, characterized in that at least one selected from among. 제1항에 있어서, 상기 전하를 트랩할 수 있는 나노 입자는 Pt, Pd, Ni, Ru, Co, Cr, Mo, W, Mn, Fe, Ru, Os, Ph, Ir, Ta, Au, Ag를 포함하는 그룹 중에서 선택된 어느 하나 혹은 두 종류 이상의 합금으로 이루어진 금속 나노입자, Si, Ge을 포함하는 단일 원소 화합물 및 SiC, SiGe을 포함하는 이원소 화합물을 포함하는 그룹 중에서 선택된 IV족 반도체로 이루어진 나노입자, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe의 이원소 화합물, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe의 삼원소 화합물 및 HggZnTe, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe의 사원소 화합물을 포함하는 그룹 중에서 선택된 II-VI 족 화합물 반도체 나노입자, GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb의 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP의 삼원소 화합물 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb의 사원소 화합물을 포함하는 그룹 중에서 선택된 III-V족 화합물 반도체 나노입자, SnS, SnSe, SnTe, PbS, PbSe, PbTe의 이원소 화합물, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 의 삼원소 화합물 및 SnPbSSe, SnPbSeTe, SnPbSTe의 사원소 화합물을 포함하는 그룹 중에서 선택된 IV-VI족 화합물 반도체 나노 입자 중 하나 혹은 두 종류 이상으로 이루어진 것을 특징으로 하는 전하 트랩형 메모리 소자.The method of claim 1, wherein the nanoparticles that can trap the charge Pt, Pd, Ni, Ru, Co, Cr, Mo, W, Mn, Fe, Ru, Os, Ph, Ir, Ta, Au, Ag Metal nanoparticles made of any one or two or more alloys selected from the group containing, single-element compounds containing Si, Ge and nanoparticles selected from the group IV semiconductor selected from the group containing binary elements containing SiC, SiGe , CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, Binary Compounds, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgST, CdZnSe, CdZnSe, CdZnSe HgZnSTe group of HgZnSn-, group-group compound of CdHgTe, HgZnS, HgZnSe; , GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb, isotopic compounds, GaNP, GaNAs, GaNSb, Three-element compounds of GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP and GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPS, AlNP Group III-V compound semiconductor nanoparticles selected from the group consisting of elemental compounds of InAlNAs, InAlNSb, InAlPAs, InAlPSb, binary elements of SnS, SnSe, SnTe, PbS, PbSe, PbTe, SnSeS, SnSeTe, SnSTe, PbSeS, An electric charge comprising one or more of IV-VI compound semiconductor nanoparticles selected from the group consisting of tri-element compounds of PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe, and elemental compounds of SnPbSSe, SnPbSeTe and SnPbSTe Trap type memory device. 제1항에 있어서, 상기 절연성 나노 입자는 ZnO, ZrO2, SiO2, SnO2, TiO2, HfO2, BaTiO3, CeO2, Al2O3, Ta2O5, In2O3를 포함하는 산화물 나노입자, 실리콘 질화물 및 실리콘 옥시나이트라이드를 포함하는 질화물 나노입자, C(carbon, diamond), II-V족, III-V족 화합물 반도체 그룹 중에서 선택된 어느 하나 혹은 두 종류 이상으로 이루어진 것을 특징으로 하는 전하 트랩형 메모리 소자.The method of claim 1, wherein the insulating nanoparticles comprise ZnO, ZrO 2 , SiO 2 , SnO 2 , TiO 2 , HfO 2 , BaTiO 3 , CeO 2 , Al 2 O 3 , Ta 2 O 5 , In 2 O 3 . Oxide nanoparticles, silicon nitride and nitride nanoparticles including silicon oxynitride, C (carbon, diamond), group II-V, group III-V compound semiconductor group consisting of any one or two or more selected from the group Charge trap type memory device. 제1항에 있어서, 상기 절연성 나노 입자는 상기 전하를 트랩할 수 있는 나노입자보다 에너지 밴드갭이 큰 물질로 이루어진 것을 특징으로 하는 전하 트랩형 메모리 소자.The charge trapping memory device of claim 1, wherein the insulating nanoparticles are formed of a material having a larger energy band gap than the nanoparticles capable of trapping the charge. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 게이트 구조체는, The gate structure of claim 1, wherein the gate structure comprises: 상기 기판과 전하 트랩층 사이의 터널 절연막;A tunnel insulating film between the substrate and the charge trap layer; 상기 전하 트랩층 상에 형성되는 블록킹 절연막; 및 A blocking insulating film formed on the charge trap layer; And 상기 블록킹 절연막 상에 형성되는 게이트 전극;을 더 포함하는 것을 특징으로 하는 전하 트랩형 메모리 소자.And a gate electrode formed on the blocking insulating layer. 제11항에 있어서, 상기 터널 절연막과 접촉하도록 상기 기판에 형성된 제1 및 제2불순물 영역;을 더 구비하는 것을 특징으로 하는 전하 트랩형 메모리 소자.12. The memory device of claim 11, further comprising first and second impurity regions formed in the substrate to contact the tunnel insulating layer. 기판 상에 전하 트랩층을 포함하는 게이트 구조체를 구비하는 청구항 1항 내지 10항 중 어느 한 항의 전하 트랩형 메모리 소자 제조 방법에 있어서,A method for manufacturing a charge trapping memory device according to any one of claims 1 to 10, comprising a gate structure including a charge trap layer on a substrate. 상기 전하 트랩층을 형성하는 단계는,Forming the charge trap layer, 전하를 트랩할 수 있는 나노 입자와 절연성 나노 입자 복합용액을 도포하는 단계와;Applying a nanoparticle and an insulating nanoparticle composite solution capable of trapping charges; 상기 복합용액을 고형화하여 복합물을 형성하는 단계;를 포함하는 것을 특징으로 하는 전하 트랩형 메모리 소자 제조 방법.Solidifying the complex solution to form a complex; and a charge trapping memory device manufacturing method comprising a. 제13항에 있어서, 상기 복합용액은 스핀 코팅, 딥 코팅, 드롭 캐스팅 및 셀프 어셈블리 중 어느 한가지로 도포되는 것을 특징으로 하는 전하 트랩형 메모리 소자 제조 방법.The method of claim 13, wherein the composite solution is applied by any one of spin coating, dip coating, drop casting, and self assembly. 제13항에 있어서, 상기 게이트 구조체를 형성하는 단계는, The method of claim 13, wherein the forming of the gate structure comprises: 상기 전하 트랩층 형성 전에 상기 기판 상에 터널 절연막을 형성하는 단계;Forming a tunnel insulating film on the substrate before forming the charge trap layer; 상기 전하 트랩층 상에 블록킹 절연막을 형성하는 단계; 및 Forming a blocking insulating film on the charge trap layer; And 상기 블록킹 절연막 상에 게이트 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 전하 트랩형 메모리 소자 제조 방법.And forming a gate electrode on the blocking insulating layer. 제15항에 있어서, 상기 터널 절연막과 접촉하도록 상기 기판에 제1 및 제2불순물 영역이 더 형성되는 것을 특징으로 하는 전하 트랩형 메모리 소자 제조 방법.16. The method of claim 15, wherein first and second impurity regions are further formed in the substrate to contact the tunnel insulating film.
KR1020060085295A 2005-09-07 2006-09-05 Charge trap memory device comprising composite of nanoparticles and method for manufacturing the same KR20070028240A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/517,030 US7482619B2 (en) 2005-09-07 2006-09-07 Charge trap memory device comprising composite of nanoparticles and method of fabricating the charge trap memory device
JP2006242853A JP2007073969A (en) 2005-09-07 2006-09-07 Charge trap type memory device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050083324 2005-09-07
KR20050083324 2005-09-07

Publications (1)

Publication Number Publication Date
KR20070028240A true KR20070028240A (en) 2007-03-12

Family

ID=38101104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085295A KR20070028240A (en) 2005-09-07 2006-09-05 Charge trap memory device comprising composite of nanoparticles and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20070028240A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827450B1 (en) * 2007-05-18 2008-05-07 삼성전자주식회사 Non-volatile memory device and method of fabricating the same
KR100831976B1 (en) * 2007-07-05 2008-05-26 주식회사 하이닉스반도체 A nonvolatile memory device and method for manufacturing the same
KR100861832B1 (en) * 2007-05-03 2008-10-07 동부일렉트로닉스 주식회사 Method for fabricating a quantum dot in a semiconductor device
KR100906014B1 (en) * 2007-06-11 2009-07-06 삼성전자주식회사 Nonvolatile memory devisce and fabrication method thereof
KR101155108B1 (en) * 2009-04-30 2012-06-11 국민대학교산학협력단 Charge trapping layer, method of forming the charge trapping layer, non-volatile memory device using the same and method of fabricating the non-volatile memory device
KR20150072278A (en) * 2013-12-19 2015-06-29 에스케이이노베이션 주식회사 Non-volatile memory device and method for fabricating the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861832B1 (en) * 2007-05-03 2008-10-07 동부일렉트로닉스 주식회사 Method for fabricating a quantum dot in a semiconductor device
KR100827450B1 (en) * 2007-05-18 2008-05-07 삼성전자주식회사 Non-volatile memory device and method of fabricating the same
US7872299B2 (en) 2007-05-18 2011-01-18 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of fabricating the same
KR100906014B1 (en) * 2007-06-11 2009-07-06 삼성전자주식회사 Nonvolatile memory devisce and fabrication method thereof
KR100831976B1 (en) * 2007-07-05 2008-05-26 주식회사 하이닉스반도체 A nonvolatile memory device and method for manufacturing the same
KR101155108B1 (en) * 2009-04-30 2012-06-11 국민대학교산학협력단 Charge trapping layer, method of forming the charge trapping layer, non-volatile memory device using the same and method of fabricating the non-volatile memory device
KR20150072278A (en) * 2013-12-19 2015-06-29 에스케이이노베이션 주식회사 Non-volatile memory device and method for fabricating the same

Similar Documents

Publication Publication Date Title
US7482619B2 (en) Charge trap memory device comprising composite of nanoparticles and method of fabricating the charge trap memory device
KR100855993B1 (en) Charge trap flash memory device and the method of manufacturing the same
US8878196B2 (en) Light-emitting device comprising semiconductor nanocrystal layer free of voids and method for producing the same
JP5419326B2 (en) Nonvolatile memory device
US10562770B2 (en) Nanoparticles passivated with cationic metal-chalcogenide compound
JP2007073969A5 (en)
US20130146834A1 (en) Quantum dot-matrix thin film and method of producing the same
EP3683853B1 (en) Quantum dot device and electronic device
US10371969B2 (en) Electronic device
KR20070028240A (en) Charge trap memory device comprising composite of nanoparticles and method for manufacturing the same
KR102217328B1 (en) Light emitting device and display device including the same
US8414800B2 (en) Semiconductor nanocrystal composites
KR20150142374A (en) Transistor with channel including oxide layer and quantum layer
US11264498B2 (en) Semiconductor device and method of fabricating the same
CN113889584A (en) Light emitting device, method of manufacturing the same, and display apparatus including the same
CN112201658A (en) Floating gate type phototransistor memory based on self-assembly tunneling layer and preparation method thereof
KR100868096B1 (en) Non-Volatile memory fabricated with embedded nano-crystals in conductive polymer and method for manufacturing the same
US11870001B2 (en) Semiconductor nanoparticles, electronic device including the same, and method for manufacturing semiconductor nanoparticles
KR102420429B1 (en) Photodetector Based on Oxide Semiconductor with Quantum Dot Embedded Therein
KR102275902B1 (en) Quantum dot-polymer composite particles and manufacturing method thereof
WO2024034018A1 (en) Light emitting element, display device, method for producing light emitting element, and method for producing display device
US20230209848A1 (en) Quantum dot device and electronic device
US20220310956A1 (en) Quantum dot device and electronic device
EP3882999A1 (en) Quantum dot device and electronic device
KR20240072580A (en) Quantum dot light emitting diode with excellent performance and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee