KR20070028074A - Memory device - Google Patents

Memory device Download PDF

Info

Publication number
KR20070028074A
KR20070028074A KR1020050083247A KR20050083247A KR20070028074A KR 20070028074 A KR20070028074 A KR 20070028074A KR 1020050083247 A KR1020050083247 A KR 1020050083247A KR 20050083247 A KR20050083247 A KR 20050083247A KR 20070028074 A KR20070028074 A KR 20070028074A
Authority
KR
South Korea
Prior art keywords
output line
global input
data
gio
enabled
Prior art date
Application number
KR1020050083247A
Other languages
Korean (ko)
Inventor
김승봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050083247A priority Critical patent/KR20070028074A/en
Publication of KR20070028074A publication Critical patent/KR20070028074A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Abstract

A memory device is provided to increase valid window of data transmitted to a global input/output line by preventing the global input/output line from being opened by a global input/output line repeater selection signal. A memory device comprises a plurality of memory banks(311,312,313,314); an amplifier(315,316,317,318) amplifying data read from each bank; and a repeater(319,320) receiving data transferred through the amplifier and then transmitting the data to a global input/output line(321). After the repeater is enabled, the amplifier is enabled and the data is transmitted to the global input/output line. The opening timing of the global input/output line is determined by a control signal enabling the amplifier.

Description

메모리 장치{Memory device}Memory device

도 1은 종래의 일반적인 메모리 장치의 개략도이다.1 is a schematic diagram of a conventional general memory device.

도 2는 뱅크(111)로부터 하이 레벨의 데이타를 독출하는 과정과 뱅크(114)로부터 하이 레벨의 데이타를 독출하는 과정을 간단히 설명하는 파형도이다. 2 is a waveform diagram for briefly explaining a process of reading a high level data from the bank 111 and a process of reading a high level data from the bank 114.

도 3은 본 발명에 따른 메모리 장치의 개략도이다.3 is a schematic diagram of a memory device according to the present invention.

도 4는 뱅크(311)로부터 하이 레벨의 데이타를 독출하는 과정과 뱅크(314)로부터 하이 레벨의 데이타를 독출하는 과정을 간단히 설명하는 파형도이다. 4 is a waveform diagram for briefly explaining a process of reading high level data from the bank 311 and a process of reading high level data from the bank 314.

본 발명은 메모리 장치에 관한 것으로, 특히 데이타를 수수하는 글로벌 입출력 라인이 열리는 시점을 조절하여 데이타의 유효 구간을 증가시킨 메모리 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory device, and more particularly, to a memory device in which a valid period of data is increased by adjusting a time point at which a global input / output line receiving data is opened.

도 1은 종래의 일반적인 메모리 장치의 개략도이다. 1 is a schematic diagram of a conventional general memory device.

도 1에서, m개의 뱅크(111, 112, 113, 114)는 독립적으로 동작 가능한 메모리 셀 어레이를 나타내고, 각 뱅크에 일대일 대응하는 메인 증폭기(115, 116, 117, 118)는 각 뱅크에서 독출된 데이타를 증폭하는 역할을 하며, k (여기서, k<m)개의 글로벌 입출력 라인 리피터(119, 120)는 메인 증폭기로부터 전달된 데이타를 수신하여 글로벌 입출력 라인(121)으로 전달한다. 도시되지는 않았지만, 글로벌 입출력 라인(121)으로 전달된 데이타는 출력 드라이버를 통하여 메모리 장치의 외부로 출력된다. 지금까지의 설명은 리드 동작 기준이었으나, 데이타의 진행 방향에 차이가 있을 뿐 라이트 동작도 동일하게 적용된다. In FIG. 1, m banks 111, 112, 113, and 114 represent an independently operable memory cell array, and main amplifiers 115, 116, 117, and 118, one-to-one corresponding to each bank, are read from each bank. It serves to amplify the data, and k (where k <m) global I / O line repeaters 119 and 120 receive the data transmitted from the main amplifier and transfer it to the global I / O line 121. Although not shown, the data transferred to the global input / output line 121 is output to the outside of the memory device through the output driver. The description so far has been based on the read operation, but there is a difference in the direction of data progression and the write operation is equally applicable.

이하에서는 도 1에서 사용된 신호 또는 라인에 대하여 설명한다. Hereinafter, the signal or line used in FIG. 1 will be described.

도 1에서, 메인 증폭기 제어 신호(MA_EN0,MA_EN1,.., MA_ENm-1, MA_ENm)는 일대일 대응하는 메인 증폭기(115, 116, 117, 118)의 동작을 제어한다. 예컨대, 메인 증폭기 제어 신호(MA_EN0,MA_EN1,.., MA_ENm-1, MA_ENm)가 하이 레벨로 천이하면 대응하는 메인 증폭기는 인에이블된다. In Fig. 1, the main amplifier control signals MA_EN0, MA_EN1, ..., MA_ENm-1, MA_ENm control the operation of one-to-one corresponding main amplifiers 115, 116, 117, and 118. For example, when the main amplifier control signals MA_EN0, MA_EN1, ..., MA_ENm-1, MA_ENm transition to a high level, the corresponding main amplifier is enabled.

글로벌 입출력 라인 리피터 선택 신호(GIO_RPT_SEL0, ...,GIO_RPT_SELk)는 글로벌 입출력 라인 리피터(119, 120)를 선택하는 제어 신호이다.The global input / output line repeater selection signals GIO_RPT_SEL0,..., GIO_RPT_SELk are control signals for selecting the global input / output line repeaters 119 and 120.

글로벌 입출력 라인(121)을 표시하는 부호(GIO(xN))에서 "xN"은 N개의 글로벌 입출력 라인이 있음을 의미한다. In the sign GIO (xN) indicating the global input / output line 121, “xN” means that there are N global input / output lines.

마찬가지로, 복수개의 메인 증폭기(115~118)와 글로벌 입출력 라인 리피터(119, 120)을 연결하는 데이타 전달 라인(GIO_BK0(xN), GIO_BK1(xN),.., GIO_BKm-1(xN), GIO_BKm(xN))에서 "xN"은 N개의 데이타 전달 라인이 있음을 의미한다. Similarly, data transmission lines GIO_BK0 (xN), GIO_BK1 (xN), GIO_BKm-1 (xN), and GIO_BKm ( "xN" in xN)) means that there are N data transmission lines.

이하에서는 도 2의 파형도를 참조하여 도 1에 도시된 메모리 장치의 동작을 설명하기로 한다. Hereinafter, an operation of the memory device shown in FIG. 1 will be described with reference to the waveform diagram of FIG. 2.

도 2는 뱅크(111)로부터 하이 레벨의 데이타를 독출하는 과정과 뱅크(114)로부터 하이 레벨의 데이타를 독출하는 과정을 간단히 설명하는 파형도이다. 2 is a waveform diagram for briefly explaining a process of reading a high level data from the bank 111 and a process of reading a high level data from the bank 114.

도 2에 도시된 바와 같이, 메인 증폭기 제어 신호(MA_EN0)가 하이 레벨로 인에이블되면, 데이타 전달 라인(GIO_BK0)이 로우에서 하이 레벨로 천이한다. 도시된 바와 같이, 글로벌 입출력 라인 리피터 선택 신호(GIO_RPT_SEL0)의 인에이블 시점은 메인 증폭기 제어 신호(MA_EN0)의 인에이블 시점보다 조금 빠르다. 이는 데이타 전달 라인(GIO_BK)에서 글로벌 입출력 라인(121)로 데이타를 전달하는 시간을 줄이기 위함이다.As shown in FIG. 2, when the main amplifier control signal MA_EN0 is enabled at the high level, the data transfer line GIO_BK0 transitions from low to high level. As illustrated, the enable time of the global input / output line repeater selection signal GIO_RPT_SEL0 is slightly faster than the enable time of the main amplifier control signal MA_EN0. This is to reduce the time for transferring data from the data transfer line GIO_BK to the global input / output line 121.

다음, 데이타 전달 라인(GIO_BK0)이 로우에서 하이 레벨로 천이하면, 그에 대응하여 글로벌 입출력 라인(121)도 하이 레벨로 천이한다. Next, when the data transfer line GIO_BK0 transitions from low to high level, the global input / output line 121 also transitions to high level correspondingly.

다음, 메인 증폭기 제어 신호(MA_ENm)가 하이 레벨로 인에이블되면, 데이타 전달 라인(GIO_BKm)이 로우에서 하이 레벨로 천이한다. 전술한 바와 마찬가지로, 글로벌 입출력 라인 리피터 선택 신호(GIO_RPT_SELk)의 인에이블 시점은 메인 증폭기 제어 신호(MA_ENm)의 인에이블 시점보다 조금 빠르다. 여기서, 글로벌 입출력 라인 리피터 선택 신호(GIO_RPT_SELk)가 인에이블되는 경우, 글로벌 입출력 라인(121)은 데이타 전달 라인(GIO_BKm)의 전상태인 로우 상태로 인하여 하이 레벨에서 로우 레벨로 천이하게 된다. Next, when the main amplifier control signal MA_ENm is enabled at the high level, the data transfer line GIO_BKm transitions from low to high level. As described above, the enable time of the global input / output line repeater selection signal GIO_RPT_SELk is slightly faster than the enable time of the main amplifier control signal MA_ENm. Here, when the global input / output line repeater selection signal GIO_RPT_SELk is enabled, the global input / output line 121 transitions from the high level to the low level due to the low state of the previous state of the data transfer line GIO_BKm.

그 다음, 데이타 전달 라인(GIO_BKm)을 통하여 하이 레벨의 데이타가 글로벌 입출력 라인(121)으로 전달되면, 도면에서 보듯이, 글로벌 입출력 라인(121)은 로우 레벨에서 하이 레벨로 천이한다. Then, when the high level data is transferred to the global input / output line 121 through the data transfer line GIO_BKm, as shown in the figure, the global input / output line 121 transitions from the low level to the high level.

그런데, 종래의 경우, 도 2에서 보듯이, 뱅크(111)로부터 독출된 데이타가 글로벌 입출력 라인(121)으로 전달된 경우, 뱅크(111)로부터 전달된 데이타의 유효 구간(도 2의 valid 구간)은 뱅크(114)로부터 독출되는 데이타로 인하여 좁아진다는 문제점이 있었다. However, in the conventional case, as shown in FIG. 2, when data read from the bank 111 is transferred to the global input / output line 121, a valid section of the data transmitted from the bank 111 (valid section in FIG. 2). Has a problem of narrowing due to data read from the bank 114.

본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 글로벌 입출력 라인으로 전송되는 데이타의 유효 구간을 증가시키기 위한 구조를 갖는 메모리 장치를 제공한다. The present invention has been proposed to solve the above-described problem, and provides a memory device having a structure for increasing a valid period of data transmitted to a global input / output line.

이를 위하여 본 발명은 글로벌 입출력 라인이 열리는 시점을 메인 증폭기가 인에이블되는 시점에 동기시킨 메모리 장치를 제공한다.To this end, the present invention provides a memory device in which a time point at which a global input / output line is opened is synchronized with a time point at which a main amplifier is enabled.

본 발명에 따른 메모리 장치는 복수개의 메모리 뱅크와, 상기 각 뱅크로부터 독출되는 데이타를 증폭하는 증폭기와, 상기 증폭기를 통하여 전달되는 데이타를 수신하여 글로벌 입출력 라인으로 전송하는 리피터를 구비하며, 상기 리피터가 인에이블된 후, 상기 증폭기가 인에이블되어 상기 데이타가 상기 글로벌 입출력 라인으로 전송되며, 상기 글로벌 입출력 라인이 열리는 시점은 상기 증폭기를 인에이블시키는 제어 신호에 의하여 결정된다.A memory device according to the present invention includes a plurality of memory banks, an amplifier for amplifying data read from each bank, and a repeater for receiving data transmitted through the amplifier and transmitting the received data to a global input / output line. After being enabled, the amplifier is enabled so that the data is transmitted to the global input / output line, and the time point at which the global input / output line is opened is determined by a control signal that enables the amplifier.

(실시예)(Example)

도 3은 본 발명에 따른 메모리 장치의 개략도이다. 3 is a schematic diagram of a memory device according to the present invention.

도 3에서, m개의 뱅크(311, 312, 313, 314)는 독립적으로 동작 가능한 메모 리 셀 어레이를 나타내고, 각 뱅크에 일대일 대응하는 메인 증폭기(315, 316, 317, 318)는 각 뱅크에서 독출된 데이타를 증폭하는 역할을 하며, k (여기서, k<m)개의 글로벌 입출력 라인 리피터(319, 320)는 메인 증폭기로부터 전달된 데이타를 수신하여 글로벌 입출력 라인(321)으로 전달한다. 도시되지는 않았지만, 글로벌 입출력 라인(321)으로 전달된 데이타는 출력 드라이버를 통하여 메모리 장치의 외부로 출력된다. 지금까지의 설명은 리드 동작 기준이었으나, 데이타의 진행 방향에 차이가 있을 뿐 라이트 동작도 동일하게 적용된다. In FIG. 3, m banks 311, 312, 313, and 314 represent memory cell arrays that can be operated independently, and main amplifiers 315, 316, 317, and 318 corresponding one to one bank are read from each bank. The amplified data is amplified, and k (where k <m) global input / output line repeaters 319 and 320 receive data transmitted from the main amplifier and transmit the received data to the global input / output line 321. Although not shown, data transferred to the global input / output line 321 is output to the outside of the memory device through an output driver. The description so far has been based on the read operation, but there is a difference in the direction of data progression and the write operation is equally applicable.

이하에서는 도 3에서 사용된 신호 또는 라인에 대하여 설명한다. Hereinafter, the signal or line used in FIG. 3 will be described.

도 3에서, 메인 증폭기 제어 신호(MA_EN0,MA_EN1,.., MA_ENm-1, MA_ENm)는 그에 대응하는 대응하는 메인 증폭기(315, 316, 317, 318)와 글로벌 입출력 라인 리피터(319, 320)의 동작을 제어한다. 즉, 종래 기술과 달리, 본 발명의 경우, 메인 증폭기 제어 신호(MA_EN0,MA_EN1,.., MA_ENm-1, MA_ENm)가 메인 증폭기와 글로벌 입출력 라인 리피터에 동시에 인가된다. 이 점에 대하여는 후술된다. In FIG. 3, the main amplifier control signals MA_EN0, MA_EN1,... MA_ENm-1, MA_ENm correspond to the corresponding main amplifiers 315, 316, 317, 318 and the global input / output line repeaters 319, 320. Control the operation. That is, unlike the prior art, in the present invention, the main amplifier control signals MA_EN0, MA_EN1, MA_ENm-1, MA_ENm are simultaneously applied to the main amplifier and the global input / output line repeater. This point is mentioned later.

글로벌 입출력 라인 리피터 선택 신호(GIO_RPT_SEL0, ...,GIO_RPT_SELk)는 글로벌 입출력 라인 리피터(319, 320)를 선택하는 제어 신호이다.The global input / output line repeater selection signals GIO_RPT_SEL0,..., GIO_RPT_SELk are control signals for selecting the global input / output line repeaters 319 and 320.

글로벌 입출력 라인(321)을 표시하는 부호(GIO(xN))에서 "xN"은 N개의 글로벌 입출력 라인이 있음을 의미한다. In the sign GIO (xN) indicating the global input / output line 321, “xN” means that there are N global input / output lines.

마찬가지로, 복수개의 메인 증폭기(315~318)와 글로벌 입출력 라인 리피터(319, 320)을 연결하는 데이타 전달 라인(GIO_BK0(xN), GIO_BK1(xN),.., GIO_BKm-1(xN), GIO_BKm(xN))에서 "xN"은 N개의 데이타 전달 라인이 있음을 의미한 다. Similarly, data transfer lines GIO_BK0 (xN), GIO_BK1 (xN), GIO_BKm-1 (xN), and GIO_BKm ( "xN" in xN)) means that there are N data transmission lines.

이하에서는 도 4의 파형도를 참조하여 도 3에 도시된 메모리 장치의 동작을 설명하기로 한다. Hereinafter, an operation of the memory device shown in FIG. 3 will be described with reference to the waveform diagram of FIG. 4.

도 4는 뱅크(311)로부터 하이 레벨의 데이타를 독출하는 과정과 뱅크(314)로부터 하이 레벨의 데이타를 독출하는 과정을 간단히 설명하는 파형도이다. 4 is a waveform diagram for briefly explaining a process of reading high level data from the bank 311 and a process of reading high level data from the bank 314.

도 4에 도시된 바와 같이, 메인 증폭기 제어 신호(MA_EN0)가 하이 레벨로 인에이블되면, 데이타 전달 라인(GIO_BK0)이 로우에서 하이 레벨로 천이한다. 도시된 바와 같이, 글로벌 입출력 라인 리피터 선택 신호(GIO_RPT_SEL0)의 인에이블 시점은 메인 증폭기 제어 신호(MA_EN0)의 인에이블 시점보다 조금 빠르다. 이는 데이타 전달 라인(GIO_BK)에서 글로벌 입출력 라인(121)로 데이타를 전달하는 시간을 줄이기 위한 것으로 종래와 동일하다. 참고로, 본 발명의 경우, 글로벌 입출력 라인 리피터 선택 신호(GIO_RPT_SEL0)과 메인 증폭기 제어 신호(MA_EN0)가 모두 인에이블된 시점에 동기되어 글로벌 입출력 라인(321)이 열리게 된다. As shown in FIG. 4, when the main amplifier control signal MA_EN0 is enabled at the high level, the data transfer line GIO_BK0 transitions from low to high level. As illustrated, the enable time of the global input / output line repeater selection signal GIO_RPT_SEL0 is slightly faster than the enable time of the main amplifier control signal MA_EN0. This is to reduce the time for transferring data from the data transfer line GIO_BK to the global input / output line 121, which is the same as in the related art. For reference, in the present invention, the global input / output line 321 is opened in synchronization with the time when the global input / output line repeater selection signal GIO_RPT_SEL0 and the main amplifier control signal MA_EN0 are enabled.

따라서, 메인 증폭기 제어 신호(MA_EN0)가 인에이블된 후, 데이타 전달 라인(GIO_BK0)이 로우에서 하이 레벨로 천이하면, 그에 대응하여 글로벌 입출력 라인(321)도 하이 레벨로 천이한다. Accordingly, when the data transfer line GIO_BK0 transitions from low to high level after the main amplifier control signal MA_EN0 is enabled, the global input / output line 321 also transitions to high level correspondingly.

다음, 메인 증폭기 제어 신호(MA_ENm)가 하이 레벨로 인에이블되면, 데이타 전달 라인(GIO_BKm)이 로우에서 하이 레벨로 천이한다. 전술한 바와 마찬가지로, 글로벌 입출력 라인 리피터 선택 신호(GIO_RPT_SELk)의 인에이블 시점은 메인 증폭기 제어 신호(MA_ENm)의 인에이블 시점보다 조금 빠르다. 그러나, 전술한 바와같 이, , 본 발명의 경우, 글로벌 입출력 라인 리피터 선택 신호(GIO_RPT_SELk)가 인에이블되더라도 글로벌 입출력 라인(321)이 열리지 않는다. 즉, 글로벌 입출력 라인 리피터 선택 신호(GIO_RPT_SELk)이 인에이블된 상태에서 메인 증폭기 제어 신호(MA_ENm)가 인에이블되는 시점에 동기되어 글로벌 입출력 라인(321)이 열리게 된다. Next, when the main amplifier control signal MA_ENm is enabled at the high level, the data transfer line GIO_BKm transitions from low to high level. As described above, the enable time of the global input / output line repeater selection signal GIO_RPT_SELk is slightly faster than the enable time of the main amplifier control signal MA_ENm. However, as described above, in the present invention, even if the global input / output line repeater selection signal GIO_RPT_SELk is enabled, the global input / output line 321 is not opened. That is, the global input / output line 321 is opened in synchronization with the time when the main amplifier control signal MA_ENm is enabled while the global input / output line repeater selection signal GIO_RPT_SELk is enabled.

따라서, 메인 증폭기 제어 신호(MA_ENm)가 인에이블된 후, 데이타 전달 라인(GIO_BKm)을 통하여 하이 레벨의 데이타가 글로벌 입출력 라인(321)으로 전달되면, 도면에서 보듯이, 글로벌 입출력 라인(321)은 로우 레벨에서 하이 레벨로 천이한다. Therefore, after the main amplifier control signal MA_ENm is enabled, when high level data is transferred to the global input / output line 321 through the data transfer line GIO_BKm, as shown in the drawing, the global input / output line 321 Transition from low level to high level.

본 발명의 경우, 글로벌 입출력 라인 리피터 선택 신호에 의하여 글로벌 입출력 라인이 열림으로 인하여 초래되던 종래의 문제점, 즉, 글로벌 입출력 라인에 전달된 데이타의 유효 존속 구간이 좁아지는 문제점을 해소할 수 있다.In the present invention, the conventional problem caused by the opening of the global input / output line by the global input / output line repeater selection signal, that is, the problem that the effective duration of the data transmitted to the global input / output line is narrowed.

Claims (1)

복수개의 메모리 뱅크와, A plurality of memory banks, 상기 각 뱅크로부터 독출되는 데이타를 증폭하는 증폭기와,An amplifier for amplifying data read from each bank; 상기 증폭기를 통하여 전달되는 데이타를 수신하여 글로벌 입출력 라인으로 전송하는 리피터를 구비하며,A repeater that receives data transmitted through the amplifier and transmits the data to a global input / output line, 상기 리피터가 인에이블된 후, 상기 증폭기가 인에이블되어 상기 데이타가 상기 글로벌 입출력 라인으로 전송되며,After the repeater is enabled, the amplifier is enabled so that the data is transmitted to the global input / output line, 상기 글로벌 입출력 라인이 열리는 시점은 상기 증폭기를 인에이블시키는 제어 신호에 의하여 결정되는 것을 특징으로 하는 메모리 장치.The time point at which the global input / output line opens is determined by a control signal for enabling the amplifier.
KR1020050083247A 2005-09-07 2005-09-07 Memory device KR20070028074A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050083247A KR20070028074A (en) 2005-09-07 2005-09-07 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050083247A KR20070028074A (en) 2005-09-07 2005-09-07 Memory device

Publications (1)

Publication Number Publication Date
KR20070028074A true KR20070028074A (en) 2007-03-12

Family

ID=38100993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050083247A KR20070028074A (en) 2005-09-07 2005-09-07 Memory device

Country Status (1)

Country Link
KR (1) KR20070028074A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554864B2 (en) 2007-03-27 2009-06-30 Hynix Semiconductor Inc. Semiconductor memory device including a global input/output line of a data transfer path and its surrounding circuits
KR100920829B1 (en) * 2007-03-27 2009-10-08 주식회사 하이닉스반도체 Semiconductor memory device
KR20190048398A (en) * 2017-10-31 2019-05-09 에스케이하이닉스 주식회사 Semiconductor memory apparatus and semiconductor system including the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554864B2 (en) 2007-03-27 2009-06-30 Hynix Semiconductor Inc. Semiconductor memory device including a global input/output line of a data transfer path and its surrounding circuits
KR100920829B1 (en) * 2007-03-27 2009-10-08 주식회사 하이닉스반도체 Semiconductor memory device
US8036049B2 (en) 2007-03-27 2011-10-11 Hynix Semiconductor Inc. Semiconductor memory device including a global input/output line of a data transfer path and its surrounding circuits
KR20190048398A (en) * 2017-10-31 2019-05-09 에스케이하이닉스 주식회사 Semiconductor memory apparatus and semiconductor system including the same

Similar Documents

Publication Publication Date Title
CN101105980B (en) Memory controller with a self-test function, and method of testing a memory controller
KR100915832B1 (en) Control circuit of read operation for semiconductor memory apparatus
KR100972555B1 (en) Circuit and method for outputing data
JP4616639B2 (en) Data output compression circuit and method for testing cells in a bank
KR100907008B1 (en) Semiconductor memory device and data masking method of the same
KR20070028074A (en) Memory device
US8873305B2 (en) Semiconductor memory device having data compression test circuit
US20060171211A1 (en) Semiconductor memory device and method for multiplexing write data thereof
US7023742B2 (en) Semiconductor device and method for inputting/outputting data simultaneously through single pad
KR20050067472A (en) Semiconductor memory device for data access with high speed
KR100505598B1 (en) Semiconductor memory device
US7826303B2 (en) Data output circuit having shared data output control unit
KR20040072224A (en) Semiconductor memory device having input output architecture capable of increasing write and read operation speed
KR100902123B1 (en) Semiconductor Memory Devoce doing Address training operation
KR100759780B1 (en) Semiconductor memory device and method of inputting and outputting data for the semiconductor memory device
US8634245B2 (en) Control circuit of read operation for semiconductor memory apparatus
US7978535B2 (en) Data input/output circuit and method of semiconductor memory apparatus
US6021062A (en) Semiconductor memory device capable of reducing a load imposed upon a sense amplifier to shorten a sensing time
US6757210B2 (en) Semiconductor memory device
US8213245B2 (en) Semiconductor memory device
KR20000033086A (en) Output circuit for reducing time delay in data output in memory device
US20210327480A1 (en) Semiconductor device including input/output pad
KR20010059962A (en) Semiconductor memory device
KR20020096539A (en) Apparatus for Read/Write of Semiconductor Memory Device
KR100911899B1 (en) Synchronous memory device for enhancing data align margin

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination