KR20070021403A - 액정 표시장치 - Google Patents

액정 표시장치 Download PDF

Info

Publication number
KR20070021403A
KR20070021403A KR1020050075624A KR20050075624A KR20070021403A KR 20070021403 A KR20070021403 A KR 20070021403A KR 1020050075624 A KR1020050075624 A KR 1020050075624A KR 20050075624 A KR20050075624 A KR 20050075624A KR 20070021403 A KR20070021403 A KR 20070021403A
Authority
KR
South Korea
Prior art keywords
liquid crystal
gate
sealant
driving circuit
image display
Prior art date
Application number
KR1020050075624A
Other languages
English (en)
Other versions
KR101147097B1 (ko
Inventor
김홍재
박광순
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050075624A priority Critical patent/KR101147097B1/ko
Publication of KR20070021403A publication Critical patent/KR20070021403A/ko
Application granted granted Critical
Publication of KR101147097B1 publication Critical patent/KR101147097B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 주입구에 대응되는 영역에서 발생되는 수평 줄무늬를 방지하여 화질을 향상시킬 수 있도록 한 액정 표시장치에 관한 것이다.
본 발명에 따른 액정 표시장치는 화상을 표시하는 화상 표시부를 가지도록 밀봉제에 의해 합착된 트랜지스터 및 컬러필터 기판을 포함하는 액정패널과, 상기 화상 표시부의 일측과 상기 밀봉제 사이에 형성되어 상기 화상 표시부에 게이트 펄스를 공급하는 제 1 게이트 구동회로와, 상기 밀봉제와 일정 간격 이격되도록 상기 화상 표시부의 타측과 상기 밀봉제 사이에 형성되어 상기 화상 표시부에 게이트 펄스를 공급하는 제 2 게이트 구동회로와, 상기 화상 표시부에 화상 신호를 공급하는 데이터 드라이버를 구비하는 것을 특징으로 한다.
이러한 구성에 의하여 본 발명은 밀봉제와 중첩되지 않도록 액정 주입구에 인접하도록 형성된 게이트 구동회로의 폭을 감소시킴으로써 액정 주입구 영역에서 발생되는 수평 줄무늬 현상을 방지할 수 있다. 이에 따라, 본 발명은 수평 줄무늬 현상을 방지할 수 있으므로 액정 표시장치의 수율을 향상시킬 수 있다.
밀봉제, 밀봉패턴, 게이트 구동회로, 중첩, 수평 줄무늬

Description

액정 표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 관련기술에 따른 액정 표시장치를 개략적으로 나타낸 도면.
도 2는 도 1에 도시된 제 1 및 제 2 게이트 구동회로를 나타내는 도면.
도 3은 도 1에 도시된 A 부분을 확대하여 나타낸 도면.
도 4는 관련기술에 따른 액정 표시장치에서 발생되는 수평 줄무늬를 나타낸 도면.
도 5는 본 발명의 실시 예에 따른 액정 표시장치를 개략적으로 나타낸 도면.
도 6은 도 5에 도시된 제 1 및 제 2 게이트 구동회로를 나타낸 도면.
도 7은 도 5에 도시된 제 1 및 제 2 게이트 구동회로와 밀봉제를 나타낸 도면.
도 8은 도 7에 도시된 B 부분을 확대하여 나타낸 도면.
도 9는 도 5에 도시된 제 2 게이트 구동회로의 출력신호를 나타내는 파형도.
< 도면의 주요 부분에 대한 부호설명 >
2, 102 : 컬러필터 어레이 기판 4, 104 : 트랜지스터 어레이 기판
10, 110 : 액정패널 12, 112 : 화상 표시부
50, 150 : 제 1 게이트 구동회로 60, 160 : 제 2 게이트 구동회로
70, 170 : 밀봉제 80, 180 : 액정 주입구
82, 182 : 밀봉 패턴 90 : 수평 줄무늬
본 발명은 액정 표시장치에 관한 것으로, 특히 액정 주입구에 대응되는 영역에서 발생되는 수평 줄무늬를 방지하여 화질을 향상시킬 수 있도록 한 액정 표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 대두되고 있다. 이러한 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.
통상의 액정 표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시장치는 액정셀들이 매트릭스 형태로 배열된 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널에는 게이트 라인들과 데이터 라인들이 교차하게 배열되고 그 게이트 라인들과 데이터 라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막 트랜지스터(Thin Film Transistor; 이하, TFT라 함)의 소스 및 드레인 단자들을 경유하여 데이터 라인들 중 어느 하나에 접속된다. TFT의 게이트단자는 게이트 라인들 중 어느 하나에 접속된다.
이러한 액정 표시장치에 이용되는 TFT는 반도체층으로 아몰퍼스(Amorphous) 실리콘 또는 폴리(Poly) 실리콘을 이용한다. 아몰퍼스형 액정 표시장치는 아몰퍼스 실리콘층이 비교적 균일성이 좋고 특성이 안정된 장점을 가지고 있으나, 전하이동도가 작아 화소밀도를 향상시키기 어려운 단점을 가진다. 그러나, 최근에는 회로적 보완을 통해 아몰퍼스 실리콘을 이용한 구동회로를 어레이 기판 상에 내장할 수 있게 되었다.
도 1은 관련기술에 따른 액정 표시장치를 개략적으로 나타낸 도면이다.
도 1을 참조하면, 관련기술에 따른 액정 표시장치는 화상을 표시하는 화상 표시부(12)를 가지도록 밀봉제(Seal)(70)에 의해 합착된 컬러필터 어레이 기판(2) 및 트랜지스터 어레이 기판(4)을 포함하는 액정패널(10)과, 밀봉제(70)와 일부 중첩되도록 밀봉제(70)와 액정패널(10)의 일측 가장자리 사이에 형성되어 화상 표시부(12)에 게이트 펄스를 공급하는 제 1 게이트 구동회로(50)와, 밀봉제(70)와 일부 중첩되도록 밀봉제(70)와 액정패널(10)의 타측 가장자리 사이에 형성되어 화상 표시부(12)에 게이트 펄스를 공급하는 제 2 게이트 구동회로(60)와, 화상 표시부(12)에 아날로그 화상 신호를 공급하는 복수의 데이터 집적회로(Data Integrated Circuit)(40)를 구비한다.
또한, 관련기술에 따른 액정 표시장치는 제 1 및 제 2 게이트 구동회로(50, 60)와 복수의 데이터 집적회로(40)를 제어하는 타이밍 제어부(22)를 포함하는 구동 회로가 실장된 인쇄회로기판(Printed Circuit Board)(20)과, 데이터 집적회로(40)가 실장되어 인쇄회로기판(20)과 액정패널(10)간에 접속된 복수의 테이프 캐리어 패키지(Tape Carrier Package; 이하, TCP라 함)(34)를 구비한다.
액정패널(10)은 밀봉제(70)에 의해 서로 대향하도록 합착된 컬러필터 어레이 기판(2) 및 트랜지스터 어레이 기판(4)과, 대향된 두 어레이 기판(2, 4) 사이의 셀갭을 일정하게 유지시키기 위한 스페이서와, 스페이서에 의해 마련된 액정공간에 채워진 액정을 구비한다.
컬러필터 어레이 기판(2)의 표시영역, 즉 화상 표시부(12)에는 도시하지 않은 컬러필터, 공통전극, 블랙 매트릭스 등이 형성된다. 이때, 공통전극은 액정 모드에 따라 트랜지스터 어레이 기판(4) 또는/및 컬러필터 어레이 기판(2)에 형성될 수 있다.
트랜지스터 어레이 기판(4)의 표시영역, 즉 화상 표시부(12)에는 복수의 데이터 라인(DL)과 복수의 게이트 라인(GL) 등의 신호배선이 형성되고, 데이터 라인(DL)과 게이트 라인(GL)의 교차에 의해 정의되는 액정셀 영역에 형성되는 박막 트랜지스터(Thin Film Transistor)와, 각 박막 트랜지스터(TFT)에 접속되는 화소전극을 구비한다.
각 액정셀은 등가적으로 액정 커패시터(Clc)로 표시될 수 있으며, 액정 커패시터(Clc)에 충전된 데이터 신호를 다음 데이터 신호가 충전될 때까지 유지시키기 위한 스토리지 커패시터(Cst)를 포함한다. 박막 트랜지스터는 게이트 라인(GL)으로부터의 스캔신호(게이트 펄스)에 응답하여 데이터 라인(DL)으로부터 액정셀 쪽으 로 전송될 화상신호를 화소전극으로 절환하게 된다.
한편, 트랜지스터 어레이 기판(4)의 상측 비표시영역에는 데이터 라인(DL)에 접속되는 데이터 패드영역이 형성된다. 또한, 트랜지스터 어레이 기판(4)의 좌측 및 우측 비표시영역에는 게이트 라인(GL)에 접속된 제 1 및 제 2 게이트 구동회로(50, 60)가 형성된다.
밀봉제(70)는 액정 주입구(80)를 제외한 컬러필터 어레이 기판(2) 또는/및 트랜지스터 어레이 기판(4)의 가장자리를 따라 형성되어 합착 공정을 통해 두 어레이 기판(2, 4)을 합착한다. 이때, 밀봉제(70)는 트랜지스터 어레이 기판(4)의 좌측 및 우측에 형성된 제 1 및 제 2 게이트 구동회로(50, 60)와 일부 중첩되도록 형성된다.
액정 주입구(80)는 합착된 두 어레이 기판(2, 4)의 일측에 형성되어 두 어레이 기판(2, 4)의 합착 공정 후 액정 주입 공정시 액정이 주입된다. 이때, 액정 주입구(80)에는 액정 주입시 댐(Dam) 역할을 하도록 일정한 간격으로 형성된 복수의 밀봉 패턴(82)이 형성된다. 이러한, 복수의 밀봉 패턴(82)을 포함하는 액정 주입구(80)는 액정 주입 공정 후 봉지공정시 봉지제에 의해 봉지된다.
각 TCP(34)는 TAB(Tape Automated Bonding) 방식에 의해 인쇄회로기판(20)과 액정패널(10)간에 전기적으로 접속된다. 이때, 각 TCP(34)의 입력패드들은 인쇄회로기판(20)에 전기적으로 접속되고, 출력패드들은 액정패널(10)에 전기적으로 접속된다.
각 데이터 집적회로(40)는 인쇄회로기판(20)에 실장된 타이밍 제어부로부터 TCP(34)의 입력패드를 통해 제어신호 및 데이터 신호를 입력받고, 입력된 제어신호를 이용하여 데이터 신호를 상기 아날로그 화상신호로 변환하여 TCP(34)의 출력패드를 통해 액정패널(10)의 데이터 라인(DL)에 공급한다.
타이밍 제어부(22)는 외부의 구동 시스템으로부터 공급되는 수직, 수평 동기신호 및 데이터 인에이블 신호에 따라 구동 시스템으로부터 공급되는 소스 데이터를 액정패널(10)의 구동에 알맞도록 정렬하여 각 데이터 집적회로(40)에 공급한다.
또한, 타이밍 제어부(22)는 구동 시스템으로부터 공급되는 수직, 수평 동기신호 및 데이터 인에이블 신호를 이용하여 각 데이터 집적회로(40)의 구동 타이밍을 제어하기 위한 데이터 제어신호를 생성하여 각 데이터 집적회로(40)에 공급한다. 그리고, 타이밍 제어부(22)는 구동 시스템으로부터 공급되는 수직, 수평 동기신호 및 데이터 인에이블 신호를 이용하여 제 1 및 제 2 게이트 구동회로(50, 60) 각각의 구동 타이밍을 제어하기 위한 게이트 제어신호를 생성하여 제 1 및 제 2 게이트 구동회로(50, 60) 각각에 공급한다.
제 1 게이트 구동회로(50)는 트랜지스터 어레이 기판(4)의 일측 끝단과 밀봉제(70) 사이에 직접 형성되어 게이트 라인(GL)에 순차적으로 게이트 펄스를 공급한다.
이를 위해, 제 1 게이트 구동회로(50)는 도 2에 도시된 바와 같이 게이트 라인들(GL)의 일측 각각에 출력단이 접속된 복수의 제 1 스테이지들(521 내지 52n)로 구성된다.
복수의 제 1 스테이지들(521 내지 52n) 각각은 스타트 펄스(GSP) 입력라인에 종속 접속됨과 아울러 적어도 하나의 클럭신호(CLK) 입력라인에 각각 접속된다. 적어도 하나의 클럭신호(CLK)는 한 클럭씩 순차적으로 위상 지연된 형태로 공급된다. 이때, 클럭신호(CLK) 입력라인에 공급되는 클럭신호(CLK)의 개수가 2개일 경우 제 1 게이트 구동회로(50)는 2상 쉬프트 레지스터라 한다.
이에 따라, 복수의 제 1 스테이지들(521 내지 52n) 각각은 2개의 클럭신호(CLK1, CLK3)에 따라 스타트 펄스(GSP)를 한 클럭씩 쉬프트시켜 출력한다. 이때 제 1 게이트 구동회로(50)의 각 제 1 스테이지(521 내지 52n)로부터 출력되는 신호들은 게이트 펄스(GP)로 공급됨과 아울러 다음단 스테이지(522 내지 52n)로 공급된다.
한편, 복수의 제 1 스테이지들(521 내지 52n) 각각은 2개의 클럭신호(CLK1, CLK3)에 따라 스타트 펄스(GSP)를 한 클럭씩 쉬프트시키기 위하여 동일한 채널 폭을 가지는 복수의 트랜지스터들로 구성된다. 이에 따라, 제 1 게이트 구동회로(50)는 복수의 트랜지스터들 각각의 면적으로 인하여 일정한 폭(W)을 가지며 밀봉제(70)와 일부 중첩되도록 형성된다.
제 2 게이트 구동회로(60)는 트랜지스터 어레이 기판(4)의 타측 끝단과 밀봉제(70) 사이에 직접 형성되어 게이트 라인(GL)에 순차적으로 게이트 펄스를 공급한다.
이를 위해, 제 2 게이트 구동회로(60)는 도 2에 도시된 바와 같이 게이트 라인들(GL)의 타측 각각에 출력단이 접속된 복수의 제 2 스테이지들(621 내지 62n)로 구성된다.
복수의 제 2 스테이지들(621 내지 62n) 각각은 스타트 펄스(GSP) 입력라인에 종속 접속됨과 아울러 적어도 하나의 클럭신호(CLK) 입력라인에 각각 접속된다. 적어도 하나의 클럭신호(CLK)는 한 클럭씩 순차적으로 위상 지연된 형태로 공급된다. 이때, 클럭신호(CLK) 입력라인에 공급되는 클럭신호(CLK)의 개수가 2개일 경우 제 2 게이트 구동회로(60)는 2상 쉬프트 레지스터라 한다.
이에 따라, 복수의 제 2 스테이지들(621 내지 62n) 각각은 2개의 클럭신호(CLK2, CLK4)에 따라 스타트 펄스(GSP)를 한 클럭씩 쉬프트시켜 출력한다. 이때 제 2 게이트 구동회로(60)의 각 제 2 스테이지(621 내지 62n)로부터 출력되는 신호들은 게이트 펄스(GP)로 공급됨과 아울러 다음단 스테이지(622 내지 62n)로 공급된다.
한편, 복수의 제 2 스테이지들(621 내지 62n) 각각은 2개의 클럭신호(CLK1, CLK3)에 따라 스타트 펄스(GSP)를 한 클럭씩 쉬프트시키기 위하여 동일한 채널 폭(W)을 가지는 복수의 트랜지스터들로 구성된다. 이에 따라, 제 2 게이트 구동회로(60)는 복수의 트랜지스터들 각각의 면적으로 인하여 일정한 폭(W)을 가지며 밀봉제(70)와 일부 중첩됨과 아울러 액정 주입구(80)에 중첩되도록 형성된다.
이와 같은, 관련기술에 따른 액정 표시장치는 액정패널(10)에 내장된 제 1 및 제 2 게이트 구동회로(50, 60)를 이용하여 게이트 라인들(GL)에 순차적으로 게이트 펄스(GP)를 공급함과 동기되도록 복수의 데이터 집적회로(40)로부터의 아날로그 화상신호를 데이터 라인들(DL)에 공급함으로써 화상 표시부(12)에 원하는 화상을 표시하게 된다.
그러나, 관련기술에 따른 액정 표시장치에서 제 2 게이트 구동회로(60)는 도 3에 도시된 바와 같이 밀봉제(70) 및 액정 주입구(80)에 형성된 복수의 U자형 밀봉 패턴(82)과 일부 중첩된다. 즉, 제 2 게이트 구동회로(60)를 구성하는 복수의 제 2 스테이지(621 내지 62n) 중 일부의 스테이지는 각 U자형 밀봉 패턴(82)과 일부 중첩된다.
이에 따라, 관련기술에 따른 액정 표시장치에서는 각 U자형 밀봉 패턴(82)과 일부 중첩되는 제 2 스테이지의 트랜지스터들과 밀봉 패턴(82)의 재료간의 교호작용에 의해 액정 주입구(80)에 대응되는 영역과 그렇지 않은 영역간의 휘도 차이로 인하여 도 4에 도시된 바와 같이 액정패널(10) 상에 수평 줄무늬(90)가 발생하게 된다. 또한, 관련기술에 따른 액정 표시장치에서는 제 2 게이트 구동회로(60)와 밀봉 패턴(82)간의 중첩되는 영역과 그렇지 않은 영역(84)간의 휘도 차이에 의해 액정패널(10) 상에 수평 줄무늬(90)가 발생하게 된다.
구체적으로, 관련기술에 따른 액정 표시장치에서는 제 2 게이트 구동회로(60)의 구동 시간 경과에 따라 액정 주입구(80)를 봉지하는 봉지제의 미경화 성분이 화상 표시부(12) 쪽으로 유입되고, 봉지제의 불순물에 의한 직류성분(DC)의 잔류로 인한 전극간 전압 강하가 발생됨으로써 액정 주입구(80)에 대응되는 영역과 그렇지 않은 영역간의 휘도 차이가 발생하게 된다.
또한, 관련기술에 따른 액정 표시장치에서는 제 2 게이트 구동회로(60)의 각 스테이지의 트랜지스터와 밀봉제(70)간의 중첩으로 인하여 유전율이 변화되어 밀봉제(70)와 중첩되는 제 2 스테이지와 그렇지 않은 제 2 스테이지간의 출력전압 차이 가 발생됨으로써 액정 주입구(80)에 대응되는 영역과 그렇지 않은 영역간의 휘도 차이가 발생하게 된다.
따라서 상기와 같은 문제점을 해결하기 위하여, 본 발명은 액정 주입구에 대응되는 영역에서 발생되는 수평 줄무늬를 방지하여 화질을 향상시킬 수 있도록 한 액정 표시장치를 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치는 화상을 표시하는 화상 표시부를 가지도록 밀봉제에 의해 합착된 트랜지스터 및 컬러필터 기판을 포함하는 액정패널과, 상기 화상 표시부의 일측과 상기 밀봉제 사이에 형성되어 상기 화상 표시부에 게이트 펄스를 공급하는 제 1 게이트 구동회로와, 상기 밀봉제와 일정 간격 이격되도록 상기 화상 표시부의 타측과 상기 밀봉제 사이에 형성되어 상기 화상 표시부에 게이트 펄스를 공급하는 제 2 게이트 구동회로와, 상기 화상 표시부에 화상 신호를 공급하는 데이터 드라이버를 구비하는 것을 특징으로 한다.
상기 제 1 게이트 구동회로의 폭은 상기 제 2 게이트 구동회로와 다른 것을 특징으로 한다.
상기 제 1 게이트 구동회로의 폭은 상기 제 2 게이트 구동회로보다 넓은 것을 특징으로 한다.
상기 제 1 게이트 구동회로는 적어도 2개의 클럭신호에 따라 순차적으로 게 이트 펄스를 상기 화상 표시부에 공급하기 위한 복수의 트랜지스터를 가지는 복수의 제 1 스테이지들을 구비하고, 상기 제 2 게이트 구동회로는 적어도 2개의 클럭신호에 따라 순차적으로 게이트 펄스를 상기 화상 표시부에 공급하기 위한 복수의 트랜지스터를 가지는 복수의 제 2 스테이지들을 구비하는 것을 특징으로 한다.
상기 제 2 스테이지를 구성하는 각 트랜지스터의 채널 폭은 상기 제 1 스테이지를 구성하는 각 트랜지스터보다 좁은 것을 특징으로 한다.
상기 제 1 게이트 구동회로의 일측은 상기 밀봉제와 일부 중첩되는 것을 특징으로 한다.
상기 액정 표시장치는 상기 합착된 트랜지스터 및 컬러필터 기판 사이의 공간에 액정을 주입시키기 위한 액정 주입구를 더 구비하는 것을 특징으로 한다.
상기 제 2 게이트 구동회로는 상기 액정 주입구에 인접한 상기 화상 표시부와 상기 밀봉제 사이에 형성되는 것을 특징으로 한다.
이하에서, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 5는 본 발명의 실시 예에 따른 액정 표시장치를 개략적으로 나타낸 도면이다.
도 6을 참조하면, 본 발명의 실시 예에 따른 액정 표시장치는 화상을 표시하는 화상 표시부(112)를 가지도록 밀봉제(Seal)(170)에 의해 합착된 컬러필터 어레이 기판(102) 및 트랜지스터 어레이 기판(104)을 포함하는 액정패널(110)과, 밀봉제(170)와 화상 표시부(112) 사이에 형성되어 화상 표시부(112)에 게이트 펄스를 공급하는 제 1 게이트 구동회로(150)와, 밀봉제(170)와 일정 간격(Gap)으로 이격되도록 밀봉제(170)와 화상 표시부(112) 사이에 형성되어 화상 표시부(112)에 게이트 펄스를 공급하는 제 2 게이트 구동회로(160)와, 화상 표시부(112)에 아날로그 화상 신호를 공급하는 복수의 데이터 집적회로(Data Integrated Circuit)(140)를 구비한다.
또한, 본 발명의 실시 예에 따른 액정 표시장치는 제 1 및 제 2 게이트 구동회로(150, 160)와 복수의 데이터 집적회로(140)를 제어하는 타이밍 제어부(122)를 포함하는 구동회로가 실장된 인쇄회로기판(Printed Circuit Board)(120)과, 데이터 집적회로(140)가 실장되어 인쇄회로기판(120)과 액정패널(110)간에 접속된 복수의 테이프 캐리어 패키지(Tape Carrier Package; 이하, TCP라 함)(134)를 구비한다.
액정패널(110)은 밀봉제(170)에 의해 서로 대향하도록 합착된 컬러필터 어레이 기판(102) 및 트랜지스터 어레이 기판(104)과, 대향된 두 어레이 기판(102, 104) 사이의 셀갭을 일정하게 유지시키기 위한 스페이서와, 스페이서에 의해 마련된 액정공간에 채워진 액정을 구비한다.
컬러필터 어레이 기판(102)의 표시영역, 즉 화상 표시부(112)에는 도시하지 않은 컬러필터, 공통전극, 블랙 매트릭스 등이 형성된다. 이때, 공통전극은 액정 모드에 따라 트랜지스터 어레이 기판(104) 또는/및 컬러필터 어레이 기판(102)에 형성될 수 있다.
트랜지스터 어레이 기판(104)의 표시영역, 즉 화상 표시부(112)에는 복수의 데이터 라인(DL)과 복수의 게이트 라인(GL) 등의 신호배선이 형성되고, 데이터 라 인(DL)과 게이트 라인(GL)의 교차에 의해 정의되는 액정셀 영역에 형성되는 박막 트랜지스터(Thin Film Transistor)와, 각 박막 트랜지스터(TFT)에 접속되는 화소전극을 구비한다.
각 액정셀은 등가적으로 액정 커패시터(Clc)로 표시될 수 있으며, 액정 커패시터(Clc)에 충전된 데이터 신호를 다음 데이터 신호가 충전될 때까지 유지시키기 위한 스토리지 커패시터(Cst)를 포함한다. 박막 트랜지스터는 게이트 라인(GL)으로부터의 스캔신호(게이트 펄스)에 응답하여 데이터 라인(DL)으로부터 액정셀 쪽으로 전송될 화상신호를 화소전극으로 절환하게 된다.
한편, 트랜지스터 어레이 기판(104)의 상측 비표시영역에는 데이터 라인(DL)에 접속되는 데이터 패드영역이 형성된다. 또한, 트랜지스터 어레이 기판(104)의 좌측 및 우측 비표시영역에는 게이트 라인(GL)에 접속된 제 1 및 제 2 게이트 구동회로(150, 160)가 형성된다.
밀봉제(170)는 액정 주입구(180)를 제외한 컬러필터 어레이 기판(102) 또는/및 트랜지스터 어레이 기판(104)의 가장자리를 따라 형성되어 합착 공정을 통해 두 어레이 기판(102, 104)을 합착한다.
액정 주입구(180)는 합착된 두 어레이 기판(102, 104)의 일측에 형성되어 두 어레이 기판(102, 104)의 합착 공정 후 액정 주입 공정시 액정이 주입된다. 이때, 액정 주입구(180)에는 액정 주입시 댐(Dam) 역할을 하도록 일정한 간격으로 형성된 복수의 밀봉 패턴(182)이 형성된다. 이러한, 복수의 밀봉 패턴(182)을 포함하는 액정 주입구(180)는 액정 주입 공정 후 봉지공정시 봉지제에 의해 봉지된다.
각 TCP(134)는 TAB(Tape Automated Bonding) 방식에 의해 인쇄회로기판(120)과 액정패널(110)간에 전기적으로 접속된다. 이때, 각 TCP(134)의 입력패드들은 인쇄회로기판(120)에 전기적으로 접속되고, 출력패드들은 액정패널(110)에 전기적으로 접속된다.
각 데이터 집적회로(140)는 인쇄회로기판(120)에 실장된 타이밍 제어부로부터 TCP(134)의 입력패드를 통해 제어신호 및 데이터 신호를 입력받고, 입력된 제어신호를 이용하여 데이터 신호를 상기 아날로그 화상신호로 변환하여 TCP(134)의 출력패드를 통해 액정패널(110)의 데이터 라인(DL)에 공급한다.
타이밍 제어부(122)는 외부의 구동 시스템으로부터 공급되는 수직, 수평 동기신호 및 데이터 인에이블 신호에 따라 구동 시스템으로부터 공급되는 소스 데이터를 액정패널(110)의 구동에 알맞도록 정렬하여 각 데이터 집적회로(140)에 공급한다.
또한, 타이밍 제어부(122)는 구동 시스템으로부터 공급되는 수직, 수평 동기신호 및 데이터 인에이블 신호를 이용하여 각 데이터 집적회로(140)의 구동 타이밍을 제어하기 위한 데이터 제어신호를 생성하여 각 데이터 집적회로(140)에 공급한다. 그리고, 타이밍 제어부(122)는 구동 시스템으로부터 공급되는 수직, 수평 동기신호 및 데이터 인에이블 신호를 이용하여 제 1 및 제 2 게이트 구동회로(150, 160) 각각의 구동 타이밍을 제어하기 위한 게이트 제어신호를 생성하여 제 1 및 제 2 게이트 구동회로(150, 160) 각각에 공급한다.
제 1 및 제 2 게이트 구동회로(150, 160) 각각은 화상 표시부(112)에 배치되 는 위치만 다를 뿐 기능적인 부분은 동일하다.
제 1 게이트 구동회로(150)는 화상 표시부(112)의 일측과 밀봉제(170) 사이의 트랜지스터 어레이 기판(104)에 직접 형성되어 게이트 라인(GL)에 순차적으로 게이트 펄스를 공급한다.
이를 위해, 제 1 게이트 구동회로(150)는 도 6에 도시된 바와 같이 게이트 라인들(GL)의 일측 각각에 출력단이 접속된 복수의 제 1 스테이지들(1521 내지 152n)로 구성된다.
복수의 제 1 스테이지들(1521 내지 152n) 각각은 스타트 펄스(GSP) 입력라인에 종속 접속됨과 아울러 적어도 하나의 클럭신호(CLK) 입력라인에 각각 접속된다. 적어도 하나의 클럭신호(CLK)는 한 클럭씩 순차적으로 위상 지연된 형태로 공급된다. 이때, 클럭신호(CLK) 입력라인에 공급되는 클럭신호(CLK)의 개수가 2개일 경우 제 1 게이트 구동회로(150)는 2상 쉬프트 레지스터라 한다.
이에 따라, 복수의 제 1 스테이지들(1521 내지 152n) 각각은 2개의 클럭신호(CLK1, CLK3)에 따라 스타트 펄스(GSP)를 한 클럭씩 쉬프트시켜 출력한다. 이때 제 1 게이트 구동회로(150)의 각 제 1 스테이지(1521 내지 152n)로부터 출력되는 신호들은 게이트 펄스(GP)로 공급됨과 아울러 다음단 스테이지(1522 내지 152n)로 공급된다.
한편, 복수의 제 1 스테이지들(1521 내지 152n) 각각은 2개의 클럭신호(CLK1, CLK3)에 따라 스타트 펄스(GSP)를 한 클럭씩 쉬프트시키기 위하여 동일한 제 1 채널 폭을 가지는 복수의 트랜지스터들로 구성된다. 이에 따라, 제 1 게이트 구동회로(150)는 복수의 트랜지스터들을 가지는 각 제 1 스테이지들(1521 내지 152n) 각각의 면적으로 인하여 일정한 제 1 폭(W1)을 가지며 밀봉제(170)와 일부 중첩되도록 화상 표시부(112)의 일측면과 밀봉제(170) 사이에 형성된다. 이렇게, 제 1 게이트 구동회로(150)와 밀봉제(170)가 일부 중첩되더라도 제 1 게이트 구동회로(150)의 일측 전체가 밀봉제(170)와 중첩되기 때문에 출력 전압의 편차가 발생하지 않는다.
제 2 게이트 구동회로(160)는 화상 표시부(112)의 타측과 밀봉제(170) 사이의 트랜지스터 어레이 기판(104)에 직접 형성되어 게이트 라인(GL)에 순차적으로 게이트 펄스를 공급한다.
이를 위해, 제 2 게이트 구동회로(160)는 도 6에 도시된 바와 같이 게이트 라인들(GL)의 타측 각각에 출력단이 접속된 복수의 제 2 스테이지들(1621 내지 162n)로 구성된다.
복수의 제 2 스테이지들(1621 내지 162n) 각각은 스타트 펄스(GSP) 입력라인에 종속 접속됨과 아울러 적어도 하나의 클럭신호(CLK) 입력라인에 각각 접속된다. 적어도 하나의 클럭신호(CLK)는 한 클럭씩 순차적으로 위상 지연된 형태로 공급된다. 이때, 클럭신호(CLK) 입력라인에 공급되는 클럭신호(CLK)의 개수가 2개일 경우 제 2 게이트 구동회로(160)는 2상 쉬프트 레지스터라 한다.
이에 따라, 복수의 제 2 스테이지들(1621 내지 162n) 각각은 2개의 클럭신호(CLK2, CLK4)에 따라 스타트 펄스(GSP)를 한 클럭씩 쉬프트시켜 출력한다. 이때 제 2 게이트 구동회로(160)의 각 제 2 스테이지(1621 내지 162n)로부터 출력되는 신호들은 게이트 펄스(GP)로 공급됨과 아울러 다음단 스테이지(1622 내지 162n)로 공급된다.
한편, 복수의 제 2 스테이지들(1621 내지 162n) 각각은 2개의 클럭신호(CLK1, CLK3)에 따라 스타트 펄스(GSP)를 한 클럭씩 쉬프트시키기 위하여 동일한 제 2 채널 폭을 가지는 복수의 트랜지스터들로 구성된다. 이에 따라, 제 2 게이트 구동회로(160)는 복수의 트랜지스터들을 가지는 각 제 2 스테이지들(1621 내지 162n) 각각의 면적으로 인하여 일정한 제 2 폭(W2)을 가지며 밀봉제(170)와 일정 간격(Gap) 이격되도록 화상 표시부(112)의 타측면과 밀봉제(170) 사이에 형성된다.
여기서, 제 2 채널 폭은 도 7에 도시된 바와 같이 밀봉제(170)와 일정 간격(Gap)으로 이격, 즉 중첩되지 않는 범위 내에서 제 1 채널 폭보다 좁게 형성된다. 즉, 각 제 2 스테이지들(1621 내지 162n)을 구성하는 각 트랜지스터의 채널 폭은 제 1 스테이지들(1521 내지 152n)로부터 출력되는 게이트 펄스(Gp)와 동일한 게이트 펄스(Gp)를 출력하는 범위 내에서 각 제 1 스테이지들(1521 내지 152n)을 구성하는 각 트랜지스터의 채널 폭보다 좁도록 설정된다. 이에 따라, 제 2 게이트 구동회로(160)는 밀봉제(170)와 중첩되지 않도록 화상 표시부(112)의 타측면과 밀봉제(170) 사이에 형성되며, 도 7 및 8에 도시된 바와 같이 액정 주입구(180)에 형성된 복수의 밀봉 패턴(182)과 중첩되지 않도록 일정 간격(Gap)을 갖도록 이격된다.
따라서, 각 제 2 스테이지들(1621 내지 162n)로부터 게이트 라인(GL)에 공급되는 게이트 펄스(Gp)는 도 9에 도시된 바와 같이 제 1 스테이지들(1521 내지 152n)로부터 게이트 라인(GL)에 공급되는 게이트 펄스(Gp)와 동일하게 된다.
이와 같은, 본 발명의 실시 예에 따른 액정 표시장치는 액정패널(110)에 내장된 제 1 및 제 2 게이트 구동회로(150, 160)를 이용하여 게이트 라인들(GL)에 순차적으로 게이트 펄스(GP)를 공급함과 동기되도록 복수의 데이터 집적회로(140)로부터의 아날로그 화상신호를 데이터 라인들(DL)에 공급함으로써 화상 표시부(112)에 원하는 화상을 표시하게 된다.
따라서, 본 발명의 실시 예에 따른 액정 표시장치는 제 2 게이트 구동회로(160)와 밀봉제(170)가 중첩되지 않도록 제 2 스테이지들(1621 내지 162n) 각각을 구성하는 복수의 트랜지스터의 채널 폭을 감소시켜 제 2 게이트 구동회로(160)의 폭(W2)을 감소시킴으로써 제 2 게이트 구동회로(160)와 밀봉제(170) 및 밀봉 패턴(82)간의 중첩으로 인해 발생되는 수평 줄무늬 현상을 방지할 수 있다.
한편, 본 발명의 실시 예에 따른 액정 표시장치는 액정 주입구(180)에 인접하도록 형성된 제 2 게이트 구동회로(160)의 폭을 감소시켜 밀봉제(170) 및 밀봉 패턴(182)과 이격시켰으나 제 1 게이트 구동회로(150) 역시 밀봉제(170)과 이격되도록 형성될 수 있다.
다른 한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 실시 예에 따른 액정 표시장치는 밀봉제와 중첩되지 않도록 액정 주입구에 인접하도록 형성된 게이트 구동회로의 폭을 감소시킴으로써 액정 주입구 영역에서 발생되는 수평 줄무늬 현상을 방지할 수 있다. 이에 따라, 본 발명은 수평 줄무늬 현상을 방지할 수 있으므로 액정 표시장치의 수율을 향상시킬 수 있다.

Claims (8)

  1. 화상을 표시하는 화상 표시부를 가지도록 밀봉제에 의해 합착된 트랜지스터 및 컬러필터 기판을 포함하는 액정패널과,
    상기 화상 표시부의 일측과 상기 밀봉제 사이에 형성되어 상기 화상 표시부에 게이트 펄스를 공급하는 제 1 게이트 구동회로와,
    상기 밀봉제와 일정 간격 이격되도록 상기 화상 표시부의 타측과 상기 밀봉제 사이에 형성되어 상기 화상 표시부에 게이트 펄스를 공급하는 제 2 게이트 구동회로와,
    상기 화상 표시부에 화상 신호를 공급하는 데이터 드라이버를 구비하는 것을 특징으로 하는 액정 표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 게이트 구동회로의 폭은 상기 제 2 게이트 구동회로와 다른 것을 특징으로 하는 액정 표시장치.
  3. 제 1 항에 있어서,
    상기 제 1 게이트 구동회로의 폭은 상기 제 2 게이트 구동회로보다 넓은 것을 특징으로 하는 액정 표시장치.
  4. 제 1 항에 있어서,
    상기 제 1 게이트 구동회로는 적어도 2개의 클럭신호에 따라 순차적으로 게이트 펄스를 상기 화상 표시부에 공급하기 위한 복수의 트랜지스터를 가지는 복수의 제 1 스테이지들을 구비하고,
    상기 제 2 게이트 구동회로는 적어도 2개의 클럭신호에 따라 순차적으로 게이트 펄스를 상기 화상 표시부에 공급하기 위한 복수의 트랜지스터를 가지는 복수의 제 2 스테이지들을 구비하는 것을 특징으로 하는 액정 표시장치.
  5. 제 4 항에 있어서,
    상기 제 2 스테이지를 구성하는 각 트랜지스터의 채널 폭은 상기 제 1 스테이지를 구성하는 각 트랜지스터보다 좁은 것을 특징으로 하는 액정 표시장치.
  6. 제 1 항에 있어서,
    상기 제 1 게이트 구동회로의 일측은 상기 밀봉제와 일부 중첩되는 것을 특징으로 하는 액정 표시장치.
  7. 제 1 항에 있어서,
    상기 합착된 트랜지스터 및 컬러필터 기판 사이의 공간에 액정을 주입시키기 위한 액정 주입구를 더 구비하는 것을 특징으로 하는 액정 표시장치.
  8. 제 7 항에 있어서,
    상기 제 2 게이트 구동회로는 상기 액정 주입구에 인접한 상기 화상 표시부와 상기 밀봉제 사이에 형성되는 것을 특징으로 하는 액정 표시장치.
KR1020050075624A 2005-08-18 2005-08-18 액정 표시장치 KR101147097B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050075624A KR101147097B1 (ko) 2005-08-18 2005-08-18 액정 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050075624A KR101147097B1 (ko) 2005-08-18 2005-08-18 액정 표시장치

Publications (2)

Publication Number Publication Date
KR20070021403A true KR20070021403A (ko) 2007-02-23
KR101147097B1 KR101147097B1 (ko) 2012-05-17

Family

ID=43653470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050075624A KR101147097B1 (ko) 2005-08-18 2005-08-18 액정 표시장치

Country Status (1)

Country Link
KR (1) KR101147097B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140056542A (ko) * 2012-10-29 2014-05-12 엘지디스플레이 주식회사 액정표시패널

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731260B2 (en) * 1997-10-13 2004-05-04 Sanyo Electric Co., Ltd. Display device
JP2001330837A (ja) * 2000-05-19 2001-11-30 Matsushita Electric Ind Co Ltd 気密構造体とその製造方法およびそれを用いた液晶表示装置とその製造方法
JP3772888B2 (ja) * 2003-05-02 2006-05-10 セイコーエプソン株式会社 電気光学装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140056542A (ko) * 2012-10-29 2014-05-12 엘지디스플레이 주식회사 액정표시패널

Also Published As

Publication number Publication date
KR101147097B1 (ko) 2012-05-17

Similar Documents

Publication Publication Date Title
US7425942B2 (en) Liquid crystal display apparatus and driving method thereof
US7495737B2 (en) Horizontal stripe liquid crystal display device
US9190003B2 (en) Display apparatus and method of manufacturing the same
US11094720B2 (en) Array substrate having a gate driving circuit with an improved output characteristic and a display apparatus having the same
KR101623593B1 (ko) 액정표시장치
KR101746862B1 (ko) 액정표시장치
US20010017607A1 (en) Liquid crystal display device having quad type color filters
KR20080001062A (ko) Ｇｉｐ 구조의 액정표시장치
CN109387986B (zh) 显示装置
US8054393B2 (en) Liquid crystal display device
KR101340670B1 (ko) 액정표시장치
KR102118153B1 (ko) 네로우 베젤을 갖는 표시장치
USRE47907E1 (en) Liquid crystal display
CN111883074A (zh) 栅极驱动电路、显示模组及显示装置
US8164551B2 (en) Liquid crystal display device
KR100734927B1 (ko) 액정표시장치
US9659543B2 (en) Method of driving liquid crystal display device during write period
KR101147097B1 (ko) 액정 표시장치
KR20080002336A (ko) 액정표시장치
KR100914782B1 (ko) 박막트랜지스터 기판과 이를 이용한 액정표시장치
KR101291926B1 (ko) 액정표시장치
JP4617861B2 (ja) 液晶表示装置
CN219267288U (zh) 一种窄边框阵列基板和goa面板
KR102022525B1 (ko) 액정표시장치
KR20200021295A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 8