KR20070020596A - 링 오실레이터에 채용하기 적합한 차동 증폭 회로 - Google Patents

링 오실레이터에 채용하기 적합한 차동 증폭 회로 Download PDF

Info

Publication number
KR20070020596A
KR20070020596A KR1020050074666A KR20050074666A KR20070020596A KR 20070020596 A KR20070020596 A KR 20070020596A KR 1020050074666 A KR1020050074666 A KR 1020050074666A KR 20050074666 A KR20050074666 A KR 20050074666A KR 20070020596 A KR20070020596 A KR 20070020596A
Authority
KR
South Korea
Prior art keywords
transistors
stage
cross
drain
power supply
Prior art date
Application number
KR1020050074666A
Other languages
English (en)
Inventor
박광일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050074666A priority Critical patent/KR20070020596A/ko
Priority to US11/453,495 priority patent/US7355488B2/en
Publication of KR20070020596A publication Critical patent/KR20070020596A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

고정된 저항으로 인해 공진 주파수 영역이 작고, VCO의 제어전압이 레귤레이터 출력형태로서 제공될 때 최저 전압이 비교적 높은 종래의 오실레이터의 문제점을 극복할 수 있는 2단 전압 제어 오실레이터의 구조가 제안된다. 그러한 오실레이터에 채용 가능한 차동 증폭 회로는, 동작 전원전압이 각각의 소오스에 공통으로 인가되고 서로 반대의 위상으로 인가되는 제1,2 입력신호에 각기 응답하는 제1,2 모오스 트랜지스터와; 상기 제1,2 모오스 트랜지스터의 각 드레인과 접지단 사이에 드레인-소오스 채널이 각기 접속된 크로스 커플링 제1,2단 트랜지스터들과;상기 크로스 커플링 제2단 트랜지스터들의 제2 게이트가 크로스 연결된 상기 제1 모오스 트랜지스터의 드레인과 상기 크로스 커플링 제1단 트랜지스터들의 제1 게이트 사이에 연결되어 상기 동작 전원전압에 의해 제어되는 제1 가변저항과; 상기 크로스 커플링 제1단 트랜지스터들의 제2 게이트가 크로스 연결된 상기 제2 모오스 트랜지스터의 드레인과 상기 크로스 커플링 제2단 트랜지스터들의 제1 게이트 사이에 연결되어 상기 동작 전원전압에 의해 제어되는 제2 가변저항을 포함한다.
반도체 메모리 장치, 링 오실레이터, PLL, 차동 증폭기, 가변저항

Description

링 오실레이터에 채용하기 적합한 차동 증폭 회로{Differential amplifier for use in ring oscillator}
도 1은 종래 기술의 일예에 따른 링 오실레이터의 블록 구성도
도 2는 도 1의 링 오실레이터를 구현하는 차동 증폭기의 구체적 회로도
도 3은 본 발명의 실시예에 따라 차동 증폭기들로 구현된 링 오실레이터의 회로도
본 발명은 디램등과 같은 반도체 메모리 장치에 채용 가능한 링 오실레이터에 관한 것으로, 보다 상세하게는 2단 이상의 차동 증폭기 (differential amplifier)를 크로스 커플링하여 구성한 저전력 링 오실레이터에 관한 것이다.
일반적으로 위상 동기회로(PLL)는 전압 제어발진기(oscillator; 이하 VCO), 위상 주파수 검출기(phase frequency detector; PFD), 주파수 분주기(frequency divider), 전하펌프(charge pump) 그리고 루프 필터(loop filter)로 구성되어, 기 준 입력 신호에 VCO 출력의 분주된 신호를 위상 동기시키는 기능을 한다. 모든 구성 요소들이 전체 회로의 성능에 영향을 미치지만 그 중에서도 상기 VCO는 동작 주파수를 결정하는 소자이므로 PLL의 성능에 가장 큰 영향을 미친다. 즉, VCO의 최대 주파수와 최소 주파수가 위상 동기 회로에서 주파수를 튜닝할 수 있는 범위를 제한하는 것이다. 튜닝 범위 내에서 전압제어 발진기의 출력 크기의 변화는 최소가 되어야 하며 지터 잡음 역시 최소가 되어야만 한다.
상기 VCO가운데 링 오실레이터는 서로 직렬 연결되고 최종 출력단이 입력단과 연결된 인버터 체인이나, 최종 출력이 입력으로 교차 피드백 되며 짝수단으로 연결 구성된 차동 증폭기 형태로 흔히 이루어져 있다.
인버터 체인으로 링 오실레이터를 구성한 경우에 간단한 구조의 인버터를 지연 소자로 사용하게 되므로 소비 전력이 적으면서 동시에 높은 발진 주파수를 얻을 수 있는 장점이 있게 된다. 그러나, 링 오실레이터의 발진 주파수가 증가할수록 온도, 전원 전압의 변화, 공정 파라미터의 변화 등에 의한 영향이 더욱 커지게 되는 단점이 있다. 한편, 차동 증폭기를 사용하여 구현된 링 오실레이터는 구현 복잡성을 상대적으로 가지나 외부 잡음에 대한 저항성이 강하고 짝수 단으로도 발진기를 구현할 수 있는 장점이 있다.
상기 인버터 체인으로 구성된 링 오실레이터의 경우에 발진 동작의 원리는 인버터들의 특성인 반전(inverting) 기능 및 지연(delay) 기능과 밀접하다. 즉, 인버터의 동작을 입력 신호에 대해 반전된 신호를 일정한 지연 시간만큼 경과된 후에 출력시키는 것으로 단순화하여 해석하는 것이 이해가 보다 용이하다. 예를 들어, 홀수 단의 인버터로 링 오실레이터가 구성된 경우, 첫 번째 단으로 논리 1의 입력이 인가되면 일정한 지연 시간이 경과된 후에 첫 번째 단의 출력은 논리 0이 되고, 두 번째 단의 출력은 다시 일정한 지연 시간이 경과된 후에 논리 1이 된다. 따라서 인버터의 지연 시간을 Td 라 하고 링 발진기가 N (N 은 홀수)개의 인버터를 포함하고 있다면, 첫번째 입력에 대해 반전된 신호가 다시 첫 번째 입력으로 인가되는데 걸리는 시간은 NTd 가 되고, 이와 같은 과정을 한번 더 반복함으로써 링 발진기 상에서 나타나는 신호들은 주기적인 신호가 되므로 결국 지연 시간이 Td 인 인버터를 N개 포함하고 있는 링 발진기의 발진주기는 2NTd 가 된다.
한편, 차동 증폭기가 짝수 단으로 구성된 링 오실레이터를 구현하기 위해서는 첫 번째 단의 입력과 마지막 단의 출력이 교차로 연결된다. 첫 번째 차동 증폭기의 입력 단에 각각 논리 1과 논리 0이 인가되면 마지막 단의 출력은 각각 논리 0과 논리 1이 된다. 이 때, 다시 첫 단의 입력으로 연결되므로, 결국 N (N은 짝수) 개의 차동 증폭기로 구성된 차동 링 오실레이터의 경우에도 NTd가 경과된 후에 첫 번째 차동 증폭기의 입력이 반전된다. 따라서, N개의 짝수 단으로 구성된 차동 링 오실레이터의 발진 주기는 홀수 단의 링 발진기의 경우와 마찬가지로 2NTd 가 된다.
디램(DRAM)등과 같은 반도체 메모리 소자에서 채용되는 일반적인 링 오실레이터는 전원 전압(Vcc)과 온도에 따라 주기의 변화도가 심하다. 즉, 고전압(High Vcc) 또는 저온에서는 주기가 빨라지고, 저전압(Low Vcc) 또는 고온에서는 주기가 느려진다. 그러한 링 오실레이터는 리프레쉬 주기 조절을 위한 용도로 사용될 수 있다.
이하에서 종래기술에 따른 링 오실레이터 회로가 설명된다. PLL(Phase Locked Loop)의 한 종류인 링 오실레이터(Ring Oscillator)는 차동 증폭기(differential amplifier)회로를 이용하여 최근에 많이 구현된다. 링 오실레이터를 구성하는 차동 증폭기의 경우에 90도의 위상지연(phase shift 혹은 phase delay)과 충분한 출력이득으로 오실레이션을 행하도록 하기 위해서는 회로 내부의 기생 커패시턴스의 값을 잘 조정해야 할 필요가 있다. 그러나 기생 커패시턴스 값의 조정은 밀러 효과(miller effect)에 의한 영향으로 인해 한계가 있고 정확히 예측하기가 어렵다. 즉, 밀러 효과에 의해서 두 폴(pole)들의 크기 차이가 더욱 벌어지게 되어, 충분한 위상지연을 얻기가 쉽지 않다.
보다 개량된 종래 기술로서, 차동 증폭기로 구현된 링 오실레이터가 갖는 문제점들을 어느 정도 해소하고 사용 전류 및 지터 발생을 줄이기 위하여, 도 1에서와 같은 구조가 본 분야에서 알려져 있다.
먼저, 도 1은 종래 기술에 따른 링 오실레이터의 블록 구성도이고, 도 2는 도 1의 링 오실레이터의 일부를 구성하는 차동 증폭기의 상세 회로도이다.
도 1에 도시된 바와 같이, 종래 기술의 링 오실레이터는 도 2와 같이 구성된 차동 증폭기를 단위 차동 증폭기로 하여, 제1 차동 증폭기(31)와 제 2차동 증폭기(32)의 두 단을 서로 교차 연결한 구성을 가지고 있다. 이때 차동 증폭기의 로드단은 주파수 특성 그래프에서 인덕터(inductor)역할을 하는 액티브 로드(active load)로 구성되어져 있다. 즉, 제 1 차동 증폭기(31)와 제 2 차동 증폭기(32)의 출 력단(Vz)과 출력단(Vzb)를 크로스 커플링시키고, 출력 노드(Vob)와 출력 노드(Vo)를 로우 패스 필터 역할을 하는 출력단으로 사용한 것이다.
도 2를 참조하면, 차동 증폭기의 기본적 단위 회로 구조는, 게이트로 인가되는 바이어스 전압(Vbiasp)에 응답하여 전원 전압을 드레인으로 공급하는 제 1 PMOS 트랜지스터(41)와, 상기 제 1 PMOS 트랜지스터(41)의 드레인에 각각 소오스가 연결되고 각각의 게이트로 입력 신호(Vi)와 입력 신호(Vib)를 수신하는 제2,3 PMOS 트랜지스터(42)(43)와, 상기 제 2 PMOS 트랜지스터(42)의 드레인과 접지 단자사이에 구성되는 크로스 커플링 제 1 단 트랜지스터들(46)과, 출력 노드 Vzb와 접지 단자 사이에 구성되는 제 1 발진자(Cz)(44)와, 노드 Vzb와 크로스 커플 링 노드 Vob 사이에 구성되는 저항(Rz)과, 상기 제 3 PMOS 트랜지스터(43)의 드레인과 접지 단자사이에 구성되는 크로스 커플링 제 2 단 트랜지스터들(47)과, 출력 노드 Vz와 접지 단자 사이에 구성되는 제 2 발진자(Cz)(45)와, 노드 Vz와 크로스 커플링 노드 Vo 사이에 구성되는 저항(Rz)으로 구성된다.
상기한 바와 같이 구성된 도 2의 차동 증폭기의 회로 구조는 커패시턴스 Cz 의 값에 무관하게 위상지연을 90도 이상으로 얻을 수 있다. 결국, 도 2의 차동 증폭기를 두 단 연결하고 기존에 사용되는 출력단이 아닌 다른 출력단으로 상호 연결시킨 구조를 갖는 도 1의 회로 구성에 의해, 링 오실레이터가 오실레이션 하기 위해서 필요한 90도의 위상지연을 로드 트랜지스터의 크기에 상관없이 얻을 수 있는 것이다. 또한, 출력이득의 감소를 막기 위하여 추가된 크로스 커플링 트랜지스터에 의해 출력이득이 개선된다. 또한, 도 2와 같은 연결 구성에 의해 파워 공급의 변화 (power supply variation)에 대해서 출력단 Vz, Vzb는 로우 패스 필터(lowpass filter) 역할을 하기 때문에 지터 (jitter)가 또한 감소될 수 있다.
결국, 도 1의 구성은 이단 링 오실레이터의 제약적 오실레이션 조건을 극복하기 위한 것으로, 링 오실레이터의 차동 증폭기 한 단을 통해서 얻을 수 있는 위상 지연의 양을 증가시키기 위해서 출력단을 변경한 구조이다.
그러나 도 2의 회로에서는, 노드 Vzb와 크로스 커플링 노드 Vob사이에 구성되는 저항(Rz)과, 노드 Vz와 크로스 커플링 노드 Vo 사이에 구성되는 저항(Rz)의 저항값이 고정되어 있기 때문에, 그로 인해 공진 가능 주파수 영역이 작다는 문제점이 있다. 그러므로 공진 가능 최저 전압이 상대적으로 높아 링 오실레이터가 보다 넓은 범위의 공진 주파수 영역을 확보하기 어렵게 된다.
또한, 동작 전원전압을 외부에서 인가되는 전원전압을 사용하기 때문에 외부 전원전압의 노이즈 발생이 있게 될 경우에 지터 특성이 나빠지는 문제점도 있다.
결국 저전력 소모와 90도 이상 위상차의 클럭 생성이 가능한 적어도 2단 이상 구조의 VCO에서, 공진 주파수 영역 감소 및 공진 최저전압 증가의 문제를 해결할 수 있는 기술이 강력하게 요망되는 실정이다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 반도체 메모리 장치에 적용 가능한 링 오실레이터를 제공함에 있다.
본 발명의 다른 목적은 저전력 소모와 90도 이상 위상차를 갖는 클럭 생성이 가능한 적어도 2단 이상 구조의 전압 제어 발진기에서 보다 넓은 범위의 공진 주파수 영역을 확보할 수 있는 링 오실레이터를 제공함에 있다.
본 발명의 또 다른 목적은 차동 증폭기로 이루어진 링 오실레이터에 있어서, 공진 가능 최저 전압을 상대적으로 낮게 할 수 있는 차동 증폭 회로를 제공함에 있다.
본 발명의 또 다른 목적은 링 오실레이터가 종래에 비해 보다 넓은 범위의 공진 주파수 영역을 확보할 수 있게 하는 차동 증폭기를 제공함에 있다.
본 발명의 또 다른 목적은 외부 전원전압의 노이즈 발생에 따른 지터 특성을 개선할 수 있는 짝수단 링 오실레이터를 제공함에 있다.
상기한 본 발명의 목적들 가운데 일부의 목적들을 달성하기 위하여 본 발명의 구체화(embodiment)에 따라, 링 오실레이터에 채용하기 적합한 차동 증폭 회로는,
동작 전원전압이 각각의 소오스에 공통으로 인가되고 서로 반대의 위상으로 인가되는 제1,2 입력신호에 각기 응답하는 제1,2 모오스 트랜지스터와;
상기 제1,2 모오스 트랜지스터의 각 드레인과 접지단 사이에 드레인-소오스 채널이 각기 접속된 크로스 커플링 제1,2단 트랜지스터들과;
상기 크로스 커플링 제2단 트랜지스터들의 제2 게이트가 크로스 연결된 상기 제1 모오스 트랜지스터의 드레인과 상기 크로스 커플링 제1단 트랜지스터들의 제1 게이트 사이에 연결되어 상기 동작 전원전압에 의해 제어되는 제1 가변저항과;
상기 크로스 커플링 제1단 트랜지스터들의 제2 게이트가 크로스 연결된 상기 제2 모오스 트랜지스터의 드레인과 상기 크로스 커플링 제2단 트랜지스터들의 제1 게이트 사이에 연결되어 상기 동작 전원전압에 의해 제어되는 제2 가변저항을 포함함을 특징으로 한다.
바람직하기로, 상기 제1,2 가변저항은 상기 동작 전원전압에 응답하는 엔형 모오스 트랜지스터일 수 있다. 또한, 상기 동작 전원전압은 외부에서 인가된 전원전압이 아니라 상기 동작 전원전압이 피드백 된 결과로서 생성된 전압일 수 있다. 또한, 상기 제1,2 모오스 트랜지스터가 피형 모오스 트랜지스터인 경우에 상기 제1,2단 트랜지스터들은 엔형 모오스 트랜지스터들이다.
상기 차동 증폭 회로가 크로스 커플형태의 차동 증폭기로 이루어진 링 오실레이터로서 기능하기 위해 적어도 2단 이상으로 더 연결될 수 있다. 또한, 상기 링 오실레이터 기능을 수행하기 위해, 상기 크로스 커플링 제1,2단 트랜지스터들의 제1 게이트와 접지사이에 각기 발진자가 더 연결될 수 있다.
상기한 바와 같은 차동 증폭기의 구성에 따르면, 회로 구성소자로서 필요한 저항이 고정 저항이 아닌 동작 전원전압에 따라 저항 값이 가변되는 가변 저항으로 이루어져 보다 넓은 범위의 공진 주파수 영역이 확보된다.
이하에서는 본 발명에 따라, 링 오실레이터에 채용하기 적합한 차동 증폭 회로에 관한 바람직한 실시예가 첨부된 도면을 참조로 설명될 것이다. 이하의 실시 예에서 많은 특정 상세들이 도면을 따라 예를 들어 설명되고 있지만, 이는 본 분야 의 통상의 지식을 가진 자에게 본 발명의 이해를 돕기 위한 의도 이외에는 다른 의도 없이 설명되었음을 주목(note)하여야 한다.
도 3은 본 발명의 실시예에 따라 차동 증폭기들로 구현된 링 오실레이터의 회로를 보여준다. 도면을 참조하면, 동작 제어전압(Vc)을 생성하는 비교기(50)와, 제1 차동 증폭기(100)와, 상기 제1 차동 증폭기(100)에 입출력단이 크로스 연결된 제2 차동 증폭기(200)로 구성된다.
구체적으로, 상기 제1 차동 증폭기(100)는,
동작 전원전압(Vc)이 각각의 소오스에 공통으로 인가되고 서로 반대의 위상으로 인가되는 제1,2 입력신호(I1,I2)에 각기 응답하는 제1,2 피형 모오스 트랜지스터(10,11)와, 상기 제1 피형 모오스 트랜지스터(10)의 드레인과 접지단 사이에 드레인-소오스 채널이 접속된 크로스 커플링 제1단 엔형 트랜지스터들(14,15)과, 상기 제2 피형 모오스 트랜지스터(11)의 드레인과 접지단 사이에 드레인-소오스 채널이 접속된 크로스 커플링 제2단 엔형 트랜지스터들(16,17)과, 상기 크로스 커플링 제2단 엔형 트랜지스터들(16,17)의 제2 게이트가 크로스 연결된 상기 제1 피형 모오스 트랜지스터(10)의 드레인과 상기 크로스 커플링 제1단 엔형 트랜지스터들(14,15)의 제1 게이트 사이에 연결되어 상기 동작 전원전압(Vc)에 의해 제어되는 제1 가변저항(12)과, 상기 크로스 커플링 제1단 엔형 트랜지스터들(14,15)의 제2 게이트가 크로스 연결된 상기 제2 피형 모오스 트랜지스터(11)의 드레인과 상기 크로스 커플링 제2단 엔형 트랜지스터들(16,17)의 제1 게이트 사이에 연결되어 상기 동작 전원전압(Vc)에 의해 제어되는 제2 가변저항(13)을 포함한다.
또한, 상기 제2 차동 증폭기(200)는,
상기 동작 전원전압(Vc)이 각각의 소오스에 공통으로 인가되고 상기 크로스 커플링 제2,1단 엔형 트랜지스터들(16,17,14,15)의 제1 게이트에 게이트가 각기 연결된 제3,4 피형 모오스 트랜지스터(20,21)와, 상기 제3 피형 모오스 트랜지스터(20)의 드레인과 접지단 사이에 드레인-소오스 채널이 접속된 크로스 커플링 제3단 엔형 트랜지스터들(24,25)과, 상기 제4 피형 모오스 트랜지스터(21)의 드레인과 접지단 사이에 드레인-소오스 채널이 접속된 크로스 커플링 제4단 엔형 트랜지스터들(26,27)과, 상기 크로스 커플링 제4단 엔형 트랜지스터들(26,27)의 제2 게이트가 크로스 연결된 상기 제3 피형 모오스 트랜지스터(20)의 드레인과 상기 크로스 커플링 제3단 엔형 트랜지스터들(24,25)의 제1 게이트 사이에 연결되어 상기 동작 전원전압(Vc)에 의해 제어되는 제3 가변저항(22)과, 상기 크로스 커플링 제3단 엔형 트랜지스터들(24,25)의 제2 게이트가 크로스 연결된 상기 제4 피형 모오스 트랜지스터(21)의 드레인과 상기 크로스 커플링 제4단 엔형 트랜지스터들(26,27)의 제1 게이트 사이에 연결되어 상기 동작 전원전압(Vc)에 의해 제어되는 제4 가변저항(23)을 포함한다.
도 3의 구성에서, 제1-4 가변저항(12,13,22,23)은 엔형 모오스 트랜지스터로 각기 구성되고, 각각의 게이트는 상기 동작 제어전압을 수신한다. 따라서, 출력단들(o1,o1b,o2,o2b)의 전압 레벨은 상기 동작 제어전압(Vc)에 의존하여 가변되므로, 공진 최저 전압이 도 2와 같이 고정저항으로 구성되는 오실레이터에 비해 상대적으로 낮게 되어 공진 주파수 영역의 범위가 고정저항으로 구성되는 종래의 오실레이 터에 비해 상대적으로 넓게 된다. 결국, 모오스 트랜지스터를 사용하여 가변 저항을 구성한 것에 의해 저항값이 고정됨이 없이 가변적으로 되어 종래 기술에서 노출된 공진 주파수 영역의 좁음 문제가 해소된다. 그러므로, 보다 넓은 VCO 공진 주파수 영역이 확보된다.
또한, 전원전압 노이즈에 따른 지터 문제를 최소화 또는 줄이기 위해, 동작 전원전압을 외부에서 인가되는 전원전압이 아닌 상기 동작 전원전압(Vc)을 비교기(50)로 피드 백하여 얻은 전압으로써 이용한다. 이에 따라 외부 전원전압의 노이즈 발생에 따른 지터 특성을 스파이스 스뮬레이션 결과로써 확인한 결과 도 2에 비해 현저히 개선되는 것이 관찰 되었다.
도 3의 링 오실레이터는 2단 이상의 차동 증폭기를 더 가질 경우에 짝수단으로 연결되는 것이 바람직하며, 최종 출력이 입력으로 교차 피드백 되는 구조로 4,6,8단으로 증가적으로 연결 구성될 수 있다.
상기한 바와 같은 링 오실레이터의 경우에 상기 크로스 커플링 제1-4단 트랜지스터들(14-17,24-27)의 제1 게이트와 접지사이에 도 2에서 보여지는 바와 같은 발진자(Cz)가 더 연결될 수 있다.
도 3의 회로의 발진 동작은 공진 주파수 범위의 확보성 및 지터 특성의 우수성을 차별적으로 갖는 것을 제외하면, 도 2와 같은 종래의 오실레이터의 기본적 동작과 실질적으로 동일하다. 예를 들어, 제1 차동 증폭기(100)로 인가되는 제1,2 입력신호(I1,I2)가 각각 논리 1과 논리 0이라고 하면, 제2 피형 모오스 트랜지스터(11)가 턴온되고 제1 피형 모오스 트랜지스터(10)는 턴오프된다. 이에 따라, 출력 단(o1b)의 전압레벨은 동작 제어전압(Vc)의 레벨을 향해 상승하기 시작하고, 출력단(o1)의 전압레벨은 엔형 트랜지스터(15)가 턴온됨에 따라 접지레벨 예컨대 0볼트의 전위로 하강하기 시작한다. 한편, 제2 차동 증폭기(200)로 인가되는 제3,4 입력신호(I3,I4)가 각각 논리 1과 논리 0으로 되므로, 마지막 단의 제2 차동 증폭기(200)의 출력은 각각 논리 0과 논리 1으로 된다. 여기서, 이 출력이 다시 첫 단의 입력으로 크로스 연결되므로, 결국 짝수 개의 차동 증폭기로 구성된 차동 링 오실레이터의 경우에 짝수개의 딜레이 NTd가 경과된 후에 첫 번째 차동 증폭기의 입력이 반전된다.
상술한 바와 같이, 링 오실레이터를 구성하는 본 발명의 차동 증폭기에 따르면, 회로 구성소자로서 필요한 저항을 고정 저항이 아닌 동작 전원전압에 따라 저항 값이 가변되는 가변 저항으로써 구현하고 있기 때문에 공진 가능 최저 전압의 문제가 대폭적으로 해결되어, 결국 링 오실레이터가 종래에 비해 보다 넓은 범위의 공진 주파수 영역을 확보할 수 있게 된다.
상기한 설명에서는 본 발명의 실시예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다. 예를 들어, 사안이 다른 경우에 트랜지스터의 타입, 트랜지스터의 개수나, 차동 증폭기의 연결 개수 확장을 본 발명의 기술적 사상을 벗어남이 없이 다양한 형태로 변경할 수 있음은 물론이다.
상술한 바와 같이, 링 오실레이터를 구성하는 본 발명의 차동 증폭기에 따르면, 회로 구성소자로서 필요한 저항을 고정 저항이 아닌 동작 전원전압에 따라 저항 값이 가변되는 가변 저항으로써 구현하고 있기 때문에 공진 가능 최저 전압의 문제가 대폭적으로 해결되어, 결국 링 오실레이터가 종래에 비해 보다 넓은 범위의 공진 주파수 영역을 확보할 수 있는 효과가 있다.
또한, 동작 전원전압을 외부에서 인가되는 전원전압이 아닌 상기 동작 전원전압을 비교기로 피드 백하여 얻은 전압으로써 이용하기 때문에 외부 전원전압의 노이즈 발생에 따른 지터 특성이 확실히 개선되는 이점이 있다.

Claims (14)

  1. 링 오실레이터에 채용하기 적합한 차동 증폭 회로에 있어서,
    동작 전원전압이 각각의 소오스에 공통으로 인가되고 서로 반대의 위상으로 인가되는 제1,2 입력신호에 각기 응답하는 제1,2 모오스 트랜지스터와;
    상기 제1,2 모오스 트랜지스터의 각 드레인과 접지단 사이에 드레인-소오스 채널이 각기 접속된 크로스 커플링 제1,2단 트랜지스터들과;
    상기 크로스 커플링 제2단 트랜지스터들의 제2 게이트가 크로스 연결된 상기 제1 모오스 트랜지스터의 드레인과 상기 크로스 커플링 제1단 트랜지스터들의 제1 게이트 사이에 연결되어 상기 동작 전원전압에 의해 제어되는 제1 가변저항과;
    상기 크로스 커플링 제1단 트랜지스터들의 제2 게이트가 크로스 연결된 상기 제2 모오스 트랜지스터의 드레인과 상기 크로스 커플링 제2단 트랜지스터들의 제1 게이트 사이에 연결되어 상기 동작 전원전압에 의해 제어되는 제2 가변저항을 포함함을 특징으로 하는 차동 증폭 회로.
  2. 제1항에 있어서, 상기 제1,2 가변저항은 상기 동작 전원전압에 응답하는 엔형 모오스 트랜지스터임을 특징으로 하는 차동 증폭 회로.
  3. 제1항에 있어서, 상기 동작 전원전압은 외부에서 인가된 전원전압이 아니라 상기 동작 전원전압이 피드백 된 결과로서 생성된 전압임을 특징으로 하는 차동 증폭 회로.
  4. 제1항에 있어서, 상기 제1,2 모오스 트랜지스터가 피형 모오스 트랜지스터인 경우에 상기 제1,2단 트랜지스터들은 엔형 모오스 트랜지스터들임을 특징으로 하는 차동 증폭 회로.
  5. 제4항에 있어서, 상기 차동 증폭 회로가 크로스 커플형태의 차동 증폭기로 이루어진 링 오실레이터로서 기능하기 위해 적어도 2단 이상으로 더 연결됨을 특징으로 하는 차동 증폭 회로.
  6. 제5항에 있어서, 상기 링 오실레이터 기능을 수행하기 위해, 상기 크로스 커플링 제1,2단 트랜지스터들의 제1 게이트와 접지사이에 각기 발진자가 더 연결됨을 특징으로 하는 차동 증폭 회로.
  7. 링 오실레이터에 채용하기 적합한 차동 증폭 회로에 있어서,
    동작 전원전압이 각각의 소오스에 공통으로 인가되고 서로 반대의 위상으로 인가되는 제1,2 입력신호에 각기 응답하는 제1,2 피형 모오스 트랜지스터와, 상기 제1 피형 모오스 트랜지스터의 드레인과 접지단 사이에 드레인-소오스 채널이 접속된 크로스 커플링 제1단 엔형 트랜지스터들과, 상기 제2 피형 모오스 트랜지스터의 드레인과 접지단 사이에 드레인-소오스 채널이 접속된 크로스 커플링 제2단 엔형 트랜지스터들과, 상기 크로스 커플링 제2단 엔형 트랜지스터들의 제2 게이트가 크로스 연결된 상기 제1 피형 모오스 트랜지스터의 드레인과 상기 크로스 커플링 제1단 엔형 트랜지스터들의 제1 게이트 사이에 연결되어 상기 동작 전원전압에 의해 제어되는 제1 가변저항과, 상기 크로스 커플링 제1단 엔형 트랜지스터들의 제2 게이트가 크로스 연결된 상기 제2 피형 모오스 트랜지스터의 드레인과 상기 크로스 커플링 제2단 엔형 트랜지스터들의 제1 게이트 사이에 연결되어 상기 동작 전원전압에 의해 제어되는 제2 가변저항을 포함함을 특징으로 하는 차동 증폭 회로.
  8. 제7항에 있어서, 상기 제1,2 가변저항은 상기 동작 전원전압에 응답하는 엔형 모오스 트랜지스터임을 특징으로 하는 차동 증폭 회로.
  9. 제7항에 있어서, 상기 동작 전원전압은 외부에서 인가된 전원전압이 아니라 상기 동작 전원전압이 피드백 된 결과로서 생성된 전압임을 특징으로 하는 차동 증폭 회로.
  10. 제9항에 있어서, 상기 차동 증폭 회로가 크로스 커플형태의 차동 증폭기로 이루어진 2단 이상의 링 오실레이터로서 기능하기 위해 복수로 더 구비됨을 특징으로 하는 차동 증폭 회로.
  11. 반도체 메모리 장치에 채용하기 적합한 링 오실레이터에 있어서:
    동작 전원전압이 각각의 소오스에 공통으로 인가되고 서로 반대의 위상으로 인가되는 제1,2 입력신호에 각기 응답하는 제1,2 피형 모오스 트랜지스터와, 상기 제1 피형 모오스 트랜지스터의 드레인과 접지단 사이에 드레인-소오스 채널이 접속된 크로스 커플링 제1단 엔형 트랜지스터들과, 상기 제2 피형 모오스 트랜지스터의 드레인과 접지단 사이에 드레인-소오스 채널이 접속된 크로스 커플링 제2단 엔형 트랜지스터들과, 상기 크로스 커플링 제2단 엔형 트랜지스터들의 제2 게이트가 크로스 연결된 상기 제1 피형 모오스 트랜지스터의 드레인과 상기 크로스 커플링 제1단 엔형 트랜지스터들의 제1 게이트 사이에 연결되어 상기 동작 전원전압에 의해 제어되는 제1 가변저항과, 상기 크로스 커플링 제1단 엔형 트랜지스터들의 제2 게이트가 크로스 연결된 상기 제2 피형 모오스 트랜지스터의 드레인과 상기 크로스 커플링 제2단 엔형 트랜지스터들의 제1 게이트 사이에 연결되어 상기 동작 전원전압에 의해 제어되는 제2 가변저항을 포함하는 제1 차동 증폭기와;
    상기 동작 전원전압이 각각의 소오스에 공통으로 인가되고 상기 크로스 커플링 제2,1단 엔형 트랜지스터들의 제1 게이트에 게이트가 각기 연결된 제3,4 피형 모오스 트랜지스터와, 상기 제3 피형 모오스 트랜지스터의 드레인과 접지단 사이에 드레인-소오스 채널이 접속된 크로스 커플링 제3단 엔형 트랜지스터들과, 상기 제4 피형 모오스 트랜지스터의 드레인과 접지단 사이에 드레인-소오스 채널이 접속된 크로스 커플링 제4단 엔형 트랜지스터들과, 상기 크로스 커플링 제4단 엔형 트랜지스터들의 제2 게이트가 크로스 연결된 상기 제3 피형 모오스 트랜지스터의 드레인과 상기 크로스 커플링 제3단 엔형 트랜지스터들의 제1 게이트 사이에 연결되어 상기 동작 전원전압에 의해 제어되는 제3 가변저항과, 상기 크로스 커플링 제3단 엔형 트랜지스터들의 제2 게이트가 크로스 연결된 상기 제4 피형 모오스 트랜지스터의 드레인과 상기 크로스 커플링 제4단 엔형 트랜지스터들의 제1 게이트 사이에 연결되어 상기 동작 전원전압에 의해 제어되는 제4 가변저항을 포함하는 제2 차동 증폭기를 구비함을 특징으로 하는 링 오실레이터.
  12. 제11항에 있어서, 상기 제1,2 가변저항은 상기 동작 전원전압을 게이트로 수신하는 엔형 모오스 트랜지스터임을 특징으로 하는 링 오실레이터.
  13. 제11항에 있어서, 상기 동작 전원전압은 외부에서 인가된 전원전압이거나, 상기 동작 전원전압을 비교기로 피드 백하여 얻은 전압임을 특징으로 하는 링 오실레이터.
  14. 제13항에 있어서, 상기 링 오실레이터는 2단 이상의 차동 증폭기를 가질 경우에 짝수단으로 연결됨을 특징으로 하는 링 오실레이터.
KR1020050074666A 2005-08-16 2005-08-16 링 오실레이터에 채용하기 적합한 차동 증폭 회로 KR20070020596A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050074666A KR20070020596A (ko) 2005-08-16 2005-08-16 링 오실레이터에 채용하기 적합한 차동 증폭 회로
US11/453,495 US7355488B2 (en) 2005-08-16 2006-06-15 Differential amplifier for use in ring oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050074666A KR20070020596A (ko) 2005-08-16 2005-08-16 링 오실레이터에 채용하기 적합한 차동 증폭 회로

Publications (1)

Publication Number Publication Date
KR20070020596A true KR20070020596A (ko) 2007-02-22

Family

ID=37766855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050074666A KR20070020596A (ko) 2005-08-16 2005-08-16 링 오실레이터에 채용하기 적합한 차동 증폭 회로

Country Status (2)

Country Link
US (1) US7355488B2 (ko)
KR (1) KR20070020596A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842404B1 (ko) * 2007-04-12 2008-07-01 삼성전자주식회사 ４－위상 전압 제어 발진기
KR100965766B1 (ko) * 2008-06-30 2010-06-24 주식회사 하이닉스반도체 링 오실레이터와 이를 이용한 멀티 위상 클럭 보정 회로
KR20160025230A (ko) * 2014-08-27 2016-03-08 고려대학교 산학협력단 고주파 신호 생성 장치
WO2016039506A1 (ko) * 2014-09-11 2016-03-17 고려대학교 산학협력단 고주파 신호 생성을 위한 발진기

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7848719B2 (en) * 2006-05-12 2010-12-07 University Of Southern California Ultra-wideband variable-phase ring-oscillator arrays, architectures, and related methods
US7840199B2 (en) * 2006-05-12 2010-11-23 University Of Southern California Variable-phase ring-oscillator arrays, architectures, and related methods
US8436659B1 (en) * 2008-06-24 2013-05-07 Marvell International Ltd. Circuits and methods for reducing electrical stress on a transistor
US7852161B2 (en) * 2009-01-14 2010-12-14 Advanced Micro Devices, Inc. Complementary ring oscillator with capacitive coupling
US8493148B2 (en) * 2011-11-04 2013-07-23 Analog Devices, Inc. Gain enhancement for cascode structure
US9425739B1 (en) * 2015-06-05 2016-08-23 Texas Instruments Incorporated Tunable quadrature oscillator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673008A (en) * 1995-05-18 1997-09-30 Matsushita Electric Industrial Co., Ltd. Voltage-controlled oscillator and PLL circuit exhibiting high-frequency band operation, linear frequency characteristics, and power-source variation immunity
US5994939A (en) * 1998-01-14 1999-11-30 Intel Corporation Variable delay cell with a self-biasing load
US6304149B1 (en) * 1998-11-28 2001-10-16 Beomsup Kim Ring oscillator VCO using a differential delay stage
US6593820B2 (en) * 2001-08-10 2003-07-15 Agilent Technologies, Inc. High frequency voltage controlled oscillator
KR100431999B1 (ko) * 2002-05-27 2004-05-17 인티그런트 테크놀로지즈(주) 자가 조절형 전압 제어 발진기
US6943608B2 (en) * 2003-12-01 2005-09-13 International Business Machines Corporation Wide frequency range voltage-controlled oscillators (VCO)
US20060267659A1 (en) * 2005-05-26 2006-11-30 Jiu-Liang Tsai High-speed, low-noise voltage-controlled delay cell

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842404B1 (ko) * 2007-04-12 2008-07-01 삼성전자주식회사 ４－위상 전압 제어 발진기
KR100965766B1 (ko) * 2008-06-30 2010-06-24 주식회사 하이닉스반도체 링 오실레이터와 이를 이용한 멀티 위상 클럭 보정 회로
KR20160025230A (ko) * 2014-08-27 2016-03-08 고려대학교 산학협력단 고주파 신호 생성 장치
US10381980B2 (en) 2014-08-27 2019-08-13 Korea University Research And Business Foundation High frequency signal generation apparatus
WO2016039506A1 (ko) * 2014-09-11 2016-03-17 고려대학교 산학협력단 고주파 신호 생성을 위한 발진기
KR20160030786A (ko) * 2014-09-11 2016-03-21 고려대학교 산학협력단 고주파 신호 생성을 위한 발진기
US9692355B2 (en) 2014-09-11 2017-06-27 Korea University Research And Business Foundation Oscillator for high-frequency signal generation

Also Published As

Publication number Publication date
US7355488B2 (en) 2008-04-08
US20070040622A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
KR20070020596A (ko) 링 오실레이터에 채용하기 적합한 차동 증폭 회로
US8081038B2 (en) Ring oscillator having wide frequency range
US10439624B2 (en) Phase frequency detector and accurate low jitter high frequency wide-band phase lock loop
US7205813B2 (en) Differential type delay cells and methods of operating the same
US5561398A (en) LC-tuned voltage controlled ring oscillator
US7176737B2 (en) Phase-locked loop and delay-locked loop including differential delay cells having differential control inputs
US6094103A (en) Multiple feedback loop ring oscillator and delay cell
US7760032B2 (en) Self-compensating voltage-controlled oscillator
US6469585B1 (en) Low phase noise ring-type voltage controlled oscillator
US7355486B2 (en) Current controlled oscillation device and method having wide frequency range
US8232822B2 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
US5889437A (en) Frequency synthesizer with low jitter noise
US20070030041A1 (en) DLL-based programmable clock generator using a threshold-trigger delay element circuit and a circular edge combiner
JP5876368B2 (ja) 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路
US6351191B1 (en) Differential delay cell with common delay control and power supply
US20030117202A1 (en) Delay circuit with current steering output symmetry and supply voltage insensitivity
US20080238560A1 (en) Voltage-controlled oscillator and method of operating the same
US20080157878A1 (en) Voltage-Controlled Oscillator Having Independent Output Frequency and Amplitude
US7710206B2 (en) Design structure for improved current controlled oscillation device and method having wide frequency range
KR101208616B1 (ko) 광대역 출력 주파수를 갖는 링 발진기
KR20080037775A (ko) 차지 펌프 없는 위상 고정 루프 및 이를 포함하는 집적회로
KR20040107966A (ko) 주파수 분주기용 기준 전압 발생기 및 그 방법
KR100604983B1 (ko) 전력소모가 적은 커패시턴스 체배기
Arya et al. Design and analysis of a symmetric phase locked loop for low frequencies in 180 nm technology
Saini et al. Differential ring voltage controlled oscillator-A review

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application