KR20070017796A - Bump forming method for semiconductor device - Google Patents

Bump forming method for semiconductor device Download PDF

Info

Publication number
KR20070017796A
KR20070017796A KR1020050072389A KR20050072389A KR20070017796A KR 20070017796 A KR20070017796 A KR 20070017796A KR 1020050072389 A KR1020050072389 A KR 1020050072389A KR 20050072389 A KR20050072389 A KR 20050072389A KR 20070017796 A KR20070017796 A KR 20070017796A
Authority
KR
South Korea
Prior art keywords
bump
layer
forming
photoresist layer
photoresist
Prior art date
Application number
KR1020050072389A
Other languages
Korean (ko)
Inventor
유승관
심성민
장동현
정현수
이인영
정재식
김순범
박명순
최주일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050072389A priority Critical patent/KR20070017796A/en
Publication of KR20070017796A publication Critical patent/KR20070017796A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 포토레지스트의 소모량을 줄이기 위하여 포토레지스트층의 높이를 낮추면서 원하는 체적의 범프를 형성하는 범프 형성 방법에 관한 것이다. 본 발명은 UBM층을 개방시키는 개구부를 형성하되 노광 초점이 초점심도(DOF; Depth Of Focus)를 벗어나도록 포커스 오프셋(focus offset)을 조정해주어 포토레지스트층 상면에서 소정 깊이까지 내경이 감소되도록 하여 경사면을 형성하는 노광 및 현상 단계, 개방된 UBM층으로부터 소정 높이까지 범프 하부 금속층을 형성하는 단계 및 포토레지스트층의 개구부에 의해 노출된 범프 하부 금속층 상에 범프를 형성하는 단계를 포함하는 반도체 장치용 범프 형성 방법을 제공한다. 이에 의하여 범프가 버섯형태(mushroom type)로 형성되어 상부에서 보다 많은 체적이 확보됨으로써 포토레지스트층의 높이를 낮출 수 있어 포토레지스트의 소모량이 감소될 수 있다.The present invention relates to a bump forming method for forming bumps of a desired volume while lowering the height of the photoresist layer in order to reduce the consumption of the photoresist. The present invention forms an opening for opening the UBM layer, but adjusts the focus offset so that the exposure focus is out of the depth of focus (DOF) so that the inner diameter is reduced from the upper surface of the photoresist layer to a predetermined depth so that the inclined surface And forming bumps on the bump lower metal layer exposed by the openings in the photoresist layer, and forming bumps from the open UBM layer to a predetermined height. It provides a formation method. As a result, bumps may be formed in a mushroom type to secure more volume at the top, thereby lowering the height of the photoresist layer, thereby reducing consumption of the photoresist.

범프, 솔더 볼, 금 범프, 버섯형, 플립 칩 본딩, 범프 본딩 Bump, Solder Ball, Gold Bump, Mushroom, Flip Chip Bonding, Bump Bonding

Description

반도체 장치용 범프 형성 방법{BUMP FORMING METHOD FOR SEMICONDUCTOR DEVICE}Bump Forming Method for Semiconductor Devices {BUMP FORMING METHOD FOR SEMICONDUCTOR DEVICE}

도 1a와 도 1b는 종래 기술에 따른 범프 형성 방법을 보여주는 일부 공정도이다.1A and 1B are some process diagrams showing a bump forming method according to the prior art.

도 2a 내지 도 2i는 본 발명의 일 실시예에 따른 범프 형성 방법을 보여주는 공정도이다.2A to 2I are flowcharts illustrating a bump forming method according to an embodiment of the present invention.

도 3a와 도 3b는 본 발명에 따른 범프 형성 방법에서의 감광막 노광 단계의 원리를 나타내는 도이다.3A and 3B are diagrams showing the principle of the photosensitive film exposure step in the bump forming method according to the present invention.

도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 범프 형성 방법을 보여주는 공정도이다.4A to 4C are flowcharts illustrating a bump forming method according to another exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10; 반도체 칩 11; 전극패드10; Semiconductor chip 11; Electrode pad

13; 보호막 15; UBM 층13; Shield 15; UBM layer

17; 포토레지스트층 17a; 경사면17; Photoresist layer 17a; incline

18; 잔류물 19; 개구부18; Residue 19; Opening

21; 범프 하부 금속층 23; 솔더층21; Bump bottom metal layer 23; Solder layer

25; 솔더 범프 35; 금 범프25; Solder bumps 35; Gold bump

41; 광원 43; 애퍼쳐(aperture)41; Light source 43; Aperture

45; 렌즈 47; 마스크45; Lens 47; Mask

49; 프로젝션 렌즈 51; 웨이퍼49; Projection lens 51; wafer

53; 0차 항에 의한 상 55; ±1차 항에 의한 상53; Phase 55 by the zero order term; Phase by ± 1st term

본 발명은 반도체 장치의 범프 형성 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩의 전극패드 상에 외부와의 접속을 위해 제공되는 범프 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bump forming method of a semiconductor device, and more particularly, to a bump forming method provided for connection to the outside on an electrode pad of a semiconductor chip.

최근 수년간 더 작고 더 빠르고 더 좋은 특성을 가지는 반도체 패키지에 대한 기술개발이 빠르게 진전되고 있다. 이에 대응하여 적용되고 있는 상호 접속 기술의 한 형태가 플립 칩 본딩(flip chip bonding) 기술이다.In recent years, the development of technology for semiconductor packages that are smaller, faster and with better characteristics is progressing rapidly. One type of interconnect technology applied correspondingly is flip chip bonding technology.

플립 칩 본딩 기술은 잘 알려진 바와 같이 반도체 칩의 활성면에 범프를 형성하고, 그 범프를 기판에 제공된 패드에 접합하는 범프 본딩(bump bonding)에 의해 전기적인 연결과 함께 물리적인 접합이 동시에 이루어지는 기술이다. 범프로서는 여러 가지가 알려져 있으며, 그 중에서 솔더 범프와 금 범프가 대표적이다.Flip chip bonding technology is a technique in which physical bonding is simultaneously performed together with electrical connection by bump bonding, which forms a bump on an active surface of a semiconductor chip and bonds the bump to a pad provided on a substrate, as is well known. to be. Various types of bumps are known, and solder bumps and gold bumps are typical of them.

한편 플립 칩 본딩 기술을 적용한 반도체 패키지의 구현에 있어서 범프 본딩을 위하여 범프 높이는 일정 수준 이상이어야 한다. 현재 플립 칩 본딩을 가능하게 하는 솔더 범프 높이는 100㎛ 이상이 되어야 한다. 그리고 범프 형성을 위한 도금 공정에서 80㎛이상으로 기둥형 도금을 해야 한다.Meanwhile, in the semiconductor package to which the flip chip bonding technology is applied, the bump height must be greater than or equal to a predetermined level for bump bonding. Current solder bump heights that enable flip chip bonding should be greater than 100 μm. In the plating process for bump formation, column plating should be performed over 80 μm.

도 1a와 도 1b는 종래 기술에 따른 범프 형성 방법에 의한 일부 공정도로서, 도 1a는 솔더 범프 형성 공정에서 솔더층을 형성하는 단계를 보여주고, 도 1b는 금 범프 형성 공정에서 금 범프를 형성하는 단계를 보여준다.1A and 1B are partial process diagrams of a bump forming method according to the prior art, in which FIG. 1A illustrates a step of forming a solder layer in a solder bump forming process, and FIG. 1B illustrates forming a gold bump in a gold bump forming process. Show steps

종래 기술에 따른 범프 형성 방법은, 도 1a와 도 1b에서 알 수 있는 바와 같이, 솔더 범프(125)나 금 범프(135)에 관계없이 포토레지스트층(117)의 높이를 조절함으로써 범프 높이를 확보한다. 현재 포토레지스트층(117)의 높이는 70㎛ 이상이 확보되어야 한다.In the bump forming method according to the related art, as shown in FIGS. 1A and 1B, the bump height is secured by adjusting the height of the photoresist layer 117 regardless of the solder bumps 125 or the gold bumps 135. do. At present, the height of the photoresist layer 117 should be secured to 70 μm or more.

그런데, 종래 기술에 따른 범프 형성 방법에 있어서 범프 높이는 포토레지스트의 소모량에 크게 영향을 미친다. 범프 높이는 포토레지스트층의 높이에 의존하기 때문에, 범프 높이가 높을수록 사용되는 포토레지스트의 양이 크게 증가된다. 그리고 공정 특성 상 범프를 형성하기 위해서 반도체 칩의 상부면 전체에 포토레지스트층이 형성된다. 이에 따른 문제점으로 많은 양의 포토레지스트가 소모되어 제조원가가 높아지게 된다.However, in the bump forming method according to the prior art, the bump height greatly affects the consumption amount of the photoresist. Since the bump height depends on the height of the photoresist layer, the higher the bump height, the greater the amount of photoresist used. In order to form bumps due to process characteristics, a photoresist layer is formed on the entire upper surface of the semiconductor chip. As a result, a large amount of photoresist is consumed, resulting in high manufacturing costs.

따라서 본 발명의 목적은 포토레지스트의 소모량을 줄이기 위하여 포토레지스트층의 높이를 낮추면서 원하는 체적의 범프를 형성하는 범프 형성 방법을 제공하는 데에 있다.Accordingly, an object of the present invention is to provide a bump forming method for forming bumps of a desired volume while lowering the height of the photoresist layer in order to reduce the consumption of the photoresist.

이와 같은 목적을 달성하기 위하여, 본 발명은 전극패드 상부의 UBM층(Under Barrier Metallurgy Layer)을 개방시키는 개구부를 형성하되 노광 초점이 초점심도(DOF; Depth Of Focus)를 벗어나도록 포커스 오프셋(offset)을 조정해주어 포토레지스트층 상면에서 소정 깊이까지 내경이 감소되도록 하여 경사면을 형성하는 노광 및 현상 단계, 개방된 UBM층으로부터 소정 높이까지 범프 하부 금속층을 형성하는 단계 및 포토레지스트층의 개구부에 의해 노출된 범프 하부 금속층 상에 범프를 형성하는 단계를 포함하는 반도체 장치용 범프 형성 방법을 제공한다.In order to achieve the above object, the present invention forms an opening for opening the UBM layer (Under Barrier Metallurgy Layer) on the electrode pad, but the focus offset (offset) so that the exposure focus is out of the depth of focus (DOF) Exposure and development to form an inclined surface by reducing the inner diameter from the upper surface of the photoresist layer to a predetermined depth, forming a bump lower metal layer from the open UBM layer to a predetermined height, and exposed by the opening of the photoresist layer. It provides a bump forming method for a semiconductor device comprising the step of forming a bump on the bump lower metal layer.

본 발명에 따른 반도체 장치용 범프 형성 방법에 있어서, 범프 하부 금속층 상에 범프를 형성하는 단계는 솔더 재질의 범프를 형성하는 단계이거나, 금 재질의 범프를 형성하는 단계일 수 있다.In the bump forming method for a semiconductor device according to the present invention, the forming of the bump on the lower metal layer of the bump may include forming a bump of a solder material or forming a bump of a gold material.

이하 첨부 도면을 참조하여 본 발명에 따른 반도체 장치용 범프 형성 방법의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, an embodiment of a bump forming method for a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

제1 실시예First embodiment

도 2a 내지 도 2i는 본 발명의 일 실시예에 따른 범프 형성 방법을 보여주는 공정도이고, 도 3a와 도 3b는 본 발명에 따른 범프 형성 방법에서의 감광막 노광 단계의 원리를 나타내는 도이다.2A to 2I are process diagrams illustrating a bump forming method according to an embodiment of the present invention, and FIGS. 3A and 3B are diagrams illustrating a principle of a photosensitive film exposure step in the bump forming method according to the present invention.

본 실시예에 따른 범프 형성 방법은 볼 형태의 솔더 범프 형성 방법으로서, 도 2a에 도시된 바와 같이, 먼저 반도체 칩(10) 상에 UBM층(15)을 형성한다. 반도체 칩(10)은 복수의 전극패드(11)가 일 면에 형성되고, 그 전극패드(11)의 일 부분이 외부로 노출되도록 보호막(13)으로 덮여진 구조이다. 이에 대하여 스퍼터링 (sputtering)을 진행함으로써 보호막(13)과 전극패드(11)의 노출 부분을 덮는 UBM층(15)을 형성할 수 있다. 이 단계에 앞서 보호막(13) 상에 절연막(미도시)을 형성하는 단계가 선행될 수 있다. 잘 알려진 바와 같이 전극패드는 통상적인 알루미늄이나 구리 등의 금속 재질로 형성한다. 그리고 UBM층(15)은 크롬(Cr), 티타늄(Ti), 니켈(Ni), 티타늄-텅스텐(TiW) 등 공지의 범프 하부 금속층 재질로 이루어질 수 있다. UBM층(15)은 후술되는 솔더 범프의 솔더 성분이 전극패드와 반도체 기판으로 침투되지 않도록 막아주는 확산방지의 역할을 하며 접합층으로도 작용된다.The bump forming method according to the present embodiment is a ball bump forming method. As shown in FIG. 2A, first, the UBM layer 15 is formed on the semiconductor chip 10. The semiconductor chip 10 has a structure in which a plurality of electrode pads 11 are formed on one surface, and a portion of the electrode pads 11 is covered with the protective film 13 so as to be exposed to the outside. By sputtering, the UBM layer 15 covering the exposed portion of the protective film 13 and the electrode pad 11 can be formed. Prior to this step, the step of forming an insulating film (not shown) on the protective film 13 may be preceded. As is well known, the electrode pad is formed of a conventional metal material such as aluminum or copper. The UBM layer 15 may be made of a known bump lower metal layer material such as chromium (Cr), titanium (Ti), nickel (Ni), titanium-tungsten (TiW), or the like. The UBM layer 15 serves as a diffusion barrier to prevent the solder component of the solder bump described later from penetrating into the electrode pad and the semiconductor substrate, and also serves as a bonding layer.

이어서, 도 2b에 도시된 바와 같이, UBM층(15) 상에 포토레지스트층(17)을 형성한다. 이는 통상의 스핀 코팅(spin coating) 방법에 의한다. 포토레지스트층(17)의 높이는 제조하고자 하는 솔더 범프의 크기나 형태를 고려하여 결정될 수 있다. Next, as shown in FIG. 2B, a photoresist layer 17 is formed on the UBM layer 15. This is by a conventional spin coating method. The height of the photoresist layer 17 may be determined in consideration of the size or shape of the solder bumps to be manufactured.

다음으로, 도 2c에 도시된 바와 같이, 포토레지스트층(17)에 대한 노광과 현상을 진행하여 개구부(19)를 형성함으로써, 포토레지스트층(17)으로부터 전극패드(11)를 개방시킨다. 개구부(19)에 의해 형성되는 포토레지스트층(17)의 내벽에는 포토레지스트층 상면에서 소정 깊이까지 내경이 좁아지게 하여 경사면(17a)이 형성되도록 한다. 이는 노광 과정에서 인위적으로 초점이 초점심도(DOF; Depth Of Focus)를 벗어나도록 포커스 오프셋(offset)을 조정해주면 가능하다.Next, as shown in FIG. 2C, the electrode pad 11 is opened from the photoresist layer 17 by forming the opening 19 by performing exposure and development on the photoresist layer 17. The inner wall of the photoresist layer 17 formed by the openings 19 is narrowed from the upper surface of the photoresist layer to a predetermined depth so that the inclined surface 17a is formed. This can be done by artificially adjusting the focus offset so that the focus is out of the depth of focus (DOF) during the exposure process.

도 3a와 도 3b에 도시된 바와 같이, 노광은 광원(41)에서 애퍼쳐(aperture; 43)를 통과한 광이 렌즈(45)와 마스크(mask; 47) 및 프로젝션 렌즈(projection lens; 49)를 거쳐 웨이퍼(51)에 조사됨으로써 이루어진다. 초점이 결상면을 벗어나 면 0차항이 맺히는 부분과 ±1차 항이 맺히는 부분이 달라지게 된다. 따라서 0차 항이 맺히는 부분(53)과 ±1차 항이 맺히는 부분(55)의 차이에 의하여 포토레지스트층(17)은 소정 높이에서 경사면(17a)이 형성된다. 이때 경사가 시작되는 지점의 높이와 경사면(17a)의 경사 각도는 달라질 수 있다.As shown in FIGS. 3A and 3B, the exposure is performed by the light passing through the aperture 43 in the light source 41 and the lens 45, the mask 47, and the projection lens 49. It is made by irradiating the wafer 51 via the via. If the focal point is out of the image plane, the part where the 0th order terms and the ± 1st term terms form is different. Therefore, the inclined surface 17a is formed on the photoresist layer 17 at a predetermined height due to the difference between the portion 53 where the zeroth term is formed and the portion 55 where the ± first order is formed. At this time, the height of the starting point of the inclination and the inclination angle of the inclined surface 17a may vary.

다음으로, 도 2d에 도시된 바와 같이, 개방된 전극패드(11)와 UBM층(15)에 대한 에칭을 진행하여 잔류물(18)을 제거한다. 노광 및 현상 과정에서 제거되지 않은 잔류물(18)이 제거되고 전극패드와 UBM층(15)에 대한 표면처리가 이루어진다.Next, as shown in FIG. 2D, the open electrode pad 11 and the UBM layer 15 are etched to remove the residue 18. Residues 18 that are not removed during the exposure and development are removed and surface treatment is performed on the electrode pads and the UBM layer 15.

이어서, 도 2e에 도시된 바와 같이, 개방된 UBM층(15)에 범프 하부 금속층(21)을 형성한다. 범프 하부 금속층(21)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 백금(Pt) 및 그 합금으로 이루어질 수 있으며, 폴리머 코어(311)를 지지하는 역할을 한다. 범프 하부 금속층(21)은 전기도금(electroplating)에 의해 형성될 수 있다. Subsequently, as shown in FIG. 2E, the bump lower metal layer 21 is formed in the open UBM layer 15. The bump lower metal layer 21 may be made of nickel (Ni), copper (Cu), palladium (Pd), platinum (Pt), and an alloy thereof, and serves to support the polymer core 311. The bump lower metal layer 21 may be formed by electroplating.

다음으로, 도 2f에 도시된 바와 같이, UBM층(15)에 솔더층(23)을 형성한다. 이때 솔더층(23)은 포토레지스트층(17)의 내벽면에 형성되는 경사면(17a)으로 인하여 버섯 형태로 형성된다. 솔더층(23)은 주석(Sn), 납(Pb), 니켈(Ni), 금(Au), 은(Ag), 구리(Cu), 비스무트(Bi) 및 그 합금으로 이루어질 수 있다.Next, as shown in FIG. 2F, a solder layer 23 is formed on the UBM layer 15. At this time, the solder layer 23 is formed in a mushroom shape due to the inclined surface 17a formed on the inner wall surface of the photoresist layer 17. The solder layer 23 may be made of tin (Sn), lead (Pb), nickel (Ni), gold (Au), silver (Ag), copper (Cu), bismuth (Bi), and an alloy thereof.

이어서, 도 2g와 도2h에 도시된 바와 같이, 포토레지스트층(17)을 제거하고 솔더층(23) 주변의 UBM층(15)을 제거한다. 포토레지스트층(17)의 제거는 어닐링(annealing)에 의하며, UBM층(15)의 제거는 통상의 에칭 공정에 의한다.Next, as shown in FIGS. 2G and 2H, the photoresist layer 17 is removed and the UBM layer 15 around the solder layer 23 is removed. Removal of the photoresist layer 17 is by annealing, and removal of the UBM layer 15 is by a conventional etching process.

계속해서, 도 2i에 도시된 바와 같이, 반도체 칩(10) 상부를 전체적으로 플럭스로 코팅하고 리플로우(reflow) 과정을 진행하면 솔더 범프(25)의 형성이 완료 된다.Subsequently, as shown in FIG. 2I, when the upper portion of the semiconductor chip 10 is coated with a flux and a reflow process is performed, the formation of the solder bumps 25 is completed.

제2 실시예Second embodiment

도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 범프 형성 방법을 보여주는 공정도이다.4A to 4C are flowcharts illustrating a bump forming method according to another exemplary embodiment of the present invention.

본 실시예의 범프 형성 방법은 금 범프(Au bump)를 형성하는 방법으로서, 범프 하부 금속층을 형성하는 단계까지는 앞에서 소개한 솔더 범프 형성 방법과 동일하다. 범프 하부 금속층의 형성이 완료되면, 도 4a에 도시된 바와 같이, 그 범프 하부 금속층(21)에 금 범프(35)를 형성한다. 이 단계는 전기 도금에 의해 형성할 수 있다. 이때 포토레지스트층(17)의 상면에서 소정 깊이까지 형성되는 경사면(17a)에 의해 금 범프(35)는 상부가 폭이 증가된 버섯 형태로 형성된다.The bump forming method of the present embodiment is a method of forming Au bumps, and the method of forming the bump lower metal layer is the same as the solder bump forming method described above. When the formation of the bump lower metal layer is completed, the gold bump 35 is formed on the bump lower metal layer 21 as shown in FIG. 4A. This step can be formed by electroplating. At this time, the gold bumps 35 are formed in the form of mushrooms whose width is increased by the inclined surfaces 17a formed to a predetermined depth on the upper surface of the photoresist layer 17.

이어서, 도 4b와 도 4c에 도시된 바와 같이, 포토레지스트층(17)을 제거하고 금 범프(35) 주변의 UBM층(15)을 제거한다. 포토레지스트층(17)의 제거는 어닐링에 의하며, UBM층(15)의 제거에는 통상의 에칭 공정에 의한다. 이에 의해 버섯 형태의 금 범프(35) 형성이 완료된다.4b and 4c, the photoresist layer 17 is removed and the UBM layer 15 around the gold bumps 35 is removed. The photoresist layer 17 is removed by annealing, and the UBM layer 15 is removed by a conventional etching process. This completes the formation of the mushroom gold bumps 35.

한편, 본 발명에 따른 반도체 장치용 범프 형성 방법은 플립 칩 본딩을 위한 반도체 칩의 범프 형성에 한정되는 것은 아니다. 기판 상에 범프를 형성하는 경우에도 적용 가능하다. 즉, 본 발명의 기술적 중심 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다.Meanwhile, the bump forming method for a semiconductor device according to the present invention is not limited to bump formation of a semiconductor chip for flip chip bonding. It is applicable also when forming a bump on a board | substrate. That is, various modifications may be made without departing from the spirit of the present invention.

이상과 같은 본 발명에 의한 반도체 장치용 범프 형성 방법에 따르면, 포토레지스트층의 높이를 낮출 수 있다. 필요한 체적은 포토레지스트층에서 상면에서부터 소정 깊이까지 내경이 감소되는 부분에서 확보된다. 따라서 포토레지스트의 소모량이 감소될 수 있다. 특히, 금 범프의 경우는 범프 형성 이후 범프 끝이 버섯 형태로 되어 기판과 접합하는 면적이 넓어지므로 신뢰성이 향상된다. 더욱이, 본 발명에 따른 범프 형성 방법은 노광시 초점이 초점심도를 벗어나도록 오프셋 조정해줌으로써 포토레지스트층에 경사면을 형성하는 공정이 간단하고 용이하게 이루어질 수 있다.According to the bump forming method for semiconductor devices according to the present invention as described above, the height of the photoresist layer can be lowered. The required volume is secured in the portion where the inner diameter is reduced from the top surface to a predetermined depth in the photoresist layer. Therefore, the consumption of photoresist can be reduced. Particularly, in the case of gold bumps, since bumps are formed in the form of mushrooms after bump formation, the area to be bonded to the substrate becomes wider, thereby improving reliability. Furthermore, the bump forming method according to the present invention can be made simply and easily by adjusting the offset so that the focus is out of the depth of focus during exposure.

Claims (3)

전극패드를 갖는 반도체 칩 상에 절연막을 형성하는 단계;Forming an insulating film on a semiconductor chip having electrode pads; 상기 절연막 상에 UBM층을 형성하는 단계;Forming a UBM layer on the insulating film; 상기 UBM층 상에 포토레지스트층을 형성하는 단계;Forming a photoresist layer on the UBM layer; 상기 전극패드 상부의 UBM층을 개방시키는 개구부를 형성하되 노광 초점이 초점심도를 벗어나도록 포커스 오프셋을 조정해주어 포토레지스트층 상면에서 소정 깊이까지 내경이 감소되도록 하여 경사면을 형성하는 노광 및 현상 단계;An exposure and development step of forming an inclined surface by forming an opening for opening the UBM layer on the electrode pad, but adjusting the focus offset so that the exposure focus is out of the depth of focus so that the inner diameter is reduced from the upper surface of the photoresist layer to a predetermined depth; 개방된 UBM층으로부터 소정 높이까지 범프 하부 금속층을 형성하는 단계;Forming a bump bottom metal layer from the open UBM layer to a predetermined height; 상기 포토레지스트층의 개구부에 의해 노출된 상기 범프 하부 금속층 상에 범프를 형성하는 단계;Forming a bump on the bump lower metal layer exposed by the opening of the photoresist layer; 포토레지스트층을 제거하는 단계; 및Removing the photoresist layer; And 범프 하부를 제외한 나머지 UBM층을 제거하는 단계;Removing the remaining UBM layers except the bottom of the bumps; 를 포함하는 것을 특징으로 하는 반도체 장치용 범프 형성 방법.Bump forming method for a semiconductor device comprising a. 제1 항에 있어서,According to claim 1, 상기 범프 하부 금속층 상에 범프를 형성하는 단계는 솔더 재질의 범프를 형성하는 단계인 것을 특징으로 하는 반도체 장치용 범프 형성 방법.Forming a bump on the bottom metal layer of the bump, wherein the bump is formed of a solder material. 제1 항에 있어서,According to claim 1, 상기 범프 하부 금속층 상에 범프를 형성하는 단계는 금 재질의 범프를 형성하는 단계인 것을 특징으로 하는 반도체 장치용 범프 형성 방법.And forming a bump on the bottom metal layer of the bump, wherein the bump is formed of a gold material.
KR1020050072389A 2005-08-08 2005-08-08 Bump forming method for semiconductor device KR20070017796A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050072389A KR20070017796A (en) 2005-08-08 2005-08-08 Bump forming method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050072389A KR20070017796A (en) 2005-08-08 2005-08-08 Bump forming method for semiconductor device

Publications (1)

Publication Number Publication Date
KR20070017796A true KR20070017796A (en) 2007-02-13

Family

ID=43651447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050072389A KR20070017796A (en) 2005-08-08 2005-08-08 Bump forming method for semiconductor device

Country Status (1)

Country Link
KR (1) KR20070017796A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015133728A1 (en) * 2014-03-06 2015-09-11 서울대학교 산학협력단 Solder bump structure and manufacturing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015133728A1 (en) * 2014-03-06 2015-09-11 서울대학교 산학협력단 Solder bump structure and manufacturing method therefor

Similar Documents

Publication Publication Date Title
KR100319813B1 (en) method of forming solder bumps with reduced UBM undercut
CN106098667B (en) Semiconductor device with a plurality of transistors
KR100596452B1 (en) Wafer level chip scale package having air gap between ball land and solder ball and manufacturing method thereof
US7489037B2 (en) Semiconductor device and fabrication method thereof
KR100568006B1 (en) Forming Method for Concave Solder Bump Structure of Flip Chip Package
US6756294B1 (en) Method for improving bump reliability for flip chip devices
US20060094226A1 (en) Bumping process
US20060094224A1 (en) Bumping process and structure thereof
US20060214296A1 (en) Semiconductor device and semiconductor-device manufacturing method
JP5512082B2 (en) Semiconductor device manufacturing method and semiconductor device
US20060087034A1 (en) Bumping process and structure thereof
US20070145603A1 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
KR20120056051A (en) Method for manufacturing semiconductor package and the semiconductor package manufactured using the method
JP2012054359A (en) Semiconductor device and manufacturing method of semiconductor device
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
KR100541396B1 (en) Method For Forming Solder Bump Structure Having Three-Dimensional UBM
US6639314B2 (en) Solder bump structure and a method of forming the same
JP2009231681A (en) Semiconductor device and manufacturing method thereof
JPH11354560A (en) Manufacture of semiconductor device
KR101926713B1 (en) Semiconductor package and method of fabricating the same
US7358177B2 (en) Fabrication method of under bump metallurgy structure
KR100713912B1 (en) Flip chip package by wafer level process and manufacture method thereof
KR101416596B1 (en) Semiconductor packages and methods for fabricating the same
KR20070017796A (en) Bump forming method for semiconductor device
JP3972211B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination