KR20070016496A - 결함 분류 방법 및 이를 수행하기 위한 장치 - Google Patents

결함 분류 방법 및 이를 수행하기 위한 장치 Download PDF

Info

Publication number
KR20070016496A
KR20070016496A KR1020050071227A KR20050071227A KR20070016496A KR 20070016496 A KR20070016496 A KR 20070016496A KR 1020050071227 A KR1020050071227 A KR 1020050071227A KR 20050071227 A KR20050071227 A KR 20050071227A KR 20070016496 A KR20070016496 A KR 20070016496A
Authority
KR
South Korea
Prior art keywords
information
actual
defects
composite
processes
Prior art date
Application number
KR1020050071227A
Other languages
English (en)
Other versions
KR100685726B1 (ko
Inventor
임영규
이병암
고재균
임송식
이용우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050071227A priority Critical patent/KR100685726B1/ko
Priority to US11/462,305 priority patent/US20070031982A1/en
Publication of KR20070016496A publication Critical patent/KR20070016496A/ko
Application granted granted Critical
Publication of KR100685726B1 publication Critical patent/KR100685726B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/94—Investigating contamination, e.g. dust
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854—Grading and classifying of flaws

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

결함 분류 방법에 따르면, 공정들이 순차적으로 수행된 대상물 상의 각 공정별 실제 결함들에 대한 실제 정보들을 수득한다. 이어서, 실제 정보들을 공정들의 순서대로 순차적으로 누적하여 각 공정별 복합 정보들을 수득한다. 그런 다음, 실제 정보들과 복합 정보들로부터 각 공정별 실제 결함들 중에서 각 공정 중에 발생된 결함들에 대한 부가 정보들을 수득한다. 각 공정에서 실질적으로 발생된 결함들에 대한 부가 정보들을 얻을 수가 있게 되므로, 결함들이 어느 공정에서 발생되었는지를 정확하게 파악할 수가 있다.

Description

결함 분류 방법 및 이를 수행하기 위한 장치{METHOD OF CLASSIFYING DEFECTS AND APPARATUS FOR PERFORMING THE METHOD}
도 1은 본 발명의 실시예에 따른 결함 분류 장치를 나타낸 블럭도이다.
도 2는 도 1의 장치를 이용해서 결함을 분류하는 방법을 순차적으로 나타낸 흐름도이다.
도 3은 제 1 실제 정보를 나타낸 기판 맵이다.
도 4는 제 1 실제 정보와 대응하는 제 1 복합 정보를 나타낸 기판 맵이다.
도 5는 제 2 실제 정보를 나타낸 기판 맵이다.
도 6은 제 1 복합 정보와 제 2 실제 정보로부터 수득한 제 1 부가 정보를 나타낸 기판 맵이다.
도 7은 제 1 복합 정보와 제 2 실제 정보로부터 수득한 제 2 복합 정보를 나타낸 기판 맵이다.
도 8은 제 3 실제 정보를 나타낸 기판 맵이다.
도 9는 제 2 복합 정보와 제 3 실제 정보로부터 수득한 제 2 부가 정보를 나타낸 기판 맵이다.
도 10은 본 발명의 방법을 이용해서 수득한 각 공정별로 발생된 파티클의 수를 나타낸 그래프이다.
도 11은 본 발명의 방법을 이용해서 수득한 공정별 실제 정보들과 부가 정보들을 비교해서 나타낸 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 결함 검출부 120 : 정보 처리부
130 : 표시부
본 발명은 결함 분류 방법 및 이를 수행하기 위한 결함 분류 장치에 관한 것으로서, 보다 구체적으로는 반도체 제조 공정들이 수행된 반도체 기판 상에 발생된 파티클과 같은 결함들이 어느 공정 중에 발생되었는지를 파악할 수 있는 결함 분류 방법과, 이러한 방법을 수행하는 결함 분류 장치에 관한 것이다.
반도체 소자의 제조 환경은 공기 중의 파티클 뿐만 아니라 공정 장비로부터의 오염, 공정 진행 중의 반응물 또는 생성물에 의한 오염 등 다양한 오염원을 가지고 있다. 이로 인해, 수백 단계로 이루어진 반도체 소자의 제조 공정에서, 웨이퍼 표면을 깨끗하게 유지하는 것은 매우 힘든 일이다.
최근, 반도체 소자의 미세화 및 고집적화가 급속히 진행됨에 따라, 과거 저집적화 제품의 반도체 소자에서 중요하게 생각되지 않았던 미세한 파티클에 의한 오염이 제품의 성능과 수율에 큰 영향을 미치고 있다.
통계적으로, 파티클에 기인하여 발생하는 결함과 수율과의 관계는 다음 식으 로 나타낼 수가 있다.
Y = Exp(-DA)
상기 식에서, Y는 수율을 나타내고, D는 파티클의 밀도, A는 회로 영역의 면적을 나타낸다. 상기 식에서와 같이, 반도체 칩 1개당 파티클의 수(DA)가 증가함에 따라, 수율은 지속적으로 감소하게 된다.
일반적으로, 4M DRAM의 경우에는, 0.3㎛ 이상의 파티클이 제거되도록 공정 환경을 관리하면 되지만, 반도체 소자의 집적도가 높아질수록 관리해야 할 파티클은 더욱 미세화되어, 256M DRAM의 경우에는 약 0.1㎛ 이상의 파티클까지 관리해야 될 것으로 전망된다. 따라서, 관리해야 할 파티클의 크기가 작아질수록 파티클에 의한 결함은 증가하기 때문에, 디자인 룰이 미세한 반도체 소자의 제조 공정에서는, 파티클로 인한 수율 감소가 더욱 커지게 된다. 그러므로, 64M DRAM 또는 256M DRAM급의 반도체 소자의 제조 공정에서는 높은 수율을 얻기 위하여 매우 엄격한 파티클의 관리가 요구된다.
기판 상의 파티클을 검사하는 방법은 크게 램프를 이용하는 방법과 레이저를 이용한 방법으로 구분될 수 있다. 관리되어야 할 파티클의 크기가 점차 줄어들고 있기 때문에, 정밀도가 낮은 램프를 이용하는 방법은 점차 사용되고 있지 않고, 현재에는 레이저를 이용한 방법이 주로 사용되고 있다.
한편, 공정 불량 여부를 확인하기 위해서, 검출된 결함들이 어느 공정에서 발생된 것인지를 검출할 필요가 있다. 이를 위해, 다음과 같은 종래 기술들이 제안되었다.
일본공개특허 1997-134940에 개시된 결함 맵 해석 방법에 따르면, 복수개의 공정을 수행할 때마다 결함검사를 하고 패턴검사를 실행하여 결합맵을 작성한다. 후행 공정 후 작성된 결합맵과 선행 공정 후 작성된 결합맵을 비교하여 신규로 검출된 결함을 후행 공정에서 발생한 결함으로 인식한다.
한국공개특허 2003-055848에 개시된 방법에 따르면, 제 1 공정이 진행된 반도체 기판을 샘플링하여 결함검사를 수행한다. 결함검사 결과를 제 1 결함파일에 저장한다. 반도체 기판에 대해서 제 2 공정을 진행한 뒤, 결함 검사를 수행한다. 2차 결함검사 결과를 제2 결함파일에 저장한다. 제 1 결함파일과 제 2 결함파일을 비교하여 중복되지 않은 결함을 제 2 공정시에 발생한 결함으로 파악한다.
또한, 미국등록특허 6,794,203에 개시된 방법에서는, 공정 전후의 결함수 차이 뿐만 아니라 공전 전후의 감도도 고려하여 결함을 파악한다.
그러나, 상기된 종래 방법들은, 연속적으로 수행되는 2개의 공정들에서 발생되는 결함들을 분류하는 경우에만 유용하다. 예를 들어서, 제 1 공정에서 발생된 파티클이 제 1 공정 후의 검사에서는 발견되었으나, 제 2 공정 후의 검사에서는 발견되지 않고 제 3 공정 후의 검사에서 발견되는 경우가 있다. 이러한 경우, 종래 방법들은 연속적인 2개의 공정들에만 적용될 수가 있으므로, 제 1 공정에서 발견된 파티클을 제 2 공정에서 발생된 것으로 파악하게 된다.
또한, 제 1 공정이 제 1 막을 형성하기 위한 제 1 증착 공정, 제 2 공정이 제 1 막 상에 제 2 막을 형성하기 위한 제 2 증착 공정, 제 3 공정이 제 1 및 제 2 막들을 패터닝하기 위한 식각 공정일 경우에, 식각 공정 후에 발견된 파티클이 제 1 공정 중에 발생된 것인지 또는 제 2 공정 중에 발생된 것인지를 종래 방법들로는 파악할 수가 없다.
더욱이, 반도체 제조 공정들 사이에는 공정 중에 발생된 파티클을 제거하기 위한 세정 공정이 반드시 실시되므로, 후속 공정 후의 검사에서 발견된 파티클이 선행 공정들 중 어느 공정에서 발생된 것인지를 파악하기가 더욱 어렵다.
결과적으로, 여러 공정들을 통해서 누적된 결함들이 어느 공정 중에 발생되었는지를 종래 방법들을 이용해서는 파악할 수가 없으므로, 많은 파티클을 발생시킨 공정에 대해서 즉각적인 조치를 취할 수가 없다.
본 발명은 결함들이 발생된 공정을 정확히 파악할 수 있는 결함 분류 방법을 제공한다.
또한, 본 발명은 상기된 방법을 수행하기에 적합한 결함 분류 장치를 제공한다.
본 발명의 일 견지에 따른 결함 분류 방법에 따르면, 공정들이 순차적으로 수행된 대상물 상의 각 공정별 실제 결함들에 대한 실제 정보(actual information)들을 수득한다. 이어서, 실제 정보들을 공정들의 순서대로 순차적으로 누적하여, 선행 공정들 중에 발생된 모든 결함들에 대한 각 공정별 복합 정보(composite information)들을 수득한다. 그런 다음, 실제 정보들과 복합 정보들로부터 각 공정별 실제 결함들 중에서 각 공정 중에 발생된 결함들에 대한 부가 정보(added information)들을 수득한다.
본 발명의 다른 견지에 따른 결함 분류 방법에 따르면, 제 1 공정이 수행된 반도체 기판 상의 제 1 실제 결함들에 대한 제 1 실제 정보를 수득한다. 제 1 실제 정보를 제 1 복합 정보로 설정한다. 이어서, 제 2 공정이 수행된 반도체 기판 상의 제 2 실제 결함들에 대한 제 2 실제 정보를 수득한다. 그런 다음, 제 1 복합 정보와 제 2 실제 정보를 비교하여, 제 2 공정 중에 발생된 결함들에 대한 부가 정보를 수득한다.
본 발명의 또 다른 견지에 따른 결함 분류 장치는 공정들이 순차적으로 수행된 대상물 상의 결함들을 검출하여, 각 공정별 실제 결함들에 대한 실제 정보(actual information)들을 생성하는 결함 검출부를 포함한다. 정보 처리부가 실제 정보들을 공정들의 순서대로 순차적으로 누적하여, 선행 공정들 중에 발생된 모든 결함들에 대한 각 공정별 복합 정보(composite information)들을 생성한다. 또한, 정보 처리부는 실제 정보들과 복합 정보들로부터 각 공정별 실제 결함들 중에서 각 공정 중에 발생된 결함들에 대한 부가 정보(added information)들을 생성한다.
상기된 본 발명에 따르면, 각 공정에서 실질적으로 발생된 결함들에 대한 부가 정보들을 얻을 수가 있게 되므로, 결함들이 어느 공정에서 발생되었는지를 정확하게 파악할 수가 있다. 따라서, 많은 파티클을 발생시키는 공정을 정확하게 인식하여, 해당 공정에 대한 즉각적인 조치를 취할 수가 있게 된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
결함 분류 장치
도 1은 본 발명의 실시예에 따른 결함 분류 장치를 나타낸 블럭도이다.
도 1을 참조하면, 본 발명에 따른 결함 분류 장치(100)는 반도체 기판 상의 결함들을 검출하는 결함 검출부(110), 결함 검사부에서 검사된 결함들에 관한 정보를 처리하는 정보 처리부(120), 및 정보 처리부(120)에서 처리된 정보들을 표시하는 표시부(130)를 포함한다.
결함 검출부(110)는 반도체 제조 공정들 중 어느 한 공정이 수행된 반도체 기판 상에 묻은 결함들, 예를 들면 파티클의 수와 좌표들을 검출한다. 결함 검출부(110)는 검출된 파티클에 관한 실제 정보들을 생성한다. 한편, 결함 검출부(110)는 반도체 기판으로부터 반사된 광 또는 반도체 기판으로부터 획득한 이미지를 이용해서 결함들에 대한 실제 정보를 생성할 수 있다.
또한, 결함 검출부(110)는 반도체 기판의 기준점을 정렬하기 위한 정렬부(115)를 포함한다. 여기서, 반도체 제조 공정에는 증착 공정, 식각 공정 등 서로 다른 조건들 하에서 수행되는 여러 가지 공정들을 포함하고 있으므로, 결함들을 검출하기 위한 설비들도 서로 다르거나 동일한 설비라도 설정 조건, 예를 들면 기준점 설정 조건 등이 서로 다를 수 있다. 이러한 경우, 동일한 좌표에 위치하는 파티클이 후속 공정에서 발생된 파티클로 분류될 소지가 있다. 이를 방지하기 위해서, 정렬부(115)는 후속 검사 장비에서 설정된 반도체 기판 상의 기준점을 최초 검사 장비에서 설정된 반도체 기판 상의 기준점과 일치하도록 보정한다.
정보 처리부(120)는 결함 검출부(110)에서 생성된 실제 정보들을 반도체 제조 공정 순서에 따라 순차적으로 누적하여, 선행 공정들 중에 발생된 모든 결함들에 대한 각 공정별 복합 정보들을 생성한다. 예를 들어서, 정보 처리부(120)는 최초 공정부터 선행 공정까지 계속 누적된 실제 정보, 즉 선행 공정용 복합 정보에 현행 공정으로부터 생성된 실제 정보를 합산하여, 현행 공정용 복합 정보를 생성한다. 즉, 정보 처리부(120)에 의해 순차적으로 누적된 실제 정보들이 선행 공정들 중에 발생된 결함들에 대한 각 공정별 복합 정보에 해당한다.
또한, 정보 처리부(120)는 선행 공정으로 수득한 복합 정보와 현행 공정으로 수득한 실제 정보를 비교하여, 현행 공정에서 발생된 결함들에 대한 부가 정보를 생성한다. 생성된 부가 정보는 현행 공정에서 발생된 결함들의 정보, 즉 파티클의 수와 좌표에 해당한다. 예를 들어서, 현행 공정에서 검출된 파티클의 수에서 선행 공정까지 누적된 파티클의 수를 감산한 값이 현행 공정에서만 발생된 파티클의 수에 해당한다.
표시부(130)는 결함 검출부(110)에서 생성된 실제 정보들, 정보 처리부(120)에서 생성된 복합 정보들과 부가 정보들을 결함들의 위치가 표시된 기판 맵으로 표시한다. 또한, 표시부(130)는 복합 정보들과 부가 정보들을 각 공정별로 비교해서 표시함으로써, 어느 공정에서 파티클의 수가 급증하였는지를 즉시 확인할 수가 있다.
결함 분류 방법
도 2는 도 1의 장치를 이용해서 결함을 분류하는 방법을 순차적으로 나타낸 흐름도이고, 도 3은 제 1 실제 정보를 나타낸 기판 맵이며, 도 4는 제 1 실제 정보와 대응하는 제 1 복합 정보를 나타낸 기판 맵이고, 도 5는 제 2 실제 정보를 나타낸 기판 맵이며, 도 6은 제 1 복합 정보와 제 2 실제 정보로부터 수득한 제 1 부가 정보를 나타낸 기판 맵이고, 도 7은 제 1 복합 정보와 제 2 실제 정보로부터 수득한 제 2 복합 정보를 나타낸 기판 맵이며, 도 8은 제 3 실제 정보를 나타낸 기판 맵이고, 도 9는 제 2 복합 정보와 제 3 실제 정보로부터 수득한 제 2 부가 정보를 나타낸 기판 맵이다.
도 2를 참조하면, 단계 S210에서, 결함 검출부(110)가 제 1 공정이 수행된 반도체 기판 상의 실제 결함들을 검출하여, 실제 결함들에 대한 제 1 실제 정보를 생성한다. 제 1 실제 정보는 파티클의 수와 위치에 관한 정보에 해당한다. 표시부(130)는 결함 검출부(110)에서 제공된 제 1 실제 정보에 따라 결함들의 위치가 표시된 도 3의 기판 맵을 작성하여 표시한다.
단계 ST220에서, 정보 처리부(120)가 제 1 실제 정보로부터 제 1 복합 정보를 생성한다. 여기서, 제 1 공정이 최초 반도체 제조 공정에 해당하므로, 제 1 복합 정보는 제 1 실제 정보와 실질적으로 동일하다. 표시부(130)는 도 3의 기판 맵과 실질적으로 동일한 도 4의 기판 맵을 작성하여 표시한다.
단계 ST230에서, 정렬부(115)가 반도체 기판의 기준점을 정렬한다. 즉, 정렬부(115)는 최초로 설정된 기준점과 일치하도록 반도체 기판의 기준점을 보정한다.
단계 ST240에서, 제 2 공정을 반도체 기판에 대해 수행한 후, 결함 검출부 (110)가 반도체 기판 상의 실제 결함들을 검출하여, 이에 대한 제 2 실제 정보를 생성한다. 표시부(130)는 제 2 실제 정보에 따라 결함들의 위치가 표시된 도 5의 기판 맵을 작성하여 표시한다.
단계 ST250에서, 정보 처리부(120)가 제 1 복합 정보와 제 2 실제 정보를 비교하여, 제 1 부가 정보를 생성한다. 제 1 부가 정보는 제 1 복합 정보에는 포함되지 않고 제 2 실제 정보에만 포함된 결함들에 대한 정보로서, 제 2 공정 중에만 발생된 파티클의 수와 위치를 포함한다. 표시부(130)는 제 1 부가 정보에 따라 제 2 공정에서만 발생된 결함들의 위치가 표시된 도 6의 기판 맵을 작성하여 표시한다.
단계 ST260에서, 정보 처리부(120)가 제 1 복합 정보와 제 2 실제 정보를 합산하여, 제 2 복합 정보를 생성한다. 표시부(130)는 제 2 복합 정보에 따라 제 1 및 제 2 공정들에서 발생된 모든 결함들의 위치가 표시된 도 7의 기판 맵을 작성하여 표시한다.
여기서, 제 1 및 제 2 공정들 사이에 제 1 공정 중에 발생된 파티클을 제거하기 위한 세정 공정을 수행하지 않았다면, 도 7의 기판 맵 상에는 제 1 및 제 2 공정에서 발생된 모든 결함들이 표시된다. 따라서, 이러한 경우, 제 2 복합 정보는 제 2 실제 정보와 실질적으로 동일하다. 역으로, 제 1 및 제 2 공정들 사이에 세정 공정이 수행되었거나 또는 제 2 공정이 식각 공정이라면, 제 2 공정 후 검출된 파티클의 수는 제 1 공정 후 검출된 파티클의 수보다 적을 것이다. 따라서, 제 5의 기판 맵 상에는 도 3의 기판 맵보다 적은 수의 파티클이 표시될 것이고, 이에 따라 도 7의 기판 맵 상에는 도 4 및 도 5의 기판 맵들 상에 표시된 결함들이 합쳐져서 표시될 것이다. 결과적으로, 제 2 복합 정보는 제 1 및 제 2 공정들 중에 발생된 모든 결함들을 포함하게 된다.
단계 ST270에서, 다시 정렬부(115)가 반도체 기판의 기준점을 최초 설정된 기준점과 일치하도록 보정한다.
단계 ST280에서, 결함 검출부(110)가 제 3 공정이 수행된 반도체 기판 상의 실제 결함들을 검출하여, 실제 결함들에 대한 제 3 실제 정보를 생성한다. 표시부(130)는 결함 검출부(110)에서 제공된 제 3 실제 정보에 따라 결함들의 위치가 표시된 도 8의 기판 맵을 작성하여 표시한다.
단계 ST290에서, 정보 처리부(120)가 제 3 실제 정보와 제 2 복합 정보를 비교하여, 제 2 부가 정보를 생성한다. 제 2 부가 정보는 제 2 복합 정보에는 포함되지 않고 제 3 실제 정보에만 포함된 결함들에 대한 정보로서, 제 3 공정 중에만 발생된 파티클의 수와 위치를 포함한다. 표시부(130)는 제 2 부가 정보에 따라 제 3 공정에서만 발생된 결함들의 위치가 표시된 도 9의 기판 맵을 작성하여 표시한다.
단계 ST300에서, 정보 처리부(120)가 제 2 복합 정보와 제 3 실제 정보를 합산하여, 제 3 복합 정보를 생성한다. 제 3 복합 정보는 제 1 내지 제 3 공정들 중에 발생된 모든 결함들에 대한 정보를 포함한다.
제 2 공정에 이어서 후속 공정들을 수행한 후, 상기된 방법에 따라 실제 정보들, 복합 정보들 및 부가 정보들을 수득한다. 복합 정보들은 현행 공정 이전의 선행 공정들에서 발생된 모든 결함들에 대한 정보를 포함하고 있고, 부가 정보들은 각 공정별로 발생된 결함들에 대한 정보를 포함하고 있다.
단계 ST310에서, 표시부(130)는 도 10에 도시된 바와 같이, 각 공정별 부가 정보를 근거로 각 공정별로 발생된 파티클의 수를 막대 그래프로 나타낸다. 또한, 표시부(130)는 도 11에 도시된 바와 같이, 각 공정별 실제 정보와 부가 정보를 서 나타낸다. 도 11에서, 선 a는 실제 정보에 따른 파티클의 수를 나타내고, 선 b는 부가 정보에 따른 파티클의 수를 나타낸다.
따라서, 작업자는 도 10 및 도 11에 나타난 결과를 보고, 어느 공정에서 파티클이 많이 발생되었는지를 한 눈에 확인할 수가 있고, 이에 따라 해당 공정에 대한 즉각적인 조치를 취할 수가 있다.
상술한 바와 같이 본 발명에 의하면, 복합 정보는 선행 공정들에서 발생된 모든 결함들에 대한 정보를 포함하고, 부가 정보는 각 공정별로 발생된 결함들에 대한 정보를 포함한다. 따라서, 결함이 어느 공정에서 발생되었는지를 용이하게 파악할 수 있고, 또한 어느 공정에서 상대적으로 많은 결함들이 발생되었는지도 쉽게 인식할 수가 있다. 결과적으로, 해당 공정에 대해서 즉각적인 조치를 취할 수가 있게 되어, 반도체 제조 공정 효율을 향상시킬 수가 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. 공정들이 수행된 대상물 상의 각 공정별 실제 결함들에 대한 실제 정보(actual information)들을 수득하는 단계;
    상기 실제 정보들을 상기 공정들의 순서대로 순차적으로 누적하여, 선행 공정들 중에 발생된 모든 결함들에 대한 각 공정별 복합 정보(composite information)들을 수득하는 단계; 및
    상기 실제 정보들과 상기 복합 정보들로부터 상기 각 공정 중에 발생된 결함들에 대한 부가 정보(added information)들을 수득하는 단계를 포함하는 결함 분류 방법.
  2. 제 1 항에 있어서, 상기 실제 정보를 수득하는 단계는 대상물의 기준점을 정렬시키는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 복합 정보들을 수득하는 단계는
    상기 공정들 중 제 1 공정이 수행된 상기 대상체 상의 제 1 실제 결함들에 대한 제 1 실제 정보를 제 1 복합 정보로 설정하는 단계; 및
    제 2 공정이 수행된 상기 대상체 상의 제 2 실제 결함들에 대한 제 2 실제 정보와 상기 제 1 복합 정보를 합산하여 제 2 복합 정보를 수득하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 부가 정보들을 수득하는 단계는
    상기 복합 정보들과 상기 실제 정보들을 비교하는 단계; 및
    상기 복합 정보들에 포함되지 않고 상기 실제 정보들에만 포함된 정보들을 상기 부가 정보들로 설정하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 상기 실제 정보들, 상기 복합 정보들 및 상기 부가 정보들은 상기 결함들의 수들을 포함하는 것을 특징으로 하는 방법.
  6. 제 5 항에 있어서, 상기 실제 정보들, 상기 복합 정보들 및 상기 부가 정보들은 상기 결함들의 좌표들을 더 포함하는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상기 복합 정보들과 상기 부가 정보들을 상기 각 공정별로 비교해서 표시하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 대상물은 반도체 기판을 포함하는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서, 상기 결함들은 상기 반도체 기판 상에 묻은 파티클을 포함하는 것을 특징으로 하는 방법.
  10. 제 1 공정이 수행된 반도체 기판 상의 제 1 실제 결함들에 대한 제 1 실제 정보를 수득하는 단계;
    상기 제 1 실제 정보를 제 1 복합 정보로 설정하는 단계;
    제 2 공정이 수행된 상기 반도체 기판 상의 제 2 실제 결함들에 대한 제 2 실제 정보를 수득하는 단계; 및
    상기 제 1 복합 정보와 상기 제 2 실제 정보를 비교하여, 상기 제 2 공정 중에 발생된 결함들에 대한 부가 정보를 수득하는 단계를 포함하는 결함 분류 방법.
  11. 제 10 항에 있어서, 상기 제 1 및 제 2 실제 정보들을 수득하는 단계는 상기 반도체 기판의 기준점을 정렬시키는 단계를 포함하는 것을 특징으로 하는 방법.
  12. 제 10 항에 있어서, 상기 제 2 실제 정보와 상기 제 1 복합 정보를 합산하여, 제 1 및 제 2 공정들 중에 발생된 모든 결함들에 대한 제 2 복합 정보를 수득하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 제 10 항에 있어서, 상기 제 1 및 제 2 복합 정보들과 상기 부가 정보를 상기 각 공정별로 비교해서 표시하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  14. 제 10 항에 있어서, 상기 결함들은 상기 반도체 기판 상에 묻은 파티클을 포 함하는 것을 특징으로 하는 방법.
  15. 공정들이 순차적으로 수행된 대상물 상의 결함들을 검출하여, 상기 각 공정별 실제 결함들에 대한 각 공정별 실제 정보(actual information)들을 생성하는 결함 검사부; 및
    상기 실제 정보들을 상기 공정들의 순서대로 순차적으로 누적하여 선행 공정들 중에 발생된 모든 결함들에 대한 각 공정별 복합 정보(composite information)들을 생성하고, 상기 실제 정보들과 복합 정보들로부터 상기 각 공정별 실제 결함들 중에서 각 공정 중에 발생된 결함들에 대한 부가 정보(added information)들을 생성하는 정보 처리부를 포함하는 결함 분류 장치.
  16. 제 15 항에 있어서, 상기 결함 검사부는 상기 대상물의 기준점을 정렬시키는 정렬부를 포함하는 것을 특징으로 하는 장치.
  17. 제 15 항에 있어서, 상기 실제 정보들, 상기 복합 정보들 및 상기 부가 정보들을 비교해서 표시하는 표시부를 더 포함하는 것을 특징으로 하는 장치.
  18. 제 17 항에 있어서, 상기 표시부는 상기 실제 정보들, 상기 복합 정보들 및 상기 부가 정보들 각각을 상기 대상체 맵(map)으로 표시하는 것을 특징으로 하는 장치.
KR1020050071227A 2005-08-04 2005-08-04 결함 분류 방법 및 이를 수행하기 위한 장치 KR100685726B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050071227A KR100685726B1 (ko) 2005-08-04 2005-08-04 결함 분류 방법 및 이를 수행하기 위한 장치
US11/462,305 US20070031982A1 (en) 2005-08-04 2006-08-03 Method of classifying defects and apparatus for performing the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050071227A KR100685726B1 (ko) 2005-08-04 2005-08-04 결함 분류 방법 및 이를 수행하기 위한 장치

Publications (2)

Publication Number Publication Date
KR20070016496A true KR20070016496A (ko) 2007-02-08
KR100685726B1 KR100685726B1 (ko) 2007-02-26

Family

ID=37718133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050071227A KR100685726B1 (ko) 2005-08-04 2005-08-04 결함 분류 방법 및 이를 수행하기 위한 장치

Country Status (2)

Country Link
US (1) US20070031982A1 (ko)
KR (1) KR100685726B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10249033B1 (en) 2016-12-20 2019-04-02 Palantir Technologies Inc. User interface for managing defects
US10620618B2 (en) * 2016-12-20 2020-04-14 Palantir Technologies Inc. Systems and methods for determining relationships between defects
US11314721B1 (en) 2017-12-07 2022-04-26 Palantir Technologies Inc. User-interactive defect analysis for root cause

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2986410B2 (ja) * 1995-07-13 1999-12-06 松下電器産業株式会社 半導体ウェハの不良解析方法及びその装置
US6367040B1 (en) * 1999-01-11 2002-04-02 Siemens Aktiengesellschaft System and method for determining yield impact for semiconductor devices
KR20010017956A (ko) * 1999-08-16 2001-03-05 윤종용 결정 결함의 파티클과 리얼 파티클의 구분방법
JP3870052B2 (ja) * 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
US6794203B2 (en) * 2002-08-15 2004-09-21 Macronix International Co., Ltd. Method of calculating the real added defect counts

Also Published As

Publication number Publication date
KR100685726B1 (ko) 2007-02-26
US20070031982A1 (en) 2007-02-08

Similar Documents

Publication Publication Date Title
KR101931834B1 (ko) 설계 기반 소자 위험성 평가
US5985497A (en) Method for reducing defects in a semiconductor lithographic process
US7570800B2 (en) Methods and systems for binning defects detected on a specimen
US6850320B2 (en) Method for inspecting defects and an apparatus for the same
US7728969B2 (en) Methods and systems for identifying defect types on a wafer
JP2010535430A5 (ko)
US7512501B2 (en) Defect inspecting apparatus for semiconductor wafer
KR101372995B1 (ko) 결함 검사방법
KR100685726B1 (ko) 결함 분류 방법 및 이를 수행하기 위한 장치
US20090273669A1 (en) Method and system for detecting critical defects
JP2008082740A (ja) 半導体装置のパターン欠陥検査方法
JP4080087B2 (ja) 分析方法，分析システム及び分析装置
JP2005236094A (ja) 半導体装置の製造方法、不良解析方法および不良解析システム
KR100684102B1 (ko) 결함 검사 방법 및 이를 이용한 결함 검사 장치
US10380731B1 (en) Method and system for fast inspecting defects
JP2008020251A (ja) 欠陥検査方法、欠陥検査装置、及びパターン抽出方法
JP2001203248A (ja) エミッション顕微鏡を用いた不良解析方法およびそのシステム並びに半導体装置の製造方法
KR20070070485A (ko) 국부적 결함 발생 웨이퍼 검출 방법
KR102380099B1 (ko) 범위 기반 실시간 스캐닝 전자 현미경 비시각적 비너
JP2001110867A (ja) 電子デバイスの製造方法および電子デバイスの品質管理システム
US6473174B1 (en) Resist removal monitoring by raman spectroscopy
JP2011154037A (ja) レビューｓｅｍ
JP2009092673A (ja) レビューｓｅｍ
JP2003057193A (ja) 異物検査装置
CN107923856B (zh) 以范围为基础的实时扫描电子显微镜的非视觉分格器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee