KR20070015865A

KR20070015865A - Laminated electronic component

Info

Publication number: KR20070015865A
Application number: KR1020060071790A
Authority: KR
Inventors: 도루 도노가이; 다쓰야 고지마; 쇼고 무로사와; 라이타로 마사오카; 아키라 야마구치
Original assignee: 티디케이가부시기가이샤
Priority date: 2005-08-01
Filing date: 2006-07-29
Publication date: 2007-02-06
Also published as: KR100826071B1

Abstract

적층 전자부품은, 내층부분 및 그 상하에 설치된 한 쌍의 외층부분을 갖는 세라믹 기체와, 상기 세라믹 기체의 좌우에 설치된 한 쌍의 외부전극을 구비한다. 상기 내층부분에는, 엇갈리게 상기 외부전극에 접속되는 복수의 내부전극이 매설되어 있다. 적어도 한 쪽의 상기 외층부분에는, 각각이 상기 외부전극에 접속되는 2층 이상의 더미전극이 매설되어 있다. 가장 안쪽의 상기 더미전극은, 가장 바깥쪽의 상기 내부전극과 같은 극에 설치되어 있다. 상기 더미전극에는, 다른 극으로서 서로 이웃이 되는 적어도 한 쌍이 포함된다.The laminated electronic component includes a ceramic base having an inner layer portion and a pair of outer layer portions provided above and below, and a pair of external electrodes provided on the left and right sides of the ceramic base. In the inner layer portion, a plurality of internal electrodes connected to the external electrodes are alternately embedded. In at least one outer layer portion, two or more dummy electrodes, each of which is connected to the external electrode, are embedded. The innermost dummy electrode is provided at the same pole as the outermost inner electrode. The dummy electrode includes at least one pair adjacent to each other as another pole.

Description

Multilayer Electronic Components {LAMINATED ELECTRONIC COMPONENT}

도 1은, 본 발명의 실시형태 1에 관한 적층 세라믹 콘덴서를 나타내는 종단면도,1 is a longitudinal sectional view showing a multilayer ceramic capacitor according to Embodiment 1 of the present invention;

도 2는, 적층 세라믹 콘덴서의 제조방법을 설명하는 도면,2 is a view for explaining a manufacturing method of a multilayer ceramic capacitor;

도 3은, 본 발명의 실시형태 2에 관한 적층 세라믹 콘덴서를 나타내는 종단면도,3 is a longitudinal sectional view showing a multilayer ceramic capacitor according to Embodiment 2 of the present invention;

도 4는, 본 발명의 실시형태 3에 관한 적층 세라믹 콘덴서를 나타내는 종단면도,4 is a longitudinal sectional view showing a multilayer ceramic capacitor according to Embodiment 3 of the present invention;

도 5는, 본 발명의 실시형태 4에 관한 적층 세라믹 콘덴서를 나타내는 종단면도,5 is a longitudinal sectional view showing a multilayer ceramic capacitor according to Embodiment 4 of the present invention;

도 6은, 본 발명의 다른 실시형태에 관한 적층 세라믹 콘덴서의 외층부분을 나타내는 종단면도,6 is a longitudinal sectional view showing an outer layer portion of a multilayer ceramic capacitor according to another embodiment of the present invention;

도 7은, 본 발명의 다른 실시형태에 관한 적층 세라믹 콘덴서의 외층부분을 나타내는 종단면도,7 is a longitudinal sectional view showing an outer layer portion of a multilayer ceramic capacitor according to another embodiment of the present invention;

도 8은, 본 발명의 다른 실시형태에 관한 적층 세라믹 콘덴서의 외층부분을 나타내는 종단면도,8 is a longitudinal cross-sectional view showing an outer layer portion of a multilayer ceramic capacitor according to another embodiment of the present invention;

도 9는, 본 발명의 다른 실시형태에 관한 적층 세라믹 콘덴서의 외층부분을 나타내는 종단면도,9 is a longitudinal sectional view showing an outer layer part of a multilayer ceramic capacitor according to another embodiment of the present invention;

도 10은, 본 발명의 다른 실시형태에 관한 적층 세라믹 콘덴서의 외층부분을 나타내는 종단면도, 및,10 is a longitudinal sectional view showing an outer layer portion of a multilayer ceramic capacitor according to another embodiment of the present invention, and

도 11은, 본 발명의 다른 실시형태에 관한 적층 세라믹 콘덴서의 외층부분을 나타내는 종단면도이다.11 is a longitudinal cross-sectional view showing an outer layer portion of a multilayer ceramic capacitor according to another embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

1 : 적층 세라믹 콘덴서 3 : 세라믹 기체1: multilayer ceramic capacitor 3: ceramic substrate

5, 7 : 외부전극 9 : 내층부분5, 7 external electrode 9 inner layer part

11, 13 : 외층부분 15 : 내부전극11, 13: outer layer 15: inner electrode

17, 23 : 유전체층 19, 21 : 더미전극17, 23 dielectric layer 19, 21 dummy electrode

31 : PET필름 33 : 세라믹 페이스트31: PET film 33: ceramic paste

35 : 그린시트 37 : 도전체 페이스트35 green sheet 37 conductor paste

본 발명은, 적층 전자부품에 관한 것이다.The present invention relates to a laminated electronic component.

적층 세라믹 전자부품의 하나인 적층 세라믹 콘덴서는, 세라믹 기체(基體)와, 그 측면에 설치된 외부전극을 구비한다. 세라믹 기체는, 복수의 내부전극이 매설된 내층부분과, 그 내층부분의 상하에 설치되는 한 쌍의 외층부분을 가지고 있다. 내층부분의 내부전극은 각각 외부전극에 접속된다.A multilayer ceramic capacitor, which is one of multilayer ceramic electronic components, includes a ceramic base and external electrodes provided on the side surfaces thereof. The ceramic base has an inner layer portion in which a plurality of internal electrodes are embedded and a pair of outer layer portions provided above and below the inner layer portion. The inner electrodes of the inner layer portions are connected to the outer electrodes, respectively.

종래의 적층 세라믹 콘덴서로서 일본 특허공개공보 평성7-335473호에는, 외층부분에 더미전극을 설치하여, 그것에 의해, 도금 공정시의 도금액의 침투를 억제 방지하여, 특성의 악화를 막는 적층 세라믹 콘덴서가 개시되어 있다.As a conventional multilayer ceramic capacitor, Japanese Laid-Open Patent Publication No. Hei 7-335473 provides a dummy electrode in the outer layer portion, whereby a multilayer ceramic capacitor which prevents penetration of the plating liquid during the plating process and prevents deterioration of characteristics. Is disclosed.

또한, 일본 특허공개공보 평성10-12475호에는, 내층부분중에서도 바깥쪽의 내부전극의 간격을 중앙의 내부전극의 간격보다 넓힌 적층 세라믹 콘덴서가 개시되어 있다.Also, Japanese Laid-Open Patent Publication No. Hei 10-12475 discloses a multilayer ceramic capacitor in which the interval between the outer inner electrodes is wider than the interval between the center inner electrodes among the inner layer portions.

그런데, 적층 세라믹 콘덴서에 있어서는, 소성시에, 내부전극을 갖는 내층부분과 내부전극을 갖지 않는 외층부분으로 구성재료의 차이에 기인한 수축률의 차이가 나타나, 크랙이 발생할 우려가 있었다.By the way, in the multilayer ceramic capacitor, at the time of baking, the shrinkage rate resulting from the difference of the constituent material appeared in the inner layer part which has an internal electrode, and the outer layer part which does not have an internal electrode, and there existed a possibility that a crack might arise.

이것에 대처하기 위해, 본 출원인은, 외층부분에, 외부전극과 접속하는 복수의 수축률조정을 도모하는 더미전극을 설치하는 것을 검토한 바, 쇼트나, 세라믹 이외의 층의 매설에 의한 층구성 밸런스의 악화 등이 염려되었다.In order to cope with this, the present inventor has considered installing a dummy electrode for adjusting a plurality of shrinkage ratios to be connected to the external electrode in the outer layer part. I was worried about deterioration.

한편, 일본 특허공개공보 평성7-335473호에 명시된 기술은, 상술한 바와 같이 도금액의 침투 억제를 위한 것으로, 수축률조정은 기대할 수 없다. 또한, 일본 특허공개공보 평성10-12475호 공보에 명시된 기술에서는, 원래 정전용량에 기여하도록 교대로 설치된 내층부분의 내부구성에 관한 것으로, 외층부분의 수축률에 작용하는 효과는 바랄 수 없다.On the other hand, the technique described in Japanese Patent Application Laid-open No. Hei 7-335473 is for suppressing penetration of the plating liquid as described above, and the shrinkage rate adjustment cannot be expected. In addition, the technique described in Japanese Patent Application Laid-Open No. Hei 10-12475 relates to the internal configuration of the inner layer portions alternately provided to contribute to the capacitance, and the effect on the shrinkage ratio of the outer layer portions cannot be hoped.

본 발명은, 이러한 문제에 감안하여 이루어진 것으로, 쇼트 및 층 구성 밸런스의 악화를 억제하면서 크랙의 발생을 방지할 수 있는, 적층 전자부품을 제공하는 것을 목적으로 한다.This invention is made | formed in view of this problem, and an object of this invention is to provide the laminated electronic component which can prevent generation | occurrence | production of a crack, suppressing deterioration of a short and layer composition balance.

상술한 과제를 해결하기 위해, 본 발명의 적층 전자부품은, 내층부분 및 그의 상하에 설치된 한 쌍의 외층부분을 갖는 세라믹 기체와, 상기 세라믹 기체의 좌우에 설치된 한 쌍의 외부전극을 구비하고, 상기 내층부분에는, 엇갈리게 상기 외부전극에 접속되어 정전용량을 확보하는 복수의 내부전극이 매설되어 있고, 적어도 한 쪽의 상기 외층부분에는, 각각 상기 외부전극에 접속되는 2층 이상의 더미전극이 매설되어 있고, 가장 안쪽의 상기 더미전극은 가장 바깥쪽의 상기 내부전극과 같은 극으로 설치되어 있고, 또한, 상기 더미전극에는 다른 극으로서 서로 이웃이 되는 적어도 한 쌍이 포함되는 것을 특징으로 한다.In order to solve the above problems, the laminated electronic component of the present invention includes a ceramic base having an inner layer portion and a pair of outer layer portions provided above and below, and a pair of external electrodes provided on the left and right sides of the ceramic base, The inner layer portion includes a plurality of internal electrodes alternately connected to the external electrode to secure capacitance, and at least one outer layer portion includes two or more dummy electrodes connected to the external electrode, respectively. The innermost dummy electrode is provided with the same pole as the outermost inner electrode, and the dummy electrode includes at least one pair adjacent to each other as another pole.

적합하게는, 상기 더미전극은, 3층 이상 설치되어 있고, 한 층마다 극이 바뀌도록 엇갈리게 상기 외부전극에 접속되고 있어도 좋고, 혹은, 같은 극으로서 서로 이웃이 되는 적어도 한 쌍이 포함되어 있어도 좋다.Preferably, the dummy electrode is provided with three or more layers, and may be connected to the external electrodes alternately so that the poles change every layer, or at least one pair adjacent to each other may be included as the same pole.

또한, 상기 더미전극의 간격은, 상기 내층부분에 먼 위치의 간격이 가까운 위치의 간격보다 넓은 관계를 포함하면 매우 적합하다. In addition, the gap of the dummy electrode is very suitable if the gap of the position far from the inner layer portion includes a relationship wider than that of the position close to the inner layer portion.

또한, 상기 더미전극은, 상기 내부전극과 같은 재료로 구성되어 있으면 적합하다.The dummy electrode is preferably made of the same material as the internal electrode.

본 발명에 의하면, 쇼트 및 층 구성 밸런스의 악화를 억제하면서 크랙의 발생을 방지할 수 있다.According to the present invention, cracks can be prevented while suppressing deterioration of the short and the layer composition balance.

또한, 더미전극이 3층 이상 설치되어 있고 한 층마다 극이 바뀌는 경우에는, 층 구성의 밸런스가 매우 적합하게 확보되어, 보다 높은 밸런스 악화방지 효과가 얻어지고 있다.In addition, when three or more dummy electrodes are provided and the poles change every single layer, the balance of the layer structure is ensured very suitably, and a higher balance deterioration prevention effect is obtained.

또한, 더미전극이 3층 이상 설치되어 있고 같은 극으로서 서로 이웃이 되는 적어도 한 쌍을 포함한 경우에는, 다른 극으로서 서로 이웃이 되는 더미전극의 쌍을 극히 줄일 수 있어, 보다 높은 쇼트방지 효과를 얻을 수 있다.In addition, when three or more dummy electrodes are provided and include at least one pair adjacent to each other as the same pole, the pair of dummy electrodes adjacent to each other as the other pole can be extremely reduced, resulting in higher short prevention effect. Can be.

더미전극의 간격으로서 내층부분에 먼 위치의 간격이 가까운 위치의 간격보다 넓은 관계를 포함하는 경우에는, 수축률변화에 대한 완화 효과가 급격하게 생기는 일 없이, 보다 높은 크랙방지 효과를 이룰 수 있다.In the case where the distance between the distant positions in the inner layer portion includes a wider relationship as the distance between the dummy electrodes, a higher crack prevention effect can be achieved without a sudden effect on the shrinkage rate change.

또한, 더미전극이 내부전극과 같은 재료로 구성되어 있는 경우에는, 수축률변화를 해소하는 효과를 용이하고 확실하게 확보할 수 있다.In addition, when the dummy electrode is made of the same material as the internal electrode, the effect of eliminating the shrinkage change can be easily and surely secured.

한편, 본 발명의 다른 특징 및 그에 따른 작용효과는, 첨부도면을 참조하여, 실시형태에 의해서 더욱 자세하게 설명한다.On the other hand, other features of the present invention and the resulting effects thereof will be described in more detail by the embodiments with reference to the accompanying drawings.

[발명의 실시형태]Embodiment of the Invention

이하, 본 발명의 실시형태를 첨부도면에 기초하여 설명한다. 한편, 도면 중, 동일 부호는 동일 또는 대응부분을 나타내는 것으로 한다. 또한, 방향의 기재에 대해서는, 적층방향을 상하방향으로 하고, 적층방향과 직교하여 후술하는 한 쌍의 외부전극이 대향하는 방향을 좌우방향으로 한다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described based on an accompanying drawing. In addition, in the figure, the same code | symbol shall represent the same or corresponding part. In addition, about the base material of a direction, the lamination direction shall be an up-down direction, and the direction which a pair of external electrodes mentioned later orthogonally orthogonal to a lamination direction shall make the left-right direction.

도 1은, 본 발명의 실시형태 1에 관한 적층 세라믹 콘덴서를 나타내는 종단면도이다. 적층 세라믹 콘덴서(1)는, 세라믹 기체(3)와, 외부전극(5,7)을 구비하고 있다. 세라믹 기체(3)는, 내층부분(9)과 그 상하에 설치된 상하 한 쌍의 외층 부분(11,13)을 갖는다. 외부전극(5,7)은, 세라믹 기체(3)의 좌우에 설치되어 있다.1 is a longitudinal cross-sectional view showing a multilayer ceramic capacitor according to Embodiment 1 of the present invention. The multilayer ceramic capacitor 1 includes a ceramic base 3 and external electrodes 5, 7. The ceramic base 3 has an inner layer portion 9 and a pair of upper and lower outer layer portions 11 and 13 provided above and below. The external electrodes 5 and 7 are provided on the left and right sides of the ceramic base 3.

내층부분(9)은, 복수의 내부전극(15) 및 유전체층(17)을 구비한다. 또한, 외층부분(11,13)은 각각, 복수의 더미전극(19,21) 및 유전체층(23)을 구비한다. 내부전극(15)은, 도전부재로 구성되어 있으면 좋고, 일례로서 주로 Ni로 구성되어 있다. 유전체층(17,23)은, 유전체재료로 구성되어 있으면 좋고, 일례로서 주로 세라믹으로 구성되어 있다. 또한, 본 실시형태에서는, 더미전극(19,21)은, 내부전극(15)과 같은 재료에 의해서 구성되어 있다. The inner layer portion 9 includes a plurality of internal electrodes 15 and a dielectric layer 17. In addition, the outer layer portions 11 and 13 include a plurality of dummy electrodes 19 and 21 and a dielectric layer 23, respectively. The internal electrode 15 should just be comprised by the electrically-conductive member, and mainly consists of Ni as an example. The dielectric layers 17 and 23 should just be comprised from a dielectric material, and are mainly comprised from ceramics as an example. In the present embodiment, the dummy electrodes 19 and 21 are made of the same material as the internal electrodes 15.

다음에, 이러한 구성의 내층부분(9)의 제조 프로세스에 대해서 설명한다. 우선, 도 2에 나타나는 바와 같이, 가요성이 있는 PET필름(31)의 표면에, 세라믹 분말, 바인더 및 용제 등을 적어도 포함하는 세라믹 페이스트(유전체 페이스트)(33)를 도포하여, 이른바 그린시트(35)를 만든다. 세라믹 페이스트(33)의 도포는, 닥터 블레이드 또는 압출헤드 등을 이용하여 도포 후에 건조처리를 실시한다.Next, the manufacturing process of the inner layer part 9 of such a structure is demonstrated. First, as shown in FIG. 2, a ceramic paste (dielectric paste) 33 containing at least a ceramic powder, a binder, a solvent, and the like is applied to the surface of the flexible PET film 31, so-called green sheet ( 35). The application of the ceramic paste 33 is performed by drying after application using a doctor blade, an extrusion head or the like.

계속하여, 그린시트(35)를 건조시킨 후, 그 상면에, 내부전극(15)을 구성하기 위한 도전체 페이스트(37)를 복수, 분리시켜 배치한다. 도전체 페이스트(37)는, 예를 들면 스크린 인쇄법이나 그라비아 인쇄법에 의해 형성할 수 있다. 이와 같이 하여, 내층부분(9)을 구성하기 위한 시트로서 복수의 내부전극(15)이 인쇄된 시트를 제조한다. Subsequently, after the green sheet 35 is dried, a plurality of conductor pastes 37 for constituting the internal electrode 15 are separated and arranged on the upper surface thereof. The conductor paste 37 can be formed by screen printing or gravure printing, for example. In this manner, a sheet on which the plurality of internal electrodes 15 are printed is produced as a sheet for constituting the inner layer portion 9.

또한, 외층부분(11,13)을 구성하기 위한 시트를 제조하기 위해, 마찬가지로, 건조시킨 그린시트의 표면에, 복수의 더미전극(19,21)이 되는 도전체 페이스트를 복수, 분리시켜 인쇄 배치한 시트를 제조한다.In addition, in order to manufacture the sheet for constituting the outer layer portions 11 and 13, a plurality of conductor pastes serving as the plurality of dummy electrodes 19 and 21 are separated and printed on the surface of the dried green sheet. One sheet is prepared.

그리고, 내부전극(15)이 인쇄되어 내층부분(9)을 구성하는 시트를 복수매 적층하고, 또한 그러한 상하의 위치에, 더미전극(19,21)이 인쇄되어 외층부분(11,13)을 구성하는 시트를 복수매 적층한 적층체(39)를 만들어, 소정압력으로 프레스 한다. 다음에, 적층체(39)를, 도 2에 2점쇄선으로 나타나도록 콘덴서 1개 분의 크기로 재단하여, 복수의 적층 칩체에 분단한다. 또한, 각 적층 칩체로부터 유기바인더 등을 번 아웃(Burn Out)하는 탈바인더 처리를 실시한 후, 소성을 실시하여, 마지막으로, 적층 칩체의 대향하는 측면에, 외부전극(5,7)을 눌어 붙여, 도 1에 나타낸 적층 세라믹 콘덴서(1)를 얻는다.Then, the inner electrode 15 is printed to stack a plurality of sheets constituting the inner layer portion 9, and the dummy electrodes 19 and 21 are printed on the upper and lower positions to form the outer layer portions 11 and 13. The laminated body 39 which laminated | stacked the several sheets to make is made, and it presses by predetermined pressure. Next, the laminated body 39 is cut | disconnected to the magnitude | size for one capacitor so that it may show with a dashed-dotted line in FIG. 2, and it divides into several laminated chip body. Further, after performing a binder removal process that burns out an organic binder or the like from each of the stacked chip bodies, firing is performed, and finally, the external electrodes 5 and 7 are pressed on opposite sides of the stacked chip bodies. The multilayer ceramic capacitor 1 shown in FIG. 1 is obtained.

다음에, 도 1로 돌아와, 본 실시형태에 관한 적층 세라믹 콘덴서(1)의 전극구성에 대해서 설명한다. 내층부분(9)에 매설되어 있는 복수의 내부전극(15)은, 좌우방향에 엇갈리게 되는 형태로, 외부전극(5,7)의 대응하는 한 쪽에만 접속되어 있다. 또한, 각 내부전극(15)은, 내층부분(9)의 가장 바깥쪽에 배치되어 있는 것[전극(15a)]을 제외하고, 상하에 유전체층(17)을 끼우고 다른 내부전극(15)과 대향하고 있다. 이것에 의해, 서로 다른 외부전극(5,7)에 접속되어 다른 극이 되는 내부전극(15)의 사이에 용량층을 얻을 수 있다.1, the electrode structure of the multilayer ceramic capacitor 1 according to the present embodiment will be described. The plurality of internal electrodes 15 embedded in the inner layer part 9 are connected to only one of the corresponding ones of the external electrodes 5 and 7 in a form in which they are staggered in the left and right directions. Each of the internal electrodes 15 is opposed to the other internal electrodes 15 by sandwiching the dielectric layers 17 on the upper and lower sides, except for those arranged at the outermost side of the inner layer portion 9 (the electrodes 15a). Doing. As a result, a capacitive layer can be obtained between the internal electrodes 15 which are connected to different external electrodes 5 and 7 and become different poles.

본 실시형태에서는, 내층부분(9)의 복수의 내부전극(15)의 간격 T는 균일하게 되어 있다. 환언하면, 일정 간격 T를 갖고 대향하는 가장 바깥쪽의 내부전극(15a)의 바깥쪽 근방위치가, 내층부분(9)과 상하 한 쌍의 외층부분(11,13)과의 경계부가 되어 있다고 말할 수 있다. 복수의 내부전극(15)의 적층수는, 요구되는 정전용량에 따라서 결정되는 부분이지만, 본 실시형태에서는 일례로서 400층 전후로 설정되어 있다. 한편, 도면은, 도면의 명료성이나 구성의 이해 용이성을 우선하여 적당한 층수로 솎아내 도시하고 있다.In this embodiment, the space | intervals T of the some internal electrode 15 of the inner layer part 9 are uniform. In other words, it is said that the outer vicinity position of the outermost inner electrode 15a which opposes at regular intervals T borders the inner layer part 9 and the upper and lower pairs of outer layer parts 11 and 13. Can be. The number of stacks of the plurality of internal electrodes 15 is a part determined according to the required capacitance, but is set to around 400 layers as an example in this embodiment. On the other hand, the drawing is shown in the appropriate number of layers prioritizing the clarity of the drawing and the ease of understanding of a structure.

외층부분(11,13)의 각각에는, 본 실시형태에서는, 4층의 더미전극(19,21)이 매설되어 있다. 또한, 각 더미전극(19,21)은, 유전체층(23)을 끼우고 다른 더미전극(19,21)에 대향하고 있다.In each of the outer layer portions 11 and 13, four dummy electrodes 19 and 21 are embedded in this embodiment. In addition, each of the dummy electrodes 19 and 21 faces the other dummy electrodes 19 and 21 by sandwiching the dielectric layer 23.

더미전극(19,21)은, 좌우방향에 엇갈리게 되는 형태로, 외부전극(5,7) 의 대응하는 한 쪽에만 접속되어 있다. 즉, 더미전극(19,21)은, 1층마다 극이 바뀌도록 배열되고 있다. 따라서, 외층부분(11,13)에는, 다른 극으로서 서로 이웃이 되는 더미전극(19,21)이 일부 중복관계를 포함하여 3쌍 존재하고 있다. 각 외층부분(11,13)에 있어서의 가장 안쪽의 더미전극(19a,21a)은, 각각 대향하는 가장 바깥쪽의 내부전극(15a)과 같은 극이 되는 관계에서, 대응하는 외부전극(5,7)에 접속되고 있다.The dummy electrodes 19 and 21 are staggered in the left and right directions and are connected to only one corresponding side of the external electrodes 5 and 7. That is, the dummy electrodes 19 and 21 are arranged so that the poles are changed for each layer. Therefore, in the outer layer portions 11 and 13, three pairs of dummy electrodes 19 and 21 which are adjacent to each other as other poles exist, including some overlapping relations. The innermost dummy electrodes 19a and 21a in each of the outer layer portions 11 and 13 are the same poles as the outermost inner electrodes 15a facing each other, so that the corresponding outer electrodes 5, 7) is connected.

이상과 같이 구성된 적층 세라믹 콘덴서에 있어서는, 외층부분(11,13)에, 더미전극(19,21)이 매설되어 있기 때문에, 내층부분(9)과 외층부분(11,13)과의 사이의 수축률의 급격한 변화를 회피하여, 크랙의 발생을 방지할 수 있다. 게다가, 그와 같이 크랙발생 방지를 위해서 더미전극(19,21)을 설치해도 쇼트를 유발하는 일도 없다. 즉, 가장 안쪽의 더미전극과 가장 바깥쪽의 내부전극이 다른 극이 되는 관계에서는, 예기치 않은 쇼트를 발생할 수도 있지만, 본 실시형태에서는, 가장 안쪽의 더미전극(19a,21a)이 가장 바깥쪽의 내부전극(15a)에 대해서 같은 극이 되기 때문에 쇼트의 발생을 방지할 수 있다.In the multilayer ceramic capacitor configured as described above, since the dummy electrodes 19 and 21 are embedded in the outer layer portions 11 and 13, the shrinkage ratio between the inner layer portion 9 and the outer layer portions 11 and 13 is reduced. The sudden change of can be avoided, and the occurrence of a crack can be prevented. In addition, even if the dummy electrodes 19 and 21 are provided in order to prevent the occurrence of cracks, there is no short circuit. That is, in the relationship where the innermost dummy electrode and the outermost inner electrode are different poles, unexpected short may occur. In this embodiment, the innermost dummy electrodes 19a and 21a are the outermost. Since the same pole is provided with respect to the internal electrode 15a, the occurrence of a short can be prevented.

또한, 더미전극(19,21)은 외부전극(5,7)에 접속되어 있기 때문에, 외부전극(5,7)의 접속강도 향상에 공헌할 수 있다. 덧붙여, 각 더미전극(19,21)이 좌우 방향으로 길게 늘어나, 즉, 층의 것보다 넓은 범위에 더미전극(19,21)을 연장시킬 수 있으므로, 수축률 완충효과를 보다 높여 크랙 방지를 보다 확실하게 할 수 있다. 한편, 가장 안쪽의 더미전극(19a,21a)이 가장 바깥쪽의 내부전극(15a)과 같은 극인 점은, 이와 같이 외부전극(5,7)에 접속하는 정도까지 더미전극(19,21)을 광범위하게 연장시켜도 쇼트의 발생을 억제할 수 있기 때문에 매우 유익하다.In addition, since the dummy electrodes 19 and 21 are connected to the external electrodes 5 and 7, they can contribute to the improvement of the connection strength of the external electrodes 5 and 7. In addition, since the dummy electrodes 19 and 21 are elongated in the left and right directions, that is, the dummy electrodes 19 and 21 can be extended in a wider range than that of the layer, the shrinkage buffering effect is further enhanced, so that crack prevention is more reliably performed. It can be done. On the other hand, the innermost dummy electrodes 19a and 21a are the same poles as the outermost inner electrodes 15a, so that the dummy electrodes 19 and 21 are connected to the outer electrodes 5 and 7 as described above. It is very advantageous because it can suppress generation | occurrence | production of a short even if it extends extensively.

또한, 각 외층부분에 있어서 더미전극이 1층밖에 설치되지 않은 형태이면, 크랙방지 효과를 얻을 수 있는 것은 좌우 어느 한 쪽뿐이고, 또한, 층 구성의 밸런스도 양호하지 않은 문제가 생길 수 있지만, 본 발명에서는, 더미전극(19,21)은, 다른 극으로서 서로 이웃이 되는 것이 적어도 한 쌍은 설치되어 있기 때문에, 층 구성의 좌우의 밸런스상, 매우 적합하고, 또한, 수축률 완충효과를 좌우에 밸런스 좋게 배분할 수 있다. 또한, 이러한 적합한 효과는, 특히 본 실시형태에서는, 1층마다 극이 바뀌어 다른 극으로서 서로 이웃이 되는 더미전극(19,21)이 3쌍 설치되어 있기 때문에, 보다 현저하게 얻을 수 있다.In the case where only one dummy electrode is provided in each outer layer, only one of the left and right cracks can be obtained, and the balance of the layer structure may not be good. In the present invention, the dummy electrodes 19 and 21 are adjacent to each other as different poles, so that at least one pair is provided, so that the left and right balance of the layer structure is very suitable, and the shrinkage buffering effect is balanced left and right. I can distribute it nicely. In addition, such a suitable effect can be more remarkably obtained in the present embodiment, since three pairs of dummy electrodes 19 and 21 are arranged next to each other as the poles are changed for each layer.

또한, 각 더미전극(19,21)은 내부전극(15)과 같은 재료로 구성되어 있기 때문에, 수축률변화에 대한 높은 완화효과를 용이하고 확실하게 확보할 수 있다.In addition, since the dummy electrodes 19 and 21 are made of the same material as the internal electrodes 15, it is possible to securely and reliably achieve a high relaxation effect against the change in shrinkage rate.

다음에, 본 발명의 실시형태 2에 관한 적층 세라믹 콘덴서에 대해서 설명한다. 도 3은, 본 실시형태 2에 관한 적층 세라믹 콘덴서에 관한 도 1과 같은 형태 의 도면이다. 적층 세라믹 콘덴서(101)는, 상하 한 쌍의 외층부분(111,113)의 더미전극의 배치·구성이 상기 실시형태 1과 다르고, 다른 구성은 상기 실시형태 1과 같다.Next, a multilayer ceramic capacitor according to Embodiment 2 of the present invention will be described. FIG. 3 is a diagram of a form similar to that of FIG. 1 regarding the multilayer ceramic capacitor according to the second embodiment. In the multilayer ceramic capacitor 101, the arrangement and configuration of the dummy electrodes of the upper and lower outer layer portions 111 and 113 are different from those in the first embodiment, and the other configurations are the same as those in the first embodiment.

외층부분(111,113)의 각각은, 4층의 더미전극(19,21)이 매설되어 있고, 각 더미전극(19,21)은, 유전체층(23)을 끼우고 다른 더미전극(19,21)과 대향하고 있다.In each of the outer layer portions 111 and 113, four dummy electrodes 19 and 21 are embedded, and each of the dummy electrodes 19 and 21 sandwiches the dielectric layer 23 and the other dummy electrodes 19 and 21. It is facing.

외층부분(111)에는, 일부 중복관계를 포함하여, 다른 극으로서 서로 이웃이 되는 더미전극이 한 쌍(「19b」와 「19c」), 같은 극으로서 서로 이웃이 되는 더미전극이 2쌍(「19a」와 「19b」, 「19c」와 「19d」), 설치되어 있다. 마찬가지로, 외층부분(113)에도, 일부 중복관계를 포함하여, 다른 극으로서 서로 이웃이 되는 더미전극이 한 쌍(「21b」와 「21c」), 같은 극으로서 서로 이웃이 되는 더미전극이 2쌍(「21a」와 「21b」, 「21c」와 「21d」), 설치되어 있다.The outer layer portion 111 includes a pair of dummy electrodes adjacent to each other as another pole ("19b" and "19c"), including some overlapping relations, and two pairs of dummy electrodes adjacent to each other as the same pole (" 19a "and" 19b "," 19c "and" 19d ") are provided. Similarly, the outer layer portion 113 also includes a pair of dummy electrodes adjacent to each other as another pole ("21b" and "21c"), including some overlapping relations, and two pairs of dummy electrodes adjacent to each other as the same pole. ("21a" and "21b", "21c" and "21d") are provided.

또한, 더미전극(19,21)은, 한 쪽의 극에 접속되는 것이 복수층 모아 적층되고, 다른 쪽의 극에 접속되는 것도 복수층 모아 적층되고 있다. 또한, 도 3에 있어서는, 상기의 구성에 있어서, 한 쪽의 극만 접속되는 더미전극(19,21)의 층수와, 다른 쪽의 극에 접속되는 더미전극(19,21)의 층수가 같은 수로 설정되어 있다.In addition, the dummy electrodes 19 and 21 are laminated | stacked and laminated | stacked by what is connected to one pole, and the multilayer electrode which is connected to the other pole is laminated | stacked. 3, the number of layers of the dummy electrodes 19 and 21 connected to only one pole and the number of layers of the dummy electrodes 19 and 21 connected to the other pole in the above configuration are set to the same number. It is.

이상과 같이 구성된 본 실시형태 2에 관한 적층 세라믹 콘덴서(101)에 있어서는, 실시형태 1의 적층 세라믹 콘덴서(1)에서 이루는 적합한 작용효과에 더하여, 또한 다음과 같은 이점을 갖는다.In the multilayer ceramic capacitor 101 according to the second embodiment configured as described above, in addition to the suitable effects produced by the multilayer ceramic capacitor 1 of the first embodiment, the present invention also has the following advantages.

즉, 더미전극(19,21)은, 한 쪽의 극에 접속되는 것이 복수층 모아 적층되고, 다른 쪽의 극에 접속되는 것도 복수층 모아 적층되고 있으므로, 다른 극으로서 서로 이웃이 되는 더미전극(19,21)이 한 쌍으로 되어, 각 외층부분(11,13)에 있어서의 더미전극(19,21)끼리의 쇼트의 발생을 보다 억제할 수 있다. 이러한 이점은, 각 외층부분에 있어서 더미전극이 3층 이상 설치되어 있어, 그러한 더미전극에 같은 극으로서 서로 이웃이 되는 더미전극이 적어도 한 쌍 설치되어 있으면, 정도의 차이는 있지만 반드시 얻어지는 이점이다. 따라서, 이러한 개념하에서, 본 실시형태 2를 더미전극이 3층 또는 5층 이상인 형태로 개변하는 것도 가능하다(예를 들면, 후술하는 도 8, 도 9, 도 10 참조).That is, the dummy electrodes 19 and 21 are stacked in a plurality of layers connected to one pole, and are stacked in a plurality of layers connected to the other pole. The pairs 19 and 21 can be paired to suppress the occurrence of shorts between the dummy electrodes 19 and 21 in the outer layer portions 11 and 13, respectively. Such an advantage is an advantage that if three or more dummy electrodes are provided in each outer layer portion, and at least one pair of dummy electrodes adjacent to each other as the same pole is provided in such a dummy electrode, the degree is different but it is an advantage that is necessarily obtained. Therefore, under this concept, it is also possible to modify this embodiment 2 into a form in which the dummy electrode has three layers or five layers or more (for example, see FIGS. 8, 9, and 10 described later).

다음에, 본 발명의 실시형태 3에 관한 적층 세라믹 콘덴서에 대해서 설명한다. 도 4는, 본 실시형태 3에 관한 적층 세라믹 콘덴서에 관한 도 1과 같은 형태의 도면이다. 적층 세라믹 콘덴서(201)는, 상하 한 쌍의 외층부분(211,213)의 더미전극의 배치·구성이 상기 실시형태 1과 다르고, 다른 구성은 상기 실시형태 1과 같다.Next, a multilayer ceramic capacitor according to Embodiment 3 of the present invention will be described. FIG. 4 is a diagram in the form similar to FIG. 1 of the multilayer ceramic capacitor according to the third embodiment. In the multilayer ceramic capacitor 201, the arrangement and configuration of the dummy electrodes of the upper and lower pairs of outer layer portions 211 and 213 are different from those in the first embodiment, and the other configurations are the same as those in the first embodiment.

외층부분(211,213)의 각각은, 4층의 더미전극(19,21)이 매설되어 있고, 각 더미전극(19,21)은, 유전체층(23)을 끼우고 다른 더미전극(19,21)과 대향하고 있다.In each of the outer layer portions 211 and 213, four dummy electrodes 19 and 21 are embedded, and each of the dummy electrodes 19 and 21 sandwiches the dielectric layer 23 and the other dummy electrodes 19 and 21. It is facing.

더미전극[19(21)]의 간격은, 내층부분(9)에 먼 위치의 간격이 가까운 위치의 간격보다 차례차례 넓어지도록 설정되어 있다. 즉, 가장 안쪽의 더미전극 [19a(21a)]과 그 바깥쪽의 더미전극[19b(21b)]과의 간격보다, 더미전극[19b(21b)]과 그 바깥쪽의 더미전극[19c(21c)]과의 간격이 넓게 설정되어 있다. 또한, 더미 전극[19b(21b)]과 그 바깥쪽의 더미전극[19c(21c]}과의 간격보다, 더미전극[19c(21c)]과 그 바깥쪽의 더미전극[19d(21d)]과의 간격이 넓게 설정되어 있다. The interval between the dummy electrodes 19 (21) is set so that the interval of the position far from the inner layer portion 9 gradually widens from the interval of the position near the inner layer portion 9. That is, rather than the distance between the innermost dummy electrode 19a (21a) and the outer dummy electrode 19b (21b), the dummy electrode 19b (21b) and the outer dummy electrode 19c (21c). )] Is set wider. The dummy electrode 19c (21c) and the outer dummy electrode 19d (21d) and the dummy electrode 19b (21b) and the outer dummy electrode 19c (21c) are spaced apart from each other. The interval between is set wide.

이상과 같이 구성된 본 실시형태 3에 관한 적층 세라믹 콘덴서(201)에 대해서는, 실시형태 1의 적층 세라믹 콘덴서(1)에서 이루는 적합한 작용효과에 더하여, 또한 다음과 같은 이점을 갖는다.The multilayer ceramic capacitor 201 according to the third embodiment configured as described above has the following advantages in addition to the suitable effects produced by the multilayer ceramic capacitor 1 of the first embodiment.

즉, 더미전극(19,21)의 간격은, 내층부분(9)에 먼 위치의 간격이 가까운 위치의 간격보다 차례차례 넓어지도록 설정되어 있기 때문에, 더미전극(19,21)을 매설한 효과도 내층부분(9)에 가까운 부분에서 먼 부분으로 매끄럽게 변화한다. 따라서, 수축률 변화에 대한 완화 효과가 급격하게 생기는 일 없이, 보다 높은 크랙방지 효과를 이룰 수 있다.That is, since the interval between the dummy electrodes 19 and 21 is set so as to be wider in turn than the interval between positions close to the inner layer portion 9, the effect of embedding the dummy electrodes 19 and 21 is also shown. It changes smoothly from the part close to the inner layer part 9 to the far part. Therefore, a higher crack prevention effect can be achieved, without a sudden effect of a relaxation effect on shrinkage rate change.

다음에, 본 발명의 실시형태 4에 관한 적층 세라믹 콘덴서에 대해서 설명한다. 도 5는, 본 실시형태 4에 관한 적층 세라믹 콘덴서에 관한 도 3과 같은 형태의 도면이다. 적층 세라믹 콘덴서(301)는, 상하 한 쌍의 외층부분(311,313)의 더미전극의 배치·구성이 상기 실시형태 2와 다르고, 다른 구성은 상기 실시형태 2와 같다.Next, a multilayer ceramic capacitor according to Embodiment 4 of the present invention will be described. FIG. 5 is a diagram in the form similar to FIG. 3 regarding the multilayer ceramic capacitor according to the fourth embodiment. In the multilayer ceramic capacitor 301, the arrangement and configuration of the dummy electrodes of the upper and lower pairs of outer layer portions 311 and 313 are different from those in the second embodiment, and the other configurations are the same as those in the second embodiment.

즉, 이 실시형태 4에 있어서의 더미전극(19,21)은, 같은 극·다른 극의 배치관계에 대해서는 실시형태 2에 따르고, 간격에 대해서는 실시형태 3에 따르는 것이다. 따라서, 본 실시형태 4에 의하면, 실시형태 2에서 서술한 이점에 더하여, 실시형태 3에서 서술한 이점도 얻을 수 있다.In other words, the dummy electrodes 19 and 21 in the fourth embodiment follow the second embodiment with respect to the arrangement relationship between the same poles and the other poles, and the third electrode according to the intervals. Therefore, according to the fourth embodiment, in addition to the advantages described in the second embodiment, the advantages described in the third embodiment can also be obtained.

이상, 바람직한 실시형태를 참조하여 본 발명의 내용을 구체적으로 설명했지만, 본 발명의 기본적 기술사상 및 개시내용에 기초하여, 당업자이면, 여러 가지의 변화된 형태를 뽑을 수 있는 것은 자명하다.As mentioned above, although the content of this invention was concretely demonstrated with reference to preferable embodiment, it is clear that various changes are possible for a person skilled in the art based on the basic technical idea and disclosure of this invention.

예를 들면, 우선, 더미전극은, 상술한 바와 같이 각 외층부분에 있어서 4층 설치되어 있는 것에는 한정되지 않고, 적어도 2층 이상 설치되어 있으면 좋다. 도 6 내지 도 10에, 더미전극이 2층, 3층, 5층 및 6층 설치되어 있는 구성의 외층부분을 예시한다. 한편, 상부의 외층부분에 대해서만 도시하지만, 하부의 외층부분 및 더미전극(21)에 대해서도 마찬가지로 구성될 수 있다.For example, first, the dummy electrodes are not limited to those provided with four layers in each outer layer portion as described above, and may be provided at least two or more layers. 6-10, the outer layer part of the structure in which a dummy electrode is provided with 2 layers, 3 layers, 5 layers, and 6 layers is illustrated. Meanwhile, although only the outer layer portion of the upper portion is shown, the lower outer layer portion and the dummy electrode 21 may be similarly configured.

즉, 각 외층부분에 있어서 더미전극을 4층 미만 설치하고, 또한, 실시형태 1과 같이 1층마다 극을 바꾸는 형태로 실시한다면 도 6 및 도 7과 같이 예시할 수 있다. 이러한 구성에서도, 가장 안쪽의 더미전극(19a)은 가장 바깥쪽의 내부전극과 같은 극에 설치되어 있고, 또한, 더미전극(19)에는 다른 극으로서 서로 이웃이 되는 적어도 한 쌍이 포함되어 있다.That is, if less than four dummy electrodes are provided in each outer layer portion, and the poles are changed for each layer as in the first embodiment, it can be illustrated as shown in Figs. Also in this configuration, the innermost dummy electrode 19a is provided at the same pole as the outermost inner electrode, and the dummy electrode 19 includes at least one pair adjacent to each other as another pole.

각 외층부분에 있어서 더미전극을 4층 미만 설치하고, 또한, 실시형태 2와 같이 한 쪽의 극에 접속되는 더미전극을 복수층 모아 적층하는 형태로 실시하면 도 8과 같이 예시할 수 있다. 또한, 이 형태를, 더미전극을 5층 이상 설치하여 실시하면 도 9 및 도 10과 같이 예시할 수 있다. 이러한 구성에서도, 가장 안쪽의 더미전극(19a)은 가장 바깥쪽의 내부전극과 같은 극에 설치되어 있고, 또한, 더미전극(19)에는 다른 극으로서 서로 이웃이 되는 적어도 한 쌍과, 같은 극으로서 서로 이웃이 되는 적어도 한 쌍이 포함되어 있다.When the dummy electrode is provided in less than four layers in each outer layer part, and it piles together and piles several dummy electrodes connected to one pole like Example 2, it can illustrate as FIG. This embodiment can be illustrated as shown in Figs. 9 and 10 by providing five or more dummy electrodes. Even in this configuration, the innermost dummy electrode 19a is provided at the same pole as the outermost inner electrode, and the dummy electrode 19 is at least one pair adjacent to each other as another pole and is the same pole. At least one pair of neighboring each other is included.

또한, 도 11에 나타나는 바와 같이, 더미전극(19) 중 적어도 1층(도시는 2층)을, 좌우 한 쌍의 외부전극(5,7)의 쌍방에 접속되고 또한 도중에 절연작용을 이루는 분단부(51)를 구비한 더미전극(119)으로서 구성할 수도 있다. 또한, 더미전극(119)은, 분단부(51)를 포함함으로써 쇼트를 발생시키지 않고 좌우 한 쌍의 외부전극(5,7)의 쌍방에 접속되는 것이 가능하고, 외부전극의 접속강도 향상에 공헌하는 것에 더하여, 층의 보다 넓은 범위에 더미전극을 연장시킬 수 있으므로, 수축률 완충효과를 보다 높여 크랙 방지를 보다 확실하게 할 수 있다.As shown in FIG. 11, at least one layer (two layers shown) of the dummy electrodes 19 is connected to both of the left and right pairs of external electrodes 5 and 7, and an insulated portion is formed on the way. It can also be configured as the dummy electrode 119 having the 51. In addition, the dummy electrode 119 can be connected to both the left and right pairs of external electrodes 5 and 7 without generating a short by including the dividing portion 51, thereby contributing to improving the connection strength of the external electrodes. In addition, since the dummy electrode can be extended to a wider range of the layer, the shrinkage buffering effect can be further increased, thereby making it possible to more reliably prevent cracking.

또한, 도시는 생략하지만, 도 6 내지 도 11에 예시된 발명사상의 변형된 실시형태에 있어서도, 실시형태 3 및 4에 대해서 설명한 바와 같이, 더미전극의 간격을, 내층부분에 먼 위치의 간격이 가까운 위치의 간격보다 넓은 관계를 포함하도록 설정하는 것이 가능하다.In addition, although not shown, also in the modified embodiment of the present invention illustrated in FIGS. 6 to 11, as described with respect to Embodiments 3 and 4, the distance between the dummy electrodes and the distance far from the inner layer portion is increased. It is possible to set to include a relationship that is wider than the spacing of the near position.

Claims

A ceramic base having an inner layer portion and a pair of outer layer portions provided above and below the same;

A pair of external electrodes provided on left and right sides of the ceramic base,

In the inner layer portion, a plurality of internal electrodes connected to the external electrodes are alternately embedded,

At least one outer layer portion includes two or more dummy electrodes each connected to the external electrode,

The innermost dummy electrode is provided with the same pole as the outermost inner electrode, and the dummy electrode includes at least one pair adjacent to each other as another pole.

The multilayer electronic component according to claim 1, wherein the dummy electrodes are provided in three or more layers, and are connected to the external electrodes alternately so that the poles are changed for each layer.

The multilayer electronic component of claim 1, wherein the dummy electrode is provided with three or more layers and includes at least one pair adjacent to each other as the same pole.

The multilayer electronic component of claim 1, wherein an interval between the dummy electrodes includes a relationship wider than an interval between positions close to the inner layer portion.

The multilayer electronic component of claim 1, wherein the dummy electrode is made of the same material as the internal electrode.