KR20070015460A

KR20070015460A - High-efficiency amplifier

Info

Publication number: KR20070015460A
Application number: KR1020067026339A
Authority: KR
Inventors: 겐이치 호리구치; 마사토시 나카야마; 다다시 다카기
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2006-12-14
Filing date: 2004-06-18
Publication date: 2007-02-02
Also published as: KR100861852B1

Abstract

An analog pre-distortion circuit (5) is connected between an input-side branching circuit (2) and a quarter- wavelength line (6). This compensates for the nonlinear distortion of a peak amplifier (7), with the result that the linearity of the whole amplifier can be improved. ® KIPO & WIPO 2007

Description

High efficiency amplifier {HIGH-EFFICIENCY AMPLIFIER}

본 발명은, 예컨대, RF(Radio Frequency) 신호를 높은 효율로 선형으로 증폭하는 고효율 증폭기에 관한 것이다.The present invention relates to, for example, a high efficiency amplifier for linearly amplifying a radio frequency (RF) signal with high efficiency.

방송 및 통신용 RF 증폭기는 입력 신호인 RF 신호를 높은 효율로 선형으로 증폭하는 것이 요구되고 있다.RF amplifiers for broadcasting and communication are required to linearly amplify an RF signal, which is an input signal, with high efficiency.

그러나, 일반적으로 증폭기에서는, 효율을 높이는 것과, 선형성을 높이는 것이 양립하지 못한다.In general, however, in amplifiers, increasing efficiency and increasing linearity are not compatible.

증폭기의 효율은 입력 신호의 전력 레벨의 증가에 따라 높아지고, 증폭기가 포화 상태(saturation)를 맞은 부근에서 최대 효율이 실현된다. 또한, 입력 신호의 전력이 더욱 증가하여 완전히 포화된 영역에서는, 반대로 효율이 저하하는 특성을 갖는다.The efficiency of the amplifier increases with increasing power level of the input signal, and maximum efficiency is realized near the amplifier's saturation. In addition, in the region where the power of the input signal is further increased and completely saturated, the efficiency is lowered.

최근, 방송 및 이동체 통신 등에서 사용되는 PAPR(Peak to Average Power Ratio)이 큰 변조파가 증폭기에 입력되는 경우, 포화점 부근의 동작점에서는, 증폭기의 포화에 따른 신호 파형의 클리핑(clipping)이 발생하기 때문에 선형성이 크게 저하된다.Recently, when a modulated wave having a large Peak to Average Power Ratio (PAPR) used in broadcasting and mobile communication is input to an amplifier, clipping of a signal waveform due to saturation of the amplifier occurs at an operating point near the saturation point. Therefore, linearity is greatly reduced.

이 때문에, 일반적으로 방송 및 통신용 RF 증폭기는, 포화로부터의 백오프(backoff)를 크게 잡은 동작 레벨에서 사용되고 있다. 따라서, 포화로부터의 백오프를 크게 잡은 동작 레벨에서의 고효율화가 중요해진다.For this reason, broadcast and communication RF amplifiers are generally used at operating levels with large backoff from saturation. Therefore, high efficiency at an operating level with large backoff from saturation becomes important.

포화로부터의 백오프를 크게 잡은 동작 레벨에서의 효율을 높이고 있는 도허티 증폭기(Doherty amplifier)(고효율 증폭기)가 이하의 특허문헌 1에 개시되어 있다.Patent Document 1 below discloses a Doherty amplifier (high efficiency amplifier) that improves efficiency at an operating level that takes backoff from saturation large.

종래의 도허티 증폭기에서는, 입력 단자로부터 입력된 RF 신호가, 입력측 분기 회로에 의해 분기되어, 2개의 경로로 출력된다.In a conventional Doherty amplifier, an RF signal input from an input terminal is branched by an input side branch circuit and output in two paths.

한쪽의 경로에서는, 캐리어 증폭기가 입력측 분기 회로에 의해 분기된 한쪽의 RF 신호를 증폭하고, 캐리어 증폭기의 출력 신호가 1／4파장 선로를 통과하여 출력측 합성 회로로 출력된다.In one path, the carrier amplifier amplifies one RF signal branched by the input side branch circuit, and the output signal of the carrier amplifier passes through the 1/4 wavelength line and is output to the output side synthesis circuit.

다른 쪽의 경로에서는, 입력측 분기 회로에 의해 분기된 다른 쪽의 RF 신호가 1／4파장 선로를 통과한 후, 피크 증폭기가 당해 RF 신호를 증폭하고, 피크 증폭기의 출력 신호가 출력측 합성 회로로 출력된다.In the other path, after the other RF signal branched by the input branch circuit passes through the 1/4 wavelength line, the peak amplifier amplifies the RF signal, and the output signal of the peak amplifier is output to the output side synthesis circuit. do.

단, RF 신호의 순시 신호 레벨이 소정 레벨보다 작은 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭기가 오프 상태(RF 신호를 증폭하지 않는 상태)로 되어, 캐리어 증폭기로부터의 출력 신호만이 출력측 합성 회로로부터 출력된다.However, when the instantaneous signal level of the RF signal is smaller than the predetermined level, the peak amplifier which is class B or C bias is turned off (the state which does not amplify the RF signal), and only the output signal from the carrier amplifier is output side. It is output from the synthesis circuit.

이 때, 출력측 합성 회로로부터 출력 단자를 본 부하 임피던스를 R／2이라고 하면, 피크 증폭기의 출력 임피던스는, 이상적으로는 무한대(open)로 되기 때문에, 캐리어 증폭기의 후단의 1／4파장 선로로부터 출력측 합성 회로를 본 부하 임피던스가 R／2로 되고, 캐리어 증폭기로부터 후단의 1／4파장 선로를 본 부하 임피던스가 2R로 된다.At this time, if the load impedance of the output terminal viewed from the output side synthesis circuit is R / 2, the output impedance of the peak amplifier is ideally infinite, so the output side from the 1/4 wavelength line of the rear end of the carrier amplifier is the output side. The load impedance of the synthesized circuit is R / 2, and the load impedance of 2/4 wavelength lines of the rear stage from the carrier amplifier is 2R.

한편, RF 신호의 순시 신호 레벨이 소정 레벨보다 큰 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭기가 온 상태(신호를 증폭하는 상태)로 되기 때문에, 출력측 합성 회로가 캐리어 증폭기의 출력 신호와 피크 증폭기의 출력 신호를 합성하여 출력한다.On the other hand, when the instantaneous signal level of the RF signal is larger than the predetermined level, the peak amplifier, which is B-class or C-biased, is turned on (amplifying the signal). The output signal of the peak amplifier is synthesized and output.

이 때, 캐리어 증폭기 및 피크 증폭기로부터 출력측을 본 부하 임피던스는 모두 R로 된다.At this time, the load impedance seen from the carrier amplifier and the peak amplifier at the output side becomes R.

여기서, 부하 임피던스가 2R일 때에, 캐리어 증폭기의 포화 전력이 적어도, 효율이 높게 되도록 설계하고, 부하 임피던스가 R일 때에, 캐리어 증폭기 및 피크 증폭기의 포화 전력이 커지도록 설계되어 있는 경우, RF 신호의 순시 신호 레벨이 작은 경우에는, 캐리어 증폭기가 고효율로 동작하는 한편, RF 신호의 순시 신호 레벨이 큰 경우에는, 캐리어 증폭기 및 피크 증폭기가 포화 전력이 커지도록 동작하는 것이 가능해진다.Here, when the load impedance is 2R, the saturation power of the carrier amplifier is designed to be at least high efficiency, and when the load impedance is R, the saturation power of the carrier amplifier and the peak amplifier is designed to be large. When the instantaneous signal level is small, the carrier amplifier operates with high efficiency, while when the instantaneous signal level of the RF signal is large, the carrier amplifier and the peak amplifier can be operated to increase the saturation power.

이에 따라, RF 신호의 순시 신호 레벨에 따라 피크 증폭기의 출력 신호가 캐리어 증폭기의 출력 신호에 합성된다고 하는 효과와, RF 신호의 순시 신호 레벨에 따라 캐리어 증폭기 및 피크 증폭기로부터 출력측을 본 부하 임피던스가 변화한다고 하는 효과를 얻을 수 있다. 이 결과, 포화로부터의 백오프를 크게 잡은 동작 레벨에서, 고효율의 동작을 실현하는 것이 가능해진다.As a result, the effect that the output signal of the peak amplifier is combined with the output signal of the carrier amplifier according to the instantaneous signal level of the RF signal, and the load impedance of the output side viewed from the carrier amplifier and the peak amplifier change according to the instantaneous signal level of the RF signal. The effect to say is obtained. As a result, it becomes possible to realize high-efficiency operation at an operation level with large backoff from saturation.

(특허문헌 1) 특허 제 2945833호(단락 번호 [0018]로부터 [0021], 도 2)(Patent Document 1) Patent No. 2945833 (paragraph number [0018] to FIG. 2)

종래의 고효율 증폭기는 이상과 같이 구성되어 있기 때문에, 피크 증폭기로서 B급 또는 C급으로 바이어스되어 있는 증폭기가 사용된다. 그 때문에, 피크 증폭기의 선형성이 저하하는 문제가 있었다. 또한, 캐리어 증폭기가 포화 근처의 최대 효율점 근방에서 동작하도록 설계되기 때문에 선형성이 저하하는 문제가 있었다. 또한, RF 신호의 순시 신호 레벨이 소정 레벨보다 큰 경우, 캐리어 증폭기의 효율이 최대 효율을 초과하여 반대로 저하하는 문제가 있었다.Since the conventional high efficiency amplifier is comprised as mentioned above, the amplifier biased by class B or C class is used as a peak amplifier. Therefore, there exists a problem that the linearity of a peak amplifier falls. In addition, since the carrier amplifier is designed to operate near the maximum efficiency point near saturation, there is a problem in that linearity is degraded. In addition, when the instantaneous signal level of the RF signal is larger than the predetermined level, there is a problem that the efficiency of the carrier amplifier exceeds the maximum efficiency and conversely decreases.

본 발명은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 포화로부터의 백오프를 크게 잡은 동작 레벨에 있어서의 선형성 및 효율을 개선할 수 있는 고효율 증폭기를 얻는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to obtain a high efficiency amplifier capable of improving linearity and efficiency at an operation level with large backoff from saturation.

본 발명에 따른 고효율 증폭기는, 제 2 증폭기의 비선형 왜곡을 보상하는 왜곡 보상 회로를 제 2 증폭기의 전단에 배치하도록 한 것이다.In the high efficiency amplifier according to the present invention, a distortion compensation circuit for compensating for the nonlinear distortion of the second amplifier is arranged in front of the second amplifier.

이에 따라, 포화로부터의 백오프를 크게 잡은 동작 레벨에 있어서의 선형성 및 효율을 개선할 수 있는 등의 효과가 있다.This has the effect of improving linearity and efficiency at an operation level with large backoff from saturation.

도 1은 본 발명의 실시예 1에 따른 고효율 증폭기를 나타내는 구성도,1 is a block diagram showing a high efficiency amplifier according to a first embodiment of the present invention,

도 2는 증폭기의 입출력 특성을 나타내는 설명도,2 is an explanatory diagram showing input and output characteristics of an amplifier;

도 3은 본 발명의 실시예 2에 따른 고효율 증폭기를 나타내는 구성도,3 is a block diagram showing a high efficiency amplifier according to a second embodiment of the present invention;

도 4는 본 발명의 실시예 3에 따른 고효율 증폭기를 나타내는 구성도,4 is a block diagram showing a high efficiency amplifier according to a third embodiment of the present invention;

도 5는 본 발명의 실시예 4에 따른 고효율 증폭기를 나타내는 구성도,5 is a block diagram showing a high efficiency amplifier according to a fourth embodiment of the present invention;

도 6은 본 발명의 실시예 5에 따른 고효율 증폭기를 나타내는 구성도,6 is a block diagram showing a high efficiency amplifier according to a fifth embodiment of the present invention;

도 7은 본 발명의 실시예 6에 따른 고효율 증폭기를 나타내는 구성도,7 is a block diagram showing a high efficiency amplifier according to a sixth embodiment of the present invention;

도 8은 본 발명의 실시예 7에 따른 고효율 증폭기를 나타내는 구성도,8 is a block diagram showing a high efficiency amplifier according to a seventh embodiment of the present invention;

도 9는 본 발명의 실시예 8에 따른 고효율 증폭기를 나타내는 구성도이다.9 is a configuration diagram showing the high efficiency amplifier according to the eighth embodiment of the present invention.

이하, 본 발명을 보다 상세히 설명하기 위해서, 본 발명을 실시하기 위한 최선의 형태에 대하여, 첨부한 도면에 따라 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, in order to demonstrate this invention in detail, the best form for implementing this invention is demonstrated according to attached drawing.

(실시예 1)(Example 1)

도 1은 본 발명의 실시예 1에 따른 고효율 증폭기를 나타내는 구성도이다.1 is a block diagram showing a high efficiency amplifier according to a first embodiment of the present invention.

도면에서, 입력측 분기 회로(2)는 입력 단자(1)로부터, 예컨대, RF 신호(입력 신호)가 입력되면, 그 RF 신호를 분기하여 2개의 경로로 출력한다. 또, 입력측 분기 회로(2)는 입력 신호 분기 수단을 구성하고 있다.In the drawing, when the input side branch circuit 2 receives, for example, an RF signal (input signal) from the input terminal 1, the input branch circuit 2 outputs the RF signal in two paths. In addition, the input side branch circuit 2 constitutes an input signal branching means.

제 1 증폭기인 캐리어 증폭기(3)는 입력측 분기 회로(2)에 의해 분기된 한쪽의 RF 신호를 증폭하고, 증폭 후의 RF 신호를 1／4파장 선로(4)로 출력한다.The carrier amplifier 3, which is the first amplifier, amplifies one RF signal branched by the input side branch circuit 2, and outputs the amplified RF signal to the 1/4 wavelength line 4.

아날로그 프리디스토션(predistortion) 회로(5)는 입력측 분기 회로(2)와 1／4파장 선로(6)의 사이에 접속되어, 피크 증폭기(7)의 비선형 왜곡을 보상하는 왜곡 보상 회로이다.The analog predistortion circuit 5 is a distortion compensation circuit connected between the input side branch circuit 2 and the quarter wave line 6 to compensate for the nonlinear distortion of the peak amplifier 7.

제 2 증폭기인 피크 증폭기(7)는 1／4파장 선로(6)를 통과한 RF 신호의 신호 레벨(전력)이 소정의 신호 레벨보다 큰 경우, 그 RF 신호를 증폭한다.The peak amplifier 7, which is the second amplifier, amplifies the RF signal when the signal level (power) of the RF signal passing through the 1/4 wavelength line 6 is larger than the predetermined signal level.

출력측 합성 회로(8)는 1／4파장 선로(4)를 통과한 RF 신호와 피크 증폭기(7)의 출력 신호인 RF 신호를 합성하고, 그 합성 신호를 출력 단자(9)로 출력한다.The output side synthesis circuit 8 synthesizes the RF signal which has passed through the 1/4 wavelength line 4 and the RF signal which is the output signal of the peak amplifier 7, and outputs the synthesized signal to the output terminal 9.

다음에 동작에 대하여 설명한다.Next, the operation will be described.

입력측 분기 회로(2)는 입력 단자(1)로부터 RF 신호가 입력되면, 그 RF 신호를 분기하여, 2개의 경로로 출력한다.When the RF signal is input from the input terminal 1, the input side branch circuit 2 branches the RF signal and outputs it in two paths.

한쪽의 경로에서는, 캐리어 증폭기(3)가 입력측 분기 회로(2)에 의해 분기된 한쪽의 RF 신호를 증폭한다.In one path, the carrier amplifier 3 amplifies one RF signal branched by the input side branch circuit 2.

캐리어 증폭기(3)의 출력 신호인 RF 신호는 1／4파장 선로(4)를 통과하여 출력측 합성 회로(8)로 출력된다.The RF signal which is the output signal of the carrier amplifier 3 passes through the 1/4 wavelength line 4 and is output to the output side synthesis circuit 8.

다른 쪽의 경로에서는, 입력측 분기 회로(2)에 의해 분기된 다른 쪽의 RF 신호가 1／4파장 선로(6)를 통과한 후, 피크 증폭기(7)가 그 RF 신호를 증폭한다.In the other path, after the other RF signal branched by the input side branch circuit 2 passes through the 1/4 wavelength line 6, the peak amplifier 7 amplifies the RF signal.

피크 증폭기(7)의 출력 신호인 RF 신호는 출력측 합성 회로(8)로 출력된다.The RF signal which is the output signal of the peak amplifier 7 is output to the output side synthesis circuit 8.

또, 다른 쪽의 경로에 있어서는, 1／4파장 선로(6)의 전단에 아날로그 프리디스토션 회로(5)가 접속되어 있기 때문에, 1／4파장 선로(6)를 통과한 RF 신호가 피크 증폭기(7)에 입력될 때에 있어서, 피크 증폭기(7)의 비선형 왜곡이 보상된다.Moreover, in the other path, since the analog predistortion circuit 5 is connected to the front end of the 1/4 wavelength line 6, the RF signal which passed the 1/4 wavelength line 6 is a peak amplifier ( When input to 7), the nonlinear distortion of the peak amplifier 7 is compensated.

단, RF 신호의 순시 신호 레벨이 소정 레벨보다 작은 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭기(7)가 오프 상태(RF 신호를 증폭하지 않는 상태)로 되고, 피크 증폭기(7)의 출력 신호는 출력측 합성 회로(8)로 출력되지 않게 된다.However, when the instantaneous signal level of the RF signal is smaller than the predetermined level, the peak amplifier 7 which is B-class or C-biased is turned off (not amplifying the RF signal) and the peak amplifier 7 The output signal is not output to the output side combining circuit 8.

따라서, 이 경우, 출력측 합성 회로(8)는 캐리어 증폭기(3)의 출력 신호인 RF 신호를 출력 단자(9)로 출력한다.Therefore, in this case, the output side synthesis circuit 8 outputs an RF signal which is an output signal of the carrier amplifier 3 to the output terminal 9.

이 때, 출력측 합성 회로(8)로부터 출력 단자(9)를 본 부하 임피던스를 R／2이라고 하면, 피크 증폭기(7)의 출력 임피던스는, 이상적으로는 무한대(open)로 되기 때문에, 1／4파장 선로(4)로부터 출력측 합성 회로(8)를 본 부하 임피던스가 R／2로 되고, 캐리어 증폭기(3)로부터 1／4파장 선로(4)를 본 부하 임피던스가 2R로 된다.At this time, if the load impedance seen from the output-side synthesis circuit 8 to the output terminal 9 is R / 2, the output impedance of the peak amplifier 7 is ideally open at infinity. The load impedance which saw the output side synthesis circuit 8 from the wavelength line 4 becomes R / 2, and the load impedance which saw the 1/4 wavelength line 4 from the carrier amplifier 3 becomes 2R.

한편, RF 신호의 순시 신호 레벨이 소정 레벨보다 큰 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭기(7)가 온 상태(신호를 증폭하는 상태)로 되기 때문에, 출력측 합성 회로(8)가 캐리어 증폭기(3)의 출력 신호(1／4파장 선로(4)를 통과한 RF 신호)와 피크 증폭기(7)의 출력 신호를 합성하여 출력 단자(9)로 출력한다.On the other hand, when the instantaneous signal level of the RF signal is larger than the predetermined level, the peak amplifier 7 biased by the class B or C class is turned on (a state in which the signal is amplified). The output signal of the carrier amplifier 3 (the RF signal passing through the 1/4 wavelength line 4) and the output signal of the peak amplifier 7 are synthesized and output to the output terminal 9.

이 때, 캐리어 증폭기(3) 및 피크 증폭기(7)로부터 출력측을 본 부하 임피던스는 모두 R로 된다.At this time, the load impedance seen from the carrier amplifier 3 and the peak amplifier 7 to the output side becomes R.

여기서, 부하 임피던스가 2R일 때에, 캐리어 증폭기(3)의 포화 전력이 적더 라도, 효율이 높아지도록 설계하여, 부하 임피던스가 R일 때에 캐리어 증폭기(3) 및 피크 증폭기(7)의 포화 전력이 커지도록 설계되어 있는 경우, RF 신호의 순시 신호 레벨이 작은 경우에는, 캐리어 증폭기(3)가 고효율로 동작하는 한편, RF 신호의 순시 신호 레벨이 큰 경우에는, 캐리어 증폭기(3) 및 피크 증폭기(7)가 포화 전력이 커지도록 동작하는 것이 가능해진다(도 2를 참조).Here, when the load impedance is 2R, even if the saturation power of the carrier amplifier 3 is small, the efficiency is increased, and when the load impedance is R, the saturation power of the carrier amplifier 3 and the peak amplifier 7 becomes large. If the instantaneous signal level of the RF signal is small, the carrier amplifier 3 operates with high efficiency while the instantaneous signal level of the RF signal is high, while the carrier amplifier 3 and the peak amplifier 7 are high. It becomes possible to operate so that saturation power becomes large (refer FIG. 2).

이에 따라, RF 신호의 순시 신호 레벨에 따라 피크 증폭기(7)의 출력 신호가 캐리어 증폭기(3)의 출력 신호에 합성된다고 하는 효과와, RF 신호의 순시 신호 레벨에 따라 캐리어 증폭기(3) 및 피크 증폭기(7)로부터 출력측을 본 부하 임피던스가 변화한다고 하는 효과를 얻을 수 있다. 이 결과, 포화로부터의 백오프를 크게 잡은 동작 레벨에서, 고효율의 동작을 실현하는 것이 가능해진다.Accordingly, the effect that the output signal of the peak amplifier 7 is combined with the output signal of the carrier amplifier 3 according to the instantaneous signal level of the RF signal, and the carrier amplifier 3 and the peak according to the instantaneous signal level of the RF signal The effect that the load impedance which saw the output side from the amplifier 7 changes can be acquired. As a result, it becomes possible to realize high-efficiency operation at an operation level with large backoff from saturation.

또한, 본 실시예 1에 의하면, 입력측 분기 회로(2)와 1／4파장 선로(6) 사이에 아날로그 프리디스토션 회로(5)가 접속되어 있기 때문에, 피크 증폭기(7)의 비선형 왜곡이 보상되어, 증폭기 전체의 선형성을 개선할 수 있는 효과를 나타낸다.In addition, according to the first embodiment, since the analog predistortion circuit 5 is connected between the input branch circuit 2 and the 1/4 wavelength line 6, the nonlinear distortion of the peak amplifier 7 is compensated for. This has the effect of improving the linearity of the entire amplifier.

(실시예 2)(Example 2)

도 3은 본 발명의 실시예 2에 따른 고효율 증폭기를 나타내는 구성도이다. 도면에서, 도 1과 동일 부호는 동일 또는 상당 부분을 나타내므로 설명을 생략한다.3 is a block diagram showing a high efficiency amplifier according to a second embodiment of the present invention. In the drawings, the same reference numerals as those in FIG. 1 denote the same or equivalent parts, and thus descriptions thereof are omitted.

아날로그 프리디스토션 회로(11)는 입력측 분기 회로(2)와 캐리어 증폭기(3) 사이에 접속되어, 캐리어 증폭기(3)의 비선형 왜곡을 보상하는 왜곡 보상 회로이 다.The analog predistortion circuit 11 is a distortion compensation circuit connected between the input side branch circuit 2 and the carrier amplifier 3 to compensate for the nonlinear distortion of the carrier amplifier 3.

상기 실시예 1에서는, 입력측 분기 회로(2)와 1／4파장 선로(6) 사이에 아날로그 프리디스토션 회로(5)를 접속하여, 피크 증폭기(7)의 비선형 왜곡을 보상하는 것에 대하여 나타내었지만, 또한, 입력측 분기 회로(2)와 캐리어 증폭기(3) 사이에 아날로그 프리디스토션 회로(11)를 접속하여, 캐리어 증폭기(3)의 비선형 왜곡을 보상하도록 하여도 좋다.In the first embodiment, the analog predistortion circuit 5 is connected between the input side branch circuit 2 and the 1/4 wavelength line 6 to compensate for the nonlinear distortion of the peak amplifier 7. In addition, the analog predistortion circuit 11 may be connected between the input side branch circuit 2 and the carrier amplifier 3 to compensate for the nonlinear distortion of the carrier amplifier 3.

이에 따라, 상기 실시예 1보다 증폭기 전체의 선형성을 더욱 개선할 수 있는 효과를 나타낸다.As a result, the linearity of the entire amplifier can be further improved than in the first embodiment.

(실시예 3)(Example 3)

도 4는 본 발명의 실시예 3에 따른 고효율 증폭기를 나타내는 구성도이다. 도면에서, 도 1과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.4 is a block diagram showing a high efficiency amplifier according to a third embodiment of the present invention. In the drawings, the same reference numerals as those in FIG. 1 denote the same or equivalent parts, and thus description thereof is omitted.

레벨 제한 회로인 리미터 회로(12)는 입력측 분기 회로(2)에 의해 분기된 한쪽의 RF 신호의 진폭이 소정 레벨을 상회하는 경우, 그 RF 신호의 진폭을 소정 레벨 이하로 제한하여 캐리어 증폭기(3)로 출력한다.The limiter circuit 12, which is a level limiting circuit, restricts the amplitude of the RF signal to a predetermined level or less when the amplitude of one RF signal branched by the input side branch circuit 2 exceeds a predetermined level, thereby causing the carrier amplifier 3 )

위상 조정 회로(13)는 RF 신호가 캐리어 증폭기(3)를 통과하여 출력되기까지의 통과 위상과, 피크 증폭기(7)를 통과하여 출력되기까지의 통과 위상이 일치하도록, 그 RF 신호를 조정한다.The phase adjusting circuit 13 adjusts the RF signal so that the pass phase until the RF signal is output through the carrier amplifier 3 and the pass phase until the RF signal is output through the peak amplifier 7 are matched. .

다음에, 동작에 대하여 설명한다.Next, the operation will be described.

레벨 제한 회로인 리미터 회로(12)는 포화 특성을 갖고 있고, 그 포화 특성에 의해 RF 신호의 진폭 레벨이 소망하는 레벨로 제한된다.The limiter circuit 12, which is a level limiting circuit, has a saturation characteristic, and the saturation characteristic limits the amplitude level of the RF signal to a desired level.

즉, 리미터 회로(12)는 입력측 분기 회로(2)로부터 출력된 RF 신호의 진폭이 소정 레벨보다 작으면, 그 RF 신호를 그대로 캐리어 증폭기(3)로 출력하지만, 그 RF 신호의 진폭이 소정 레벨보다 큰 경우, 그 RF 신호의 진폭을 소정 레벨로 감소시켜 캐리어 증폭기(3)로 출력한다.That is, the limiter circuit 12 outputs the RF signal to the carrier amplifier 3 as it is if the amplitude of the RF signal output from the input side branch circuit 2 is smaller than the predetermined level, but the amplitude of the RF signal is a predetermined level. If larger, the amplitude of the RF signal is reduced to a predetermined level and output to the carrier amplifier 3.

이에 따라, 리미터 회로(12)에 의해 제한되는 RF 신호의 진폭의 상한을, 캐리어 증폭기(3)의 효율이 최대가 되는 영역(최대 효율은 캐리어 증폭기(3)의 포화점의 근처에 존재함) 부근으로 설계하면, 캐리어 증폭기(3)가 완전히 포화한 영역에서의 효율 저하를 방지하는 것이 가능해져, 증폭기 전체의 효율 및 선형성을 개선할 수 있는 효과를 나타낸다.Accordingly, the upper limit of the amplitude of the RF signal limited by the limiter circuit 12 is a region where the efficiency of the carrier amplifier 3 is maximum (the maximum efficiency is near the saturation point of the carrier amplifier 3). By designing in the vicinity, it becomes possible to prevent the efficiency deterioration in the region where the carrier amplifier 3 is completely saturated, and the effect that the efficiency and linearity of the whole amplifier can be improved is exhibited.

(실시예 4)(Example 4)

도 5는 본 발명의 실시예 4에 따른 고효율 증폭기를 나타내는 구성도이다. 도면에서, 도 1과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.5 is a block diagram showing a high efficiency amplifier according to a fourth embodiment of the present invention. In the drawings, the same reference numerals as those in FIG. 1 denote the same or equivalent parts, and thus description thereof is omitted.

레벨 제한 회로인 드라이버 증폭기(14)는 캐리어 증폭기(3)를 구동하기 위한 증폭기이며, 드라이버 증폭기(14)는 자기의 포화 특성에 의해 RF 신호의 진폭이 소정 레벨을 상회하는 경우, 그 RF 신호의 진폭을 소정 레벨 이하로 제한하여 캐리어 증폭기(3)로 출력한다.The driver amplifier 14, which is a level limiting circuit, is an amplifier for driving the carrier amplifier 3. When the amplitude of the RF signal exceeds a predetermined level due to its saturation characteristic, the driver amplifier 14 The amplitude is limited to a predetermined level or less and output to the carrier amplifier 3.

드라이버 증폭기(15)는 피크 증폭기(7)를 구동하기 위한 증폭기이다.The driver amplifier 15 is an amplifier for driving the peak amplifier 7.

레벨 제한 회로인 드라이버 증폭기(14)는 포화 특성을 갖고 있고, 그 포화 특성에 의해 RF 신호의 진폭 레벨이 소망하는 레벨로 제한된다.The driver amplifier 14, which is a level limiting circuit, has a saturation characteristic, and the saturation characteristic limits the amplitude level of the RF signal to a desired level.

즉, 드라이버 증폭기(14)는 입력측 분기 회로(2)로부터 출력된 RF 신호의 진폭이 소정 레벨보다 작으면, 그 RF 신호를 그대로 캐리어 증폭기(3)로 출력하지만, 그 RF 신호의 진폭이 소정 레벨보다 큰 경우, 그 RF 신호의 진폭을 소정 레벨로 감소시켜 캐리어 증폭기(3)로 출력한다.That is, when the amplitude of the RF signal output from the input side branch circuit 2 is smaller than the predetermined level, the driver amplifier 14 outputs the RF signal to the carrier amplifier 3 as it is, but the amplitude of the RF signal is a predetermined level. If larger, the amplitude of the RF signal is reduced to a predetermined level and output to the carrier amplifier 3.

이에 따라, 드라이버 증폭기(14)에 의해 제한되는 RF 신호의 진폭의 상한을, 캐리어 증폭기(3)의 효율이 최대가 되는 영역(최대 효율은 캐리어 증폭기(3)의 포화점의 근처에 존재함) 부근으로 설계하면, 캐리어 증폭기(3)가 완전히 포화한 영역에서의 효율 저하를 방지하는 것이 가능해져, 증폭기 전체의 효율 및 선형성을 개선할 수 있는 효과를 나타낸다.Accordingly, the upper limit of the amplitude of the RF signal limited by the driver amplifier 14 is set in the region where the efficiency of the carrier amplifier 3 is maximum (the maximum efficiency is near the saturation point of the carrier amplifier 3). By designing in the vicinity, it becomes possible to prevent the efficiency deterioration in the region where the carrier amplifier 3 is completely saturated, and the effect that the efficiency and linearity of the whole amplifier can be improved is exhibited.

(실시예 5)(Example 5)

도 6은 본 발명의 실시예 5에 따른 고효율 증폭기를 나타내는 구성도이다. 도면에서, 도 1과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.6 is a block diagram showing a high efficiency amplifier according to a fifth embodiment of the present invention. In the drawings, the same reference numerals as those in FIG. 1 denote the same or equivalent parts, and thus description thereof is omitted.

레벨 제한 회로인 파형 정형 회로(21)는 입력측 분기 회로(2)에 의해 분기된 한쪽의 BB(Base Band) 신호를 DA 변환기(22)로 출력하지만, 그 BB 신호의 진폭이 임계값 A(소정 레벨)를 상회하는 경우, 그 BB 신호의 진폭을 임계값 A 이하로 제한하여, DA 변환기(22)로 출력한다.The waveform shaping circuit 21, which is a level limiting circuit, outputs one base band (BB) signal branched by the input branch circuit 2 to the DA converter 22, but the amplitude of the BB signal is a threshold value A (predetermined). Level), the amplitude of the BB signal is limited to the threshold value A or less and output to the DA converter 22.

DA 변환기(22)는 파형 정형 회로(21)의 출력 신호인 디지털 BB 신호를 아날로그 신호로 변환한다.The DA converter 22 converts the digital BB signal, which is an output signal of the waveform shaping circuit 21, into an analog signal.

주파수 변환기(23)는 DA 변환기(22)의 출력 신호인 아날로그 신호의 주파수를 RF 주파수로 업 컨버트(up-convert)하여 캐리어 증폭기(3)로 출력한다.The frequency converter 23 up-converts the frequency of the analog signal that is the output signal of the DA converter 22 to the RF frequency and outputs the frequency to the carrier amplifier 3.

파형 정형 회로(24)는 입력측 분기 회로(2)에 의해 분기된 다른 쪽의 BB 신호를 DA 변환기(25)로 출력하지만, 그 BB 신호의 진폭이 임계값 B(소정 레벨)를 하회하는 경우에는, DA 변환기(25)에 대하여 BB 신호를 출력하지 않는다.The waveform shaping circuit 24 outputs the other BB signal branched by the input side branch circuit 2 to the DA converter 25, but when the amplitude of the BB signal is lower than the threshold B (predetermined level). The BB signal is not output to the DA converter 25.

DA 변환기(25)는 파형 정형 회로(24)의 출력 신호인 디지털 BB 신호를 아날로그 신호로 변환한다.The DA converter 25 converts a digital BB signal, which is an output signal of the waveform shaping circuit 24, into an analog signal.

주파수 변환기(26)는 DA 변환기(25)의 출력 신호인 아날로그 신호의 주파수를 RF 주파수로 업 컨버트하여 피크 증폭기(7)로 출력한다.The frequency converter 26 up-converts the frequency of the analog signal, which is the output signal of the DA converter 25, to an RF frequency and outputs it to the peak amplifier 7.

입력측 분기 회로(2)는 입력 단자(1)로부터 디지털 BB 신호가 입력되면, 디지털 BB 신호를 분기하여, 2개의 경로로 출력한다.When the digital BB signal is input from the input terminal 1, the input side branch circuit 2 branches the digital BB signal and outputs it in two paths.

한쪽의 경로에서는, 파형 정형 회로(21)가 입력측 분기 회로(2)에 의해 분기된 한쪽의 BB 신호를 DA 변환기(22)로 출력하지만, 그 BB 신호의 진폭이 임계값 A를 상회하는 경우, 그 BB 신호의 진폭을 임계값 A 이하로 제한하여 DA 변환기(22)로 출력한다.In one path, when the waveform shaping circuit 21 outputs one BB signal branched by the input side branch circuit 2 to the DA converter 22, but the amplitude of the BB signal exceeds the threshold A, The amplitude of the BB signal is limited to the threshold A or less and output to the DA converter 22.

이와 같이, 파형 정형 회로(21)는 입력 신호의 진폭을 임계값 A 이하로 제한하는 파형 정형을 실시하지만, 그 입력 신호의 진폭이 임계값 A 이하이더라도, 그 입력 신호의 진폭이 커져, 임계값 A에 가까워지면, 그 입력 신호의 진폭을 낮추도록 하더라도 좋다(입력 신호의 진폭이 임계값 A에 가까울수록, 그 내림 폭을 크게 함).As described above, the waveform shaping circuit 21 performs waveform shaping to limit the amplitude of the input signal to a threshold A or less. However, even if the amplitude of the input signal is less than or equal to the threshold A, the amplitude of the input signal is large and the threshold value is increased. As it approaches A, the amplitude of the input signal may be reduced (as the amplitude of the input signal approaches the threshold A, the width of the fall becomes larger).

또, 임계값 A는 캐리어 증폭기(3)의 효율이 최대가 되는 영역의 부근에 설정되어 있다.The threshold value A is set near the region where the efficiency of the carrier amplifier 3 is maximum.

주파수 변환기(23)는 DA 변환기(22)의 출력 신호인 아날로그 신호의 주파수를 RF 주파수로 업 컨버트하여 캐리어 증폭기(3)로 출력한다.The frequency converter 23 up-converts the frequency of the analog signal, which is the output signal of the DA converter 22, to an RF frequency and outputs it to the carrier amplifier 3.

캐리어 증폭기(3)는 주파수 변환기(23)의 출력 신호인 아날로그 신호를 증폭한다.The carrier amplifier 3 amplifies an analog signal which is an output signal of the frequency converter 23.

다른 쪽의 경로에서는, 파형 정형 회로(24)가 입력측 분기 회로(2)에 의해 분기된 다른 쪽의 BB 신호를 DA 변환기(25)로 출력하지만, 그 BB 신호의 진폭이 임계값 B를 하회하는 경우, DA 변환기(25)에 대하여 BB 신호를 출력하지 않는다.In the other path, the waveform shaping circuit 24 outputs the other BB signal branched by the input branch circuit 2 to the DA converter 25, but the amplitude of the BB signal is lower than the threshold B. In this case, the BB signal is not output to the DA converter 25.

또, 임계값 B는 피크 증폭기(7)의 효율이 최대가 되는 영역의 부근에 설정되어 있다.The threshold B is set near the region where the efficiency of the peak amplifier 7 is maximum.

피크 증폭기(7)는 주파수 변환기(26)의 출력 신호인 아날로그 신호를 증폭한다.The peak amplifier 7 amplifies an analog signal which is an output signal of the frequency converter 26.

단, 입력 신호의 순시 신호 레벨이 소정 레벨보다 작은 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭기(7)가 오프 상태(입력 신호를 증폭하지 않는 상태)로 되고, 피크 증폭기(7)의 출력 신호는 출력측 합성 회로(8)로 출력되지 않게 된다.However, when the instantaneous signal level of the input signal is smaller than the predetermined level, the peak amplifier 7 which is B-class or C-biased is turned off (the state in which the input signal is not amplified). The output signal is not output to the output side combining circuit 8.

한편, 입력 신호의 순시 신호 레벨이 소정 레벨보다 큰 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭기(7)가 온 상태(신호를 증폭하는 상태)로 되기 때문에, 출력측 합성 회로(8)가 캐리어 증폭기(3)의 출력 신호와 피크 증폭기(7)의 출력 신호를 합성하여 출력 단자(9)로 출력한다.On the other hand, when the instantaneous signal level of the input signal is greater than the predetermined level, the peak amplifier 7 biased in class B or class C is turned on (a state in which the signal is amplified). The output signal of the carrier amplifier 3 and the output signal of the peak amplifier 7 are combined and output to the output terminal 9.

이상에서 명백한 바와 같이, 본 실시예 5에 따르면, 입력측 분기 회로(2)에 의해 분기된 한쪽의 BB 신호의 진폭이 임계값 A를 상회하는 경우, 파형 정형 회로(21)가 BB 신호의 진폭을 임계값 A 이하로 제한하여 DA 변환기(22)로 출력하도록 구성했기 때문에, 캐리어 증폭기(3)가 완전히 포화한 영역에서의 효율 저하를 방지하는 것이 가능해져, 증폭기 전체의 효율 및 선형성을 개선할 수 있는 효과를 나타낸다.As apparent from the above, according to the fifth embodiment, when the amplitude of one BB signal branched by the input branch circuit 2 exceeds the threshold A, the waveform shaping circuit 21 adjusts the amplitude of the BB signal. Since the output is provided to the DA converter 22 by being limited to the threshold A or less, it is possible to prevent the efficiency deterioration in the region where the carrier amplifier 3 is completely saturated, thereby improving the efficiency and linearity of the entire amplifier. It has an effect.

(실시예 6)(Example 6)

도 7은 본 발명의 실시예 6에 따른 고효율 증폭기를 나타내는 구성도이다. 도면에서, 도 6과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.7 is a block diagram showing a high efficiency amplifier according to a sixth embodiment of the present invention. In the drawings, the same reference numerals as those in Fig. 6 represent the same or equivalent parts, and thus description thereof is omitted.

디지털 프리디스토션 회로(27)는 파형 정형 회로(21)와 DA 변환기(22) 사이에 접속되어, 캐리어 증폭기(3)의 비선형 왜곡을 보상하는 제 1 왜곡 보상 회로이다.The digital predistortion circuit 27 is a first distortion compensation circuit connected between the waveform shaping circuit 21 and the DA converter 22 to compensate for the nonlinear distortion of the carrier amplifier 3.

디지털 프리디스토션 회로(28)는 파형 정형 회로(24)와 DA 변환기(25) 사이에 접속되어, 피크 증폭기(7)의 비선형 왜곡을 보상하는 제 2 왜곡 보상 회로이다.The digital predistortion circuit 28 is a second distortion compensation circuit connected between the waveform shaping circuit 24 and the DA converter 25 to compensate for the nonlinear distortion of the peak amplifier 7.

상기 실시예 5에서는, 디지털 프리디스토션 회로(27, 28)가 실장되어 있지 않지만, 도 7에 나타내는 바와 같이, 디지털 프리디스토션 회로(27, 28)를 실장하도록 하더라도 좋다.In the fifth embodiment, the digital predistortion circuits 27 and 28 are not mounted. However, as shown in Fig. 7, the digital predistortion circuits 27 and 28 may be mounted.

디지털 프리디스토션 회로(27)는 캐리어 증폭기(3)의 비선형 왜곡을 보상하고, 디지털 프리디스토션 회로(28)는 피크 증폭기(7)의 비선형 왜곡을 보상하기 때문에, 증폭기 전체로서의 선형성을 더욱 개선할 수 있다.Since the digital predistortion circuit 27 compensates the nonlinear distortion of the carrier amplifier 3, and the digital predistortion circuit 28 compensates the nonlinear distortion of the peak amplifier 7, it is possible to further improve the linearity as a whole amplifier. have.

(실시예 7)(Example 7)

도 8은 본 발명의 실시예 7에 따른 고효율 증폭기를 나타내는 구성도이다. 도면에서, 도 7과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한다.8 is a block diagram showing a high efficiency amplifier according to a seventh embodiment of the present invention. In the drawings, the same reference numerals as those in FIG. 7 denote the same or equivalent parts, and thus description thereof is omitted.

방향성 결합기(31)는 캐리어 증폭기(3)의 출력 신호인 RF 신호의 일부를 추출하여 감쇠기(32)로 출력한다. 감쇠기(32)는 방향성 결합기(31)로부터 출력된 RF 신호를 감쇠한다.The directional coupler 31 extracts a part of the RF signal which is the output signal of the carrier amplifier 3 and outputs it to the attenuator 32. The attenuator 32 attenuates the RF signal output from the directional coupler 31.

주파수 변환기(33)는 감쇠기(32)에 의해 감쇠된 RF 신호의 주파수를 다운 컨버트하여 AD 변환기(34)로 출력한다. AD 변환기(34)는 주파수 변환기(33)의 출력 신호인 아날로그 신호를 디지털 신호로 변환한다.The frequency converter 33 down converts the frequency of the RF signal attenuated by the attenuator 32 and outputs it to the AD converter 34. The AD converter 34 converts an analog signal which is an output signal of the frequency converter 33 into a digital signal.

적응 제어 회로(35)(제 1 적응 제어 회로)는 AD 변환기(34)로부터 출력된 디지털 신호에 따라 디지털 프리디스토션 회로(27)의 파라미터(동작 조건)를 적응적으로 변경한다.The adaptive control circuit 35 (first adaptive control circuit) adaptively changes the parameters (operating conditions) of the digital predistortion circuit 27 in accordance with the digital signal output from the AD converter 34.

방향성 결합기(36)는 피크 증폭기(7)의 출력 신호인 RF 신호의 일부를 추출하여 감쇠기(37)로 출력한다. 감쇠기(37)는 방향성 결합기(36)로부터 출력된 RF 신호를 감쇠한다.The directional coupler 36 extracts a part of the RF signal that is the output signal of the peak amplifier 7 and outputs it to the attenuator 37. The attenuator 37 attenuates the RF signal output from the directional coupler 36.

주파수 변환기(38)는 감쇠기(37)에 의해 감쇠된 RF 신호의 주파수를 다운 컨버트하여 AD 변환기(39)로 출력한다. AD 변환기(39)는 주파수 변환기(38)의 출력 신호인 아날로그 신호를 디지털 신호로 변환한다.The frequency converter 38 down converts the frequency of the RF signal attenuated by the attenuator 37 and outputs it to the AD converter 39. The AD converter 39 converts an analog signal which is an output signal of the frequency converter 38 into a digital signal.

적응 제어 회로(40)(제 2 적응 제어 회로)는 AD 변환기(39)로부터 출력된 디지털 신호에 따라 디지털 프리디스토션 회로(28)의 파라미터(동작 조건)를 적응적으로 변경한다.The adaptive control circuit 40 (second adaptive control circuit) adaptively changes the parameters (operating conditions) of the digital predistortion circuit 28 in accordance with the digital signal output from the AD converter 39.

방향성 결합기(31)는 상기 실시예 6과 마찬가지로 하여, 캐리어 증폭기(3)로 부터 RF 신호가 출력되면, 그 RF 신호의 일부를 추출하여 감쇠기(32)로 출력한다.In the same way as in the sixth embodiment, when the directional coupler 31 outputs an RF signal from the carrier amplifier 3, the directional coupler 31 extracts a part of the RF signal and outputs the RF signal to the attenuator 32.

감쇠기(32)는 방향성 결합기(31)로부터 RF 신호를 수신하면, 후단의 적응 제어 회로(35)가 처리하기에 적합한 레벨까지 RF 신호를 감쇠한다.When the attenuator 32 receives the RF signal from the directional coupler 31, the attenuator 32 attenuates the RF signal to a level suitable for processing by the later adaptive control circuit 35.

주파수 변환기(33)는 감쇠기(32)로부터 감쇠된 RF 신호를 수신하면, 그 RF 신호의 주파수를 다운 컨버트하여 AD 변환기(34)로 출력한다.When the frequency converter 33 receives the attenuated RF signal from the attenuator 32, the frequency converter 33 converts the frequency of the RF signal and outputs it to the AD converter 34.

AD 변환기(34)는 주파수 변환기(33)의 출력 신호인 아날로그 신호를 디지털 신호로 변환한다.The AD converter 34 converts an analog signal which is an output signal of the frequency converter 33 into a digital signal.

적응 제어 회로(35)는 AD 변환기(34)로부터 디지털 신호를 수신하면, 그 디지털 신호에 따라 디지털 프리디스토션 회로(27)의 파라미터를 적응적으로 변경한다.When the adaptive control circuit 35 receives the digital signal from the AD converter 34, it adaptively changes the parameters of the digital predistortion circuit 27 in accordance with the digital signal.

즉, 적응 제어 회로(35)는, 온도 변화나 장치의 열화 등의 요인에 의해, 캐리어 증폭기(3)로부터 출력되는 RF 신호가 변동하는 경우가 있기 때문에, 그들 요인에 따른 RF 신호의 변동을 방지하기 위해서, 캐리어 증폭기(3)로부터 출력되는 RF 신호의 선형성이 유지되도록 디지털 프리디스토션 회로(27)의 파라미터를 적응적으로 변경한다.That is, since the RF signal output from the carrier amplifier 3 may fluctuate due to factors such as temperature change or deterioration of the apparatus, the adaptive control circuit 35 prevents the variation of the RF signal due to these factors. To do this, the parameters of the digital predistortion circuit 27 are adaptively changed so that the linearity of the RF signal output from the carrier amplifier 3 is maintained.

방향성 결합기(36)는 상기 실시예 6과 마찬가지로 하여, 피크 증폭기(7)로부터 RF 신호가 출력되면, 그 RF 신호의 일부를 추출하여 감쇠기(37)로 출력한다.In the same way as in the sixth embodiment, when the directional coupler 36 outputs an RF signal from the peak amplifier 7, a part of the RF signal is extracted and output to the attenuator 37.

감쇠기(37)는 방향성 결합기(36)로부터 RF 신호를 수신하면, 후단의 주파수 변환기(38)가 처리하기에 적합한 레벨까지 RF 신호를 감쇠한다.When the attenuator 37 receives the RF signal from the directional coupler 36, the attenuator 37 attenuates the RF signal to a level suitable for processing by the later frequency converter 38.

주파수 변환기(38)는 감쇠기(37)로부터 감쇠된 RF 신호를 수신하면, 그 RF 신호의 주파수를 다운 컨버트하여 AD 변환기(39)로 출력한다.When the frequency converter 38 receives the attenuated RF signal from the attenuator 37, the frequency converter 38 down-converts the frequency of the RF signal and outputs it to the AD converter 39.

AD 변환기(39)는 주파수 변환기(38)의 출력 신호인 아날로그 신호를 디지털 신호로 변환한다.The AD converter 39 converts an analog signal which is an output signal of the frequency converter 38 into a digital signal.

적응 제어 회로(40)는 AD 변환기(39)로부터 디지털 신호를 수신하면, 그 디지털 신호에 따라 디지털 프리디스토션 회로(28)의 파라미터를 적응적으로 변경한다.When the adaptive control circuit 40 receives the digital signal from the AD converter 39, it adaptively changes the parameters of the digital predistortion circuit 28 in accordance with the digital signal.

즉, 적응 제어 회로(40)는 온도 변화나 장치의 열화 등의 요인에 의해, 피크 증폭기(7)로부터 출력되는 RF 신호가 변동하는 경우가 있기 때문에, 그들 요인에 따른 RF 신호의 변동을 방지하기 위해서, 피크 증폭기(7)로부터 출력되는 RF 신호의 선형성이 유지되도록 디지털 프리디스토션 회로(28)의 파라미터를 적응적으로 변경한다.That is, the adaptive control circuit 40 may change the RF signal output from the peak amplifier 7 due to factors such as temperature change or deterioration of the device, so as to prevent variations in the RF signal due to these factors. To this end, the parameters of the digital predistortion circuit 28 are adaptively changed so that the linearity of the RF signal output from the peak amplifier 7 is maintained.

이상에서 명백한 바와 같이, 본 실시예 7에 따르면, 캐리어 증폭기(3) 및 피크 증폭기(7)로부터 출력된 RF 신호에 따라 디지털 프리디스토션 회로(27, 28)의 파라미터를 적응적으로 변경하도록 구성했기 때문에, 캐리어 증폭기(3)나 피크 증폭기(7)의 특성이 변동하더라도, 증폭기 전체로서 안정적인 저왜곡 특성을 실현할 수 있는 효과를 나타낸다.As is apparent from the above, according to the seventh embodiment, the parameters of the digital predistortion circuits 27 and 28 are adaptively changed in accordance with the RF signals output from the carrier amplifier 3 and the peak amplifier 7. Therefore, even if the characteristics of the carrier amplifier 3 and the peak amplifier 7 fluctuate, there is an effect that a stable low distortion characteristic can be realized as the entire amplifier.

(실시예 8)(Example 8)

도 9는 본 발명의 실시예 8에 따른 고효율 증폭기를 나타내는 구성도이다. 도면에서, 도 6과 동일 부호는 동일 또는 상당 부분을 나타내므로, 설명을 생략한 다.9 is a configuration diagram showing the high efficiency amplifier according to the eighth embodiment of the present invention. In the drawings, the same reference numerals as those in FIG. 6 denote the same or equivalent parts, and thus description thereof is omitted.

디지털 프리디스토션 회로(41)는 입력 단자(1)와 입력측 분기 회로(2) 사이에 접속되어, 고효율 증폭기 전체의 비선형 왜곡을 보상하는 왜곡 보상 회로이다.The digital predistortion circuit 41 is a distortion compensation circuit connected between the input terminal 1 and the input side branch circuit 2 to compensate for nonlinear distortion of the entire high efficiency amplifier.

방향성 결합기(42)는 출력측 합성 회로(8)의 출력 신호인 RF 신호의 일부를 추출하여 감쇠기(43)로 출력한다. 감쇠기(43)는 방향성 결합기(42)로부터 출력된 RF 신호를 감쇠한다.The directional coupler 42 extracts a part of the RF signal that is the output signal of the output side synthesis circuit 8 and outputs it to the attenuator 43. The attenuator 43 attenuates the RF signal output from the directional coupler 42.

주파수 변환기(44)는 감쇠기(43)에 의해 감쇠된 RF 신호의 주파수를 다운 컨버트하여 AD 변환기(45)로 출력한다. AD 변환기(45)는 주파수 변환기(44)의 출력 신호인 아날로그 신호를 디지털 신호로 변환한다.The frequency converter 44 down converts the frequency of the RF signal attenuated by the attenuator 43 and outputs it to the AD converter 45. The AD converter 45 converts an analog signal, which is an output signal of the frequency converter 44, into a digital signal.

적응 제어 회로(46)는 AD 변환기(45)로부터 출력된 디지털 신호에 따라 디지털 프리디스토션 회로(41)의 파라미터(동작 조건)를 적응적으로 변경한다.The adaptive control circuit 46 adaptively changes the parameters (operating conditions) of the digital predistortion circuit 41 in accordance with the digital signal output from the AD converter 45.

상기 실시예 7에서는, 디지털 프리디스토션 회로(27, 28)가 파형 정형 회로(21, 24)의 후단에 접속되어 있는 것에 대하여 나타내었지만, 입력 단자(1)와 입력측 분기 회로(2) 사이에 디지털 프리디스토션 회로(41)가 접속되어 있더라도 좋다.In the seventh embodiment, the digital predistortion circuits 27 and 28 are connected to the rear ends of the waveform shaping circuits 21 and 24. However, the digital predistortion circuits 27 and 28 are connected between the input terminal 1 and the input side branch circuit 2. The predistortion circuit 41 may be connected.

이 경우, 디지털 프리디스토션 회로(41)가 고효율 증폭기 전체의 비선형 왜곡을 보상하도록 작용한다.In this case, the digital predistortion circuit 41 functions to compensate for the nonlinear distortion of the entire high efficiency amplifier.

본 실시예 8의 경우도, 상기 실시예 1과 마찬가지로, 입력 신호의 순시 신호 레벨이 소정 레벨보다 작은 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭 기(7)가 오프 상태(입력 신호를 증폭하지 않는 상태)로 되고, 피크 증폭기(7)의 출력 신호는 출력측 합성 회로(8)로 출력되지 않게 된다.Also in the eighth embodiment, as in the first embodiment, when the instantaneous signal level of the input signal is smaller than the predetermined level, the peak amplifier 7 which is B-class or C-class biased is turned off (the input signal is The amplification state), and the output signal of the peak amplifier 7 is not output to the output side synthesis circuit 8.

따라서, 출력측 합성 회로(8)는 캐리어 증폭기(3)의 출력 신호인 RF 신호를 출력 단자(9)로 출력한다.Therefore, the output side synthesis circuit 8 outputs the RF signal which is the output signal of the carrier amplifier 3 to the output terminal 9.

한편, 입력 신호의 순시 신호 레벨이 소정 레벨보다 큰 경우에는, B급 또는 C급 바이어스되어 있는 피크 증폭기(7)가 온 상태(신호를 증폭하는 상태)로 되기 때문에, 출력측 합성 회로(8)가 캐리어 증폭기(3)의 출력 신호와 피크 증폭기(7)의 출력 신호를 합성하여, 출력 단자(9)로 출력한다.On the other hand, when the instantaneous signal level of the input signal is greater than the predetermined level, the peak amplifier 7 biased in class B or class C is turned on (a state in which the signal is amplified). The output signal of the carrier amplifier 3 and the output signal of the peak amplifier 7 are combined and output to the output terminal 9.

방향성 결합기(42)는 출력측 합성 회로(8)로부터 RF 신호가 출력되면, 그 RF 신호의 일부를 추출하여 감쇠기(43)로 출력한다.When the RF signal is output from the output side synthesis circuit 8, the directional coupler 42 extracts a part of the RF signal and outputs it to the attenuator 43.

감쇠기(43)는 방향성 결합기(42)로부터 RF 신호를 수신하면, 후단의 주파수 변환기(44)가 처리하기에 적합한 레벨까지 RF 신호를 감쇠한다.When the attenuator 43 receives the RF signal from the directional coupler 42, it attenuates the RF signal to a level suitable for processing by the later frequency converter 44.

주파수 변환기(44)는 감쇠기(43)로부터 감쇠된 RF 신호를 수신하면, 그 RF 신호의 주파수를 다운 컨버트하여 AD 변환기(45)로 출력한다.When the frequency converter 44 receives the attenuated RF signal from the attenuator 43, the frequency converter 44 down-converts the frequency of the RF signal and outputs it to the AD converter 45.

AD 변환기(45)는 주파수 변환기(44)의 출력 신호인 아날로그 신호를 디지털 신호로 변환한다.The AD converter 45 converts an analog signal, which is an output signal of the frequency converter 44, into a digital signal.

적응 제어 회로(46)는 AD 변환기(45)로부터 디지털 신호를 수신하면, 그 디지털 신호에 따라 디지털 프리디스토션 회로(41)의 파라미터를 적응적으로 변경한다.When the adaptive control circuit 46 receives the digital signal from the AD converter 45, it adaptively changes the parameters of the digital predistortion circuit 41 in accordance with the digital signal.

즉, 적응 제어 회로(46)는, 온도 변화나 장치의 열화 등의 요인에 의해, 출 력측 합성 회로(8)로부터 출력되는 RF 신호가 변동하는 경우가 있기 때문에, 그들 요인에 따른 RF 신호의 변동을 방지하기 위해서, 출력측 합성 회로(8)로부터 출력되는 RF 신호의 선형성이 유지되도록 디지털 프리디스토션 회로(41)의 파라미터를 적응적으로 변경한다.That is, in the adaptive control circuit 46, the RF signal output from the output side synthesis circuit 8 may fluctuate due to factors such as temperature change or device deterioration. In order to prevent this, the parameters of the digital predistortion circuit 41 are adaptively changed so that the linearity of the RF signal output from the output side synthesis circuit 8 is maintained.

이상에서 명백한 바와 같이, 본 실시예 8에 따르면, AD 변환기(45)로부터 출력된 디지털 신호에 따라 디지털 프리디스토션 회로(41)의 파라미터를 적응적으로 변경하도록 구성했기 때문에, 고효율 증폭기의 특성이 변동하더라도, 증폭기 전체의 안정적인 저왜곡 특성을 실현할 수 있는 효과를 나타낸다.As apparent from the above, according to the eighth embodiment, since the parameters of the digital predistortion circuit 41 are adapted to be adaptively changed in accordance with the digital signal output from the AD converter 45, the characteristics of the high efficiency amplifier vary. Even so, it is possible to realize stable low distortion characteristics of the entire amplifier.

이상과 같이, 본 발명에 따른 고효율 증폭기는 RF 신호를 높은 효율로 선형으로 증폭할 필요가 있는 방송용이나 통신용 RF 증폭기 등에 이용하는 데 적합하다.As described above, the high-efficiency amplifier according to the present invention is suitable for use in broadcast or communication RF amplifiers and the like that require linear amplification of RF signals with high efficiency.

Claims

Input signal branching means for branching an input signal;

A first amplifier for amplifying one input signal branched by the input signal branching means;

A second amplifier for amplifying the input signal when the power of the other input signal branched by the input signal branching means is larger than a predetermined power;

A synthesis circuit for synthesizing the output signal of the first amplifier and the output signal of the second amplifier

In the high efficiency amplifier provided with,

A distortion compensating circuit for compensating for nonlinear distortion of the second amplifier is provided in front of the second amplifier.

High efficiency amplifier.

The method of claim 1,

And a distortion compensating circuit for compensating for nonlinear distortion of the first amplifier, which is provided in front of the first amplifier.

Input signal branching means for branching an input signal;

In the high efficiency amplifier provided with,

When the amplitude of one input signal branched by the input signal branching means exceeds a predetermined level, the level limiting circuit for limiting the amplitude of the input signal to a predetermined level or less and outputting to the first amplifier is the first amplifier. Characterized in that the front end of the

High efficiency amplifier.

The method of claim 3, wherein

And said level limiting circuit is a limiter circuit.

The method of claim 3, wherein

And the level limiting circuit is a driver amplifier having a saturation characteristic.

The method of claim 3, wherein

And the level limiting circuit is a waveform shaping circuit.

The method of claim 6,

A waveform shaping circuit which does not output a signal when the amplitude of the other input signal branched by the input signal branching means is lower than a predetermined level, is provided in front of the second amplifier.

The method of claim 7, wherein

A first distortion compensation circuit is provided at the front end of the first amplifier to compensate the nonlinear distortion of the first amplifier, and a second distortion compensation circuit is provided at the front of the second amplifier to compensate the nonlinear distortion of the second amplifier. High efficiency amplifier, characterized in that.

The method of claim 8,

A first adaptive control circuit is provided for changing a parameter of the first distortion compensation circuit in accordance with the output signal of the first amplifier, and a second adaptation for changing a parameter of the second distortion compensation circuit in accordance with the output signal of the second amplifier. A high efficiency amplifier, characterized in that a control circuit is provided.

Input signal branching means for branching an input signal;

A second amplifier for amplifying the other input signal branched by the input signal branching means;

In the high efficiency amplifier provided with,

When the amplitude of one input signal branched by the input signal branching means exceeds a predetermined level, the first waveform shaping circuit is configured to limit the amplitude of the input signal to a predetermined level or less and output the same to the first amplifier. A second waveform shaping circuit provided at the front of the amplifier and not outputting a signal when the amplitude of the other input signal branched by the input signal branching means is below a predetermined level is provided at the front of the second amplifier. Characterized by

High efficiency amplifier.

The method of claim 10,

The first waveform shaping circuit has a characteristic of gradually limiting the amplitude of the input signal when the amplitude of the input signal is in the vicinity of the predetermined level.

The method of claim 1,

And the distortion compensation circuit is provided at the front end of the input signal branching means, not at the front end of the second amplifier.

The method of claim 12,

An high efficiency amplifier, characterized by providing an adaptive control circuit for changing a parameter of a distortion compensation circuit in accordance with a synthesized signal output from the synthesis circuit.