KR20070014243A

KR20070014243A - 표시 장치

Info

Publication number: KR20070014243A
Application number: KR1020050068680A
Authority: KR
Inventors: 하정훈
Original assignee: 삼성전자주식회사
Priority date: 2005-07-28
Filing date: 2005-07-28
Publication date: 2007-02-01

Abstract

잔상 현상을 방지하여 표시 품질을 향상시킨 표시 장치가 개시된다. 표시 패널은 복수의 색화소들을 포함하고, 색화소들에 의해 화상을 표시한다. 계조 전압 발생부는 기준 전압을 이용하여 색화소 별로 기준 계조 전압들을 각각 생성한다. 데이터 구동부는 색화소별 기준 계조 전압들을 이용하여 디지털 형태의 데이터 신호를 아날로그 형태의 데이터 신호로 변환하여 표시 패널에 출력한다. 게이트 구동부는 게이트 신호를 생성하여 표시 패널에 출력한다. 색화소 별로 서로 다른 플리커 레벨을 감소시켜 잔상 현상을 방지함으로써 표시 장치의 표시 품질을 향상시킬 수 있다.

Description

표시 장치{DISPLAY DEVICE}

도 1은 본 발명의 일 실시예에 의한 표시 패널을 개략적으로 도시한 단면도이다.

도 2는 도 1의 A 영역을 확대 도시한 도면이다.

도 3은 색화소 별로 플리커 레벨을 비교 도시한 그래프이다.

도 4는 킥백 전압을 설명하기 위한 도면이다.

도 5는 픽셀 전압과 킥백 전압 사이의 관계를 각각의 그레이 별로 측정하여 도시한 그래프이다.

도 6은 본 발명의 일 실시예에 의한 표시 장치를 개략적으로 도시한 블록도이다.

도 7은 일 실시예에 의한 계조 전압 발생부를 도시한 개념도이다.

도 8은 다른 실시예에 의한 계조 전압 발생부를 도시한 개념도이다.

도 9는 본 발명의 일 실시예에 의한 데이터 구동부를 개략적으로 도시한 블록도이다.

도 10은 본 발명의 다른 실시예에 의한 표시 장치를 개략적으로 도시한 블록도이다.

도 11은 도 10에 도시된 타이밍 제어부를 도시한 블록도이다.

* 도면의 주요부분에 대한 부호의 설명 *

100 : 제1 기판 110 : 제1 베이스 기판

120 : TFT 어레이층 130 : 컬러필터층

140 : 화소 전극층 200 : 제2 기판

210 : 제2 베이스 기판 220 : 공통 전극층

300 : 액정층 410, 510 : 타이밍 제어부

420 : 계조 전압 발생부 430, 520 : 데이터 구동부

440, 530 : 게이트 구동부 450, 540 : 전원 공급부

511 : 제어신호 생성부 512 : 데이터 처리부

본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 잔상 현상을 방지하여 표시 품질을 향상시킨 표시 장치에 관한 것이다.

오늘날과 같은 정보화 사회에서 전자 디스플레이 장치(electronic display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다.

현재 개발된 여러 가지 디스플레이 장치 중에서 액정표시장치는 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있을 뿐만 아니라, 음극선관에 가까운 화상 표시가 가능하기 때문에 다양한 전자 장 치에 광범위하게 사용되고 있다.

이러한, 액정표시장치는 박막 트랜지스터(Thin Film Transistor: 이하, TFT 라 칭함)가 형성된 제1 기판, R,G,B 색화소들에 의한 컬러필터가 형성된 제2 기판, 제1 기판과 제2 기판과의 사이에 개재된 액정층으로 이루어진 액정표시패널을 구비하고, 액정표시패널의 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시한다.

여기서, 제1 기판의 TFT와 제2 기판의 컬러필터의 상호 어셈블리(Assembly)가 얼마나 정밀하게 되는지가 액정표시장치의 디스플레이 품질에 상당한 영향을 끼친다.

이러한, TFT와 컬러필터의 어셈블리 미스(Assembly Miss)에 따른 액정표시장치의 영향을 감소시키기 위하여 제안된 액정표시장치 구조가 COA(Color Filter On Array)이다. 상기 COA 구조의 액정표시장치는 상기 TFT가 형성된 상기 제1 기판 상에 컬러필터가 동시에 형성된 구조를 갖는다.

상기 COA 구조를 갖는 액정표시장치는 상기 제1 기판 상에 형성되는 데이터 라인과 화소 전극 사이에서 유발되는 커플링 현상을 방지하기 위하여 상기 컬러필터와 상기 화소 전극 사이에 유기막이 형성된다. 그러나, 상기 유기막으로 인하여 광 투과율이 저하되어 표시 장치의 표시 품질이 저하되고, 상기 유기막을 형성하기 위한 제조 공정으로 인하여 표시 장치의 제조 비용이 증가되는 문제점이 있다.

이러한 문제점을 해결하기 위해 상기 유기막 제조 공정을 생략한 COA 구조가 t-RGB(Thick-RGB) COA 이다. 상기 t-RGB COA는 상기 컬러필터의 두께를 두껍게 형 성하여 상기 제1 기판 상에 형성되는 데이터 라인과 화소 전극 사이에서 유발되는 커플링 현상을 방지하고, 상기 유기막을 형성하기 위한 제조 공정을 제거함으로써 표시 장치의 제조 비용을 감소시킬 수 있다.

그러나, 상기 t-RGB COA의 경우 일반적인 COA 구조와 달리 상기 컬러필터가 배향막을 통해 상기 액정층과 직접 접촉하게 되고, 접촉 영역에서의 특성에 의해 RGB 별로 플리커 레벨이 다르게 형성되어 잔상 현상이 발생하는 문제점이 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 플리커 레벨을 감소시켜 잔상 현상을 방지함으로써 표시 품질을 향상시킨 표시 장치를 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명의 일 실시예에 의한 표시 장치는 표시 패널, 계조 전압 발생부, 데이터 구동부 및 게이트 구동부를 포함한다. 상기 표시 패널은 복수의 색화소들을 포함하고, 상기 색화소들에 의해 화상을 표시한다. 상기 계조 전압 발생부는 기준 전압을 이용하여 상기 색화소 별로 기준 계조 전압들을 각각 생성한다. 상기 데이터 구동부는 상기 색화소별 기준 계조 전압들을 이용하여 디지털 형태의 데이터 신호를 아날로그 형태의 데이터 신호로 변환하여 상기 표시 패널에 출력한다. 상기 게이트 구동부는 게이트 신호를 생성하여 상기 표시 패널에 출력한다.

상기 목적을 달성하기 위하여 본 발명의 다른 실시예에 의한 표시 장치는 표 시 패널, 타이밍 제어부, 데이터 구동부 및 게이트 구동부를 포함한다. 상기 표시 패널은 복수의 색화소들을 포함하고, 상기 색화소들에 의해 화상을 표시한다. 상기 타이밍 제어부는 입력된 데이터 신호에 대응하는 상기 색화소별 계조 데이터를 출력한다. 상기 데이터 구동부는 상기 계조 데이터를 아날로그 형태의 데이터 신호로 변환하여 상기 표시패널에 출력한다. 상기 게이트 구동부는 게이트 신호를 생성하여 상기 표시 패널에 출력한다.

이러한 표시 장치에 의하면, 색화소별로 서로 다른 계조 전압을 사용함으로써 색화소 마다 다른 플리커 레벨을 감소시켜 잔상 현상을 방지할 수 있다. 이에 따라 표시 장치의 표시 품질을 향상시킬 수 있다.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.

도 1은 본 발명의 일 실시예에 의한 표시 패널을 개략적으로 도시한 단면도이고, 도 2는 도 1의 A 영역을 확대 도시한 도면이다.

도 1을 참조하면, 상기 표시 패널은 제1 기판(100), 제2 기판(200) 및 액정층(300)을 포함한다.

상기 제1 기판(100)은 제1 베이스 기판(110), 박막 트랜지스터(Thin Film Transistor : 이하 TFT라 칭함) 어레이층(120), 컬러필터층(130) 및 화소 전극층(140)을 포함한다.

상기 제1 베이스 기판(110)은 유리등의 투명한 절연 물질로 이루어진다.

상기 TFT 어레이층(120)은 상기 제1 베이스 기판(110) 상에 구비된다. 상기 TFT 어레이층(120)은 복수개의 TFT들로 구성되고, 상기 TFT 어레이층(120)은 도 2에 도시된 바와 같이 복수개의 TFT(121), 보호막(122) 및 평탄화막(123)을 포함한다.

상기 복수개의 TFT(121) 각각은 게이트 전극(121a), 게이트 절연막(121b), 액티브층(121c), 오믹 콘택층(121d), 소오스 전극(121e) 및 드레인 전극(121f)으로 이루어진다.

상기 보호막(122)은 상기 복수개의 TFT(121)을 커버하는 유기 절연막으로 이루어진다.

상기 평탄화막(123)은 상기 보호막(122) 상부에 형성되어 상기 제1 기판(100)을 평탄화시키는 유기 절연막으로 이루어진다.

또한, 상기 보호막(122)과 상기 평탄화막(123)에는 상기 복수개의 TFT(121) 각각의 드레인 전극(121f)을 노출시키기 위한 콘택홀이 형성된다.

상기 컬러필터층(130)은 레드 컬러(Red), 블루 컬러(Blue) 및 그린 컬러(Green)를 각각 발현하는 R, G, B 색화소들로 이루어진다. 상기 R, G 및 B 색화소는 상기 R, G 및 B 컬러를 구현하기 위한 안료 및 염료가 포함된 유기 물질에 의해 형성된다. 상기 각각의 색화소 사이에는 각각의 색화소층을 구획하여 빛샘 현상을 방지하기 위한 차광층(도시되지 않음)을 형성할 수도 있다. 상기 차광층은 탄소(C)와 같은 유기 물질로 이루어지거나, 크롬(Cr) 또는 산화 크롬(CrOx)등의 금속 물질로 이루어질 수 있다.

또한, 상기 컬러필터층(130)은 상기 소오스 전극(121e)과 연결되는 데이터 라인(도시되지 않음)과 상기 화소 전극층(140) 사이에서 유발되는 커플링 현상의 방지를 목적으로 상호간을 절연시키기 위해 일반적으로 상기 제2 기판(200) 상에 형성되는 경우에 비해 보다 두꺼운 두께를 갖도록 형성된다.

상기 화소 전극층(140)은 상기 컬러필터층(130) 상에 투명성 도전 물질인 산화 주석 인듐(Induum Tin Oxide : ITO) 또는 산화 아연 인듐(Indium Zinc Oxide : IZO)등으로 형성된다. 상기 화소 전극층(140)은 복수개의 TFT(121) 각각의 드레인 전극(121f)과 상기 콘택홀을 통해 전기적으로 연결된다.

상기 제2 기판(200)은 제2 베이스 기판(210) 및 공통 전극층(220)을 포함한다.

상기 제2 베이스 기판(210)은 유리등의 투명한 절연 물질로 이루어진다.

상기 공통 전극층(220)은 상기 제2 베이스 기판(210)의 전면에 형성되고, 투명성 도전 물질인 산화 주석 인듐(ITO) 또는 산화 아연 인듐(IZO)등으로 형성된다.

또한, 상기 제2 베이스 기판(210)에는 상기 레드(R), 그린(G) 및 블루(B)의 색화소층을 구획하여 빛샘 현상을 방지하기 위한 차광층(230)이 형성될 수 있다. 이에 관하여는 상술한 바, 중복되는 상세한 설명은 생략하기로 한다.

상기 액정층(300)은 상기 제1 기판(100)과 상기 제2 기판(200) 사이에 주입되고, 상기 화소 전극층(140)과 상기 공통 전극층(220) 사이에 형성되는 전계에 의해 상기 액정층(300) 내부에 포함된 액정 분자들이 재배열되어 상기 표시 패널 하부로부터 제공되는 광의 투과량을 조절한다.

상기한 바와 같은 구조를 갖도록 상기 표시 패널을 제작하였을 경우에 하기 하는 문제점이 발생한다.

도 3은 색화소 별로 플리커 레벨을 비교 도시한 그래프이고, 도 4는 킥백 전압을 설명하기 위한 도면이며, 도 5는 픽셀 전압과 킥백 전압 사이의 관계를 각각의 그레이 별로 측정하여 도시한 그래프이다.

도 3 내지 도 5를 참조하면, 도 1과 도 2에 도시된 바와 같이 표시 패널을 제작하였을 경우, 상기 컬러필터층(130)은 상기 화소 전극층(140)이 형성되지 아니한 오픈 영역(a)에서 개방되어 상기 액정층(300)과 직접 접촉된다.

즉, 일반적으로 상기 컬러필터층(130) 상부에 상기 소오스 전극(121e)과 연결되어 데이터 신호를 제공하는 데이터 라인(미도시)과 상기 화소 전극층(140)에 포함되는 화소 전극과의 커플링 현상을 방지하기 위한 유기막을 제거함에 따라 상기 컬러필터층(130)이 상기 오픈 영역(a)에서 상기 액정층(300)과 직접 접촉된다.

따라서, 도 3에 도시된 바와 상기 컬러필터층(130)에 포함되는 각각의 색화소들을 구성하는 포토 레지스터들의 특성이 색화소별로 다르기 때문에 색화소 별로 킥백(kickback : Vk) 전압이 달라지게 된다.

상기 킥백 전압(Vk)에 의해 도 4에 도시된 바와 같이, 일반적으로 상기 액정층(300)에 포함되는 액정의 열화를 방지하기 위하여 기준 전압 즉, 공통 전압(VCOM)을 기준으로 데이터 신호를 양(+) 전압과 음(-) 전압으로 인가하는 반전 구동 방식을 사용하고 있는데, 상기 색화소들의 상기 오픈 영역에서의 특성 예를 들어 표면 특성, 유전율, 임피던스 등에 의해 데이터 신호가 상기 공통 전압(VCOM)을 기준으로 데이터 신호의 절대값(ΔV+,ΔV-)이 동일하게 형성되지 아니한다. 이는 플리커 레벨(flicker level)을 증가시켜, 잔상 현상을 유발시킨다.

또한, 도 5에 도시된 바와 같이, 각각의 그레이 별로 상기 색화소들에 인가되는 전압이 다르므로 그레이 별로 상기 킥백 전압(Vk)이 다르게 형성되어 잔상 현상이 유발된다.

도 6은 본 발명의 일 실시예에 의한 표시 장치를 개략적으로 도시한 블록도이고, 도 7은 일 실시예에 의한 계조 전압 발생부를 도시한 개념도이며, 도 8은 다른 실시예에 의한 계조 전압 발생부를 도시한 개념도이다.

도 6을 참조하면, 상기 표시 장치는 타이밍 제어부(410), 계조 전압 발생부(420), 데이터 구동부(430), 게이트 구동부(440), 전원 공급부(450) 및 표시 패널(460)을 포함한다.

상기 타이밍 제어부(410)는 상기 표시 장치의 전반적인 동작을 제어한다. 상기 타이밍 제어부(410)는 그래픽 콘트롤러(도시되지 않음)와 같은 호스트 시스템으로부터 R, G, B의 원시 데이터 신호(DATA_O)와 제1 제어 신호(CONTROL1)가 제공됨에 따라, 상기 표시 패널(460)에 화상을 표시하기 위한 제1 데이터 신호(DATA1), 제2 제어 신호(CONTROL2), 제3 제어 신호(CONTROL3) 및 제4 제어 신호(CONTROL4)를 출력한다.

구체적으로, 상기 제1 제어 신호(CONTROL1)는 메인 클럭 신호(MCLK), 수평 동기 신호(HSYNC) 및 수직 동기 신호(VSYNC)를 포함한다. 상기 제2 제어 신호(CONTROL2)는 상기 데이터 구동부(430)를 제어하는 수평 시작 신호(STH), 반전 신호(REV) 및 데이터 로드 신호(TP)를 포함한다. 상기 제3 제어 신호(CONTROL3)는 상 기 게이트 구동부(440)를 제어하는 개시 신호(STV), 클럭 신호(CK) 및 출력 인에이블 신호(OE)등을 포함한다. 상기 제4 제어 신호(CONTROL4)는 상기 전원 공급부(450)를 제어하는 수직 동기 신호(VSYNC) 및 반전 신호(REV) 등을 포함한다.

또한, 상기 타이밍 제어부(410)는 상기 계조 전압 발생부(420)를 제어하여 색화소 별로 서로 다른 기준 계조 전압을 생성하기 위한 제5 제어 신호(CONTROL5)를 더 출력한다.

상기 계조 전압 발생부(420)는 상기 타이밍 제어부(410)에서 출력되는 상기 제5 제어 신호(CONTROL5)에 응답하여 상기 각각의 색화소 별 즉, R 색화소, G 색화소 및 B 색화소 별로 각각 다수개의 기준 계조 전압(GMA)을 발생시켜 출력한다. 즉, 상기 계조 전압 발생부(420)는 상기 R, G 및 B 색화소 별로 서로 다른 감마 곡선에 근거한 기준 계조 전압(GMA)들을 발생시켜 출력한다.

여기서, 상기 기준 계조 전압(GMA)은 도 4 내지 도 6을 통해 상술한 하나의 공통 전압(VCOM)을 기준으로 그레이 별로 다른 킥백 전압과 색화소별로 다르게 형성되는 플리커 레벨을 고려하여 설정된 상기 감마 곡선들에 근거한 전위 레벨을 갖는다.

도 7을 참조하면, 상기 계조 전압 발생부(420)는 제1 기준 계조 전압 발생부(421), 제2 기준 계조 전압 발생부(422) 및 제3 기준 계조 전압 발생부(423)를 포함한다.

상기 제1 기준 계조 전압 발생부(421)는 상기 전원 공급부(450)로부터 출력되는 기준 전압(AVDD)을 제공받고, 이를 상기 제5 제어 신호(CONTROL5)에 응답하여 분배하며 다수개의 기준 계조 전압(GMA)을 동일한 색을 발현하는 색화소들 예를 들어, R 색화소들로 출력한다.

일례로, 상기 제1 계조 전압 발생부(421)는 기준 전압(AVDD)의 전위 레벨을 분배하는 제1 저항 스트링을 포함하고, 상기 제1 저항 스트링에서 출력되는 다수개의 제1 기준 계조 전압(GMA1)을 상기 데이터 구동부(430)로 출력한다.

마찬가지로, 상기 제2 및 제3 기준 계조 전압 발생부(422, 423)는 상기 기준 전압(AVDD)을 제공받고, 이를 상기 제5 제어 신호(CONTROL6)에 응답하여 분배하며 다수개의 기준 계조 전압(GMA)을 동일한 색을 발현하는 색화소들 예를 들어, G 및 B 색화소들로 각각 출력한다.

일례로, 상기 제2 및 제3 계조 전압 발생부(422, 423)는 상기 기준 전압(AVDD)의 전위 레벨을 분배하는 제2 및 제3 저항 스트링을 포함하고, 상기 제2 및 제3 저항 스트링에서 출력되는 다수개의 제2 및 제3 기준 계조 전압(GMA2, GMA3)들을 상기 데이터 구동부(430)로 각각 출력한다.

여기서, 상기 제1 내지 제3 저항 스트링에 포함되는 저항값은 서로 다른 값을 사용하고, 이에 따라 상기 제1 내지 제3 기준 계조 전압(GMA1, GMA2, GMA3)들의 값이 서로 다른 값을 갖도록 형성된다.

도 8을 참조하면, 상기 계조 전압 발생부(420)는 전압 발생부(424), 제1 전압 제어부(425), 제2 전압 제어부(426) 및 제3 전압 제어부(427)를 포함한다.

상기 전압 발생부(424)는 상기 제4 제어 신호(CONTROL4)에 응답하여 출력되는 기준 전압(AVDD)을 제공받고, 이를 분배하여 원시 기준 계조 전압(GMA_O)을 출 력한다.

상기 제1 내지 제3 전압 제어부(425, 426, 427)는 상기 원시 기준 계조 전압(GMA_O)을 각각 제공받고 상기 제5 제어 신호(CONTROL5)에 응답하여 상기 원시 기준 계조 전압(GMA_S)의 전위 레벨을 제어한다. 이에 따라, 상기 제1 내지 제3 계조 전압 발생부(425, 426, 427)는 각각의 색화소별로 서로 다른 전위 레벨을 갖는 제1 내지 제3 계조 전압(GMA1, GMA2, GMA3)을 각각 상기 데이터 구동부(430)로 출력한다.

일례로, 상기 전압 발생부(424)는 상기 기준 전압(AVDD)의 전위 레벨을 분배하는 저항 스트링을 포함하고, 상기 제1 내지 제3 전압 제어부(425, 426, 427)는 상기 원시 기준 계조 전압(GMA_O)의 전위 레벨을 제어하는 저항 스트링을 포함한다.

상기 제1 내지 제3 제어부(425, 426, 427)는 도 7의 제1 내지 제3 기준 계조 전압 발생부(421, 422, 423)와 마찬가지로 각각의 저항 스트링에 포함되는 저항값을 서로 다른 값을 갖도록 형성한다.

상기 데이터 구동부(430)는 상기 계조 전압 발생부(420)에서 색화소 별로 서로 다른 전위 레벨로 출력되는 다수개의 기준 계조 전압(GMA1, GMA2, GMA3)들에 대응하여 상기 색화소 별로 전체의 계조 전압들을 생성한다. 또한, 상기 타이밍 제어부(410)에서 출력되는 상기 제2 제어 신호(CONTROL2) 및 상기 계조 전압들에 응답하여 상기 제1 데이터 신호(DATA1)를 아날로그 형태의 제2 데이터 신호들(D1,...,Dm)로 변환하여 출력한다.

이를 위해, 상기 데이터 구동부(430)는 도 9에 도시된 바와 같이 쉬프트 레지스터(431), 라인 래치(432), 디지털-아날로그(Digital TO Analog) 컨버터(433) 및 출력 버퍼(434)를 포함한다.

상기 쉬프트 레지스터(431)는 상기 타이밍 제어부(410)로부터 제공되는 제어 신호에 응답하여 래치 펄스를 상기 라인 래치(432)에 출력한다.

상기 라인 래치(432)는 라인 단위로 상기 타이밍 제어부(410)에서 제공되는 R, G, B 의 제1 데이터 신호(DATA1)를 래치한다. 상기 라인 래치(432)에는 상기 타이밍 제어부(410)에서 출력된 제2 제어 신호(CONTROL2) 중 데이터 로드 신호(TP)에 응답하여 상기 제1 데이터 신호(DATA1)를 상기 디지털-아날로그 컨버터(433)에 출력한다.

상기 디지털-아날로그 컨버터(433)는 상기 계조 전압 발생부(430)에서 출력되는 제1 내지 제3 기준 계조 전압(GMA1, GMA2, GMA3)에 응답하여 전체 계조 전압들을 생성하고, 상기 라인 래치(432)로부터 출력되는 디지털 형태의 제1 데이터 신호(DATA1)를 상기 계조 전압들에 대응하는 아날로그 형태의 제2 데이터 신호(D1,...,Dm)로 변환하여 출력한다.

이를 위해, 상기 디지털-아날로그 컨버터(433)는 도 7에 도시된 제1 내지 제3 계조 전압 발생부들(421, 422, 423) 또는 도 8에 도시된 제1 내지 제3 전압 제어부(425, 426, 427)로부터 출력되는 상기 제1 내지 제3 기준 계조 전압(GMA1, GMA2, GMA3)들을 각각 제공받는 제1 내지 제3 컨버터부(433-1, 433-2, 433-3)를 더 포함하여 형성할 수 있다.

상기 출력 버퍼(434)는 상기 제2 데이터 신호(D1,...,Dm)를 증폭하여 상기 표시 패널(460)에 형성된 데이터 라인들(DL1,..., DLm)로 출력한다.

이에 따라, 상기 표시 패널의 색화소 별로 하나의 공통 전압을 기준으로 다르게 형성되는 플리커 레벨과 각각의 그레이별로 달라지는 킥백 전압을 서로 다른 감마 곡선에 근거한 계조 전압을 이용하여 보상함으로써 이로 인한 잔상 현상이 방지된다.

상기 게이트 구동부(440)는 상기 제3 제어 신호(CONTROL3)와 상기 전원 공급부(450)로부터 출력되는 게이트 온/오프 전압(VON, VOFF)에 응답하여 상기 표시 패널(460)에 형성되는 게이트 라인(GL1,..,GLn)에 순차적으로 게이트 신호들(G1,...,Gn)을 출력한다.

상기 전원 공급부(450)는 상기 제4 제어 신호(CONTROL4)에 기초하여 게이트 온/오프 전압(VON, VOFF), 공통 전압들(VCOM, VST) 및 기준 전압(AVDD)을 출력한다.

상기 표시 패널(460) 어레이 기판, 대향 기판 및 상기 기판들 사이에 개재된 액정층을 포함한다. 상기 어레이 기판은 다수개의 데이터 라인(DL1,...,DLm)과 상기 데이터 라인(DL)과 교차로 배선된 다수개의 게이트 라인(GL1,...,GLn)을 가지며, 상기 데이터 라인(DL1,...,DLm) 및 게이트 라인(GL1,...,GLn)에 의해 정의되는 다수의 색화소를 갖는다.

상기 색화소는 상기 데이터 라인(DL)과 상기 게이트 라인(GL)에 연결된 스위칭 소자(TFT)를 포함하고, 상기 스위칭 소자(TFT)와 연결된 액정 캐패시터(CLC) 및 스토리지 캐패시터(CST)를 포함한다.

여기서, 상기 제1 내지 제3 기준 계조 전압(GMA1, GMA2, GMA3)은 상기 스토리지 캐패시터(CST)에 제공되는 공통 전압(VST)을 근거로 설정되는 감마 곡선에 의해 설정된다.

도 10을 참조하면, 상기 표시 장치는 타이밍 제어부(510), 데이터 구동부(520), 게이트 구동부(530), 전원 공급부(540) 및 표시 패널(550)을 포함한다.

상기 타이밍 제어부(510)는 상기 표시 장치의 전반적인 동작을 제어한다. 상기 타이밍 제어부(510)는 그래픽 콘트롤러(도시되지 않음)와 같은 호스트 시스템으로부터 R, G, B의 원시 데이터 신호(DATA_O)와 제1 제어 신호(CONTROL1)가 제공됨에 따라, 상기 표시 패널(550)에 화상을 표시하기 위한 색화소 별로 계조 데이터 신호(DATA_F), 제2 제어 신호(CONTROL2), 제3 제어 신호(CONTROL3) 및 제4 제어 신호(CONTROL4)를 출력한다. 상기 각각의 제어 신호에 관하여는 도 6에서 설명한 바, 그 중복되는 상세한 설명은 생략하기로 한다.

상기 타이밍 제어부(510)는 입력된 상기 원시 데이터 신호(DATA_O)에 대응하는 계조 데이터 신호(DATA_F)를 출력한다. 즉, 상기 타이밍 제어부(510)는 내부에 색화소별로 서로 다른 감마 곡선에 근거한 계조 데이터 신호(DATA_F)를 저장하고, 상기 원시 데이터 신호(DATA_O)가 입력됨에 따라 입력되는 원시 데이터 신호(DATA_O)에 대응하는 계조 데이터 신호(DATA_F)를 출력한다. 이에 관하여 보다 구 체적으로 설명하면 다음과 같다.

도 11은 도 10에 도시된 타이밍 제어부를 도시한 블록도이다.

도 11을 참조하면, 상기 타이밍 제어부(510)는 제어신호 생성부(511) 및 데이터 처리부(512)를 포함한다. 상기 제어신호 생성부(511)는 상기 제1 제어 신호(CONTROL1)에 응답하여 상기 표시 장치를 구동하기 위한 제2 내지 제4 제어 신호(CONTROL2, CONTROL3, CONTROL4)를 생성하여 출력한다.

상기 데이터 처리부(512)는 데이터 입력부(512-1), 저장부(512-2), 계조 보간부(512-3), 계조 테이블부(512-4) 및 데이터 출력부(512-5)를 포함한다.

상기 데이터 입력부(512-1)는 그래픽 콘트롤러(도시되지 않음)와 같은 호스트 시스템으로부터 R, G, B의 원시 데이터 신호(DATA_O)를 입력받는다.

상기 저장부(512-2)는 색화소별 서로 다른 감마 곡선에 근거한 기준 계조 데이터를 저장한다. 즉, R 색화소들에 대응하며 제1 감마 곡선에 대응하는 R 기준 계조 데이터, G 색화소들에 대응하며 제2 감마 곡선에 대응하는 G 기준 계조 데이터 및 B 색화소들에 대응하고, 제3 감마 곡선에 대응하는 G 기준 계조 데이터를 저장한다.

여기서, 상기 각각의 기준 계조 데이터는 상기 R, G 및 B 색화소 별로 하나의 공통 전압을 기준으로 다르게 형성되는 플리커 레벨과 각각의 그레이별로 달라지는 킥백 전압을 보상하기 위해 서로 다른 감마 곡선에 근거하여 실험적으로 기 설정된 데이터이다. .

상기 계조 보간부(512-3)는 기 설정된 상기 기준 계조 데이터를 이용하여 전 체 계조에 해당하는 색화소별 계조 데이터들을 생성하여 각각 출력한다. 일례로, 상기 계조 보간부(512-3)는 상기 저장부(512-2)에서 출력되는 10개의 기준 계조 정보를 이용하여 전체 256개의 계조 데이터를 R, G 및 B의 각각의 색화소별로 생성한다.

상기 계조 테이블부(512-4)는 상기 계조 보간부(512-3)에 의해 생성된 R, G 및 B 전체 계조 레벨에 대응하는 각각의 R, G 및 B 계조 데이터를 룩업테이블형태로 저장한다. 일례로, 0레벨부터 255레벨에 대응하는 각각의 계조 전압이 디지털 형태의 계조 데이터로 1 대 1 매핑되도록 저장된다.

상기 계조 테이블부(512-4)에 저장된 R, G 및 B 계조 데이터에 의해 상기 계조 테이블부(512-4)로 입력되는 원시 데이터 신호(DATA_O)는 해당하는 R, G 및 B 계조 데이터(DATA_F)로 변환되어 출력된다.

상기 데이터 출력부(512-5)는 상기 계조 테이블부(512-4)로부터 출력된 R, G, B 계조 데이터(DATA_F)를 상기 데이터 구동부(520)로 출력한다.

본 발명의 일 실시예에서 상기 타이밍 제어부(510)의 데이터 처리부(512)에는 데이터 입력부(512-1), 저장부(512-2), 계조 보간부(512-3), 계조 테이블부(512-4) 및 데이터 출력부(512-5)를 포함하여 형성하고, 이에 따라 색화소별로 서로 다른 감마 곡선에 근거한 계조 데이터(DATA_F)가 출력되는 것으로 설명하였으나, 상기 저장부(512-2)에 각각의 색화소별 서로 다른 감마 곡선에 근거한 계조 전압을 각각 저장하고, 입력되는 상기 원시 데이터 신호(DATA_O)에 대응하며, 서로 다른 감마 곡선에 근거한 계조 데이터(DATA_F)를 출력하도록 형성할 수도 있다.

다시 도 10을 참조하면, 상기 데이터 구동부(520)는 상기 제2 제어 신호(CONTROL2)에 응답하여 디지털 형태의 상기 계조 데이터 신호(DATA_F)를 아날로그 형태의 데이터 신호로 변환한다. 이 때, 상기 데이터 구동부(520)는 상기 전원 공급부(540)로부터 출력되는 기준 전압(AVDDi)을 이용하여 상기 계조 데이터 신호(DATA_F)를 아날로그 형태의 데이터 신호(D1,...,Dm)로 변환하고, 상기 표시 패널(550)에 형성된 데이터 라인(DL)으로 출력한다.

상기 게이트 구동부(530)는 상기 제3 제어 신호(CONTROL3)와 상기 전원 공급부(540)로부터 출력되는 게이트 온/오프 전압(VON, VOFF)에 응답하여 상기 표시 패널(550)에 형성된 게이트 라인(GL)에 순차적으로 게이트 신호들(G1,...,Gn)을 출력한다.

상기 전원 공급부(540)는 상기 전원 공급부(450)는 상기 제4 제어 신호(CONTROL4)에 기초하여 게이트 온/오프 전압(VON, VOFF), 공통 전압들(VCOM, VST)을 출력한다. 또한, 상기 전원 공급부(540)는 기준 전압들(AVDDi), 예를 들어 6개의 기준 전압들(AVDD1,...,AVDD6)을 생성하여 상기 데이터 구동부(520)로 출력한다. 상기 기준 전압들(AVDDi)은 상기한 바와 같이 디지털 형태의 계조 데이터 신호(DATA_F)를 아날로그 형태의 데이터 신호들(D1,...,Dm)로 변환하는데 이용된다.

상기 표시 패널(550)은 어레이 기판, 대향 기판 및 상기 기판들 사이에 개재된 액정층을 포함한다. 상기 어레이 기판은 다수개의 데이터 라인(DL1,...,DLm)과 상기 데이터 라인(DL)과 교차로 배선된 다수개의 게이트 라인(GL1,...,GLn)을 가지며, 상기 데이터 라인(DL1,...,DLm) 및 게이트 라인(GL1,...,GLn)에 의해 정의되는 다수의 색화소를 갖는다.

상기 색화소는 상기 데이터 라인(DL)과 상기 게이트 라인(GL)에 연결된 스위칭 소자(TFT)를 포함하고, 상기 스위칭 소자(TFT)와 연결된 액정 캐패시터(CLC) 및 스토리지 캐패시터(CST)를 포함한다. 여기서, 상기 제1 내지 제3 감마 곡선은 상기 스토리지 캐패시터(CST)에 제공되는 공통 전압(VST)을 근거로 설정된다.

상기와 같은 본 발명에 따르면, 그레이 별로 다른 킥백 전압과 색화소별로 다르게 형성되는 플리커 레벨을 감소시킴으로써 표시 장치의 표시 품질을 향상시킬 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

복수의 색화소들을 포함하고, 상기 색화소들에 의해 화상을 표시하는 표시 패널;

기준 전압을 이용하여 상기 색화소 별로 기준 계조 전압들을 각각 생성하는 계조 전압 발생부;

상기 색화소별 기준 계조 전압들을 이용하여 디지털 형태의 데이터 신호를 아날로그 형태의 데이터 신호로 변환하여 상기 표시 패널에 출력하는 데이터 구동부; 및

게이트 신호를 생성하여 상기 표시 패널에 출력하는 게이트 구동부를 포함하는 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 계조 전압 발생부는

상기 기준 전압을 이용하여 상기 색화소들 중 제1 색화소에 대응하는 제1 기준 계조 전압을 출력하는 제1 계조 전압 발생부;

상기 기준 전압을 이용하여 상기 색화소들 중 제2 색화소에 대응하는 제2 기준 계조 전압을 출력하는 제2 계조 전압 발생부; 및

상기 기준 전압을 이용하여 상기 색화소들 중 제3 색화소에 대응하는 제3 기준 계조 전압을 출력하는 제3 계조 전압 발생부를 포함하는 것을 특징으로 하는 표시 장치.
제2항에 있어서, 상기 각각의 색화소들은 데이터 라인과 게이트 라인에 연결된 스위칭 소자와, 상기 스위칭 소자에 연결된 액정 캐패시터 및 상기 액정 캐패시터에 연결된 스토리지 캐패시터를 포함하며,

상기 제1 내지 제3 기준 계조 전압은 상기 스토리지 캐패시터에 제공되는 공통 전압에 근거하여 설정된 것을 특징으로 하는 표시 장치.
제1항에 있어서, 상기 계조 전압 발생부는,

상기 기준 계조 전압들의 생성의 기초가 되는 원시 기준 계조 전압을 출력하는 전압 발생부; 및

상기 원시 기준 계조 전압의 전위 레벨을 제어하여 상기 색화소별 기준 계조 전압을 각각 출력하는 복수개의 전압 제어부를 포함하는 것을 특징으로 하는 표시 장치.
복수의 색화소들을 포함하고, 상기 색화소들에 의해 화상을 표시하는 표시 패널;

입력된 데이터 신호에 대응하는 상기 색화소별 계조 데이터를 출력하는 타이밍 제어부;

상기 계조 데이터를 아날로그 형태의 데이터 신호로 변환하여 상기 표시패널에 출력하는 데이터 구동부; 및

게이트 신호를 생성하여 상기 표시 패널에 출력하는 게이트 구동부를 포함하는 것을 특징으로 하는 표시 장치.
제5항에 있어서, 상기 타이밍 제어부는

상기 계조 데이터들이 색화소별로 각각 저장된 저장부를 포함하는 것을 특징으로 하는 표시 장치.
제5항에 있어서, 상기 타이밍 제어부는

색화소별로 기준 계조 데이터들이 각각 저장된 저장부;

상기 색화소별 기준 계조 데이터들을 이용하여 전체 계조에 해당하는 색화소별 계조 데이터들을 생성하여 각각 출력하는 계조 보간부; 및

상기 색화소별 계조 데이터들이 저장되고, 입력된 데이터 신호에 대응하는 색화소별 계조 데이터를 출력하는 계조 테이블부를 포함하는 것을 특징으로 하는 표시 장치.
제5항에 있어서, 상기 색화소별 계조 데이터들은

제1 감마곡선에 대응하는 제1 계조 데이터들과, 제2 감마곡선에 대응하는 제2 계조 데이터들 및 제3 감마곡선에 대응하는 제3 계조 데이터를 포함하는 것을 특징으로 하는 표시 장치.
제8항에 있어서, 각 색화소는 데이터 라인과 게이트 라인에 연결된 스위칭 소자와, 상기 스위칭 소자에 연결된 액정 캐패시터 및 상기 액정 캐패시터에 연결된 스토리지 캐패시터를 포함하며,

상기 제1 내지 제3 감마곡선들은 상기 스토리지 캐패시터에 제공되는 공통전압에 근거하여 설정된 것을 특징으로 하는 표시 장치.