KR20070013633A - Printed circuit board and making method the same - Google Patents

Printed circuit board and making method the same Download PDF

Info

Publication number
KR20070013633A
KR20070013633A KR1020050068088A KR20050068088A KR20070013633A KR 20070013633 A KR20070013633 A KR 20070013633A KR 1020050068088 A KR1020050068088 A KR 1020050068088A KR 20050068088 A KR20050068088 A KR 20050068088A KR 20070013633 A KR20070013633 A KR 20070013633A
Authority
KR
South Korea
Prior art keywords
layer
printed circuit
connection
circuit board
circuit pattern
Prior art date
Application number
KR1020050068088A
Other languages
Korean (ko)
Other versions
KR100703663B1 (en
Inventor
양유석
황정호
이성규
김동민
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050068088A priority Critical patent/KR100703663B1/en
Publication of KR20070013633A publication Critical patent/KR20070013633A/en
Application granted granted Critical
Publication of KR100703663B1 publication Critical patent/KR100703663B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Abstract

A printed circuit board and a method for manufacturing the same are provided to interrupt transmission of static electricity and electromagnetic waves by forming a metallic shield layer on a superficial portion. A printed circuit board includes an inner layer(21) having a circuit pattern(24) formed on a surface of at least one insulation layer(22), and a superficial portion(31) provided on a surface of the inner layer and having a conductive shield layer(34) selectively connected to the circuit pattern. The superficial portion has a connecting insulation layer(32) adhered on the inner layer, a shield layer with connection bumps(25,36) electrically connected to the circuit pattern, and a superficial insulation layer(38) formed on the shield layer for protecting a surface of the printed circuit board.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and making method the same}Printed circuit board and making method the same

도 1a에서 도 1f는 종래 기술에 의한 인쇄회로기판의 제조공정을 순차적으로 보인 공정도.Figure 1a to 1f is a process diagram showing a manufacturing process of the printed circuit board according to the prior art sequentially.

도 2는 본 발명에 의한 인쇄회로기판의 바람직한 실시예의 구성을 보인 단면도.Figure 2 is a cross-sectional view showing the configuration of a preferred embodiment of a printed circuit board according to the present invention.

도 3a에서 도 3i는 본 발명 실시예를 구성하는 내층부를 제조하는 공정을 순차적으로 보인 공정도.3A is a process diagram sequentially showing a process of manufacturing an inner layer part constituting an embodiment of the present invention.

도 4a에서 도 4h는 본 발명 실시예를 구성하는 표층부를 제조하는 공정을 순차적으로 보인 공정도.Figure 4a to Figure 4h is a process chart showing sequentially the process of manufacturing the surface layer constituting an embodiment of the present invention.

도 5는 본 발명 실시예의 인쇄회로기판을 제작하는 마지막 단계를 보인 공정도.5 is a process diagram showing a final step of manufacturing a printed circuit board of the embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20: 인쇄회로기판 21: 내층부20: printed circuit board 21: inner layer

22: 절연층 24: 회로패턴22: insulating layer 24: circuit pattern

25: 연결범프 31: 표층부25: connecting bump 31: surface portion

32: 연결절연층 34: 차폐층32: connection insulating layer 34: shielding layer

36: 연결범프 38: 표피절연층36: connection bump 38: skin insulation layer

본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 전자파를 차폐하기 위한 구성을 일체로 구비하는 인쇄회로기판 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board, and more particularly, to a printed circuit board having a structure for shielding electromagnetic waves and a manufacturing method thereof.

도 1a에서 도 1f에는 종래 기술에 의한 인쇄회로기판의 제조공정이 순차적으로 도시되어 있다. 이에 따르면, 먼저, 판상의 절연층(1)의 표면에 금속층(3)을 형성한다. 물론, 절연층(1)에 금속층(3)이 형성된 동장적층판을 모재로 사용할 수도 있다. 이와 같은 상태가 도 1a에 도시되어 있다.1A to 1F sequentially illustrate a process of manufacturing a printed circuit board according to the prior art. According to this, first, the metal layer 3 is formed on the surface of the plate-shaped insulating layer 1. Of course, the copper clad laminated board in which the metal layer 3 was formed in the insulating layer 1 can also be used as a base material. This state is shown in FIG. 1A.

다음으로, 상기 금속층(3)과 절연층(1)을 관통하여 통홀(5)을 형성한다. 상기 통홀(5)은 기계적 드릴로 형성하거나, 금속층(3)의 일부를 제거하고 레이저드릴로 형성할 수 있다. 이와 같이 통홀(5)이 형성된 상태가 도 1b에 도시되어 있다.Next, the through hole 5 is formed through the metal layer 3 and the insulating layer 1. The through hole 5 may be formed by a mechanical drill or by removing a part of the metal layer 3 by a laser drill. The state in which the barrel hole 5 is formed as shown in FIG. 1B is illustrated.

그리고, 상기 절연층(1)의 양측 표면에 형성된 금속층(3)을 전기적으로 연결하기 위해서, 도 1c에 도시된 바와 같이, 상기 통홀(5)의 내면과 금속층(3)의 표면에 도금층(7)을 형성한다.In addition, in order to electrically connect the metal layers 3 formed on both surfaces of the insulating layer 1, as shown in FIG. 1C, the plating layer 7 is formed on the inner surface of the barrel hole 5 and the surface of the metal layer 3. ).

도금층(7)을 형성한 후에는 절연층(1)의 양측 표면에 형성된 금속층(3)과 도금층(7)을 선택적으로 제거하여 패턴(도시되지 않음)을 형성한다. 참고로 도 1에서는 패턴을 별도로 표시하지 않고, 금속층(3)과 도금층(7)을 그대로 두었다.After the plating layer 7 is formed, the metal layer 3 and the plating layer 7 formed on both surfaces of the insulating layer 1 are selectively removed to form a pattern (not shown). For reference, in FIG. 1, the metal layer 3 and the plating layer 7 were left as they are without separately displaying the pattern.

다음으로, 인쇄회로기판의 표면의 일부를 제1솔더리지스트(9)로 덮는다. 상 기 제1솔더리지스트(9)는 인쇄회로기판의 표면을 보호하는 역할을 하는 것으로, 상대적으로 실장 밀도가 낮은 부분에 형성된다. 이와 같이 제1솔더리지스트(9)가 형성된 상태가 도 1d에 도시되어 있다.Next, a part of the surface of the printed circuit board is covered with the first solder resist 9. The first solder resist 9 serves to protect the surface of the printed circuit board, and is formed in a relatively low mounting density. Thus, the state in which the first solder resist 9 is formed is shown in FIG. 1D.

제1솔더리지스트(9)를 도포한 후에는 제2솔더리지스트(11)를 도포한다. 상기 제2솔더리지스트(11)는 상대적으로 실장 밀도가 높은 부분에 도포되어 인쇄회로기판의 표면을 보호한다. 제2솔더리지스트(11)가 도포된 상태가 도 1e에 도시되어 있다.After applying the first solder resist 9, the second solder resist 11 is applied. The second solder resist 11 is applied to a relatively high mounting density to protect the surface of the printed circuit board. The state in which the second solder resist 11 is applied is shown in FIG. 1E.

그리고, 외부에서 전달되는 정전기의 차폐와 인쇄회로기판의 내부에서 전자파의 발생을 최소화하기 위해 실버테이프(13)를 인쇄회로기판의 표면에 부착한다. 상기 실버테이프(13)는 상기 금속층(3)과 도금층(7)으로 만든 패턴에 직접 부착되거나 상기 제1솔더리지스트(9)상에 직접 부착된다. 상기 실버테이프(13)에는 전도성 접착제가 구비된다.Then, the silver tape 13 is attached to the surface of the printed circuit board to minimize the shielding of static electricity transmitted from the outside and to minimize the generation of electromagnetic waves inside the printed circuit board. The silver tape 13 is directly attached to the pattern made of the metal layer 3 and the plating layer 7 or directly on the first solder resist 9. The silver tape 13 is provided with a conductive adhesive.

그러나 상기한 바와 같은 종래 기술에 의한 인쇄회로기판의 제조방법에서는 다음과 같은 문제점이 있다.However, the above-described method for manufacturing a printed circuit board according to the related art has the following problems.

먼저, 종래 기술에서는 접지와 전자파의 차폐 등을 위해 실버테이프(13)를 사용하는데, 상기 실버테이프(13)를 인쇄회로기판에 부착하기 위해서는 상대적으로 작업공수가 많아지고, 그 작업의 난이도 또한 높은 문제점이 있다.First, in the prior art, a silver tape 13 is used for grounding and shielding of electromagnetic waves. In order to attach the silver tape 13 to a printed circuit board, the number of work is increased relatively, and the difficulty of the work is also high. There is a problem.

즉, 실버테이프(13)를 부착하기 전에, 제1솔더리지스트(9)와 제2솔더리지스트(11)를 도포하는 작업을 수행해야 한다. 즉, 제1솔더리지스트(9)의 도포, 제2솔더리지스트(11)의 도포 및 실버테이프(13)의 부착을 차례로 수행해야 한다. 따라 서, 상대적으로 인쇄회로기판의 제조를 위한 작업공수가 많아진다.That is, before attaching the silver tape 13, the first solder resist 9 and the second solder resist 11 should be applied. That is, the application of the first solder resist 9, the application of the second solder resist 11, and the attachment of the silver tape 13 should be performed in this order. As a result, the labor for manufacturing a printed circuit board is relatively increased.

그리고, 상기 제1솔더리지스트(9)가 도포된 상태에서 제2솔더리지스트(11)를 도포하는 것은, 상기 패턴의 표면과 제1솔더리지스트(9)의 표면 사이에 높이차가 있기 때문에, 작업이 매우 어렵다. 물론. 제1솔더리지스트(9)와 제2솔더리지스트(11)사이에 노출된 패턴 상에 실버테이프(13)를 부착하는 작업 역시 어렵다.The application of the second solder resist 11 in the state in which the first solder resist 9 is applied has a height difference between the surface of the pattern and the surface of the first solder resist 9. , The task is very difficult. sure. Attaching the silver tape 13 on the exposed pattern between the first solder resist 9 and the second solder resist 11 is also difficult.

따라서, 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 전자파차폐와 접지가 확실하게 이루어지는 인쇄회로기판을 제공하는 것이다.Accordingly, the present invention is to solve the problems of the prior art as described above, and to provide a printed circuit board that the electromagnetic shielding and grounding is securely.

본 발명의 다른 목적은 전자파차폐와 접지를 수행하는 구성이 일체로 구비되는 인쇄회로기판의 제조공정을 보다 간소화하는 것이다.Another object of the present invention is to simplify the manufacturing process of a printed circuit board which is integrally provided with a configuration for performing electromagnetic shielding and grounding.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 적어도 하나의 절연층의 표면에 회로패턴이 형성되어 구성되는 내층부와, 상기 내층부의 표면에 구비되고 상기 회로패턴과 선택적으로 연결되는 도전성재질로 된 차폐층을 구비하는 표층부를 포함하여 구성된다.According to a feature of the present invention for achieving the above object, the present invention is provided with an inner layer portion formed by forming a circuit pattern on the surface of at least one insulating layer, and provided on the surface of the inner layer portion and selective with the circuit pattern It comprises a surface layer portion having a shielding layer of a conductive material connected to the.

상기 표층부는 상기 내층부 상에 접착되는 연결절연층과, 상기 연결절연층을 관통하여 내층부의 회로패턴과 전기적으로 연결되는 연결범프가 형성된 차폐층과, 상기 차폐층의 표면에 구비되어 인쇄회로기판의 표면을 보호하는 표피절연층을 포함하여 구성된다.The surface layer portion is provided with a connection insulating layer bonded on the inner layer portion, a shielding layer formed with a connection bump penetrating the connection insulating layer and electrically connected to a circuit pattern of the inner layer portion, and provided on a surface of the shielding layer printed circuit board. It comprises a skin insulation layer to protect the surface of the.

상기 차폐층은 상기 회로패턴과 동일한 재질로 형성되고, 상기 연결범프에 의해 상기 내층부의 각각의 층의 회로패턴중 접지역할을 하는 것과 선택적으로 연결된다.The shielding layer is formed of the same material as the circuit pattern, and is selectively connected with the ground bump in the circuit pattern of each layer of the inner layer part by the connection bumps.

본 발명의 다른 특징에 따르면, 본 발명은 적어도 하나의 절연층의 표면에 회로패턴이 형성된 내층부를 제작하는 단계와, 상기 회로패턴과의 전기적 연결을 위한 연결범프를 가지는 차폐층을 내부에 구비하는 표층부를 제작하는 단계와, 상기 내층부와 외층부를 소정의 온도와 압력으로 접착하는 단계를 포함하여 구성된다.According to another feature of the invention, the present invention comprises the steps of fabricating an inner layer portion formed with a circuit pattern on the surface of at least one insulating layer, and having a shielding layer having a connection bump therein for electrical connection with the circuit pattern therein Manufacturing a surface layer portion, and bonding the inner layer portion and the outer layer portion at a predetermined temperature and pressure.

상기 표층부를 제작하는 단계는 표피절연층에 통홀을 천공하는 단계와, 통홀이 형성된 표피절연층의 일면에 전도성 재질의 차폐층을 형성하는 단계와, 상기 전도성 재질의 차폐층상에 범프윈도우를 구비하는 마스크를 설치하여 연결범프를 형성하는 단계와, 상기 마스크를 제거하고 상기 연결범프의 선단이 노출되게 연결절연층을 차폐층 상에 형성하는 단계를 포함하여 구성된다.The manufacturing of the surface layer may include drilling a through hole in the skin insulation layer, forming a shielding layer of a conductive material on one surface of the skin insulation layer having the through hole, and having a bump window on the shielding layer of the conductive material. And installing a mask to form the connection bumps, and removing the mask and forming a connection insulating layer on the shielding layer to expose the tip of the connection bumps.

상기 표피절연층에 통홀을 천공함에 있어서, 상기 표피절연층의 일면에 캐리어필름을 부착한 상태로 수행한다.In drilling the through hole in the skin insulation layer, the carrier film is attached to one surface of the skin insulation layer.

상기 연결범프는 범프윈도우에 의해 노출된 차폐층 상에 도금에 의해 형성된다.The connecting bumps are formed by plating on the shielding layer exposed by the bump window.

상기 연결범프를 형성하는 단계와 차폐층 상에 연결절연층을 형성하는 단계는 캐리어의 양면에 이형재를 개재한 상태로 진행된다.The forming of the connection bumps and the forming of the connection insulating layer on the shielding layer may be performed with release materials on both sides of the carrier.

이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판 및 그 제조방법에서 는 인쇄회로기판의 전자파차폐와 접지가 보다 확실하게 수행되고, 제조를 위한 공정이 상대적으로 쉽고 간소하게 되는 이점이 있다.In the printed circuit board and the manufacturing method according to the present invention having such a configuration, there is an advantage that the electromagnetic shielding and grounding of the printed circuit board is more reliably performed, and the process for manufacturing is relatively easy and simple.

이하, 본 발명에 의한 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.Hereinafter, a preferred embodiment of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 2에는 본 발명에 의한 인쇄회로기판의 바람직한 실시예가 단면도로 도시되어 있다. 이에 따르면, 본 발명의 인쇄회로기판(20)은 크게 내층부(21)와 표층부(31)로 구성된다. 상기 내층부(21)는 판상으로 된 인쇄회로기판(20)의 내부를 구성하는 것이고, 상기 표층부(31)는 인쇄회로기판(20)의 표면을 형성하는 것이다. 도시된 실시예에서는 상기 내층부(21)의 회로패턴(24)이 절연층(22)의 양면에 형성된 것이 도시되어 있으나, 반드시 그러할 필요는 없고, 더 많은 층을 가지도록 구성될 수도 있다.2 is a cross-sectional view of a preferred embodiment of a printed circuit board according to the present invention. According to this, the printed circuit board 20 of the present invention is largely composed of the inner layer portion 21 and the surface layer portion 31. The inner layer part 21 constitutes the inside of the printed circuit board 20 in the form of a plate, and the surface layer part 31 forms the surface of the printed circuit board 20. In the illustrated embodiment, although the circuit pattern 24 of the inner layer part 21 is formed on both surfaces of the insulating layer 22, it is not necessary to do so and may be configured to have more layers.

상기 내층부(21)의 절연층(22)의 양측 표면에는 각각 회로패턴(24)이 형성된다. 상기 회로패턴(24)은 상기 절연층(22)을 관통하여 형성된 연결범프(25)에 의해 서로 다른 층에 있는 것이 전기적으로 연결된다. 일반적으로 상기 절연층(22)은 수지로 형성되는데, 예를 들면 폴리이미드가 있다. 상기 회로패턴(24)은 일반적으로 구리로 형성된다.Circuit patterns 24 are formed on both surfaces of the insulating layer 22 of the inner layer part 21. The circuit patterns 24 are electrically connected to each other in different layers by the connection bumps 25 formed through the insulating layer 22. In general, the insulating layer 22 is formed of a resin, for example, polyimide. The circuit pattern 24 is generally formed of copper.

상기 표층부(31)는 상기 내층부(21)의 양측 표면에 각각 구비되는 것이다. 상기 표층부(31)는 상기 내층부(21)의 표면에 결합되는 연결절연층(32)을 구비한다. 상기 연결절연층(32) 상에는 차폐층(34)이 형성된다. 상기 차폐층(34)은 상기 회로패턴(24)과 동일한 재질로 형성되는 것이 바람직하다. 하지만, 상기 차폐층 (34)을 도전성 재질로 형성하여도 된다. 상기 차폐층(34)은 상기 내층부(21)의 표면 전체를 덮도록 형성되는 것이 바람직한데, 필요에 따라서는 일부분을 제거할 수도 있다. The surface layer portions 31 are provided on both surfaces of the inner layer portion 21, respectively. The surface layer portion 31 includes a connection insulating layer 32 bonded to the surface of the inner layer portion 21. A shielding layer 34 is formed on the connection insulating layer 32. The shielding layer 34 is preferably formed of the same material as the circuit pattern 24. However, the shielding layer 34 may be formed of a conductive material. The shielding layer 34 is preferably formed to cover the entire surface of the inner layer portion 21, but may be removed if necessary.

상기 차폐층(34)은 상기 연결절연층(32)을 관통하는 연결범프(36)를 통해 상기 내층부(21)의 회로패턴(24)과 전기적으로 연결된다. 이와 같이 됨에 의해 상기 차폐층(34)은 외부에서 내부로 정전기 등이 전달되는 것을 차단하고, 내부에서 전자파가 발생되는 것을 최소화하는 역할을 한다. 상기 차폐층(34)은 상기 연결범프(36)를 통해 내층부(21)의 접지부에 전기적으로 연결된다. 이때, 상기 연결범프(36) 등을 통해 상기 차폐층(34)이 내층부(21)의 각각의 층에 있는 회로패턴(24)과 선택적으로 연결되게 하여, 각각의 회로패턴(24)의 층에 대해 접지를 수행할 수 있다.The shielding layer 34 is electrically connected to the circuit pattern 24 of the inner layer part 21 through a connection bump 36 penetrating the connection insulating layer 32. By doing so, the shielding layer 34 prevents the transfer of static electricity and the like from the outside to the inside, and serves to minimize the generation of electromagnetic waves therein. The shielding layer 34 is electrically connected to the ground portion of the inner layer portion 21 through the connection bumps 36. In this case, the shielding layer 34 is selectively connected to the circuit patterns 24 in the respective layers of the inner layer part 21 through the connection bumps 36 and the like, so that the layers of the respective circuit patterns 24 may be connected. Can be grounded.

상기 차폐층(34)상에는 표피절연층(38)이 형성된다. 상기 표피절연층(38)은 수지로 만들어지는 것이 바람직하다. 상기 표피절연층(38)은 인쇄회로기판(20)의 최외층을 형성하는 것으로, 솔더리지스트와 같이 표면을 차폐하여 보호하는 역할을 한다. 본 실시예의 인쇄회로기판(20)에서는 상기 표피절연층(38)이 선택적으로 제거되어 차폐층(34)이 노출된 부분이 부품의 실장을 위한 일종의 패드 부분이 된다. 따라서, 상기 패드 부분, 즉 표피절연층(38)을 통해 노출된 부분에는 금도금 등을 통해 부품의 실장이 용이하게 되도록 되어야 한다. 하지만 도면에서는 이와 같은 구성은 생략했다. The skin insulation layer 38 is formed on the shielding layer 34. The skin insulating layer 38 is preferably made of resin. The skin insulating layer 38 forms the outermost layer of the printed circuit board 20, and serves to shield and protect the surface like a solder resist. In the printed circuit board 20 of the present embodiment, the skin insulation layer 38 is selectively removed so that the exposed portion of the shielding layer 34 becomes a kind of pad portion for mounting the component. Therefore, the pad portion, i.e., the portion exposed through the skin insulation layer 38, should be easily mounted through gold plating or the like. However, such a configuration is omitted in the drawings.

이와 같이, 본 발명의 인쇄회로기판(20)은 다층으로 된 회로패턴(24)을 구비 하는 내층부(21)의 표면에 차폐층(34)을 구비한 표층부(31)를 두어 구성된 것이다. 이와 같은 구성에서는 상기 표층부(31)가 전자파를 차폐하고 접지 역할을 수행하게 된다.As described above, the printed circuit board 20 according to the present invention includes the surface layer portion 31 having the shielding layer 34 on the surface of the inner layer portion 21 having the multilayered circuit pattern 24. In such a configuration, the surface layer portion 31 shields electromagnetic waves and serves as a ground.

한편, 이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조과정을 설명한다.On the other hand, the manufacturing process of the printed circuit board according to the present invention having such a configuration is described.

먼저, 도 3a에서 도 3i를 참고하여 내층부가 제작되는 것을 설명한다.First, an inner layer part will be described with reference to FIG. 3A to FIG. 3I.

소정의 경도를 가져 보강 역할을 하는 판상의 캐리어(40)의 양측 표면에는 이형재(42)가 구비된다. 상기 이형재(42)는 캐리어(40)의 양측 표면에 형성된 부분이 쉽게 캐리어(40)에서 분리되도록 하는 것으로, 예를 들면 구리박막(Copper foil)을 사용할 수 있다. 상기 이형재(42)의 표면에 각각 금속층(24')을 부착한다. 도 3a에는 캐리어(40)의 이형재(42)상에 금속층(24')을 부착하는 과정이 도시되어 있다.Release members 42 are provided on both surfaces of the plate-shaped carrier 40 having a predetermined hardness to serve as reinforcement. The release member 42 is such that portions formed on both surfaces of the carrier 40 are easily separated from the carrier 40. For example, a copper foil may be used. The metal layer 24 'is attached to the surface of the release material 42, respectively. 3A illustrates a process of attaching the metal layer 24 ′ on the release material 42 of the carrier 40.

상기 금속층(24')상에는 마스크(44)가 형성되고, 상기 마스크(44)에는 범프윈도우(46)가 구비된다. 상기 범프윈도우(46)에 의해 상기 금속층(24')의 일부가 외부로 노출된다. 이와 같은 상태가 도 3b에 도시되어 있다.A mask 44 is formed on the metal layer 24 ′, and a bump window 46 is provided on the mask 44. A portion of the metal layer 24 ′ is exposed to the outside by the bump window 46. This state is shown in FIG. 3B.

상기 범프윈도우(46)상에는 연결범프(25)가 형성된다. 상기 연결범프(25)는 서로 다른 층에 형성되는 회로패턴(24)사이를 전기적으로 연결하는 것이다. 상기 연결범프(25)가 범프윈도우(46)에 형성된 상태가 도 3c에 도시되어 있다.A connection bump 25 is formed on the bump window 46. The connection bumps 25 electrically connect the circuit patterns 24 formed on different layers. The connection bump 25 is formed in the bump window 46 is shown in Figure 3c.

다음으로, 상기 마스크(44)를 제거하여 상기 금속층(24')과 연결범프(25)를 노출시킨다. 상기 노출된 금속층(24')상에는 절연층(22)을 형성한다. 상기 절연층 (22)은 연결범프(25)의 선단만이 노출되게 상기 금속층(24')상에 형성된다. 이와 같은 과정이 도 3d와 도 3e에 도시되어 있다.Next, the mask 44 is removed to expose the metal layer 24 ′ and the connection bumps 25. An insulating layer 22 is formed on the exposed metal layer 24 ′. The insulating layer 22 is formed on the metal layer 24 'so that only the tip of the connecting bump 25 is exposed. This process is illustrated in FIGS. 3D and 3E.

상기와 같이 금속층(24')상에 절연층(22)을 형성한 후에는 이를 상기 캐리어(40)에서 분리한다. 상기 금속층(24')상에 절연층(22)이 형성된 부분이 상기 캐리어(40)에서 분리된 상태가 도 3f에 도시되어 있다.After the insulating layer 22 is formed on the metal layer 24 ′ as described above, the insulating layer 22 is separated from the carrier 40. 3F shows a state where the portion of the insulating layer 22 formed on the metal layer 24 ′ is separated from the carrier 40.

다음으로, 상기 연결범프(25)의 선단이 노출되어 있는 절연층(22)의 표면에 또 하나의 금속층(24')을 형성한다. 상기 금속층(24')은 구리박막을 사용하는 것이 일반적이다. 즉, 구리박막인 금속층(24')을 상기 절연층(22)과 연결범프(25)에 부착하는 것이다. 여기서, 상기 절연층(22) 양면의 금속층(24')은 연결범프(25)에 의해 서로 전기적으로 연결된다. 이와 같은 상태가 도 3h에 도시되어 있다.Next, another metal layer 24 ′ is formed on the surface of the insulating layer 22 where the tip of the connection bump 25 is exposed. As the metal layer 24 ′, a copper thin film is generally used. That is, the metal layer 24 ′, which is a copper thin film, is attached to the insulating layer 22 and the connection bump 25. Here, the metal layers 24 ′ of both surfaces of the insulating layer 22 are electrically connected to each other by the connection bumps 25. This state is shown in FIG. 3H.

마지막으로, 상기 절연층(22) 양면의 금속층(24')을 선택적으로 제거하여 회로패턴(24)을 형성한다. 상기 회로패턴(24)은 상기 금속층(24')상에 마스크를 설치하고 선택적 노광, 현상, 및 에칭을 통해 형성될 수 있다. 이와 같이 회로패턴(24)이 완성된 내층부(21)가 도 3i에 도시되어 있다.Finally, the metal layer 24 ′ of both surfaces of the insulating layer 22 is selectively removed to form the circuit pattern 24. The circuit pattern 24 may be formed by installing a mask on the metal layer 24 ′ and performing selective exposure, development, and etching. The inner layer portion 21 in which the circuit pattern 24 is completed is shown in FIG. 3I.

물론, 도 3i에 도시된 내층부(21)의 표면에 다시 절연층과 금속층을 차례로 적층하고 금속층을 선택적으로 제거하여 회로패턴을 형성하는 단계 등을 수행하여 더 많은 층의 회로패턴을 가지도록 내층부(21)를 제작할 수 있다.Of course, the insulating layer and the metal layer are sequentially stacked on the surface of the inner layer part 21 shown in FIG. 3i, and the metal layer is selectively removed to form a circuit pattern. The layer part 21 can be manufactured.

그리고, 상기 내층부(21)를 제작함에 있어, 반드시 도 3에 도시된 순서를 채용하지 않고 다양한 방법을 사용할 수 있다. 예를 들면, 절연층에 금속층을 형성하고, 금속층을 선택적으로 제거하여 회로패턴을 만들고, 다시 회로패턴과 절연층 상 에 또 다른 절연층과 금속층을 형성하여 새로운 층의 회로패턴을 만드는 것을 반복수행하는 것이다.In manufacturing the inner layer part 21, various methods may be used without necessarily adopting the order illustrated in FIG. 3. For example, forming a metal layer on the insulating layer, selectively removing the metal layer to form a circuit pattern, and again forming another circuit layer and a metal layer on the circuit pattern and the insulating layer to form a circuit pattern of a new layer. It is.

이제, 도 4a에서 도 4h를 참고하여 표층부를 제작하는 것을 설명한다. 이후에 표피절연층(38)이 될 절연층을, 도 4a에 도시된 바와 같이, 캐리어필름(50)에 부착한다. 캐리어필름(50)상에 부착된 표피절연층(38)에 통홀(42)을 형성한다. 상기 통홀(42)은 적어도 상기 표피절연층(38)을 관통하면 된다. 본 실시예에서는 상기 캐리어필름(50)까지 관통하도록 통홀(42)을 형성한다. 이와 같은 상태가 도 4b에 도시되어 있다.Now, the manufacturing of the surface layer portion will be described with reference to FIG. 4H to FIG. 4H. An insulating layer, which will later be the skin insulating layer 38, is attached to the carrier film 50, as shown in FIG. 4A. The through hole 42 is formed in the skin insulating layer 38 attached on the carrier film 50. The through hole 42 may penetrate at least the skin insulation layer 38. In this embodiment, the through-hole 42 is formed to penetrate to the carrier film 50. This state is shown in FIG. 4B.

다음으로, 상기 캐리어필름(50)을 제거하고, 차폐층(34)을 형성한다. 상기 차폐층(34)은 상기 회로패턴(24)과 동일한 재질로 형성되는 것이 바람직하다. 예를 들면, 상기 차폐층(34)은 구리재질로 형성된다. 즉, 구리박막을 상기 표피절연층(38)의 일면에 부착하는 것이다. 이와 같은 상태가 도 4c에 도시되어 있다.Next, the carrier film 50 is removed to form a shielding layer 34. The shielding layer 34 is preferably formed of the same material as the circuit pattern 24. For example, the shielding layer 34 is formed of a copper material. That is, the copper thin film is attached to one surface of the skin insulation layer 38. This state is shown in FIG. 4C.

다음으로 차폐층이 형성된 표피절연층(38)을 캐리어(52)의 양면에 부착한다. 물론, 상기 캐리어(52)에서 완성된 표층부(31)를 손쉽게 분리하도록 이형재(54)를 캐리어(52)와 표피절연층(38)의 사이에 개재시킨다. 이와 같은 상태가 도 4d에 도시되어 있다.Next, the skin insulation layer 38 on which the shielding layer is formed is attached to both sides of the carrier 52. Of course, the release material 54 is interposed between the carrier 52 and the skin insulation layer 38 so as to easily separate the completed surface layer portion 31 from the carrier 52. This state is shown in FIG. 4D.

상기 표피절연층(38)상에 구비된 차폐층(34)상에 마스크(56)를 형성한다. 상기 마스크(56)는 드라이필름이나 포토솔더리지스트와 같은 것을 사용할 수 있다. 상기 마스크(56)에는 범프윈도우(58)가 구비된다. 상기 범프윈도우(58)는 상기 차폐층(34)의 일부를 노출시킨다. 이와 같은 상태가 도 4e에 도시되어 있다.A mask 56 is formed on the shielding layer 34 provided on the skin insulating layer 38. The mask 56 may be a dry film or a photo solder resist. The mask 56 is provided with a bump window 58. The bump window 58 exposes a portion of the shielding layer 34. This state is shown in FIG. 4E.

상기 범프윈도우(58)에는 도금에 의해 연결범프(36)가 형성된다. 상기 연결범프(36)는 상기 차폐층(34)을 회로패턴(24)과 전기적으로 연결하는 역할을 한다. 상기 범프윈도우(58)에 연결범프(36)가 형성된 상태가 도 4f에 도시되어 있다.A connection bump 36 is formed in the bump window 58 by plating. The connection bump 36 serves to electrically connect the shielding layer 34 to the circuit pattern 24. A connection bump 36 is formed in the bump window 58 is illustrated in FIG. 4F.

상기 연결범프(36)를 형성한 후에는, 상기 마스크(56)를 제거하고 연결절연층(32)을 상기 차폐층(34)상에 형성한다. 상기 연결절연층(32)은 절연성을 가진 수지재질로 만들어지는데, 예를 들면 폴리이미드와 같은 것이 있다. 상기 연결절연층(32)을 상기 차폐층(34)에 형성할 때, 상기 연결범프(36)의 선단만이 노출되도록 한다. 이와 같이 되면 표층부(31)가 완성되는데, 도 4g에 그 구성이 잘도시되어 있다.After the connection bumps 36 are formed, the mask 56 is removed and a connection insulating layer 32 is formed on the shielding layer 34. The connection insulating layer 32 is made of an insulating resin material, for example, such as polyimide. When the connection insulating layer 32 is formed on the shielding layer 34, only the tip of the connection bump 36 is exposed. This completes the surface layer portion 31, which is well illustrated in FIG. 4G.

다음으로는, 상기 표층부(31)를 캐리어(52)에서 분리한다. 이와 같은 상태가 도 4h에 도시되어 있는데, 한번에 2개의 표층부(31)가 만들어진다.Next, the surface layer portion 31 is separated from the carrier 52. This state is shown in Fig. 4H, where two surface layer portions 31 are made at a time.

한편, 도 3 및 도 4에서 각각 제조된 상기 내층부(21)와 표층부(31)는 접착되어 하나의 인쇄회로기판(20)을 형성한다. 이와 같은 과정이 도 5에 도시되어 있다.Meanwhile, the inner layer part 21 and the surface layer part 31 manufactured in FIGS. 3 and 4 are bonded to each other to form a single printed circuit board 20. This process is illustrated in FIG.

상기한 바와 같은 공정을 통해 만들어진 하나의 내층부(21)의 양면에는 각각 표층부(31)가 위치된다. 그리고, 상기 내층부(21)의 양면에 표층부(31)를 소정의 온도와 압력을 가하면서 밀착시켜 접착한다. 이때, 상기 표층부(31)의 연결범프(36)가 내층부(21)의 회로패턴(24)에 전기적으로 연결되고, 연결절연층(32)이 상기 절연층(22) 및 회로패턴(24)에 접착된다. 즉, 도 2에 도시된 인쇄회로기판(20)이 만들어지는 것이다.Surface layer portions 31 are positioned on both sides of one inner layer portion 21 made through the process as described above. The surface layer 31 is adhered to both surfaces of the inner layer 21 by applying a predetermined temperature and pressure. In this case, the connection bumps 36 of the surface layer part 31 are electrically connected to the circuit patterns 24 of the inner layer part 21, and the connection insulating layer 32 is the insulating layer 22 and the circuit pattern 24. Is bonded to. That is, the printed circuit board 20 shown in FIG. 2 is made.

본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 기술분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.The rights of the present invention are not limited to the embodiments described above, but are defined by the claims, and various changes and modifications can be made by those skilled in the art within the scope of the claims. It is self-evident.

예를 들면, 위에서도 간단하게 설명했지만, 내층부(21)는 반드시 회로패턴(24)이 2층으로 되어야 하는 것은 아니며, 더 많은 층으로 형성될 수 있다. 그리고 내층부(21)의 구성 또한 도시된 실시예 외에 다양한 것이 있을 수 있고, 그 제조과정 역시 다양한 것이 있을 수 있다.For example, although briefly described above, the inner layer portion 21 does not necessarily have to be two layers of the circuit pattern 24, but may be formed of more layers. In addition, the configuration of the inner layer part 21 may be various in addition to the illustrated embodiment, and the manufacturing process may also be various.

그리고, 상기 표층부(31)를 형성함에 있어서 반드시 캐리어(52)를 사용하여 한번에 2개의 표층부(31)를 형성해야 하는 것은 아니다. 즉, 표층부(31)를 하나씩 따로 제작할 수도 있다.In forming the surface layer portion 31, it is not necessary to form two surface layer portions 31 at a time by using the carrier 52. That is, the surface layer parts 31 can also be manufactured separately one by one.

위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판 및 그 제조방법에서는 다음과 같은 효과를 얻을 수 있다.In the printed circuit board and the manufacturing method according to the present invention as described in detail above, the following effects can be obtained.

먼저, 본 발명에 의한 인쇄회로기판에서는 표층부에 금속재질로 된 차폐층이 구비되어 있어, 정전기 전달의 차단, 전자파 차폐 및 접지 역할을 수행한다. 특히 상기 차폐층이 회로패턴과 같은 재질의 금속으로 인쇄회로기판의 전체에 걸쳐 형성되므로 보다 확실하게 정전기전달의 차단, 전자파 차폐 및 접지 역할을 수행할 수 있다. 따라서, 인쇄회로기판의 성능이 상대적으로 개선되는 효과를 얻을 수 있다.First, in the printed circuit board according to the present invention, a shielding layer made of a metal material is provided at the surface layer, and serves to block electrostatic transmission, shield electromagnetic waves, and ground. In particular, since the shielding layer is formed over the entire printed circuit board with a metal of the same material as the circuit pattern, it can more reliably block electrostatic transfer, shield electromagnetic waves, and ground. Thus, the performance of the printed circuit board can be relatively improved.

그리고, 본 발명에서는 전자파 차폐 등의 역할을 하는 표층부가 인쇄회로기판을 제조하는 공정을 통해 제작되므로 그 제조공정이 상대적으로 용이하고 간소하 게 할 수 있어 인쇄회로기판의 제조원가가 낮아지는 효과도 있다.In addition, in the present invention, since the surface layer, which serves as electromagnetic shielding, is manufactured through a process of manufacturing a printed circuit board, the manufacturing process may be relatively easy and simplified, thereby lowering the manufacturing cost of the printed circuit board. .

Claims (8)

적어도 하나의 절연층의 표면에 회로패턴이 형성되어 구성되는 내층부와,An inner layer portion formed by forming a circuit pattern on a surface of at least one insulating layer, 상기 내층부의 표면에 구비되고 상기 회로패턴과 선택적으로 연결되는 도전성재질로 된 차폐층을 구비하는 표층부를 포함하여 구성됨을 특징으로 하는 인쇄회로기판.And a surface layer portion provided on a surface of the inner layer portion and having a shielding layer made of a conductive material selectively connected to the circuit pattern. 제 1 항에 있어서, 상기 표층부는,The method of claim 1, wherein the surface layer portion, 상기 내층부 상에 접착되는 연결절연층과,A connection insulating layer bonded on the inner layer part; 상기 연결절연층을 관통하여 내층부의 회로패턴과 전기적으로 연결되는 연결범프가 형성된 차폐층과,A shielding layer formed with a connection bump penetrating the connection insulating layer and electrically connected to a circuit pattern of an inner layer part; 상기 차폐층의 표면에 구비되어 인쇄회로기판의 표면을 보호하는 표피절연층을 포함하여 구성됨을 특징으로 하는 인쇄회로기판.Printed circuit board comprising a skin insulation layer provided on the surface of the shielding layer to protect the surface of the printed circuit board. 제 2 항에 있어서, 상기 차폐층은 상기 회로패턴과 동일한 재질로 형성되고, 상기 연결범프에 의해 상기 내층부의 각각의 층의 회로패턴중 접지역할을 하는 것과 선택적으로 연결됨을 특징으로 하는 인쇄회로기판.The printed circuit board of claim 2, wherein the shielding layer is formed of the same material as the circuit pattern, and is selectively connected with the ground bump in the circuit pattern of each layer of the inner layer by the connection bumps. . 적어도 하나의 절연층의 표면에 회로패턴이 형성된 내층부를 제작하는 단계와,Manufacturing an inner layer part having a circuit pattern formed on a surface of at least one insulating layer, 상기 회로패턴과의 전기적 연결을 위한 연결범프를 가지는 차폐층을 내부에 구비하는 표층부를 제작하는 단계와,Manufacturing a surface layer part having a shielding layer therein having a connection bump for electrical connection with the circuit pattern; 상기 내층부와 외층부를 소정의 온도와 압력으로 접착하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.And bonding the inner layer and the outer layer to a predetermined temperature and pressure. 제 4 항에 있어서, 상기 표층부를 제작하는 단계는,The method of claim 4, wherein the manufacturing of the surface layer portion comprises: 표피절연층에 통홀을 천공하는 단계와,Drilling holes in the skin insulation layer; 통홀이 형성된 표피절연층의 일면에 전도성 재질의 차폐층을 형성하는 단계와,Forming a shielding layer of a conductive material on one surface of the skin insulation layer having a through hole; 상기 전도성 재질의 차폐층상에 범프윈도우를 구비하는 마스크를 설치하여 연결범프를 형성하는 단계와,Forming a connection bump by installing a mask having a bump window on the shielding layer of the conductive material; 상기 마스크를 제거하고 상기 연결범프의 선단이 노출되게 연결절연층을 차폐층 상에 형성하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.And removing the mask and forming a connection insulating layer on the shielding layer so that the tip of the connection bump is exposed. 제 5 항에 있어서, 상기 표피절연층에 통홀을 천공함에 있어서, 상기 표피절연층의 일면에 캐리어필름을 부착한 상태로 수행함을 특징으로 하는 인쇄회로기판의 제조방법.The method of manufacturing a printed circuit board according to claim 5, wherein the perforating hole in the skin insulation layer is performed with a carrier film attached to one surface of the skin insulation layer. 제 5 항에 있어서, 상기 연결범프는 범프윈도우에 의해 노출된 차폐층 상에 도금에 의해 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.The method of claim 5, wherein the connection bumps are formed by plating on a shielding layer exposed by a bump window. 제 5 항 내지 제 7 항중 어느 한 항에 있어서, 상기 연결범프를 형성하는 단계와 차폐층 상에 연결절연층을 형성하는 단계는 캐리어의 양면에 이형재를 개재한 상태로 진행됨을 특징으로 하는 인쇄회로기판의 제조방법.The printed circuit according to any one of claims 5 to 7, wherein the forming of the connection bumps and the forming of the connection insulation layer on the shielding layer are performed with a release material on both sides of the carrier. Method of manufacturing a substrate.
KR1020050068088A 2005-07-26 2005-07-26 Printed circuit board and making method the same KR100703663B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050068088A KR100703663B1 (en) 2005-07-26 2005-07-26 Printed circuit board and making method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050068088A KR100703663B1 (en) 2005-07-26 2005-07-26 Printed circuit board and making method the same

Publications (2)

Publication Number Publication Date
KR20070013633A true KR20070013633A (en) 2007-01-31
KR100703663B1 KR100703663B1 (en) 2007-04-06

Family

ID=38013297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050068088A KR100703663B1 (en) 2005-07-26 2005-07-26 Printed circuit board and making method the same

Country Status (1)

Country Link
KR (1) KR100703663B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101231263B1 (en) * 2011-05-31 2013-02-07 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
US9363883B2 (en) 2010-12-24 2016-06-07 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing same
KR101877669B1 (en) * 2017-03-20 2018-08-09 한전케이피에스 주식회사 Flexible printed circuit board and endoscope unit comprising the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022922B1 (en) 2009-10-01 2011-03-16 삼성전기주식회사 A printed circuit board comprising a bump and a method of manufacturing the same
KR101360666B1 (en) * 2012-09-28 2014-02-10 영풍전자 주식회사 Emi shield consisting of a flexible printed circuit board method of manufacturing

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033556A (en) * 2000-07-18 2002-01-31 Nippon Mektron Ltd Flexible circuit board
KR20050001697A (en) * 2003-06-26 2005-01-07 삼성전자주식회사 Flexible Printed Circuit for shielding EMI

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9363883B2 (en) 2010-12-24 2016-06-07 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing same
KR101231263B1 (en) * 2011-05-31 2013-02-07 엘지이노텍 주식회사 The printed circuit board and the method for manufacturing the same
KR101877669B1 (en) * 2017-03-20 2018-08-09 한전케이피에스 주식회사 Flexible printed circuit board and endoscope unit comprising the same

Also Published As

Publication number Publication date
KR100703663B1 (en) 2007-04-06

Similar Documents

Publication Publication Date Title
US6803257B2 (en) Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board
JP2015130498A (en) Flexible printed circuit board and method for manufacturing the same
US20070069360A1 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
JP2001251056A (en) Method for manufacturing printed wiring board
JP2006287034A (en) Manufacturing method of wiring substrate utilizing electrolytic plating
CN109413836B (en) Circuit board and preparation method thereof
JP2005109101A (en) Electromagnetic shield type flexible circuit board
KR101068539B1 (en) Method of manufacturing a wiring board by utilizing electro plating
KR100703663B1 (en) Printed circuit board and making method the same
KR20090096809A (en) Method of manufacturing semiconductor chip embedded printed circuit board
EP0147566B1 (en) Method of forming contacts for flexible module carriers
KR101905879B1 (en) The printed circuit board and the method for manufacturing the same
KR100674295B1 (en) Method for manufacturing multilayer printed circuit board
US20040238208A1 (en) Standoff/mask structure for electrical interconnect
TWI581686B (en) Circuit board and method for manufacturing same
KR20120016814A (en) Device embedded flexible printed circuit board and manufacturing method thereof
JP2002033556A (en) Flexible circuit board
KR100699240B1 (en) Chip embedded PCB and method of the same
KR101946989B1 (en) The printed circuit board and the method for manufacturing the same
JPH07193370A (en) Flex rigid printed board and its manufacturing method
JP2008166464A (en) Wiring substrate and manufacturing method thereof
JPH10261854A (en) Printed wiring board and manufacturing method thereof
JP3624512B2 (en) Manufacturing method of electronic component mounting board
KR100498977B1 (en) Method of plating the conductive layer on the wall of the cavity in E-BGA PCB
JP2009289789A (en) Printed wiring board with built-in component and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee