KR20070010595A - Synchronized serial data bus apparatus for the pcb and the method thereof - Google Patents
Synchronized serial data bus apparatus for the pcb and the method thereof Download PDFInfo
- Publication number
- KR20070010595A KR20070010595A KR1020050065322A KR20050065322A KR20070010595A KR 20070010595 A KR20070010595 A KR 20070010595A KR 1020050065322 A KR1020050065322 A KR 1020050065322A KR 20050065322 A KR20050065322 A KR 20050065322A KR 20070010595 A KR20070010595 A KR 20070010595A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- synchronous
- bus
- clock
- address
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
도 1은 종래기술의 동기식 직렬 데이터 버스 방식으로서 I2C 방식이 적용된 이동통신 단말기의 블록 구성도이고,1 is a block diagram of a mobile communication terminal to which the I2C method is applied as a synchronous serial data bus method according to the related art.
도 2는 본원발명의 보드 내 동기식 직렬 데이터 버스 장치의 구조를 나타내는 도면이며,2 is a view showing the structure of the on-board synchronous serial data bus device of the present invention,
도 3은 본원발명의 보드 내 동기식 직렬 데이터 버스 장치에 의한 데이터 전송 포맷을 나타내는 도면이고,3 is a view showing a data transmission format by the on-board synchronous serial data bus device of the present invention;
도 4는 본원발명의 보드 내 동기식 직렬 데이터 전송 방법의 상세 처리과정을 나타내는 순서도이며,4 is a flowchart illustrating a detailed process of the on-board synchronous serial data transmission method of the present invention.
도 5는 본원발명의 보드 내 동기식 직렬 데이터 버스 장치의 일 실시 예가 적용된 이동통신 단말기의 블록 구성도이며,5 is a block diagram of a mobile communication terminal to which an embodiment of the on-board synchronous serial data bus device of the present invention is applied;
도 6은 상기 도 5의 동기식 직렬 데이터 버스 장치에서 전송되는 데이터 포맷을 나타내는 도면이다.FIG. 6 is a diagram illustrating a data format transmitted from the synchronous serial data bus device of FIG. 5.
*도면의 주요 부호에 대한 설명** Description of Major Symbols in Drawings *
1, 110: MSM1, 110: MSM
2: I2C 클럭포트(I2C_SCLP: Inter Integrated Circuit Serial clock Port)2: I2C clock port (I2C_SCLP: Inter Integrated Circuit Serial clock Port)
3: I2C 데이터포트(I2C_SDAP: Inter Integrated Circuit Serial data Port)3: I2C data port (I2C_SDAP: Inter Integrated Circuit Serial data Port)
4: 데이터포트(DATAP) 5: 클럭포트(CLKP) 4: Data port (DATAP) 5: Clock port (CLKP)
10: I2C 버스10: I2C bus
11: I2C 클럭버스(I2C_SCL: Inter Integrated Circuit Serial clock bus)11: I2C_SCL: Inter Integrated Circuit Serial clock bus
12: I2C 데이터버스(I2C_SDA: Inter Integrated Circuit Serial data bus)12: I2C_SDA: Inter Integrated Circuit Serial data bus
20: 데이터버스20: databus
21: 데이터버스 22: 클럭버스21: data bus 22: clock bus
100, 120: 보드 내 동기식 직렬 데이터버스100, 120: on-board synchronous serial databus
101: 동기식 데이터버스(GCDB: General Control Data bus)101: General Control Data bus (GCDB)
104, 104': 동기식 데이터포트(GCD_P: General Control Data Port)104, 104 ': Synchronous Data Port (GCD_P: General Control Data Port)
M: 마스터 디바이스M: master device
S1: 슬레이브1(슬레이브 디바이스 1)S1: slave1 (slave device 1)
S2: 슬레이브2(슬레이브 디바이스 2)S2: slave2 (slave device 2)
111: I 데이터포트(GCD_IP: General Control Data In_phase Port)111: I data port (GCD_IP: General Control Data In_phase Port)
112: Q 데이터포트(GCD_QP: General Control Data Quad_phase Port)112: Q data port (GCD_QP: General Control Data Quad_phase Port)
105, 105', 113: 동기식 클럭포트(GCC_P: General Control Clock Port)105, 105 ', 113: Synchronous Clock Port (GCC_P: General Control Clock Port)
106, 106', 114: 동기식 주소포트(GCA_P: General Control Address Port)106, 106 ', 114: Synchronous address port (GCA_P)
121: I 데이터버스(GCD_IB: General Control Data In_phase bus)121: I data bus (GCD_IB: General Control Data In_phase bus)
122: Q 데이터버스(GCD_QB: General Control Data Quad_phase bus)122: Q data bus (GCD_QB: General Control Data Quad_phase bus)
102, 123: 동기식 클럭버스(GCCB: General Control Clock bus)102, 123: General Control Clock bus (GCCB)
103, 124: 동기식 주소버스(GCAB: General Control Address bus)103, 124: General Control Address bus (GCAB)
30, 130: 전력제어IC(PMIC: Power Management IC)30, 130: Power Management IC (PMIC)
40, 140: 차지펌프(CP: Charge Pump)40, 140: Charge Pump (CP)
50, 150: 카메라부50, 150: camera unit
60, 160: 사용자식별모듈(UIM: User Information Module)60, 160: user information module (UIM)
70, 170: 멀티미디어카드(MMC: Multi Media Card)70, 170: Multi Media Card (MMC)
본원 발명은 전자장치에서 동기식 직렬 방식으로 데이터를 전송하는 버스에 관한 것으로서, 더욱 상세하게는 데이터, 클럭, 주소 신호선을 가지는 보드 내 동기식 직렬 데이터 버스 장치 및 그 전송 방법에 관한 것이다.The present invention relates to a bus for transmitting data in a synchronous serial manner in an electronic device, and more particularly, to an on-board synchronous serial data bus apparatus having a data, clock, and address signal line.
일반적으로 보드(PCB) 내에서의 데이터 및 클럭의 전송을 위하여 동기식 데이터 직렬 전송 방식에 의한 I2C(Inter Integrated Circuit) 방식이 사용된다.In general, an I2C (Inter Integrated Circuit) method using a synchronous data serial transmission method is used for data and clock transmission in a PCB.
상술한 I2C는 보드 내에서 상대적으로 낮은 전송률로 데이터를 전송하는 IC들과 다른 전자 시스템들을 연결할 수 있도록 하는 시리얼 통신 규약으로서 필립스에서 제안하였다.The I2C described above was proposed by Philips as a serial communication protocol for connecting ICs and other electronic systems that transmit data at a relatively low data rate in a board.
I2C버스의 구조를 살펴보면 데이터 전송용으로 사용되는 I2C-SDA(serial data)버스와 클럭신호 전송용으로 사용되는 I2C-SCL(serial clock)버스로 이루어진다. 그리고, 두 개의 버스에 클럭을 발생하고 디바이스들의 주소를 할당하여 디바 이스들 간에 동기식 직렬 데이터 전송을 제어하는 적어도 하나 이상의 마스터 디바이스(Master device)와 다수의 슬레이브 디바이스(Slave Device)들이 연결된다. 그리고, 슬레이브들은 마스터가 발생시키는 클럭에 동기되어 데이터 통신을 수행하게 되며, 일반적인 데이터 전송 속도는 클래식모드(Classic Mode)인 경우 100K bits/second, 패스트모드(fast mode)인 경우 최대 400K bits/second, 하이 스피드 모드(High Speed Mode)인 경우 최대 3.4M bits/second의 전송속도를 가진다.The structure of the I2C bus is composed of an I2C-SDA (serial data) bus used for data transmission and an I2C-SCL (serial clock) bus used for clock signal transmission. In addition, at least one master device and a plurality of slave devices, which generate a clock on two buses and allocate addresses of the devices to control synchronous serial data transmission between the devices, are connected. In addition, the slaves perform data communication in synchronization with a clock generated by the master, and a general data transfer rate is 100K bits / second in the classic mode and up to 400K bits / second in the fast mode. In case of High Speed Mode, the maximum transmission speed is 3.4M bits / second.
이러한 I2C 버스에는 마이크로컨트롤러, EEPROM, Real-Timer, 인터페이스 칩들, LCD 드라이버, A/D 컨버터 등의 다양한 시리얼 방식 디바이스들이 부착될 수 있다.Various serial devices such as microcontrollers, EEPROMs, real-timers, interface chips, LCD drivers, and A / D converters can be attached to the I2C bus.
상술한 바와 같은 I2C 버스는 디지털식으로 제어된 구성 요소들을 그들의 사용 지점에 밀착 설치하는 것을 가능하게 하고, 각 디바이스 장치들을 연결하기 위한 핀의 수를 감소시킴으로써 더 작은 패키지의 IC 사용을 가능하게 한다. 따라서, 보드 내에서 각 디바이스들을 연결하기 위한 신호선의 수를 감소시킬 수 있도록 함으로써 보드의 복잡성을 대폭 감소시킬 수 있고, 또한 보드의 제조 비용을 절감시킬 수 있도록 하는 특징을 갖는다.The I2C bus as described above enables the close installation of digitally controlled components at their point of use and enables the use of smaller packages of ICs by reducing the number of pins for connecting each device device. . Therefore, it is possible to significantly reduce the complexity of the board by reducing the number of signal lines for connecting each device in the board, and has a feature that can reduce the manufacturing cost of the board.
도 1은 상술한 종래기술의 I2C 버스가 적용된 이동통신 단말기의 블록 구성도이다.1 is a block diagram of a mobile communication terminal to which the above-described I2C bus of the related art is applied.
도 1에 도시된 바와 같이, 종래기술의 MSM(1)은 I2C 방식의 데이터 통신을 위하여 I2C 클럭포트(이하 "I2C_SCLP"라 함)(2)와, I2C 데이터포트(이하 "I2C_SDAP"라 함) 및 I2C 방식이 아닌 다른 데이터 전송률 및 클럭을 사용하는 데 이터포트(4)와 클럭포트(5)를 구비한다.As shown in FIG. 1, the MSM 1 of the prior art has an I2C clock port (hereinafter referred to as "I2C_SCLP") 2 and an I2C data port (hereinafter referred to as "I2C_SDAP") for I2C data communication. And a
상대적으로 저속 데이터를 송수신하는 전력제어IC(PMIC: Power Management IC)(30), 차지펌프(CP: Charge Pump)(40), 카메라부(50) 등은 MSM(1)의 I2C 버스에 접속되고, I2C와 다른 클럭 및 데이터 전송률을 가지는 사용자식별모듈(UIM: User Information Module, 이하 "UIM"이라 함)(60)과, 멀티미디어카드(MMC: Multi Media Card, 이하 "MMC"라 함)(70)는 데이터포트(4)와 클럭포트(5)에 접속되어 클럭을 공급 받아서 이동통신 단말기의 다른 디바이스들과 데이터 통신을 수행한다.Power management IC (PMIC) 30, charge pump (CP) 40,
상술한 구성에서, MMS(1)는 I2C 디바이스(Device)들에 대하여는 클럭을 제공하고, 디바이스들에 대한 주소를 지정한 후 I2C버스에 의한 데이터 전송을 제어하는 마스터 디바이스(Master Device)로 동작하여 전력제어IC(PMIC: Power Management IC)(30), 차지펌프(CP: Charge Pump)(40), 카메라부(50)를 제어한다. 그리고, MSM(1)은 별도의 데이터포트(4)와 클럭포트(5)를 통해 I2C와 다른 클럭 및 데이터 전송 주파수를 사용하는 UIM(60)과 MMC(70)로는 I2C와는 다른 클럭을 공급하여 데이터의 송수신을 제어한다.In the above-described configuration, the MMS 1 provides a clock for the I2C devices, assigns addresses to the devices, and operates as a master device that controls data transmission by the I2C bus. A control IC (PMIC: Power Management IC) 30, a charge pump (CP) 40, and the
그러나 상술한 바와 같은 종래기술의 I2C는 상대적으로 저속의 데이터 전송률을 가지는 디바이스들에 대한 데이터 동기식 직렬 데이터 통신을 제공하는 것으로서, I2C와 다른 클럭 및 데이터 전송률을 가지는 디바이스들에게는 데이터 통신을 지원하지 못하기 때문에 I2C와 다른 클럭 및 데이터 전송률을 가지는 디바이스들을 위해서는 MSM 등의 제어부에 별도의 클럭 및 데이터 포트를 구비하여야 한다.However, the prior art I2C as described above provides data synchronous serial data communication for devices having relatively low data rates, and does not support data communication for devices having a clock and data rates different from those of I2C. Therefore, for devices having a different clock and data rate than I2C, a separate clock and data port must be provided in a control unit such as an MSM.
그리고 보드에서는 MSM 등의 제어부에 추가된 클럭 및 데이터 포트를 통해 전송되는 동기 클럭 및 데이터 전송을 위한 별도의 선로를 추가하여야 하므로, 디바이스와 보드의 설계 및 그 제어를 위한 소프트웨어의 개발이 어려워지는 문제점을 가진다.In addition, since the board needs to add a separate line for the synchronous clock and data transmission through the clock and data ports added to the control unit such as MSM, it is difficult to design the device and the board and develop the software for the control thereof. Has
또한, 디바이스들의 클럭 및 데이터 전송률을 가변시킬 수 없는 문제점을 가진다.In addition, there is a problem that can not vary the clock and data rate of the devices.
따라서, 본원발명은 상술한 종래기술에서의 문제점을 해소하기 위한 것으로서, 동기식 데이터버스, 동기식 클럭버스, 동기식 주소버스를 가지며, 마스터 디바이스가 각 디바이스들에게 동기 클럭을 제공하고 또한 각 디바이스들의 데이터 전송율을 제어할 수 있도록 하여 단일 데이터버스 구조로 다양한 디바이스들이 데이터 통신을 수행할 수 있도록 하는 보드 내 직렬 데이터 버스 장치 및 그 전송 방법을 제공하는 것을 그 목적으로 한다.Accordingly, the present invention is to solve the above-mentioned problems in the prior art, and has a synchronous data bus, a synchronous clock bus, and a synchronous address bus, wherein the master device provides a synchronous clock to each device and also provides a data rate of each device. The purpose of the present invention is to provide an on-board serial data bus device and a method of transmitting the same so that various devices can perform data communication using a single data bus structure.
상술한 목적을 달성하기 위한 본원발명의 보드 내 동기식 직렬 데이터 버스 장치는, 슬레이브 디바이스들의 주소를 지정하고, 동기 클럭을 제공하여 상기 슬레이브 디바이스들의 데이터 통신을 제어하는 마스터디바이스와; 상기 데이터 통신을 위한 슬레이브 디바이스를 지정하는 주소 및 데이터 위치 정보를 전송하는 동기식 주소버스와; 상기 데이터 통신을 위한 데이터를 전송하는 동기식 데이터버스와; 상기 마스터 디바이스에서 생성된 동기 클럭을 공급하는 동기식 클럭버스를 포함하여 구성되는 것을 특징으로 한다.An onboard synchronous serial data bus apparatus of the present invention for achieving the above object comprises: a master device for addressing slave devices and providing a synchronous clock to control data communication of the slave devices; A synchronous address bus for transmitting an address and data position information designating a slave device for the data communication; A synchronous data bus for transmitting data for the data communication; And a synchronous clock bus for supplying a synchronous clock generated by the master device.
상기 동기식 데이터버스는 IQ데이터 전송을 위하여 I 데이터버스와 Q 데이터버스로 구성되는 것을 특징으로 한다.The synchronous data bus is characterized by consisting of an I data bus and a Q data bus for IQ data transmission.
상기 마스터 디바이스는, 상기 동기식주소버스에 접속되는 동기식 주소포트와; 상기 동기식 데이터버스에 접속되는 동기식 데이터포트와; 상기 동기식 클럭버스에 접속되어 동기 클럭을 출력하는 동기식 클럭포트를 구비한다.The master device includes a synchronous address port connected to the synchronous address bus; A synchronous data port connected to said synchronous data bus; And a synchronous clock port connected to the synchronous clock bus to output a synchronous clock.
그리고, 상기 슬레이브 디바이스는 상기 동기식주소버스에서 접속되는 동기식 주소포트와; 상기 동기식 데이터버스에 접속되는 동기식 데이터포트와; 상기 동기 클럭을 입력받는 동기식 클럭포트를 구비한다.The slave device includes a synchronous address port connected to the synchronous address bus; A synchronous data port connected to said synchronous data bus; It has a synchronous clock port for receiving the synchronous clock.
상기 마스터 디바이스 및 슬레이브 디바이스의 상기 동기식 데이터포트는 IQ데이터 전송을 위하여 I 데이터포트와 Q 데이터포트로 구성되는 것을 특징으로 한다.The synchronous data ports of the master device and the slave device are configured as I data port and Q data port for IQ data transmission.
상술한 목적을 달성하기 위한 본원발명의 보드 내 동기식 직렬 데이터 전송 방법은, 동기식 클럭버스, 동기식 데이터버스, 동기식 주소버스를 구비한 동기식 직렬 데이터버스의 데이터 전송방법에 있어서, 기준 동기 클럭을 생성하여 상기 동기식 클럭버스로 제공하는 동기클럭 생성과정과; 상기 동기식 직렬 데이터버스에 접속되는 디바이스들을 인식한 후 주소 정보를 할당하는 주소지정과정과; 상기 동기식 클럭버스의 클럭에 동기되어 상기 동기식 주소버스로 목적지 주소와 데이터위치정보를 입출력하며 상기 동기식 데이터버스에서 상기 동기식 주소버스에서 전송되는 목적지 주소와 데이터 위치 정보를 이용하여 데이터를 입출력하여 데이터 통신을 수행하는 데이터통신과정으로 이루어지는 것을 특징으로 한다.In-board synchronous serial data transmission method of the present invention for achieving the above object, in the data transmission method of the synchronous serial data bus having a synchronous clock bus, synchronous data bus, synchronous address bus, by generating a reference synchronous clock A synchronous clock generation process provided by the synchronous clock bus; An addressing process of allocating address information after recognizing devices connected to the synchronous serial data bus; Synchronizes the clock of the synchronous clock bus to input and output destination address and data position information to the synchronous address bus, and inputs and outputs data using the destination address and data position information transmitted from the synchronous address bus to the synchronous data bus. Characterized in that the data communication process to perform.
상기 동기클럭생성과정은 생성된 동기 클럭을 가변하는 동기클럭가변과정을 더 포함하여 이루어질 수 있다.The sync clock generation process may further include a sync clock variable process of varying the generated sync clock.
상기 주소지정과정은 상기 동기 클럭의 1클럭 주기당 상기 데이터 버스에서 전송되는 기준비트열에 상기 디바이스들의 데이터 비트 점유율을 설정하는 데이터영역할당과정을 더 포함하여 이루어질 수 있다. 이에 의해 각 디바이스들은 서로 다른 데이터 전송율을 가질 수 있다.The addressing process may further include a data area allocation process of setting a data bit occupancy rate of the devices in a reference bit string transmitted from the data bus per one clock period of the synchronous clock. This allows each device to have a different data rate.
상기 데이터전송과정은, 상기 동기클럭에 동기되어 상기 동기식 데이터버스로 데이터를 출력하고 상기 동기식 주소버스로 상기 데이터의 목적지 주소와 동기식 데이터버스 내에서의 데이터위치 정보를 전송하는 데이터송신과정과; 상기 동기클럭에 동기되어 상기 동기식 주소버스로 상기 데이터의 목적지 주소와 동기식 데이터버스 내에서의 위치 정보를 입력받은 후 상기 동기식 데이터버스에서 상기 데이터 위치에 대응되는 데이터를 입력받는 데이터수신과정으로 이루어지는 것을 특징으로 한다.The data transmission process includes: a data transmission process of outputting data to the synchronous data bus in synchronization with the synchronous clock, and transmitting the destination address of the data and data position information in the synchronous data bus to the synchronous address bus; And a data receiving process for receiving data corresponding to the data position in the synchronous data bus after receiving the destination address of the data and the position information in the synchronous data bus to the synchronous address bus in synchronization with the synchronous clock. It features.
상술한 본원발명은 보드 내 동기식 직렬 데이터버스의 구조에서 디바이스들의 주소 정보를 가지는 주소데이터버스를 추가 구성함으로써 데이터 전송률을 향상시킨다.The above-described present invention further improves the data rate by further configuring an address data bus having address information of devices in a structure of an in-board synchronous serial data bus.
그리고, 동기 클럭을 마스터 디바이스가 가변할 수 있으며, 상기 동기식 데이터버스로 전송되는 각 디바이스들의 데이터가 1클럭 주기에 할당된 기준비트열의 일정 영역을 점유하도록 설정할 수 있으므로 다양한 전송률을 가지는 디바이스들의 직렬 데이터 통신을 제공한다.In addition, since the master device can vary the synchronous clock, and the data of each device transmitted to the synchronous data bus can be set to occupy a certain region of the reference bit string allocated in one clock period, serial data of devices having various data rates. Provide communication.
이하, 첨부도면을 참조하여 본원발명을 더욱 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 2는 본원발명의 보드 내 동기식 직렬 데이터 버스 장치의 구조를 나타내는 도면이다.2 is a view showing the structure of the on-board synchronous serial data bus device of the present invention.
도 2에 도시된 바와 같이, 동기식 데이터버스(General Control Data bus, 이하 "GCDB"라 함)(101), 동기식 클럭버스(General Control Clock bus, 이하 GCCB"라 함)(102), 동기식 주소버스(General Control Address bus, 이하 "GCAB"라 함)(103)를 가지는 동기식 직렬 데이터 버스(100)가 보드(PCB)에 배치된다.As shown in Fig. 2, a synchronous data bus (General Control Data bus, hereinafter referred to as " GCDB ") 101, a synchronous clock bus (hereinafter referred to as " GCCB ") 102, synchronous address bus A synchronous
그리고, 동기식 데이터포트(General Control Data Port, 이하 "GCD_P"라 함)(104), 동기식 클럭포트(General Control Clock Port, 이하 "GCC_P"라 함)(105), 동기식 주소포트(General Control Address Port, 이하 "GCA_P"라 함)(106)를 가지는 마스터디바이스(M)가 GCD_P(104)는 GCDB(101)에, GCC_P(105)는 GCCB(105)에 그리고 GCA_P(106)는 GCAB(103)에 접속되어 동기식 직렬 데이터버스(100)에 접속된다.The synchronous data port (hereinafter referred to as "GCD_P") 104, the synchronous clock port (hereinafter referred to as "GCC_P") 105, the synchronous address port (General Control Address Port)
그리고 다른 슬레이브 디바이스들(슬레이브1(S1), 슬레이브2(S2),...) 또한 각각 GCD_P(104'), GCC_P(105'), GCA_P(106')를 구비하고, GCD_P(104')는 GCDB(101)에, GCC_P(105')는 GCCB(102)에 그리고 GCA_P(106')는 GCAB(103)에 접속되어 동기식 직렬 데이터버스(100)에 접속된다.The other slave devices (slave 1 (S1), slave 2 (S2), ...) also have GCD_P 104 ', GCC_P 105', GCA_P 106 ', respectively, and GCD_P 104'. Is connected to
상술한 구성에서, 마스터 디바이스(M)는 슬레이브 디바이스들의 동기식 데이터 통신을 위한 동기 클럭을 발생시켜 GCCB(102)로 출력하고, 또한, 각종 디바이스들을 구별하기 위하여 슬레이브 디바이스들에 주소를 지정하여 데이터 전송시 데이 터의 송수신 대상이 되는 슬레이브 디바이스가 이를 식별할 수 있도록 주소 정보와 데이터 위치 정보를 GCAB(103)로 출력한다.In the above-described configuration, the master device M generates a synchronous clock for synchronous data communication of the slave devices and outputs them to the
그리고 슬레이브 디바이스들(슬레이브1(S1), 슬레이브2(S2),....)은 GCCB(102)로부터 클럭을 수신하여 서로 동기된다. The slave devices (slave 1 (S1), slave 2 (S2), ...) receive a clock from the
데이터의 송신시에는 마스터 디바이스(M)와 슬레이브 디바이스들(슬레이브1(S1), 슬레이브2(S2),....)은 GCAB(103)로 수신 대상 디바이스의 주소 정보와 자신이 전송하는 데이터의 위치 정보를 전송하고, 동기 클럭에 맞추어 GCDB(101)로 데이터를 전송한다.At the time of data transmission, the master device M and the slave devices (slave 1 (S1), slave 2 (S2),...) Are address information of the receiving device and data transmitted by the master device M and the slave devices. Position information is transmitted, and data is transmitted to the
그리고 데이터의 수신시에는 마스터 디바이스(M)와 슬레이브 디바이스들(슬레이브1(S1), 슬레이브2(S2),....)은 GCAB(103)로부터 주소 정보와 데이터 위치 정보를 읽어 들인 후 자신의 주소가 할당된 경우 GCAB(103)로 전송되는 데이터에서 주소 정보와 함께 전송된 데이터 위치 정보를 읽어 들여서 GCDB(101)로 전송되는 데이터에서 자신에게 전송될 데이터를 읽어 들인다.When the data is received, the master device M and the slave devices (slave 1 (S1), slave 2 (S2), ...) read their address information and data position information from the
상술한 동작을 위하여 마스터디바이스(M)는 내부에 디바이스들의 주소 정보를 저장하고 관리하는 기능 및 주소 정보를 저장하는 메모리를 가진다. 그리고, 마스터디바이스(M) 및 슬레이브 디바이스들은 수신된 주소 정보를 가지는 비트열을 자신에게 할당된 비트열과 비교하여 일치되는 경우 인에이블되어 데이터를 읽어 들이는 것과 같은 방식으로 주소를 주소정보를 해석하고 인식하여 자신의 데이터를 읽어 들일 수 있는 기능을 구비하며 이는 각 디바이스에 내장되는 프로그램에 의해 종래기술에서 다양한 방식으로 구현될 수 있는 것으로서 그 상세한 설명은 생략한 다.For the above operation, the master device M has a function of storing and managing address information of devices therein and a memory storing address information. Then, the master device (M) and the slave devices compare the bit strings having the received address information with the bit strings allocated to them, and if the match is enabled, interprets the address information in the same manner as reading the data. It has a function to read and read its own data, which can be implemented in various ways in the prior art by a program embedded in each device, the detailed description thereof will be omitted.
도 3은 상술한 도 2의 동기식 직렬 데이터 버스 장치에 의한 데이터 전송 포맷을 나타내는 도면이다.3 is a diagram illustrating a data transmission format by the synchronous serial data bus apparatus of FIG. 2 described above.
도 3에 도시된 바와 같이, 도 2의 동기식 직렬 데이터 버스는 신호처리를 위해 지정되는 기준비트열(예: 64비트, 128비트,......등)을 단위로 데이터, 클럭 및 주소를 전송한다.As shown in FIG. 3, the synchronous serial data bus of FIG. 2 includes data, clocks, and addresses in units of reference bit strings (eg, 64-bit, 128-bit, ..., etc.) designated for signal processing. Send it.
즉, 도 3에 도시된 바와 같이, GCDB(101)로는 기준비트열에서 특정 위치마다 위치된 디바이스들의 데이터가 전송되며, GCCB(102)로는 마스터 디바이스(M)에서 출력된 동기 클럭이 전송되고, GCAB(103)로는 수신지 디바이스 주소 및 GCDB(101)로 전송되는 해당 데이터의 위치 정보를 전송한다.That is, as shown in FIG. 3, data of devices located at specific positions in the reference bit string is transmitted to the
각각의 디바이스들은 마스터 디바이스(M)에서 제공되는 동기 클럭에 동기되고, GCAB(103)로 전송되는 주소 정보와 데이터 위치 정보를 통해 GCDB(101)를 통한 데이터 통신을 수행한다. 이 때, 데이터 전송율은 데이터 전송을 위한 기준비트열에 대한 각 디바이스들의 점유율을 제어함으로써 가변적으로 제어할 수 있다. 그리고 동기 클럭 또한 마스터 디바이스(M)에 의해 가변적으로 제어될 수 있다.Each device is synchronized with a synchronous clock provided from the master device M, and performs data communication through the
도 4는 보드 내 동기식 직렬 데이터 전송 방법의 상세 처리과정을 나타내는 순서도로서, 이하, 도 2 및 도 3을 참조하여 이를 상세히 설명한다.4 is a flowchart illustrating a detailed process of the on-board synchronous serial data transmission method, which will be described in detail with reference to FIGS. 2 and 3.
먼저, 마스터 디바이스(M)가 데이터 전송을 위한 동기 클럭을 발생시켜 GCCB(102)로 출력하는 동기클럭출력과정을 수행한다. 이 때 출력되는 동기 클럭은 디바이스들의 동작 상태에 따라 마스터 디바이스(M)가 가변할 수 있다(S10).First, the master device M performs a synchronous clock output process of generating a synchronous clock for data transmission and outputting it to the
이후 마스터 디바이스(M)가 동기식 직렬 데이터버스(100)에 접속된 슬레이브 디바이스들(슬레이브1(S1), 슬레이브2(S2) 등)을 감지하여 슬레이브 디바이스들의 주소를 지정한 후 이를 저장하는 주소지정과정을 수행한다. 그리고 이 과정에서 기준비트열에서 각 디바이스들의 데이터 점유율을 할당하는 데이터영역할당과정을 더 수행할 수 있다. 이에 따라 각 디바이스들은 동일한 동기 클럭에 동기되는 상황에서도 가변적인 데이터 전송률을 가질 수 있다.(S20).After that, the master device M detects slave devices (slave 1 (S1), slave 2 (S2), etc.) connected to the synchronous
이후, 데이터 통신이 필요한 마스터 디바이스 및 슬레이브 디바이스들은 데이터의 송신인 경우 GCCB의 동기 클럭에 의해 동기를 일치시켜 GCAB(103)로 데이터 통신을 수행하고자 하는 대상 디바이스의 주소와 데이터 위치 정보를 올림과 동시에 GCDB(101)로 전송될 데이터를 출력한다. 그리고, 데이터의 수신인 경우에는 GCAB(103)를 통해 전송되는 주소와 데이터 위치 정보를 읽어 들인 후 GCCB(103)로 제공되는 동기 클럭에 의해 동기되어 해당 GCDB(101)로 전송되는 데이터에서 GCAB(103)에서 전송된 데이터 위치 정보에 대응되는 데이터를 읽어 들이는 것에 의해 데이터 통신을 수행하는 데이터통신과정을 수행한다(S30).Subsequently, the master device and the slave devices that require data communication synchronize the synchronization by the GCCB synchronization clock in the case of data transmission, uploading address and data location information of the target device to perform data communication with the
도 5는 본원발명의 보드 내 동기식 직렬 데이터 버스 장치가 적용된 이동통신 단말기의 블록 구성도이다.5 is a block diagram of a mobile communication terminal to which the on-board synchronous serial data bus device of the present invention is applied.
도 5에 도시된 바와 같이 본원발명의 적용되는 이동통신 단말기는 데이터를 IQ데이터로 전송방식을 사용하여 전송하는 것을 가정하였다.As shown in FIG. 5, it is assumed that a mobile communication terminal to which the present invention is applied transmits data as IQ data using a transmission method.
본원발명의 동기식 직렬 데이터 버스는 도 5의 이동통신 단말기의 보드 내에서 I/Q 데이터 포맷의 I 데이터를 전송하는 I 데이터버스(General Control Data In_phase bus: 이하 "GCD_IB"라 함)(121)와 Q 데이터를 전송하는 Q 데이터버스(General Control Data Quad_phase bus: 이하 "GCD_QB"라 함)(122)로 이루어지는 데이터버스와 MSM(110)에서 공급되는 동기 클럭을 공급하는 동기식 클럭버스(General Control Clock bus: 이하 "GCCB"라 함)(123) 및 디바이스들의 주소 및 데이터 위치 정보를 전송하는 동기식 주소버스(General Control Address bus: 이하 "GCAB"라 함)(124)로 구성된다.The synchronous serial data bus of the present invention includes an I data bus (General Control Data In_phase bus: hereinafter referred to as "GCD_IB") 121 that transmits I data in an I / Q data format in the board of the mobile communication terminal of FIG. General control clock bus which supplies a data bus consisting of a Q data bus (general control data quad_phase bus: hereinafter referred to as "GCD_QB") 122 and a synchronous clock supplied from the
그리고, MSM(110)은 I2C방식에 의해 데이터를 공급하기 위한 I2C_SDAP(2)와 I2C와는 다른 방식으로 데이터를 전송하기 위한 데이터포트(3) 대신에 본원발명의 동기식 데이터 포트(GCD_P)로서 I 데이터포트(General Control Data In-phase Port: 이하 "GCD_IP"라 함)(111)와 Q 데이터포트(General Control Data Quad-phase Port: 이하 "GCD_QP"라 함)를 구비하며, I2C 방식에 의해 클럭을 공급하기 위한 I2C_SCLP(3)와 I2C와 다른 클럭을 사용하는 디바이스를 위한 클럭을 공급하기 위한 클럭포트(5) 대신에 동기 클럭을 공급하기 위한 동기식 클럭포트(General Control Clock Port: 이하 "GCC_P"라 함)(113)를 구비하고, 또한 추가적으로 디바이스들의 주소를 지정하여 데이터 통신을 위한 주소 정보를 입출력하는 동기식 주소포트(General Control Address Port: 이하 "GCA_P"라 함)(114)를 구비한다.The
또한, 도 5의 이동통신 단말기의 보드에 탑재되는 다른 디바이스들 즉, 전력제어IC(Power Management IC: 이하 "PMIC"라 함)(130), 차지펌프(Charge Pump: 이하 "CP"라 함)(140), 카메라부(150), 사용자식별모듈(User Information Module: 이하 "UIM"이라 함)(160), 멀티미디어카드(Multi Media Card: 이하 "MMC"라 함)(170) 들 또한 MSM(110)과 같이 GCD_IP(111'), GCD_IP(112'), GCC_P(113'), GCA_P(114')를 구비한다.In addition, other devices mounted on the board of the mobile communication terminal of FIG. 5, that is, a power management IC (hereinafter referred to as "PMIC") 130, a charge pump (hereinafter referred to as "CP") 140, the
그리고, 이동통신 단말기의 MSM(110)과 다른 디바이스들의 GCD_IP(111)는 GCD_IB(121)에, GCD_IP(112)는 GCD_QB(122)에, GCC_P(113)는 GCCB(123)에, GCA_P(114)는 GCAB(124)에 접속된다.The
상술한 바와 같이 접속된 상태에서, MSM(110)는 마스터 디바이스로 동작한다. 즉, MSM(110)는 동기식 직렬 데이터버스(120)에 접속된 다른 디바이스들을 인식하면 데이터 및 동기 전송을 위해 정해진 기준비트열(예, 64비트(bit), 128(bit) 등)에서 일정 비트(예, 8비트, 16비트 등)를 가지도록 하여 각각의 디바이스들에 대한 주소를 지정한다. 그리고, GCC_P(113)를 통해 다른 디바이스들의 동기식 직렬 데이터 통신을 위한 동기 클럭을 공급한다.In the connected state as described above, the
도 6은 도 5의 이동통신 단말기에서의 데이터 전송 포맷을 나타내는 것으로서, I데이터를 전송하기 위한 GCD_IB(121)와 Q 데이터를 전송하기 위한 GCD_QB(122)에 의해 데이터가 전송되며, 도 6에서 이때 전송되는 데이터는 1클럭 주기당 64비트를 기준비트열로 하여 전송되므로 총 128비트의 데이터가 전송된다.FIG. 6 illustrates a data transmission format of the mobile communication terminal of FIG. 5, in which data is transmitted by the
도 6에서 GCCB(123)는 동기 클럭의 1 클럭 주기를 나타내며, GCAB(124)는 데이터 전송대상 디바이스의 주소와 데이터 위치 정보를 가지는 데이터 비트열을 나타낸다.In FIG. 6, the
상술한 도 5의 이동통신 단말기는 도 6의 데이터 전송 포맷을 가지고, 도 4의 처리절차에 따라 데이터 데이터 통신을 수행하게 된다.The aforementioned mobile communication terminal of FIG. 5 has the data transmission format of FIG. 6 and performs data data communication according to the processing procedure of FIG. 4.
상술한 바와 같이 본원발명이 적용되는 경우 MSM(110)에서 I2C방식을 위한 GPIO(General Purpose Input/Output Pin)와 I2C방식을 사용하지 않는 다른 디바이스들을 위한 GPIO를 본원발명에 따르는 GCD_P, GCC_P, GCA_P로 대체함으로써 MSM(110) 등의 디바이스의 구조를 간소화시킨다. 이에 따라 MSM(110)과 연결되는 다른 디바이스들을 위한 데이터버스 또한, GCDB, GCCB, GCAB로 이루어지는 단일 데이터버스 구조를 가지게 됨으로써 이동통신 단말기 등의 보드(PCB) 상에 디바이스들을 연결하기 위한 데이터버스의 구조 또한 간소해진다. 그리고, MSM(110)등의 마스터 디바이스에서 출력되는 동기 클럭에 의해 모든 디바이스들이 동기되어 동작되므로 다른 디바이스의 추가가 용이해 진다.As described above, when the present invention is applied, the GPIO (General Purpose Input / Output Pin) for the I2C method and the GPIO for other devices not using the I2C method in the
또한, 상술한 본원발명은 보드 내 동기식 직렬 데이터버스의 구조에서 디바이스들의 주소 정보를 가지는 주소데이터버스를 추가 구성함으로써 동기식 데이터버스를 통해 전송되는 데이터의 전송률을 향상시킨다.In addition, the present invention described above further improves the transmission rate of data transmitted through the synchronous data bus by further configuring the address data bus having the address information of the devices in the structure of the on-board synchronous serial data bus.
그리고, 동기 클럭을 마스터 디바이스가 가변할 수 있으며, 상기 동기식 데이터버스로 전송되는 각 디바이스들의 데이터가 1클럭 주기에 할당된 기준비트열의 일정 영역을 점유하도록 설정할 수 있으므로 다양한 전송률을 가지는 디바이스들의 직렬 데이터 통신을 제공할 수 있다.In addition, since the master device can vary the synchronous clock, and the data of each device transmitted to the synchronous data bus can be set to occupy a certain region of the reference bit string allocated in one clock period, serial data of devices having various data rates. Can provide communication.
따라서, 상술한 본원발명은 보드 내 동기식 직렬 데이터 통신을 하나의 동기식 데이터버스 구조에 의해 수행할 수 있게 됨으로써 보드 자체의 구조를 현저히 단순화할 수 있고, 마스터 디바이스로 동자되는 MSM 등의 소자의 구조를 간소화시 킬 수 있어 보드 및 보드를 탑재하는 제품의 설계 및 제조를 용이하게 하고, 이에 따라 제조 비용을 절감시키는 효과를 제공한다.Accordingly, the present invention described above enables the in-board synchronous serial data communication to be performed by a single synchronous data bus structure, thereby significantly simplifying the structure of the board itself, and improving the structure of elements such as MSM, which is used as a master device. Simplification facilitates the design and manufacture of boards and board-mounted products, thereby reducing manufacturing costs.
또한, 상술한 본원발명은 동일 동기 클럭을 사용하는 각각의 디바이스들에 다른 데이터 전송율을 가지도록 제어할 수 있어 다양한 디바이스를 선택하여 사용할 수 있도록 함으로써 상기 보드가 탑재되는 제품의 성능을 용이하게 개선할 수 있도록 하는 효과를 제공한다.In addition, the present invention described above can be controlled to have different data rates for each device using the same synchronous clock, so that a variety of devices can be selected and used to easily improve the performance of the product on which the board is mounted. It provides the effect of making it possible.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050065322A KR100711718B1 (en) | 2005-07-19 | 2005-07-19 | Synchronized serial data bus apparatus for the PCB and the method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050065322A KR100711718B1 (en) | 2005-07-19 | 2005-07-19 | Synchronized serial data bus apparatus for the PCB and the method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070010595A true KR20070010595A (en) | 2007-01-24 |
KR100711718B1 KR100711718B1 (en) | 2007-04-25 |
Family
ID=38011798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050065322A KR100711718B1 (en) | 2005-07-19 | 2005-07-19 | Synchronized serial data bus apparatus for the PCB and the method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100711718B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100848545B1 (en) * | 2007-08-20 | 2008-07-25 | 주식회사 디지털존 | Apparatus comprising a master and slaves based on i2c bus protocol |
WO2013069935A1 (en) * | 2011-11-08 | 2013-05-16 | 포항공과대학교 산학협력단 | Logical address allocation device of slave device and recognition method thereof |
CN103744819A (en) * | 2013-10-08 | 2014-04-23 | 苏州爱思索电子科技有限公司 | Communication conversion equipment from Crossbar bus to Avalon bus and conversion method thereof |
CN103744817A (en) * | 2013-10-08 | 2014-04-23 | 苏州爱思索电子科技有限公司 | Communication transforming bridge device from Avalon bus to Crossbar bus and communication transforming method of communication transforming bridge device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0998174A (en) * | 1995-09-29 | 1997-04-08 | Matsushita Electric Works Ltd | Synchronous serial communication equipment |
JPH10222464A (en) * | 1997-01-31 | 1998-08-21 | Mitsubishi Electric Corp | Synchronous serial data transfer device |
JP3602115B2 (en) | 2002-08-29 | 2004-12-15 | 沖電気工業株式会社 | Semiconductor integrated circuit device |
JP2005141629A (en) | 2003-11-10 | 2005-06-02 | Renesas Technology Corp | Semiconductor integrated circuit |
-
2005
- 2005-07-19 KR KR1020050065322A patent/KR100711718B1/en not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100848545B1 (en) * | 2007-08-20 | 2008-07-25 | 주식회사 디지털존 | Apparatus comprising a master and slaves based on i2c bus protocol |
WO2013069935A1 (en) * | 2011-11-08 | 2013-05-16 | 포항공과대학교 산학협력단 | Logical address allocation device of slave device and recognition method thereof |
CN103744819A (en) * | 2013-10-08 | 2014-04-23 | 苏州爱思索电子科技有限公司 | Communication conversion equipment from Crossbar bus to Avalon bus and conversion method thereof |
CN103744817A (en) * | 2013-10-08 | 2014-04-23 | 苏州爱思索电子科技有限公司 | Communication transforming bridge device from Avalon bus to Crossbar bus and communication transforming method of communication transforming bridge device |
Also Published As
Publication number | Publication date |
---|---|
KR100711718B1 (en) | 2007-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8266360B2 (en) | I2C-bus interface with parallel operational mode | |
US7657676B2 (en) | Integrated circuit device and signal transmission system | |
JP2019508915A (en) | Optimal latency packetizer finite state machine for messaging and I / O transfer interfaces | |
CN101398801B (en) | Method and device for expanding internal integrate circuit bus | |
CN109359073B (en) | Inter-device communication method and device based on SPI bus | |
US11341077B2 (en) | Method for the assignment of addresses by a master unit to a number of slave units | |
KR20120055034A (en) | Apparatus for connecting peripheral device in portable terminal using serial peripheral interface and method for transmitting data | |
KR100711718B1 (en) | Synchronized serial data bus apparatus for the PCB and the method thereof | |
US9684619B2 (en) | I2C router system | |
KR20210127409A (en) | Ois circuit, ois device with a synchronization function between a single sensor and multiple drivers, and its operation method | |
US9197394B2 (en) | Clock for serial communication device | |
JP2007079731A (en) | Data control device | |
US10496582B1 (en) | Flexible multi-domain GPIO expansion | |
WO2005083577A2 (en) | Integrated circuit with two different bus control units | |
JP4466070B2 (en) | Information processing board and information processing system | |
KR20100135642A (en) | Timing controller, apparatus for data sending and receving using timing controller | |
CN111698137A (en) | Data transmission device and method | |
CN108388534A (en) | A kind of display and the method for display program upgrading | |
CN113992470B (en) | Data transmitting method, data receiving method, master device, slave device and electronic device | |
US20240241852A1 (en) | Serial-bus system provided with dynamic address assignment and its method for controlling the same | |
JP2021150732A (en) | Master-slave communication system, electronic device, control method of master-slave communication system, and control method of electronic device | |
CN101976100B (en) | Asynchronous expansion system compatible with PCI (Programmable Communications Interface) interface | |
WO2008044486A1 (en) | Multistation communication apparatus | |
CN114968899A (en) | Control circuit, system and method for realizing chip communication | |
JPH10222454A (en) | Unit identification device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment | ||
FPAY | Annual fee payment |
Payment date: 20140414 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160324 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170324 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |