KR20070010018A - 매트릭스 디스플레이 장치의 구동 - Google Patents

매트릭스 디스플레이 장치의 구동 Download PDF

Info

Publication number
KR20070010018A
KR20070010018A KR1020067020230A KR20067020230A KR20070010018A KR 20070010018 A KR20070010018 A KR 20070010018A KR 1020067020230 A KR1020067020230 A KR 1020067020230A KR 20067020230 A KR20067020230 A KR 20067020230A KR 20070010018 A KR20070010018 A KR 20070010018A
Authority
KR
South Korea
Prior art keywords
level
signal
subpixel
driving
value
Prior art date
Application number
KR1020067020230A
Other languages
English (en)
Inventor
로버투스 에이치. 엠. 위벤
게르벤 제이. 헥스트라
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20070010018A publication Critical patent/KR20070010018A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source

Abstract

관성을 양쪽 다 갖는 제 1 및 제 2 부화소부(SP11, 12)를 포함하는 화소부(Pk)가 구비된 매트릭스 디스플레이 패널(1)을 위한 구동장치(D)는 각각의 제 1 및 제 2 소정의 휘도 천이(BT1, BT2)를 나타내는 제 1 및 제 2 입력신호(R,G)를 수신한다. 구동장치(D)는 제 1 및 제 2 부화소부(SP11, 12)에 제 1 및 제 2 구동신호(Ra,Ga)를 인가한다. 제 1 및 제 2 구동신호(Ra,Ga)는 기설정된 반복속도로 인가되고, 제 1 및 제 2 구동신호(Ra,Ga)는 최소레벨(MI)과 최대레벨(MA)사이에 제한된다. 기설정된 반복속도는 프레임 또는 라인속도가 될 수 있다. 기설정된 주기는 기설정된 반복속도의 역수가 된다. 구동장치는, 단일의 기설정된 주기(Tf;TS1)내의 제 1 구동신호(Ra)가 제 1 부화소부(SP11)의 관성을 보상하도록 최대레벨(MA)을 초과해야만 하는 지 또는 최소레벨(MI)아래로 떨어져야 하는 지를 검출하는 검출부(LV1), 및 만일 상기 제 1 구동신호(Ra)가 각기 최대레벨(MA)을 초과해야 하는 지 또는 최소레벨(MI)아래로 떨어져야 하는 지가 검출된다면, 상기 제 2 구동신호(Ga)의 레벨을 증가 또는 감소하는 레벨 적용 회로부(AC)를 포함한다.
디스플레이, 최대레벨, 오버드라이브, 매트릭스

Description

매트릭스 디스플레이 장치의 구동{DRIVING A MATRIX DISPLAY}
본 발명은 매트릭스 디스플레이 패널을 위한 구동장치에 관한 것으로서, 이 구동장치를 포함하는 디스플레이 디바이스 및 매트릭스 디스플레이 패널을 구동하는 방법에 대한 것이다.
LCD(Liquid Crystal Display) 패널은 동영상 콘텐츠를 디스플레이 하기 위해 예를 들면 텔레비전 수상기 및 컴퓨터 모니터에서 점차적으로 사용되고 있다. 그러나 현재 LCD 패널의 LC(Liquid Crystal)물질은 상당히 느려서 단일 프레임 시간 내에 모든 원하는 화소의 휘도천이(brightness transition)를 디스플레이 할 수 없어 결국 흐릿한 영상이 되고 만다. 이러한 문제점은 오버드라이브(overdrive:액정의 응답을 가속화시키는 기술)라는 잘 알려진 기술로 부분적으로 경감될 수는 있다. 오버드라이브로, 화소는 원하는 레벨보다 더 높은 레벨로 구동될 수 있다. 예를 들면, 만일 화소가 휘도천이를 저휘도로부터 고휘도로 해야 한다면, 고휘도값에 관련된 레벨이 안정 상황에서 이러한 고휘도값을 얻기 위해 화소에 적용되어야만 한다. 그러나, LC물질의 관성(inertia)으로 인해, 화소가 이러한 고휘도값에 도달하기 까 지 몇 개의 프레임을 받을 수 있다. 오버드라이브 기술에 따른 오버드라이버 레벨로 언급되는 관련 레벨보다 더 높은 레벨이 화소에 공급된다. 이는 LC물질을 강제로 천이속도를 증가시켜, 이 원하는 높은 값의 휘도가 가능한 한 빨리, 바람직하게는 하나의 프레임 주기 내에 도달될 수 있도록 한다. 일단 화소가 원하는 높은 값의 휘도에 도달되면, 오버드라이브 레벨은 원하는 휘도와 동일한 화소의 휘도를 유지하기 위해 대응 레벨로 대치된다. 마찬가지로, 화소에 변환된 레벨은 하이에서 로우의 천이 속도를 증가시키기 위해 원하는 레벨보다 일시적으로 더 낮게 선택된다.
오버드라이브의 양은 LCD패널을 구동하는 회로에 의해 제한된다. 대부분의 LCD패널에 있어서, 총휘도(full brightness)는 255의 화소값에 대응하고, 이 화소값은 255(LC양단에 걸린 최대 전기장)보다 클 수 없다. 따라서 0에서 225로의 천이의 경우, 오버드라이브는 사용될 수 없다. 왜냐하면, 이는 255보다 더 높은 화소값을 요구하기 때문이다. 이러한 클리핑(clipping) 효과는 오버드라이브를 덜 효과적으로 만들며, 따라서 콘트라스트의 손실과 흐릿(blur)한 이미지를 야기한다. 마찬가지로, 최대 화소값이 0(LC물질 양단에 걸린 최소 전기장)이다. 음의 값으로의 진행은 도움이 되지 못한다. 왜냐하면, LC물질은 전기장의 크기에 반응하며, 그것의 부호에는 반응하지 않는다.
본 발명은 개선된 오버드라이브 기술로 매트릭스 디스플레이 패널을 위한 구동장치를 제공하는 데 그 목적을 두고 있다.
본 발명의 제 1 양상은 청구항 1의 구동장치를 제공한다. 본 발명의 제 2 양상은 청구항 12의 디스플레이 디바이스를 제공한다. 본 발명의 제 3 양상은 청구항 13의 디스플레이 장치를 제공한다. 본 발명의 4 양상은 청구항 14의 매트릭스 디스플레이 패널을 구동하는 방법을 제공한다. 종속항에는 여러 실시예들이 정의된다.
본 발명의 제 1 양상에 따른 구동장치는 둘 다 관성을 갖는 제 1 및 제 2 부화소부를 구비한 화소부를 포함하는 매트릭스 디스플레이 패널을 구동하기 위한 것이다. 매트릭스 디스플레이는 예를 들면 LCD가 되며, 이는 화소당 3개의 부화소를 갖고, 각 부화소는 서로 다른 원색으로 화소의 휘도와 컬러를 제공한다. 그러나, 본 발명은 화소당 적어도 2개의 화소를 갖고, 부화소가 관성을 갖되, 이는 구동전압이 변경된 부화소에 공급된 후 새로운 광학상태에 도달하기 위해 다소의 시간이 걸린다는 것을 의미하며, 임의의 다른 매트릭스 디스플레이도 적용된다.
구동장치는 각기 제 1 및 제 2 부화소위의 제 1 및 제 2 소정의 휘도 천이를 나타내는 제 1 및 제 2 입력신호를 수신한다. 구동장치는 기설정된 반복속도(예를 들면 프레임속도)로 각기 상기 제 1 및 제 2 부화소부에 제 1 및 제 2 구동신호를 인가한다. 따라서 부화소부의 휘도레벨은 프레임속도로 갱신된다. 제 1 및 제 2의 구동신호 레벨은 최소레벨과 최대레벨사이로 제한된다. 보통, 최소레벨은 데이터값 0에 대응하고, 최대레벨은 구동장치가 발생시킬 수 있는 최대 데이터값에 대응된다. 만일 데이터가 8비트의 데이터 워드를 포함하면, 최대 데이터값은 255가 된다.
제 1 소정의 휘도 천이는 너무 커서 만일 최소 또는 최대 데이터값이 제 1 부하소부를 구동하기위해 인가될지라도 하나의 프레임 주기내 도달될 수 는 없다. 반면에, 제 2 소정의 휘도 천이는 하나의 프레임 주기 내에 도달 가능한 것보다 작다. 따라서 제 2 부화소부는 오버드라이브를 갖는 또는 갖지 않는 상황에 의존하면서 하나의 프레임 주기 내에서 제 2 소정의 휘도 천이를 겪도록 구동될 수 있다.
구동장치는 프레임 주기내의 제 1 구동신호가 최대레벨을 초과해야만 하는 지, 또는 최소레벨 아래로 떨어지는 지를 검출하기 위한 검출하는 검출부를 포함한다. 따라서, 제 1 부화소부의 현재 휘도 레벨로 시작하여 프레임 주기의 끝에서 제 1 휘도 천이가 완성되었어야 함을 파악하면, 프레임 주기의 끝에서 소정의 휘도를 얻기 위해 요구되는 구동신호를 결정할 수 있게 된다. 만일 요구된 구동신호가 최소레벨과 최대레벨 사이에 남아있다면, 휘도 천이가 이 프레임 주기 내에 완성될 수 있다.
구동장치는 만일 제 1 구동신호가 프레임 주기의 끝에서 각기 최대레벨을 초과해야 하는 지 또는 최소레벨 아래로 떨어져야 하는 지가 검출된다면, 각기 제 2 구동신호의 레벨을 증가 또는 감소시키는 클리핑 보상부를 더 포함한다.
본 발명에 따르면, 만일 화소부의 특정 부화소부가 단일 프레임 주기내에서 요구된 휘도천이를 실행할 수 없다면, 그 화소부의 다른 부화소부의 적어도 하나의 휘도는 이 특정 부화소부에 의해 발생된 휘도에러를 보상하기 위해 구동장치에 의해 변환된다. 따라서 이러한 접근방식으로 화소부의 정확한 휘도 천이에 실질적으로 도달하는 것이 가능하다. 그러나 비록 화소부의 휘도가 소정의 휘도에 실질적으로 동등할 지라도, 그 화소의 컬러는 원하는 컬러로부터 벗어나 있게 된다. 그럼에도 불구하고, 그 화소의 흐려짐(blur)은 컬러편차보다 훨씬 더 눈에 띠게 된다.
만일 화소부가 3개 이상의 부화소부를 갖는 다면, 특정 부화소부의 휘도 에러를 보상해야하는 다른 부화소부 중의 하나를 선택하는 것이 가능하다. 대안적으로, 2개 이상의 다른 부화소부가 특정 부화소부의 휘도 에러를 보상한다. 보통, 본발명에 따른 알고리즘이 오버드라이브 기술이 적용되는 매트릭스 디스플레이 디바이스에 적용된다. 따라서, 예를 들면 만일 특정의 부화소부가 큰 폭으로 휘도를 증가시켜야만 한다면, 오버드라이브는 구동데이터가 가능하지 않은 더 높은 값 대신에 최대값을 갖도록 할 것이다. 달리 말하면, 구동데이터는 최대값으로 클리핑된다. 그리고, 이때라도 소정의 휘도는 하나의 필드 주기내로 도착되지는 않을 것이다. 소정의 휘도와 하나의 필드 주기후 도달된 휘도사이의 차이 또는 에러는 알려져 있다. 이 에러는 다른 부화소부의 하나를 그것의 소정의 휘도 이상으로 휘도를 증가시킴으로써 보상될 수 있다.
현재의 오버드라이브 방법에 있어, RGB 화소값은 동일하게 취급되며 서로에 대해 독립적이다. 컬러성분의 하나에 대한 클리핑은 다른 컬러성분에 영향을 끼치지 못한다. 특히, 스캐닝형 또는 플래시형 백라이트를 구비하는 디스플레이에 있어서, 클리핑에 기인한 휘도에러는 포스트-고스트(post-ghost)로서 매우 가시적이다. 여기서 포스트-고스트는 스크린 상에서 이동물체를 뒤따르는 고스트 이미지이다.
미국특허출원 제2002/0149574A1호는 능동 매트릭스 디스플레이 디바이스, 예를 들면 비디오 어플리케이션즈 또는 디지털 모니터에 사용되는 TFT-LCD 또는 AM-LCD에서의 문제점은 모션블러(motion blur: 영상의 늘어짐)같은 모션가공물(artifact)의 발생을 공개하고 있다. 영상 내에서의 움직임은 모호하게 디스플레이된다. 왜냐하면 액정(liquid crystal)물질은 구동전압에 의해 정의된 소정의 마지막 상태에 도달하기 위한 최소시간을 요구한다. 이는 프레임 주기 내에 총영상(full image)이 먼저 어드레싱되고, 마지막 화상 라인이 어드레싱된 후, 광원이 짧은 집중 광펄스를 방출하게 되는 펄스된 백라이트 시스템의 사용에 의해 제거된다.
그러나, 첫 번째로서 어드레싱된 라인에 관련된 화소부는 나중 스테이지에서 어드레싱된 라인보다 최종 안정상태에 도달하기 위해 더 긴 시간을 갖게 된다. 그러므로 신호 처리부는 화소부의 행을 구동한 결과, 화소부양단에 (가능한)구동전압의 범위를 증가시킨다(예를 들면 데이터 전압을 통하여 "오버드라이브"를 증가시킴). 비록 다른 행의 화소부가 다른 오버드라이브를 받을 지라도, 부화소부의 하나가 하나의 프레임 내에서 소정의 휘도에 도달할 수 없는 경우, 화소부의 부화소부 중 또 다른 하나가 발생된 휘도에러를 보상하기 위해 요구되는 것보다 더 높거나 또는 더 낮은 휘도를 발생시키게 된다는 것은 개시되어 있지 않다.
청구항 2의 발명에 따른 실시예에서, 매트릭스 디스플레이 패널은 적어도 3개의 부화소부를 구비하는 화소부를 갖는다. 보통, 이들 부화소부는 3개 원색, 즉 적색, 녹색 및 청색 각각을 포함한다. 대안적으로 화소부가 3개 또는 4개 이상의 부화소부를 위한 다른 컬러를 포함할 수 있다. 예를 들면 잘 알려진 디스플레이는 적색, 녹색, 청색 및 백색을 갖는 화소당 4개의 부화소를 구비한다.
이때, 만일 현재 기설정된 주기의 끝에서 부화소부의 하나의 종료값이 최소값보다 낮거나 또는 최대값보다 더 높다면, 이러한 부화소부의 구동은 잘려내지게 된다(클리핑). 이러한 클리핑 보상부는 이 클리핑 부화소부를 포함하는 화소부의 휘도에서 발생된 에러를 계산하고 이 에러를 감소시키기 위해 하나 이상의 다른 부화소부의 휘도를 적용한다. 바람직하게는, 가능하다면 다른 부화소부의 휘도가 클리핑 화소부의 휘도에러를 완전히 보상하기위해 변환된다. 결과적으로, 이것이 가능하면, 화소부는 소정의 컬러로부터 벗어날 수 있는 컬러에서 소정의 휘도를 갖는다. 왜냐하면, 에러는 모든 다른 부화소부의 레벨을 변화시킴으로써 최소화될 수 있으며, 최종 컬러편차(color deviation)는 매우 최소화될 수 있다.
청구항 3의 발명에 따른 일실시예에서, 기설정된 주기는 프레임 주기 또는 라인 주기가 된다. 이는 사용되는 알고리즘을 단순화시킨다.
청구항 4의 발명에 따른 일실시예에서, 구동장치는 또한 현재의 프레임 주기로 언급된 특정 프레임 주기에서 제 1 입력신호를 수신하고 현재의 프레임 주기를 앞서는 이전 프레임의 이전 제 1 입력신호를 인가하는 프레임 메모리를 더 포함한다.
검출부는 이전 제 1 입력신호의 레벨로부터 시작하여 제 1 부화소부에 최소레벨을 인가함으로써 획득되는 제 1 획득 가능한 최소레벨 및 제 1 부화소부에 최대레벨을 인가함으로써 획득되는 제 1 획득 가능한 최대레벨(Rma)을 결정하기 위해 이전 제 1 입력신호를 수신하는 제 1 제한값 결정 회로부를 포함한다. 제 1 획득 가능한 최소 레벨은 제 1 부화소부에 최소레벨을 인가함으로써 획득되는 레벨이다. 제 1 획득 가능한 최대 레벨은 제 1 부화소부에 최대레벨을 인가함으로써 획득되는 레벨이다. 제 2 획득 가능한 최소 또는 최대레벨은 각기 제 2 부화소부에 최소 또는 최대레벨을 인가함으로써 획득되는 레벨이다. 부화소부의 관성으로 인해, 현재의 프레임 주기의 끝에서 획득 가능한 최소 및 최대레벨은 현재의 프레임 주기의 시작에서 부화소부의 현재 레벨에 의존한다.
클리핑 보상부는 제 2 구동신호를 인가하기 위해 제 1 획득 가능한 최소레벨, 제 1 획득 가능한 최대레벨 및 입력 신호를 수신한다. 만일 제 1 구동신호(Ra)가 최대레벨(MA)을 초과해야만 하는 지 또는 최소레벨(MI)아래로 떨어지는 지를 검출하면, 따라서 제 1 구동신호가 클리핑된다면, 클리핑 보상부는 제 2 입력신호의 레벨에 관하여 제 2 구동신호의 레벨을 각기 증가 또는 감소시키게 된다.
청구항 6의 발명과 청구항 4의 발명에 따른 실시예사이의 유일한 차이점은 입력신호 대신에 구동신호가 프레임 메모리부에 저장된다는 점이다. 이러한 실시예는 입력신호 대신에 매트릭스 디스플레이상에 사실상 디스플레이 되는 신호를 고려하는 장점을 갖는다. 결국, 획득 가능한 최소값 및 최대값의 예측이 향상된다.
청구항 5 또는 청구항 7의 발명에 따른 실시예에서, 구동장치는 오버드라이브된 제 2 구동신호를 인가하기 위해 프레임 메모리부에 저장된 신호 및 구동신호를 수신하기 위해 배열되는 오버드라이브 회로부를 포함한다. 오버드라이브 회로부는 잘 알려져 있다. 만일 디스플레이 감마 보정부가 존재한다면 오버드라이브 회로부는 감마 보정된 구동신호를 수신할 수 있다.
청구항 8의 발명에 따른 실시예에서, 제 2 구동신호의 레벨이 제 1 및 제 2 부화소부의 소정 휘도 천이 평균에 실제상으로 함께 동일한 제 1 및 제 2 부화소부의 소정 휘도 천이로 클리핑된 제 1 구동신호의 레벨과 함께 획득하기 위해 변환된다.
청구항 9의 발명에 따른 실시예에서, 구동장치는 클리핑 보상부에 소스 감마 보정된 최소레벨 및 소스 감마 보정된 최대레벨을 인가하기 위해 획득 가능한 최대레벨 및 획득 가능한 최소레벨을 수신하는 소스 감마 보정부를 더 포함한다. 만일 소스 비디오 신호가 감마 선보정(pre-corrected)되면, 클리핑 보상의 성능은 최적이 아니다. 왜냐하면, 신호값과 휘도가 선형관계에 있지 않기 때문이다. 그러므로 바람직하게는, 입력신호는 보정된 입력신호와 휘도사이의 선형관계를 얻기 위해 보정된 소스 감마가 된다.
청구항 10의 발명에 따른 실시예에서, 구동신호는 디스플레이 패널의 감마에 적합한 보정된 구동신호를 획득하기 위해 디스플레이 감마 보정부에서 보정된다.
청구항 11의 발명에 따른 실시예에서, 매트릭스 디스플레이 패널은 적어도 3개의 부화소부를 갖는 화소부를 구비한다. 보통, 이들 부화소부는 3개의 원색, 즉 각기 적색, 녹색 및 청색을 갖는다. 대안적으로, 화소부는 4개 이상의 부화소부를 포함한다. 예를 들면, 잘 알려진 디스플레이는 적색, 녹색, 청색 및 백색을 갖는 화소당 4개의 부화소를 구비한다.
이때, 모든 입력신호는 프레임 메모리부에 저장되고, 프레임 메모리부에 저장된 값으로부터 시작해서 프레임 주기의 끝에서 획득 가능한 최소 및 최대값이 모든 입력신호 중에서 선택된다. 만일 부화소부의 하나(또는 그 이상) 중 현재 프레임 주기의 끝에서의 종료값이 최대값보다 높거나 또는 최소값보다 낮아야 한다면, 부화소부의 구동이 클리핑된다. 클리핑 보상부는 이러한 클리핑 부화소부를 포함하는 화소부의 휘도에서 발생된 에러를 계산하고 에러를 감소시키기 위해 다른 비클리핑 부화소부의 휘도를 적용한다. 바람직하게는, 가능하다면 비클리핑 부화소부의 휘도는 클리핑 화소부의 휘도에러를 완전히 보상하기 위해 변환된다. 결과적으로 만일 이것이 가능하다면, 화소부는 소정의 컬러로부터 편차를 가지는 컬러에서 소정의 휘도를 갖는다.
대안적으로, 구동신호는 획득 가능한 최소 및 최대값을 결정하기 위해 사용되도록 메모리부에 저장된다. 획득 가능한 최소 및 최대값은 더 높은 정확도로 결정된다. 왜냐하면 부화소부의 실제 시작휘도는 입력신호 대신에 사용되기 때문이다.
본 발명의 위 양태와 다른 양태는 이후 기술되는 실시예를 참조하여 명백하고 명료하게 밝혀 질 것이다.
도 1은 디스플레이 장치의 블럭도.
도 2는 도 1에 도시된 매트릭스 디스플레이 디바이스의 부화소를 구동하는 선택신호와 데이터신호를 도시한 도면.
도 3a 내지 도 3b는 몇 개의 구동신호 레벨을 위한 시간함수로서 부화소의 휘도를 도시한 도면.
도 4는 매트릭스 패널을 위한 종래 기술의 피드 포워드(feed-forward) 오버드라이브 회로도.
도 5a 및 도 5b는 종래 기술의 피드 포워드 오버드라이브 회로에 사용되는 룩업 테이블.
도 6은 매트릭스 디스플레이 패널을 위한 종래 기술의 피드 포워드 오버드라이브 회로도.
도 7은 본 발명에 따른 매트릭스 디스플레이 디바이스의 일실시예에 대한 블록도.
도 8은 본 발명에 따른 매트릭스 디스플레이 디바이스의 다른 실시예에 대한 블록도.
도 9는 본 발명에 따른 매트릭스 디스플레이 디바이스의 또 다른 실시예에 대한 블록도.
도 10은 본 발명에 따른 클리핑 보상을 위한 알고리즘의 예를 도시한 흐름도.
도 1은 디스플레이 장치의 블록도를 도시한 것이다. 디스플레이 장치는 신호 처리 회로부(SPC) 및 매트릭스 디스플레이 패널(1) 및 구동장치(D)를 포함한 디스플레이 디바이스를 포함한다. 매트릭스 디스플레이 패널(1)은 선택전극(SEi)과 데이터 전극(DEj)의 교차점에 관계된 부화소부(SPij: SP11,SP12,SP21,SP22,SP1n,SP2n,SPm1,SPm2,SPmn)를 포함한다. 지수 I는 관계된 선택전극(SEi)을 나타내고, 지수 j는 관계된 데이터 전극(DEj)을 나타내게 된다. 단 지 예를 위하여, 도 1에 도시된 매트릭스 디스플레이 패널(1)은 정사각형의 부화소부(SPij)와 4개의 부화소부(SPij)를 각각 구비하는 화소부(Pk)를 포함한다(즉, 표기된 화소부 P1은 부화소부 SP11,SP12,SP21 및 SP22를 포함한다). 부화소부(SPij)는 직사각형과 같은 다른 차원을 가질 수 있다. 화소부(Pk)는 3개 보다 많거나 적은 수의 부화소부(SPij)를 포함할 수 있다. 화소부 P1의 4개의 부화소부(SP11,SP12,SP21,SP22)는 임의의 순서로 적색, 녹색, 청색 및 백색을 가질 수 있다. 만일 특정 아이템이 어드레싱된다면, 지수 i, j 및 k는 일반적으로 해당 아이템을 나타내기 위해 사용되며, 숫자는 이들 지수에 부여되게 된다.
구동장치(D)는 선택 구동부(SD), 데이터 구동부(DD), 데이터 처리부(DP) 및 타이밍 제어 회로부(TC)를 포함한다. 구동부는 하나 이상의 집적회로 또는 하나이상의 집적회로와 선택적인 추가부품을 포함하는 하나 이상의 전자모듈에 의해 구성될 수 있다. 신호 처리 회로부는 외부 입력 신호(EIV)를 입력 비디오 신호(IV)의 포맷으로 변환한다. 장치는 텔레비전 세트, 모니터, 휴대용 컴퓨터, PDA 또는 디스플레이가 구비되는 어떤 다른 제품이 될 수도 있다. 외부 입력 신호는 안테나신호 또는 컴퓨터 또는 DVD플레이어와 같은 비디오 소스로부터의 어떤 다른 신호일 수도 있다.
데이터 처리부(DP)는 보통 적색, 녹색, 청색을 각기 나타내는 3개의 입력신호(R,G,B)를 포함하는 입력 비디오 신호(IV)를 수신하며, 이는 함께 입력 비디오 신호(IV)의 휘도와 컬러를 결정한다. 이들 입력신호(R,G,B)는 매트릭스 디스플레이 패널(1)의 화소부(Pk)의 개수에 대응하는 데이터 화소부 개수의 디지털 신호가 된 다. 만일 비디오 신호(IV)가 아날로그 신호라면, 이는 먼저 디지털화되어야 한다. 만일 데이터 화소의 개수가 화소부(Pk)의 개수와 일치되지 않으면, 변환이 실행되어야 한다. 이러한 변환은 보통 잘 알려진 스케일러(scaler)에 의해 수행된다. 데이터 처리부(DP)는 데이터 구동부(DD)에 구동신호(Ra,Ga,Ba)를 인가한다.
타이밍 제어부(TC)는 데이터 구동부(DD)에 제어신호(CS1)를, 선택 구동부(SD)에 제어신호(CS2)를 인가하기 위해, 입력 비디오 신호(IV)의 수평 동기화 신호(Hs) 및 수직 동기화 신호(Vs)를 수신한다. 타이밍 제어부(TC)는 입력 비디오(IV)의 샘플 및 서로에 대하여 선택 구동부(SD)와 데이터 구동부(DD)를 동기화시킨다. 선택 구동부(SD)는 선택 전극(SEi)에 선택신호(Si:S1 내지 Sm)를 인가하는데, 이것은 보통 하나씩 선택 전극(SEi)을 선택하기 위한 것이다. 데이터 구동부는 선택 전극(SEi)의 선택된 하나와 관계된 부화소부(SPij)를 구동하기 위해 데이터 전극(DEj)을 통하여 데이터 신호(Dj:D1 내지 Dn)를 인가한다.
도 2는 매트릭스 디스플레이 디바이스의 부화소부를 구동하는 선택신호 및 데이터신호를 도시한 것이다. 도 2의 모든 도면에서, 수평축은 시간을 나타낸다. 도 2의 (a)는 선택 전극(SEi)의 첫 번째 전극 상의 선택펄스(S1)를 보인 것이다. 도 2의 (b)는 선택 전극(SEi)의 두 번째 전극 상의 선택펄스(S2)를 보인 것이다. 도 2의 (c)는 선택 전극(SEi)의 마지막 전극 상의 선택펄스(Sm)를 보인 것이다. 도 2의 (d)는 데이터 전극 상의 데이터 펄스(DEj)를 보인 것이다.
현재 프레임 주기(Tf)는 점 t0에서 시작해서 점 t0'에서 종료된다. 선행 프레임 주기(Tfp)동안, 마지막 선택 전극은 점 t0 바로 전에 발생한 펄스(Sm)에 의해 선택된다. 마지막 선택 전극에 인가된 데이터(Dj)는 X자로 대략 표시된다. X자는 다른 데이터 신호(D1 내지 Dn)의 다른 데이터 레벨은 병렬로 인가되며 따라서 도 2의 (d)에서 서로 겹치게 된다는 것을 나타낸다. 현재 프레임 주기(Tf)동안, 제 1 선택 전극은 이러한 첫 선택주기(Ts1)동안 하이레벨을 갖는 선택신호(S1) 때문에 점 t0로부터 점 t1까지 선택된다. 다른 형태의 디스플레이의 경우, 선택전극은 낮은 또는 음의 레벨로 선택될 수 있다. 이러한 제 1 선택주기(Ts1)동안, 데이터 전극(DEj)에 병렬로 인가된 데이터(D1 내지 Dn)는 제 1 선택전극에 관계된 부화소부(SP11 내지 SP1n)에만 영향을 미치게 된다. 제 2 선택전극은 제 2 선택주기(Ts2)동안 하이레벨을 갖는 선택신호(S2)로 인해 점 t1에서 점 t2까지 선택된다. 이러한 제 2 선택주기(Ts2)동안 데이터(D1 내지 Dn)는 제 2 선택전극에 관계된 부화소부(SP21 내지 SP2n)에만 영향을 미치게 된다. 마지막 선택전극이 마지막 선택주기(Tsm)동안 하이레벨을 갖는 선택신호(Sm)로 인해 점 tm에서 t0'까지 선택된다. 이러한 마지막 선택주기(Tsm)동안 데이터(D1 내지 Dn)는 마지막 선택전극에 관계된 부화소(SPm1 내지 SPmn)에만 영향을 미치게 된다.
다음 프레임 주기(Tfn)는 점 t0'에서 시작하고, 제 1 선택전극은 다음 프레임 주기(Tfn)의 제 1 선택주기(Ts1')동안 하이레벨을 갖는 선택신호(S1)로 인해 점 t0'에서 t1'까지 선택된다. 제 2 선택전극은 다음 프레임 주기(Tfn)의 이 제 2 선택주기(Ts2')동안 하이레벨을 갖는 선택신호(S2)로 인해 점 t1'에서 점 t2'까지 선택된다.
도 3은 몇 개의 구동신호 레벨을 위한 시간함수로서 부화소의 휘도를 도시한 것이다. 도 3a는 화소부(P1)의 부화소부(SPij)의 제 1 부화소부의 휘도를 도시한 것으로, 부화소부(SPij)의 제 1 부화소부는 제 1 부화소부(SP11)로서 더 언급된다. 도 3b는 제 2 부화소부(SP12)로서 더 언급되는 부화소부(SPij)의 제 2 부화소부의 휘도를 도신한 것이다. 양쪽 부화소부(SPij)는 동일한 화소부(P1)의 부분이 된다.
도 3a에서, 점 T0에서 부화소부(SP11)의 휘도값은 SV1이 된다. 따라서 점 Tf에서 하나의 프레임 주기(Tf)의 끝에서 소정의 휘도레벨은 DL1이 된다. 만일 오버드라이브가 사용되지 않는 다면, 부화소부(SP11)는 이 소정의 휘도레벨(DL1)을 나타내는 데이터에 대응하는 구동신호로 구동된다. LC물질의 관성으로 인해, 부화소부(SP11)가 소정의 휘도에 도달될 때까지 몇 개의 프레임 주기(Tf)가 걸릴 것이다(BRa선 참조). 이때, 점 3Tf에 가까운 종단에서, 부화소부(SP11)의 휘도는 소정의 휘도레벨(DL1)에 도달되나, 하나의 프레임 주기(Tf)후, 점 Tf에서, 도달한 휘도레벨은 단지 RL1이 된다. 만일 하나의 프레임 주기(Tf)내에 있다면, 점 Tf에서 소정의 휘도레벨(DL1)이 도달되어야 하고, 휘도레벨(OL1)에 대응하는 오버드라이브 데이터 신호는 부화소부(SP11)에 인가되어야만 한다. 점선 BRc에 의해 도시된 바와 같이, 소정의 휘도(DL1)는 점 Tf에서 도달된다.
그러나 보통, 데이터신호는 부화소부(SPij)를 구동하기 위해 이용 가능한 최대전압에 대응하는 최대값으로 제한된다. 도 3a에서, 안정상황에서 최대 데이터신호로 휘도는 점선 BRb에 의해 나타낸바와 같이 변화된다고 가정한다. 따라서 종단에서 최대 구동 신호레벨(MA)에 대응하는 최대휘도(MAL)가 도달된다. 결국, 점 Tf에서 도달된 휘도(RR1)는 오버드라이브 없이도 도달된 휘도레벨(RL1)과 클리핑된 오버드라이브 없이도 도달된 소정의 휘도레벨(RL1)사이에 놓인다. 따라서 구동신호의 클리핑 및 데이터 신호의 최종 클리핑으로 인해, 하나의 프레임 주기(Tf)내에서 소정의 휘도레벨(DL1)에 도달하는 것을 불가능하다.
레벨(DL1)과 레벨(OL1) 사이의 차이는 요구되는 오버드라이브(ODR1)로 언급된다. 최대가능레벨(MAL)과 점 (Tf)에서 소정의 휘도에 도달하기 위해 요구된 레벨(OL1)사이의 차이는 ODS1로 언급된다. 구동의 이러한 부분(ODS1)은 실현될 수 없다. 왜냐하면, 데이터 신호가 최대값보다 더 높은 값을 가질 수 없기 때문이다. 최대 가능한 레벨(MAL)과 소정레벨(DL1)사이의 차이는 OD1에 의해 표기된다. 시작레벨(SV1)과 소정레벨(DL1)사이의 차이는 소정의 휘도 천이(BT1)로 명칭된다.
도 3b는 도 3a와 유사하며, 부화소부(SP12)는 시작레벨(SV2)로부터 소정레벨(DL2)로의 휘도천이(BT2)를 만든다. 이러한 휘도천이(BT2)는 오버드라이브로 하나의 프레임 주기 내에 도달될 수 있다. 도 3b로부터 명확한 바와 같이 부화소부(SP12)는 더 큰 휘도천이를 할 수 있다. 가능한 최대휘도 천이가 BTm에 의해 디스플레이 된다. 부화소부(SP11)와 부화소부(SP12)가 동일한 화소부(P1)의 일부가 되므로, 점 Tf에서 화소부(P1)의 너무 낮은 휘도를 야기하는 화소부(SP11)의 클리핑된 오버드라이브는 점 Tf에서 부화소부(SP12)의 휘도를 증가시킴으로써 적어도 부분적으로는 보상될 수 있다.
도 3b에서, 점 T0에서 부화소부(SP12)의 휘도값은 SV2가 된다. 한 프레임 구지의 마지막, 즉 점 Tf에서 원하는 휘도레벨은 DL2이다. 만일 오버드라이브가 사용되지 않는다면, 부화소부(SP12)는 이러한 소정의 휘도레벨(DL2)을 가리키는 데이터 에 대응하는 구동신호로 구동된다. LC물질의 관성으로 인해, 부화소부(SP12)가 소정의 휘도레벨(DL2)에 도달할 때까지 몇 개의 프레임 주기(Tf)를 겪게 된다(BRd선 참조). 따라서, 점 3Tf에 근처에서 부화소부(SP12)의 휘도는 소정의 휘도레벨(DL2)에 도달한다. 그러나 하나의 프레임 주기(Tf)후, 점 Tf에서 도달한 휘도레벨은 단지 DL2가 된다. 만일 하나의 프레임 주기(Tf)이내, 따라서 점 Tf에서 소정의 휘도레벨(DL2)이 도달되어야 한다면, 휘도레벨(DL2)에 대응하는 오버드라이브 데이터 신호가 부화소부(SP12)에 인가되어야만 한다. 점선 BRe에 의해 도시된 바와 같이, 소정의 휘도(DL2)는 점 Tf에서 도달된다.
한편, 데이터 신호는 부화소부(SPij)를 구동하기 위해 이용 가능한 최대전압에 대응하는 최대값 이내로 제한된다. 도 3b에서, 최대 구동 신호(MA)는 점선 BRf에 의해 도시된 바와 같이 휘도레벨(MAL)에 대응하는 레벨에 결국 도달될 수 있다. 결국, 점 Tf에서, 부화소부(SP12)는 소정의 휘도레벨(DL2)보다 훨씬 더 높은 최대휘도(OL2a)에 도달할 수 있다. 따라서 점 Tf에서 이 부화소부(SP12)의 휘도는 점 Tf에서 부화소부(SP11)의 너무 낮은 휘도를 적어도 부분적으로 보상하기 위해 최대로 레벨(OL2a)까지 증가될 수 있다.
레벨(DL2)과 레벨(OL2) 사이의 차이는 요구되는 오버드라이브(OD2)가 된다. 최대 가능한 레벨(MAL)과 레벨(OL2)사이의 차이는 ODR2가 된다. 이러한 차이(ODR2)는 부화소부(SP12)의 휘도를 증가시키기 위해 사용될 수 있다. 레벨(RL2)과 레벨(OL2a)사이의 차이는 OD2a로 표기된다.
비록 도 3이 부화소부 SP11과 SP12의 더 밝은 상태로의 휘도천이를 보여주고 있을 지라도, 동일한 클리핑 효과는 반대의 휘도천이에 대하여 발생될 수 있다. 만일 부화소부의 다른 하나가 클리핑되지 않는 다면, 휘도보상이 가능하다. 물론, 부화소부 SP11과 SP12의 휘도천이가 반대라면 보상도 가능하다.
도 4는 매트릭스 패널을 위한 종래 기술의 피드 포워드 (feed-forward) 오버드라이브 회로도를 도시한 것이다. 입력 비디오 신호(IV)는 프레임 버퍼부(FB)에 저장되고 오버드라이브 회로부(OV)의 제 1 데이터 입력단(DE)에 인가된다. 프레임 버퍼부(FB)는 오버드라이브 회로부(OV)의 제 2 데이터 입력단(SV)에 지연된 입력 이미지 신호(IVp)를 인가한다. 지연된 입력 이미지 신호(IVp)는 하나의 프레임 주기(Tf)만큼이 지연된 입력 이미지 신호(IV)가 된다. 따라서 오버드라이브 회로부(OV)는 이전 프레임 주기(Tfp)동안 부화소부(SPij)의 휘도레벨을 가리키는 이전 데이터(IVp) 및 부화소부(SPij)가 현재 프레임 주기(Tf)에 도달해야하는 휘도레벨을 가리키는 현재 데이터(IV) 모두를 각 부화소부(SPij)에 대하여 수신한다. 오버드라이브 회로부(OV)는 오버드라이브된 데이터(DA)의 레벨을 결정하기 위해 도 5에 관하여 명료하게 될 테이블 1 및 2를 사용한다.
도 5a 및 도 5b는 종래 기술의 피드 포워드 오버드라이브 회로에 사용되는 룩업 테이블을 도시한 것이다. 도 5a는 부화소부(SPij)의 응답값(RV)을 제공하는 테이블1을 도시한 것이다. 부화소부(SPij)의 시작 데이터 레벨 또는 이전 데이터(IVp)가 매트릭스의 최좌측 열에서 주어진다. 실제 구동 데이터 레벨(DA)은 매트릭스의 최상단 행에서 제공된다. 최좌측 열에 주어진 시작 데이터 레벨(IVp)(예를 들면 레벨 192)로부터 시작하여, 만일 이러한 부화부(SPij)가 최상단 행에서의 특정 레벨(예를 들면 레벨 16)로 구동된다면 하나의 프레임 주기(Tf)후에 발생될 결과레벨 50은 192로 좌측에서 시작하는 행과 16으로 상단에서 시작하는 열의 교차에 대응하는 셀에서 발견될 수 있다. 따라서 이러한 예에서 192로부터 16으로의 데이터 천이에 대응하는 휘도천이 대신에, 하나의 프레임 주기후, 휘도천이가 192로부터 50으로의 데이터 천이에 대응하여 발생된다. 부화소부(SPij)는 하나의 프레임 주기후 너무 높은 휘도레벨을 가질 것이다. 만일 255의 데이터 차이가 0의 휘도와 최대 휘도사이의 차이라는 것이 이해된다면, 발생한 휘도에러는 실제상의 양인 34의 데이터 차이에 상응하게 된다.
도 5b는 오버드라이브 값을 제공하는 테이블 2를 보인 것이다. 한편으로, 부화소부(SPij)의 시작 데이터 레벨(IVp)은 매트릭스의 최좌측 열에서 주어진다. 소정의 구동 데이터 레벨(IV)이 매트릭스의 최상단 행에서 제공된다. 도 5a에 대하여 제공된 동일한 예에 대하여 만일 시작 레벨이 192이고 소정의 레벨이 16이라면 0의 구동신호(DA)가 인가되어야 한다는 점을 발견할 수 있을 것이다. 값 0의 그레이 쉐딩(gray shading)은 더 낮은 값이 소정의 레벨(16)에 도달하기를 요구되는 것을 나타낸다. 따라서 인가된 오버드라이버 값은 이용 가능한 최소값(즉 0)으로 클리핑되고, 테이블 1로부터 알 수 있는 바와 같이, 하나의 프레임 주기후 결과레벨은 16 대신에 40이 될 것이다.
종래기술에 있어서, 각 부화소부(SPij)는 동일한 방식으로 처리된다. 따라서 만일 화소부(Pk)의 부화소부(SPij) 중 하나가 클리핑된다면, 이러한 화소부(Pk)의 총휘도는 프레임 주기(Tf)의 끝에서 너무 높거나 또는 너무 낮게 된다. 이는 이미 지의 움직이는 부분을 흐릿하게 한다. 본 발명은 화소부(Pk)의 비클리핑되는 부화소부(SPij)의 휘도를 변화시킴으로써 휘도편차를 보상한다. 이는 소저의 컬러로부터 편차가 발생한 화소부(P)의 컬러를 일으키게 된다. 그러나 컬러편차(color deviation)는 휘도편차에 의해 야기된 흐릿함보다 더 가시적이 된다.
도 6은 매트릭스 디스플레이 패널을 위한 종래 기술의 피드 포워드 오버드라이브 회로도를 보인 것이다. 오버드라이브 회로부(OV)는 데이터 입력단(DE)에서 입력 이미지 신호(IV)를, 시작값 입력단(SV)에서 시작값(DAp)을 수신하고 오버드라이브된 데이터(DA) 및 응답값(RV)을 인가한다. 입력 이미지값(IV)은 디스플레이 될 입력 이미지를 나타낸다. 오버드라이브된 데이터(DA)는 디스플레이 패널(1)의 부화소부(SPij)의 하나에 인가된다. 프레임 버퍼부(FB)는 오버드라이브 회로부(OV)에 의해 인가된 응답값(RV)을 수신하고 오버드라이브 회로부(OV)의 시작값 입력단(SV)에 시작값(DAp)으로써 하나의 프레임 주기(Tf)가 지연된 응답값(RV)을 인가한다. 따라서 오버드라이브 회로부(OV)는, 각 부화소부(SPij)에 대하여 이전 프레임 주기(Tfp)동안 부화소부(SPij)의 휘도레벨을 가리키는 시작값 즉 이전 데이터(DAp) 및 부화소부(SPij)가 현재의 프레임 주기(Tf)동안 도달해야 하는 휘도레벨을 가리키는 입력 이미지 값, 즉 현재 데이터(IV)를 수신한다. 보통, 오버드라이브 회로부(DA)는 오버드라이브된 데이터(DA)의 레벨 및 응답값(RV)의 값 둘 다를 결정하기 위해 2개의 잘 알려진 테이블을 사용한다.
도 7은 본 발명에 따른 매트릭스 디스플레이 디바이스의 일실시예에 대한 블록도를 보인 것이다. 이 실시예에서, 화소부(Pk)는 각기 적색, 녹색 및 청색을 구 비하는 3개의 부화소부(SPij)를 각각 갖는다. 입력신호(IV)는 각기 적색, 녹색 및 청색을 구비한 3개의 부화소부의 휘도를 나타내는 컬러성분 R,G,B를 포함한다. 컬러성분 R,G,B는 이전 프레임 주기(Tfp)의 3개 컬러성분을 나타내는 지연된 컬러성분 Rp,Gp,Bp를 획득하기 위해 프레임 메모리부(FM)에 저장된다. 컬러성분 R,G,B는 디스플레이에 변환된 컬러성분 Rp,Gp,Bp을 인가하기 위해 제어신호(CS)의 제어 하에 컬러성분 R,G,B의 레벨을 적용하는 레벨 적용 회로(AC)에 더 인가된다.
제 1 검출회로부(LV1)는 제 1 제어신호(CR)를 인가하기 위해 최소값(MI), 최대값(MA), 컬러성분(R) 및 지연된 컬러성분(Rp)을 수신한다. 제 1 제어신호(CR)는 지연된 컬러성분값(Rp)으로부터 시작하고 프레임 주기(Tf)후 컬러성분값(R)이 요망되는 것을 파악하여, 오버드라이브가 결국 최소값(MI) 또는 최대값(MA)으로 클리핑하는 지를 나타낸다. 만일 이렇다고 하면, 적색의 부화소부의 휘도가 프레임 주기(Tf)의 끝에서 소정의 휘도로부터 편차가 발생하게 된다.
제 2 검출회로부(LV2)는 제 2 제어신호(CG)를 인가하기 위해 최소값(MI), 최대값(MA) 및 지연된 컬러성분(Gp)을 수신한다. 제 2 제어신호(CG)는 지연된 컬러성분값(Gp)으로부터 시작하고 프레임 주기(Tf)후 컬러성분값(G)이 요망되는 것을 파악하여, 오버드라이브가 결국 최소값(MI) 또는 최대값(MA)으로 클리핑하는 지를 나타낸다. 만일 이렇다고 하면, 녹색의 부화소부의 휘도가 프레임 주기(Tf)의 끝에서 소정의 휘도로부터 편차가 발생하게 된다.
제 3 검출회로부(LV3)는 제 3 제어신호(CB)를 인가하기 위해 최소값(MI), 최대값(MA) 및 지연된 컬러성분(Bp)을 수신한다. 제 3 제어신호(CB)는 지연된 컬러성 분값(Bp)으로부터 시작하고 프레임 주기(Tf)후 컬러성분값(B)이 요망되는 것을 파악하여, 오버드라이브가 결국 최소값(MI) 또는 최대값(MA)으로 클리핑하는 지를 나타낸다. 만일 이렇다고 하면, 청색의 부화소부의 휘도가 프레임 주기(Tf)의 끝에서 소정의 휘도로부터 편차가 발생하게 된다. 최소값(MI) 및 최대값(MA)은 각 컬러성분에 대해 동일할 수 있으나, 컬러성분 마다 다를 수도 있다.
제어컬러신호(CR,CG,CB)는 제어신호(CS)를 발생시키는 제어회로부(CO)에 인가된다. 바람직하게는, 만일 클리핑이 발생한다면, 제어신호(CS)는 클리핑이 발생하는 클리핑 경계 및 클리핑에 의해 발생된 에러를 나타내는 정보를 포함한다. 또는, 만일 클리핑이 발생하지 않는다면, 최소 및 최대 가능한 구동 레벨에 대하여 이용 가능한 여분(room)이 발생할 것이다. 제어신호(CS)는 컬러성분 R,G,B에 기반한 변환된 컬러성분 Ra,Ga,Ba를 결정한다. 예를 들어, 만일 지연된 컬러성분 Rp 및 컬러성분 R이 오버드라이브로 인해 변환된 컬러성분 Ra의 값이 최대값(MA)보다 더 높도록 하는 값을 가진 것이 검출되면, 이러한 변환된 컬러성분 Ra이 최대값으로 클리핑된다. 이러한 결정은 도 5의 테이블 사용에 기초할 수 있다. 이들 테이블로부터 휘도편차가 프레임 주기(Tf)의 끝에서 발생될 것이다. 이러한 휘도편차는 바람직하게는 가능한 많이 보상된다. 즉, 컬러성분 G 및 B에 표기된 바와 같이 휘도레벨에 도달하기 위해 요구되는 것보다 더 높은 레벨을 갖는 변환된 컬러성분 Ga 및 Ba이 획득되도록 컬러성분 G와 B의 양쪽 또는 하나를 제어함으로써 보상된다.
레벨 적용 회로부(AC)는 잘 알려진 방식, 예를 들면 제어신호(CS)로부터 결정된 인자와 컬러성분(R,G,B)의 디지털값을 곱함으로써 컬러성분(R,G,B)의 이득을 디지털적으로 제어할 수 있다. 제어신호(CS)는 곱인자를 포함할 수 있다. 제어회로부(CO) 및 레벨 적용 회로부(AC)로 오버드라이브를 결정 및 적용하는 대신에, 변환된 컬러신호(Ra,Ga,Ba)를 처리하는 종래 기술의 오버드라이브 회로를 구현하는 것도 또한 가능하다. 컬러성분(R,G,B)대신에 프레임 메모리부(FM)에 변환된 컬러신호(Ra,Ga,Ba)를 저장하는 것도 또한 가능하다. 이는 부화소부(SPij)를 구동하기 위해 실제 사용되는 값이 이들 값이 최소값(MI)이하로 내려가는 지 또는 최대값(MA)을 초과하는 지를 결정하기 위해 사용되는 이점을 가지고 있다.
도 8은 본 발명에 따른 매트릭스 디스플레이 디바이스의 다른 실시예에 대한 블록도를 도시한 것이다.
프레임 버퍼부(FB)는 컬러성분값(R,G,B)을 저장하고 이전 프레임의 컬러성분값을 나타내는 이전 컬러성분값(Rp,Gp,Bp)을 인가한다.
이전 컬러성분값(Rp)은 제 1 함수 블럭부(Fr), 제 1 소스 감마 블럭부(Hr) 및 제 1 디지털 곱셈기(Mr)의 직렬 구성에 인가된다. 함수 블록부(Fr)는 최소값(보통 0임)을 적용함으로써 이전의 컬러성분값(Rp)으로부터 시작하여 결정된 현재 프레임동안 최소 획득 가능한 값(Rmi)을 출력한다. 함수 블록부(Fr)는 최대값(8비트 데이터 워드를 갖는 시스템에서는 255임)을 적용함으로써 이전의 컬러성분값(Rp)으로부터 시작하여 결정된 최대 획득 가능한 값(Rma)을 출력한다. 이러한 동작은 도 5a의 테이블 1을 사용하여 Rp의 해당 값(예를 들면 테이블에서 IVp)을 찾음으로써 실행될 수 있으며, 여기서 RV의 값은 각기 DA=0 및 DA=255에 대응한다. 선택적인 소스 감마 블록도(Hr)는 소스 이미지에 인가된 소스 감마를 보정하고 부화소부 (SPij)의 휘도에 선형으로 대응하는 최소값(rmi) 및 최대값(rma)을 인가한다. 곱셈기(Mr)는 보정된 최소값(Rmin) 및 최대값(Rmax)을 획득하기 위해 인자
Figure 112006071065267-PCT00001
로 값 rmi 및 rma를 곱한다.
이전 컬러성분값(Gp)은 제 2 함수 블럭부(Fg), 제 2 소스 감마 블럭부(Hg) 및 제 2 디지털 곱셈기(Mg)의 직렬 구성에 인가된다. 함수 블록부(Fg)는 최소값을 적용함으로써 이전의 컬러성분값(Gp)으로부터 시작하여 결정된 현재 프레임동안 최소 획득 가능한 값(Gmi)을 출력한다. 함수 블록부(Fg)는 최대값을 적용함으로써 이전의 컬러성분값(Gp)으로부터 시작하여 결정된 최대 획득 가능한 값(Gma)을 출력한다. 선택적인 소스 감마 블록도(Hg)는 소스 이미지에 인가된 소스 감마를 보정하여 부화소부(SPij)의 휘도에 선형으로 대응하는 최소값(gmi) 및 최대값(gma)을 획득한다. 곱셈기(Mg)는 보정된 최소값(Gmin) 및 최대값(Gmax)을 획득하기 위해 인자
Figure 112006071065267-PCT00002
와 값 gmi 및 gma를 곱한다.
이전 컬러성분값(Bp)은 제 3 함수 블럭부(Fb), 제 3 소스 감마 블럭부(Hb) 및 제 3 디지털 곱셈기(Mb)의 직렬 구성에 인가된다. 함수 블록부(Fb)는 최소값을 적용함으로써 이전의 컬러성분값(Bp)으로부터 시작하여 결정된 현재 프레임동안 최소 획득 가능한 값(Bmi)을 출력한다. 함수 블록부(Fb)는 최대값을 적용함으로써 이전의 컬러성분값(Bp)으로부터 시작하여 결정된 최대 획득 가능한 값(Bma)을 출력한다. 선택적인 소스 감마 블록도(Hb)는 소스 이미지에 인가된 소스 감마를 보정하고 부화소부(SPij)의 휘도에 선형으로 대응하는 최소값(bmi) 및 최대값(bma)을 인가한 다. 곱셈기(Mb)는 보정된 최소값(Bmin) 및 최대값(Bmax)을 획득하기 위해 인자
Figure 112006071065267-PCT00003
로 값 Bmi 및 Bma를 곱한다.
보통, 휘도는 다음 수학식으로 정의된다.
[수학식1]
Y =
Figure 112006071065267-PCT00004
R +
Figure 112006071065267-PCT00005
G + B
따라서, 인자
Figure 112006071065267-PCT00007
,
Figure 112006071065267-PCT00008
및
Figure 112006071065267-PCT00009
와의 곱셈은 휘도값(luminance value) Y에 대한 컬러성분값(R,G,B)의 기여를 얻기 위해 실행된다.
또한, 컬러성분값(R)은 곱셉기(Mr)와 동일한 기능을 갖는 곱셈기(Mr') 및 소스 감마 블록부(Hr)와 동일한 기능을 갖는 선택적인 소스 감마블럭(Hr')의 직렬구성에도 인가된다. 이 직렬구성은 보정된 컬러성분값(R')을 제공한다.
또한, 컬러성분값(G)은 곱셉기(Mg)와 동일한 기능을 갖는 곱셈기(Mg') 및 소스 감마 블록부(Hg)와 동일한 기능을 갖는 선택적인 소스 감마블럭(Hg')의 직렬구성에 인가된다. 이 직렬구성은 보정된 컬러성분값(G')을 제공한다.
또한, 컬러성분값(B)은 곱셉기(Mb)와 동일한 기능을 갖는 곱셈기(Mb') 및 소스 감마 블록부(Hb)와 동일한 기능을 갖는 선택적인 소스 감마블럭(Hb')의 직렬구성에 인가된다. 이 직렬구성은 보정된 컬러성분값(B')을 제공한다.
클리핑 보상부(CC)는 변환된 컬러성분값(Ra, Ga 및 Ba)을 각기 발생시키기 위해 보정된 최소값(Rmin,Gmin 및 Bmin), 보정된 최대값(Rmax,Gmax 및 Bmax) 및 보정된 컬러성분값(R',G' 및 B')을 수신하게 된다. 예를 들어 클리핑 보상부(CC)는 도 9에 도시된 알고리즘을 수행한다. 간단히 말해서, 녹색성분(G)의 예를 위하여, 만일 보정된 녹색성분값(G')이 값 Gmin 및 Gmax에 의해 표기된 범위내에 있는 값을 가진 것으로 검출된다면, 보정된 녹색성분(G')의 이 값은 하나의 프레임주기(Tf)내에서 획득될 수 있고 화소부(Pk)의 휘도에 대한 보정은 필요하지 않게 된다. 즉 [만일 화소부(Pk)의 다른 컬러성분 중 아무것도 클리핑되지 않는 다면] Ga의 값은 G'와 동일하다. 만일 보정된 녹색성분값(G')이 값 Gmin 및 Gmax에 의해 표기된 범위 내에 있는 값을 가진 것으로 검출되지 않으면, G'의 이 값은 값 Gmin 또는 Gmax 중 가장 근접한 것에 클리핑되어야 한다. 따라서 Ga의 값은 Gmin 또는 Gmax와 동일하게 된다. 결과적으로, 녹색 부화소부(SPij)의 소정의 휘도는 하나의 프레임 주기 내에 획득될 수 없으며, 클리핑 보상부(CC)는 보정된 컬러성분(R' 또는 B')의 적어도 하나를 변환함으로써 화소부(Pk)의 결과 휘도 편차(resultant brightness deviation)를 보상하려 한다.
변환된 컬러성분값(Ra)은 제 1 곱셈기(Mir), 선택적인 제 1 디스플레이 감마 보정부(Kr) 및 오버드라이브 회로부(Or)의 직렬구성에 인가된다. 이 곱셈기(Mir)는 값 Ra1을 인가하기 위해 인자 1/
Figure 112006071065267-PCT00010
과 컬러성분값(Ra)을 곱한다. 디스플레이 감마 보정부(Kr)는 값 Ra1을 수신하고 디스플레이 패널(1)의 비선형 전달함수를 위해 보정되는 값 Ra2를 제공한다. 잘 알려진 오버드라이브 회로부(Or)는 적색 부화소부(SPij)를 구동하기 위해 사용되는 적색 출력신호(Ra')를 제공하기 위해 값 Ra2 및 이전 컬러성분값(Rp)을 수신한다. 선택적으로, 만일 소스 감마 보정부(Hr,Hr') 및/또는 디스플레이 감마 보정부(Kr)가 다른 지류에 존재한다면, 해당하 는 동일 감마보정이 이전 컬러성분값(Rp)을 오버드라이브 회로부(Or)에 인가되는 감마보정된 이전 컬러성분값(Rpg)으로 변환되도록 존재해야만 한다.
변환된 컬러성분값(Ga)은 제 2 곱셈기(Mig), 선택적인 제 2 디스플레이 감마 보정부(Kg) 및 제 2 오버드라이브 회로부(Og)의 직렬구성에 인가된다. 이 곱셈기(Mig)는 값 Ga1을 인가하기 위해 인자 1/
Figure 112006071065267-PCT00011
와 컬러성분값(Ga)을 곱한다. 디스플레이 감마 보정부(Kg)는 값 Ga1을 수신하고 디스플레이 패널(1)의 비선형 전달함수를 위해 보정되는 값 Ga2를 제공한다. 오버드라이브 회로부(Og)는 녹색 부화소부(SPij)를 구동하기 위해 사용되는 녹색 출력신호(Ga')를 제공하기 위해 값 Ga2 및 이전 컬러성분값(Gp)을 수신한다. 선택적으로, 만일 소스 감마 보정부(Hg) 및/또는 디스플레이 감마 보정부(Kg)가 다른 지류에 존재한다면, 해당하는 동일 감마보정이 이전 컬러성분값(Gp)을 오버드라이브 회로부(Og)에 인가되는 감마보정된 이전 컬러성분값(Gpg)으로 변환되도록 존재해야만 한다.
변환된 컬러성분값(Ba)은 제 3 곱셈기(Mib), 선택적인 제 3 디스플레이 감마 보정부(Kb) 및 제 3 오버드라이브 회로부(Ob)의 직렬구성에 인가된다. 이 곱셈기(Mib)는 값 Ba1을 인가하기 위해 인자 1/
Figure 112006071065267-PCT00012
과 컬러성분값(Ba)을 곱한다. 디스플레이 감마 보정부(Kb)는 값 Ba1을 수신하고 디스플레이 패널(1)의 비선형 전달함수를 위해 보정되는 값 Ba2를 제공한다. 오버드라이브 회로부(Ob)는 청색 부화소부(SPij)를 구동하기 위해 사용되는 청색 출력신호(Ba')를 제공하기 위해 값 Ba2 및 이전 컬러성분값(Bp)을 수신한다. 선택적으로, 만일 소스 감마 보정부(Hb,Hb') 및/또는 디스플레이 감마 보정부(Kb)가 다른 지류에 존재한다면, 해당하는 동일 감마 보정이 이전 컬러성분값(Bp)을 오버드라이브 회로부(Ob)에 인가되는 감마보정된 이전 컬러성분값(Bpg)으로 변환되도록 존재해야만 한다.
곱셈기(Mir,Mig 및 Mib)는 수학식 Y =
Figure 112006071065267-PCT00013
R +
Figure 112006071065267-PCT00014
G +
Figure 112006071065267-PCT00015
B인 휘도값에 따라 선형 광값을 휘도값으로 변화시킨다.
도 9는 본 발명에 따른 매트릭스 디스플레이 디바이스의 또 다른 실시예에 대한 블록도를 도시한 것이다. 이 실시예는 도 8에 기술된 실시예와 거의 동일하다. 동일한 아이템은 동일한 기능 또는 신호를 참조하며, 다시 설명할 필요는 없다. 유일한 차이는 프레임 버퍼부(FB)가 컬러성분값(R,G,B)대신에 값 Ra2,Ga2,Ba2를 수신하는 것이다. 또한 컬러성분값(R,G,B) 대신에 구동값 Ra2',Ga2',Ba2'를 사용하는 것이 가능하다. 값 Ra2,Ga2,Ba2 또는 Ra',Ga',Ba'가 컬러성분값(R,G,B)보다 디스플레이 패널(1)상에 디스플레이 되는 것을 더 잘 표현하기 때문에, 클리핑 보상부(CC)는 더 정확히 작동하게 될 것이다.
도 10은 본 발명에 따른 클리핑 보상을 위한 알고리즘의 예를 설명한 흐름도를 도시한 것이다. 단계 S1에서, 제 1 컬러성분(R,G,B)의 값이 수신되고, 최소값(Rmin,Gmin,Bmin) 및 최대값(Rmax, Gmax, Bmax)이 이전 프레임의 제 1 컬러성분(R,G,B)의 값인 제 2 컬러성분(Rp,Gp,Bp)의 이전 값으로부터 결정된다. 제 2 컬러성분(Rp,Gp,Bp)의 최소값(Rmin,Gmin,Bmin)은 만일 구동값이 0이라면 값이 도달하게 되는 제 2 컬러성분(Rp,Gp,Bp)의 해당 이전값을 검색함으로써 테이블 1(도 5a)에서 발견된다. 최대값(Rmax, Gmax, Bmax)은 만일 구동값이 최대(즉 이 예에서는 값 255가 됨)라면 값이 도달하게 되는 제 2 컬러성분(Rp,Gp,Bp)의 해당 이전 값을 검색함 으로써 테이블 1(도 5a)에서 발견된다.
단계 S2에서, 변환된 컬러성분값(Ra,Ga,Ba)은 제 1 컬러성분(R,G,B)의 값에 미리설정된다. 만일 제 1 컬러성분(R,G,B) 중 어느 하나도 클리핑되지 않는 다면, 변환된 컬러성분값(Ra,Ga,Ba)은 제 1 컬러성분(R,G,B)의 값을 가져야만 한다.
단계 S3에서, 변환된 컬러성분값[Ra;이전 단계에서 R의 값에 동일하도록 만들어진]이 최소값(Rmin)과 최대값(Rmax)사이에 있는 지, 변환된 컬러성분값(Ga)이 최소값(Gmin)과 최대값(Gmax)사이에 있는 지, 변환된 컬러성분값(Ba)이 최소값(Bmin)과 최대값(Bmax)사이에 있는 지가 체크된다. 만일 모든 조건이 만족되면, 구동값(Ra,Ga,Ba) 중 어느 하나도 클리핑되지 않고 제 1 컬러성분(R,G,B)의 값에 대한 변환(adaption)도 요구되지 않는다. 그러므로 단계 S18에서 제 1 컬러성분(R,G,B)의 값과 동일한 값(Ra,Ga 및 Ba)은 보통 데이터 구동부(DD)를 통하여 디스플레이 패널(1)에 출력된다. 만일 이들 조건중 하나라도 만족되지 않으면, 컬러의 적어도 하나는 클리핑이되고 알고리즘은 단계 S4로 진행하게 된다.
단계 S4에서, 다음 상황이 검출되고 상술된 조치를 밟게 된다. 만일 R의 값이 Rmax보다 높다면, 변수 Er은 차이 R-Rmax으로 설정된다. 만일 R의 값이 Rmin보다 낮다면, 변수 Er은 차이 R-Rmin으로 설정된다. 이러한 차이 Er은 적색성분을 클리핑함으로써 발생하는 휘도에러를 나타내며, 화소부(Pk)의 다른 부화소부(SPij)의 휘도를 보정하기 위해 사용될 수 있다. 이외 R의 모든 다른 값에 대하여, 변수 Er은 0으로 설정된다. 만일 클리핑이 발생하지 않는 다면, 휘도에러도 발생하지 않을 것이며 화소부(Pk)의 다른 부화소부(SPij)에서는 휘도보정이 요구되지 않게 된다. 만일 G의 값이 Gmax보다 높으면, 변수 Eg는 차이 G-Gmax로 설정된다. 만일 G의 값이 Gmin보다 낮으면, 변수 Eg는 차이 G-Gmin으로 설정된다. 이외 G의 모든 다른 값에 대하여, 변수 Eg는 0으로 설정된다. 만일 B의 값이 Bmax보다 높으면, 변수 Eb는 차이 B-Bmax로 설정된다. 만일 B의 값이 Bmin보다 낮으면, 변수 Eb는 차이 B-Bmin으로 설정된다. 이외 B의 모든 다른 값에 대하여, 변수 Eb는 0으로 설정된다.
단계 S5에서, Ra의 값은 차이 R-Er로, Ga의 값은 합 G+0.5Er로 Ba의 값은 B+0.5Er로 설정된다. 따라서, 만일 적색이 클리핑된다면, 관계된 화소부(Pk)의 휘도편차는 각각 에러 Er의 반절로 화소부(Pk)의 2개의 다른 부화소부(SPij)의 휘도를 변환시킴으로써 보정된다. 이는 만일 2개의 보정된 값 Ga 및 Ba 중 어느 것도 클리핑되지 않는 경우에만 효과가 있다. 알고리즘은 훨씬 복잡하게 만들어 질 수도 있다. 청색 컬러 성분(B)과 녹색 컬러 성분(G)를 보정하는 크기가 다를 수 있다. 만일 특정 컬러편차가 컬러편차의 시각성을 최소화하기 위해 선호된다면, 다른 보정의 양은 적절할 수 있다. 만일 컬러성분 G 또는 B 중 하나의 보정이 클리핑을 야기하고 반면에 다른 하나가 클리핑이 발생하기 이전 보다 더 많이 보정될 수 있다면, 다른 보정의 양이 요구될 수 있다.
단계 S6에서, 단계 S3과 동일한 체크가 수행된다. 만일 컬러중의 어느 하나도 클리핑이 되지 않으면, 실제 클리핑은 적색 채널에서 발생되었고, 다른 컬러를 보정하는 것에 의해 클리핑은 발생하지 않는다. 단계 S5에서 생성된 값은 단계 S18에서 출력될 것이다. 만일 적어도 하나의 조건이 만족되지 않는 다면, 클리핑된 것은 적색 채널이 아니거나 보정된 컬러의 어느 하나가 클리핑된다.
단계 S7에서, Ga의 값은 차이 G-Eg로, Ra의 값은 합 R+0.5Eg로, Ba의 값은 B+0.5Eg로 설정된다. 따라서, 만일 녹색이 클리핑된다면, 관계된 화소부(Pk)의 휘도편차는 화소부(Pk)의 2개의 다른 부화소부(SPij)의 휘도를 변환시킴으로써 보정된다. 이는 만일 보정후 2개의 보정된 값 Ra 및 Ba가 클리핑되지 않는 경우에만 효과가 있다. 한편으로, 다른 알고리즘은 다른 부화소부(SPij)의 결과(resulting) 컬러 편차 및/또는 클리핑을 고려한다.
단계 S8에서, 단계 S3과 동일한 체크가 수행된다. 만일 컬러중의 어느 하나도 클리핑이 되지 않으면, 실제 클리핑은 녹색 채널에서 발생되고, 다른 컬러를 보정하는 것에 의해 클리핑은 발생하지 않는다. 단계 S7에서 생성된 값은 단계 S18에서 출력될 것이다. 만일 적어도 하나의 조건이 만족되지 않는 다면, 클리핑되는 것은 녹색 채널이 아니었거나 보정된 컬러의 어느 하나가 클리핑된다.
단계 S9에서, Ba의 값은 차이 B-Eb로, Ra의 값은 합 R+0.5Eb로, Ga의 값은 G+0.5Eb로 설정된다. 따라서, 만일 청색이 클리핑된다면, 관계된 화소부(Pk)의 휘도편차는 화소부(Pk)의 2개의 다른 부화소부(SPij)의 휘도를 변환시킴으로써 보정된다. 이는 만일 보정후 2개의 보정된 값 Ra 및 Ga 중 어느 것도 클리핑되지 않는 경우에만 효과가 있다. 한편으로, 알고리즘은 다른 부화소부(SPij)의 결과(resulting) 컬러 편차 및/또는 클리핑을 고려하는 것이 가능하다.
단계 S10에서, 단계 S3과 동일한 체크가 수행된다. 만일 컬러중의 어느 하나도 클리핑이 되지 않으면, 실제 클리핑은 청색 채널에서 발생되었고, 다른 컬러를 보정하는 것에 의해 클리핑은 발생하지 않는다. 단계 S9에서 생성된 값은 단계 S18 에서 출력될 것이다. 만일 적어도 하나의 조건이 만족되지 않는 다면, 클리핑된 것은 청색 채널이 아니었거나 보정된 컬러의 어느 하나가 클리핑된다.
단계 S11에서, Ra의 값은 차이 R-Er로, Ga의 값은 G-Eg로, Ba의 값은 합 B+Er+Eg로 설정된다. 따라서, 만일 적색 및 녹색 채널이 둘 다 클리핑된다면, 이는 정확한 보상이 될 것이다. 이러한 보상은 만일 보정후 청색 채널이 클리핑되지 않는 경우에만 효과가 있을 뿐이다.
단계 S12에서, 단계 S3과 동일한 체크가 수행된다. 만일 컬러중의 어느 하나도 클리핑이 되지 않으면, 실제 클리핑은 적색 및 녹색 채널에서 발생되고, 청색을 보정하는 것에 의해 클리핑은 발생하지 않는다. 단계 S11에서 생성된 값은 단계 S18에서 출력될 것이다. 만일 적어도 하나의 조건이 만족되지 않는 다면, 클리핑된 것은 적색 및 녹색 채널이 아니었거나 청색이 클리핑된다. 다른 한편으로, 다른 알고리즘이 가능하며, 적색 및 녹색 채널 양쪽에서 발생한 휘도에러를 위하여 청색 채널에서의 휘도를 완전히 보상하는 것을 가능하지 않을 수 있음을 이해할 수 있을 것이다.
단계 S13에서, Ra의 값은 차이 R-Er로, Ga의 값은 합 G+Er+Eb로, Ba의 값은 차이 B-Eb로 설정된다. 따라서, 만일 적색 및 청색 채널이 둘 다 클리핑된다면, 이는 경우에만 완벽하다. 이러한 보상은 만일 보정후 녹색 채널이 클리핑되지 않는 다면 완전할 뿐이다. 다른 한편으로, 부분적으로 보상을 받는 것도 가능하다.
단계 S14에서, 단계 S3과 동일한 체크가 수행된다. 만일 컬러중의 어느 하나도 클리핑이 되지 않으면, 실제 클리핑은 적색 및 청색 채널에서 발생되었고, 녹색 을 보정하는 것에 의해 클리핑은 발생하지 않는다. 단계 S13에서 생성된 값은 단계 S18에서 출력될 것이다. 만일 적어도 하나의 조건이 만족되지 않는 다면, 클리핑된 것은 적색 및 청색 채널이 아니었거나 녹색 채널이 클리핑된다.
단계 S15에서, Ra의 값은 R+Eg+Eb로, Ga의 값은 G-Eg로, Ba의 값은 차이 B-Eb로 설정된다. 따라서, 만일 녹색 및 청색 채널이 둘 다 클리핑된다면, 이는 정확한 보상이 될 것이다. 이러한 보상은 만일 보정후 적색 채널이 클리핑되지 않는 경우에만 완벽하다. 다른 한편으로, 부분적으로 보상을 받는 것도 가능하다.
단계 S16에서, 단계 S3과 동일한 체크가 수행된다. 만일 컬러중의 어느 하나도 클리핑이 되지 않으면, 실제 클리핑은 녹색 및 청색 채널에서 발생되고, 적색을 보정하는 것에 의해 클리핑은 발생하지 않는다. 단계 S15에서 생성된 값은 단계 S18에서 출력될 것이다. 만일 적어도 하나의 조건이 만족되지 않는 다면, 모든 3개의 컬러는 클리핑되거나 또는 최적의 보정은 가능하지 않다. 다음으로, 단계 S17에서, Ra의 값은 R-Er로 설정되고, Ga의 값은 G-Eg로 설정되며, Ba의 값은 B-Eb로 설정된다.
위의 알고리즘은 본 발명을 벗어나지 않으면서 변경하는 것이 가능함은 명확하다. 예를 들면, 이전 컬러성분값(Rp)이 최소값(Rmin)과 최대값(Rmax)의 범위 내에 있는 지의 조건은 각 컬러에 대하여 별개로 체킹되는 것도 가능하다. 따라서, 검출된 상황에 의존하면서, 요구되는 클리핑 보상이 결정될 수 있다. 또한, 상이한 양을 갖는 다른 부화소부의 레벨을 보정함으로써 클리핑 부화소부(SPij)의 클리핑 에러로 인해 발생한 휘도에러를 보정하는 것이 가능하다. 그러나, 바람직하게는, 에러는 최소 컬러 편차를 얻기 위해 다른 컬러에 균일하게 확산된다. 그러나, 만일 다른 컬러 중 하나가 보정으로 인해 클리핑된다면 이는 항시 가능하지는 못한다.
상기 언급된 실시예들은 본 발명을 제한하기보다는 예시한 것에 지나지 않음을 주목해야 하며, 이 분야의 당업자라면 첨부된 청구항의 범위를 벗어나지 않으면서도 많은 대안 실시예를 창안하는 것이 가능함을 주목해야 할 것이다. 청구범위에서, 괄호 안에 놓인 어떠한 참조 기호도 청구범위를 제한하는 것으로 해석 되서는 안 될 것이다. 단어 "포함하는(Comprising)"은 청구범위에 기재된 것 이외에의 다른 구성요소나 단계의 존재를 배제하지 않는다. 단수로 쓰여진 구성요소는 복수의 구성요소에 대한 존재를 배제하지 않는다. 본 발명은 여러 개의 별개 소자를 포함하는 하드웨어와 프로그램된 컴퓨터에 의해 구현될 수 있다.
여러 개의 수단을 열거하는 장치 청구범위에서, 여러 개의 수단은 하드웨어의 동일 아이템에 의해 구체화될 수 있다. 어떤 수단이 상호 다른 종속항에서 인용된다는 단순한 사실은 이들 수단의 조합이 이점을 가질 수 없음을 뜻하지는 않는다.
전술한 바와 같이, 본 발명은 매트릭스 디스플레이 패널을 위한 구동장치에 관한 것으로서, 이 구동장치를 포함하는 디스플레이 디바이스 및 매트릭스 디스플레이 패널을 구동하는 방법에 이용 가능하다.

Claims (14)

  1. 양쪽 다 관성을 갖는 제 1 및 제 2 부화소부(SP11,SP12)를 포함하는 화소부(Pk)를 갖는 매트릭스 디스플레이 패널을 위한 구동장치(D)로서, 제 1 및 제 2 부화소부(SP11,SP12) 각각의 제 1 및 제 2 소정의 휘도 천이(BT1,BT2)를 나타내는 제 1 및 제 2 입력신호(R,G)에 응답하여 기설정된 반복속도로 각기 상기 제 1 및 제 2 부화소부(SP11,SP12)에 제 1 및 제 2 구동신호(Ra,Ga)를 인가하기 위한, 구동장치(D)로서,
    - 상기 제 1 부화소부(SP11)가 지속적으로 상기 기설정된 반복속도의 역수가 되는 단일의 기설정된 주기(Tf;TS1)내에서 상기 제 1 소정의 휘도 천이(BT1)를 실질적으로 완성하는 것을 가능케하도록 상기 제 1 부화소부(SP11)의 관성을 보상하기 위해 상기 제 1 구동신호(Ra)가 최대레벨(MA)을 초과해야만 하는지, 또는 최소레벨(MI)아래로 떨어지는지를 검출하기 위한 검출수단(LV1;CC,Fr,Fg,Fb), 및
    - 만일 상기 제 1 구동신호(Ra)가 각기 최대레벨(MA)을 초과해야 하는 지 또는 최소레벨(MI)아래로 떨어져야 하는 지가 검출된다면, 상기 제 2 구동신호(Ga)의 레벨을 증가 또는 감소 및 상기 관성을 보상하기 위해 제 1 및/또는 제 2 구동신호(Ra,Ga)를 적응하기 위한 적응수단(AC,CO;CC)
    를 포함하는 갖는 매트릭스 디스플레이 패널을 위한 구동장치.
  2. 제 1 항에 있어서,
    상기 화소부(Pk)는 제 3 부화소부(SP21)를 더 포함하며,
    상기 구동장치(D)는 상기 기설정된 반복속도로 상기 제 3 부화소부(SP21)에 제 3 구동신호(Ba)를 인가하기 위해 상기 제 3 부화소부(SP21)의 제 3 소정의 휘도 천이를 가리키는 제 3 입력신호(B)를 더 수신하도록 배열되며,
    상기 구동신호(Ga)의 레벨을 증가 또는 감소시키는 상기 수단(AC,CO;CC)은, 상기 제 2 구동신호(Ga) 및 상기 제 3 구동신호(Ba)를 인가하기 위해, 상기 제 1 구동신호(Ra)의 제 1 획득 가능한 최소레벨(Rmi),상기 제 1 구동신호(Ra)의 제 1 획득 가능한 최대레벨(Rma), 상기 제 2 입력신호(G), 및 상기 제 3 입력신호(B)를 수신하는 클리핑 보상부(CC)를 포함하되,
    만일 상기 제 1 구동신호(Ra)가 최대레벨(MA)을 초과해야만 하는 지 또는 최소레벨(MI)아래로 떨어져야 되는지가 검출되면, 상기 제 2 및 제 3 구동신호(Ga,Ba)의 상기 레벨중 적어도 하나는 각기 제 2 및 제 3 입력신호(G,B)의 레벨에 관하여 증가 또는 감소되는 매트릭스 디스플레이 패널을 위한 구동장치.
  3. 제 1 항에 있어서,
    상기 기설정된 주기(Tf;TS1)는 프레임 주기(Tf) 또는 라인 주기(TS1)인 매트릭스 디스플레이 패널을 위한 구동장치.
  4. 제 3 항에 있어서,
    이전 프레임의 이전 제 1 입력신호(Rp)를 공급하기 위해 상기 제 1 입력신호 (R)를 저장하는 프레임 메모리부(FM;FB)를 더 포함하며,
    상기 제 1 구동신호(Ra)가 최대레벨(MA)을 초과해야만 하는 지 또는 최소레벨(MI)아래로 떨어져야 하는지를 검출하는 검출수단(LV1;CC,Fr,Fg,Fb)은, 상기 이전 제 1 입력신호의 레벨(Rp)로부터 시작하여 상기 제 1 부화소부(SP11)에 상기 최소레벨(MI)을 인가함으로써 획득되는 제 1 획득 가능한 최소레벨(Rmi) 및 상기 제 1 부화소부(SP11)에 최대레벨(MA)을 인가함으로써 획득되는 제 1 획득 가능한 최대레벨(Rma)을 결정하기 위해 상기 이전 제 1 입력신호(Rp)를 수신하는 제 1 제한값 결정 회로부(Fr)를 포함하며,
    상기 제 2 구동신호(Ga)의 레벨을 증가 또는 감소시키는 상기 인가수단(AC,CO;CC)은, 만일 상기 제 1 구동신호(Ra)가 최대레벨(MA)을 초과해야만 하는 지 또는 최소레벨(MI)아래로 떨어져야 하는 지를 검출하면, 각기 상기 제 2 입력신호(G)의 레벨에 관하여 증가 또는 감소되는 레벨을 갖는 상기 제 2 구동신호(Ga)를 인가하기 위해 상기 제 1 획득 가능한 최소레벨(Rmi), 상기 제 1 획득 가능한 최대레벨(Rma) 및 상기 제 2 입력 신호(G)를 수신하는 클리핑 보상부(CC)를 포함하는 매트릭스 디스플레이 패널을 위한 구동장치.
  5. 제 4 항에 있어서,
    상기 프레임 메모리부(FM;FB)는 상기 이전 프레임의 이전 제 2 입력신호(Gp)를 공급하기 위해 상기 제 2 입력신호(G)를 더 저장하기 위해 배열되며,
    상기 구동장치(D)는 상기 제 2 부화소부(SP12)에 오버드라이브된 제 2 구동 신호(Ga')를 인가하기 위해 상기 제 구동신호(Ga) 및 상기 이전 제 2 입력신호(Gp)를 수신하는 오버드라이브 회로부(Og)를 더 포함하는 매트릭스 디스플레이 패널을 위한 구동장치.
  6. 제 3 항에 있어서,
    이전 프레임의 이전 제 1 구동신호(Rp)를 인가하기 위한 상기 제 1 구동신호(Ra) 및 이전 프레임의 이전 제 2 구동신호(Gp)를 인가하기 위한 상기 제 2 구동신호(Ga)를 저장하는 프레임 메모리부(FB;FM)를 더 포함하며,
    상기 제 1 구동신호(Ra)가 최대레벨(MA)을 초과해야만 하는 지 또는 최소레벨(MI)아래로 떨어지는 지를 검출하는 검출수단(LV1;CC,Fr,Fg,Fb)은, 상기 이전 제 1 입력신호의 레벨로부터 시작하여 상기 제 1 부화소부(SP11)에 상기 최소레벨(MI)을 인가함으로써 획득되는 제 1 획득 가능한 최소레벨(Rmi) 및 상기 제 1 부화소부(SP11)에 최대레벨(MA)을 인가함으로써 획득되는 제 1 획득 가능한 최대레벨(Rma)을 결정하기 위해 상기 이전 제 1 구동신호(Rp)를 수신하는 제 1 제한값 결정 회로부(Fr)를 포함하며,
    상기 제 2 구동신호(Ga)의 레벨을 증가 또는 감소시키는 상기 인가수단(AC,CO;CC)은, 만일 상기 제 1 구동신호(Ra)가 최대레벨(MA)을 초과해야만 하는 지 또는 최소레벨(MI)아래로 떨어져야 하는 지를 검출하면, 각기 상기 제 2 입력신호(G)의 레벨에 관하여 증가 또는 감소되는 레벨을 갖는 상기 제 2 구동신호(Ga)를 인가하기 위해 상기 제 1 획득 가능한 최소레벨(Rmi), 상기 제 1 획득 가능한 최대 레벨(Rma) 및 상기 제 2 입력 신호(G)를 수신하는 클리핑 보상부(CC)를 포함하는 매트릭스 디스플레이 패널을 위한 구동장치.
  7. 제 6 항에 있어서,
    상기 제 2 부화소부(SP12)에 오버드라이브된 제 2 구동신호(Ga')를 인가하기 위해 상기 제 2 구동신호(Ga) 및 상기 이전 제 2 구동신호(Gp)를 수신하는 구동드라이브 회로부(Og)를 더 포함하는 매트릭스 디스플레이 패널을 위한 구동장치.
  8. 제 1 항에 있어서,
    상기 제 2 구동신호(Ga)의 상기 레벨을 증가 또는 감소시키기 위한 상기 인가수단(AC,CO;CC)은 상기 제 1 및 제 2 부화소부(SP11,SP12)의 소정 휘도 천이와 실제상으로 동일한 상기 제 1 및 제 2 부화소부(SP11,SP12)의 상기 소정 휘도 천이를 상기 제 1 구동신호(Ra)의 레벨과 함께 획득하기 위해 상기 제 2 구동신호(Ga)의 상기 레벨을 변경하기 위해 배열되는 매트릭스 디스플레이 패널을 위한 구동장치.
  9. 제 4 항 내지 제 6 항에 있어서,
    상기 클링핑 보상부(CC)에 소스 감마 보정된 최소레벨(rmi) 및 소스 감마 보정된 최대레벨(rma)을 제공하기 위해, 상기 획득 가능한 최대레벨(Rma)을 수신하는 소스 감마 보정부(Hr)를 더 포함하는 매트릭스 디스플레이 패널을 위한 구동장치.
  10. 제 4 항 내지 제 6 항에 있어서,
    보정된 제 1 구동신호(Ra2)를 인가하기 위해 상기 제 1 구동신호(Ra)를 수신하는 디스플레이 감마 보정부(Kr)를 더 포함하는 매트릭스 디스플레이 패널을 위한 구동장치.
  11. 제 4 항에 있어서,
    상기 화소부(Pk)는 제 3 부화소부(SP21)를 더 포함하며,
    상기 구동장치(D)는 상기 프레임 주기(Tf)의 역수가 되며, 프레임속도로 상기 제 3 부화소부(SP21)에 제 3 구동신호(Ba)를 인가하기 위해 상기 제 3 부화소부(SP21)의 제 3 소정의 휘도 천이를 나타내는 제 3 입력신호(B)를 더 수신하기 위해 배열되며,
    상기 프레임 메모리부(FB)는 각기 이전 제 2 입력신호(Gp) 및 이전 제 3 입력신호(Bp)를 인가하기 위해 상기 제 2 입력신호(G) 및 상기 제 3 입력신호(B)를 더 저장하기 위해 배열되며,
    상기 검출수단(LV1;CC,Fr,Fg,Fb)은,
    - 상기 이전 제 2 입력신호의 레벨(Gp)로부터 시작하여 상기 제 2 부화소부(SP12)에 상기 최소레벨(MI)을 인가함으로써 획득되는 제 2 획득 가능한 최소레벨(Gmi) 및 상기 제 2 부화소부(SP12)에 최대레벨(MA)을 인가함으로써 획득되는 제 2 획득 가능한 최대레벨(Gma)을 결정하기 위해 상기 이전 제 2 입력신호(Gp)를 수신 하는 제 2 제한값 결정 회로부(Fg)와,
    - 상기 이전 제 3 입력신호의 레벨(Bp)로부터 시작하여 상기 제 3 부화소부(SP21)에 상기 최소레벨(MI)을 인가함으로써 획득되는 제 3 획득 가능한 최소레벨(Bmi) 및 상기 제 3 부화소부(SP21)에 최대레벨(MA)을 인가함으로써 획득되는 제 3 획득 가능한 최대레벨(Bma)을 결정하기 위해 상기 이전 제 3 입력신호(Bp)를 수신하는 제 2 제한값 결정 회로부(Fb)를 더 포함하며,
    - 상기 클리핑 보상부(CC)는, 상기 제 3 구동신호(Ba)를 인가하기 위해 상기 제 3 입력신호(Bp)를 더 수신하기 위해 배열되는데, 만일 상기 제 1 구동신호(Ra)가 최대레벨(MA)을 초과해야만 하는지 또는 최소레벨(MI)아래로 떨어져야 하는지를 검출하면, 상기 제 2 및 제 3 구동신호(Ga,Gb) 중 적어도 하나의 레벨은 상기 제 2 및 제 3 입력신호(G,B)의 상기 레벨에 관하여 각각 증가 또는 감소되는 매트릭스 디스플레이 패널을 위한 구동장치.
  12. 제 1 항의 구동장치(D) 및 디스플레이 패널(1)을 포함하는 디스플레이 디바이스.
  13. 제 12 항의 디스플레이 디바이스 및 신호 처리 회로부(SPC)를 포함하는 디스플레이 장치.
  14. 관성을 양쪽 다 가지는 제 1 및 제 2 부화소부(SP11,SP12)를 갖는 화소부 (Pk)를 포함하는 매트릭스 디스플레이 패널을 구동하는 방법으로서,
    상기 방법은,
    기설정된 반복속도로 각기 제 1 및 제 2 부화소부(SP11,SP12)에 제 1 및 제 2 구동신호(Ra,Ga)를 인가하기 위한 각기 상기 제 1 및 제 2 부화소부(SP11,SP12)의 제 1 및 제 2 소정의 휘도 천이(BT1,BT2)를 나타내는 제 1 및 제 2 입력신호(R,G)를 수신하는 단계(D)를 포함하되,
    상기 단계는,
    - 상기 제 1 부화소부(SP11)가 실질적으로 상기 기설정된 반복속도의 역수가 되는 단일의 기설정된 주기(Tf;TS1)내에 상기 제 1 소정의 휘도 천이(BT1)를 완성하도록 하기 위해 상기 제 1 부화소부(SP11)의 관성을 보상하도록 상기 제 1 구동신호(Ra)가 최대레벨(MA)을 초과해야만 하는 지, 또는 최소레벨(MI)아래로 떨어져야 하는지를 검출하기 위한 검출하는 검출단계(LV1;CC,Fr,Fg,Fb), 및
    - 만일 상기 제 1 구동신호(Ra)가 각기 최대레벨(MA)을 초과해야 하는 지 또는 최소레벨(MI)아래로 떨어져야 하는 지가 검출된다면, 상기 제 2 구동신호(Ga)의 레벨을 증가 또는 감소시키는 증가 또는 감소단계(AC,CO;CC)를 포함하는 매트릭스 디스플레이 패널을 구동하는 방법.
KR1020067020230A 2004-04-01 2005-03-25 매트릭스 디스플레이 장치의 구동 KR20070010018A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04101361 2004-04-01
EP04101361.6 2004-04-01

Publications (1)

Publication Number Publication Date
KR20070010018A true KR20070010018A (ko) 2007-01-19

Family

ID=34962297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067020230A KR20070010018A (ko) 2004-04-01 2005-03-25 매트릭스 디스플레이 장치의 구동

Country Status (6)

Country Link
US (1) US20070273713A1 (ko)
EP (1) EP1735771A2 (ko)
JP (1) JP2007531045A (ko)
KR (1) KR20070010018A (ko)
CN (1) CN1998042A (ko)
WO (1) WO2005096263A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090059581A1 (en) * 2006-02-27 2009-03-05 Keiji Hayashi Display Device
KR101179215B1 (ko) * 2006-04-17 2012-09-04 삼성전자주식회사 구동장치 및 이를 갖는 표시장치
EP2339329A3 (de) * 2007-02-21 2012-04-04 Agfa HealthCare N.V. System und Verfahren zur optischen Kohärenztomographie
EP2267403A3 (de) 2007-02-21 2011-04-20 Agfa HealthCare N.V. System und Verfahren zur optischen Kohärenztomographie
EP1962049B1 (de) * 2007-02-21 2015-12-23 Agfa HealthCare N.V. System und Verfahren zur optischen Kohärenztomographie
EP1962051A1 (de) * 2007-02-21 2008-08-27 Agfa HealthCare N.V. System und Verfahren zur optischen Kohärenztomographie
ATE511635T1 (de) * 2007-02-21 2011-06-15 Agfa Healthcare Nv System zur optischen kohärenztomographie
EP1962079B1 (de) * 2007-02-21 2016-06-01 Agfa HealthCare N.V. System und Verfahren zur optischen Kohärenztomographie
JP5173342B2 (ja) * 2007-09-28 2013-04-03 株式会社ジャパンディスプレイイースト 表示装置
CN101739965B (zh) * 2008-11-07 2013-02-13 奇美电子股份有限公司 液晶面板驱动方法及液晶显示器
JP5138096B2 (ja) 2009-05-22 2013-02-06 シャープ株式会社 画像表示装置
JP2015057637A (ja) * 2013-08-09 2015-03-26 セイコーエプソン株式会社 集積回路、表示装置、電子機器および表示制御方法
JP6288818B2 (ja) * 2013-11-11 2018-03-07 株式会社Ｊｏｌｅｄ 信号生成装置、信号生成プログラム、信号生成方法、及び、画像表示装置
CN104155789B (zh) * 2014-08-05 2017-02-15 上海中航光电子有限公司 一种像素结构及其像素补偿方法
WO2017188347A1 (ja) * 2016-04-28 2017-11-02 シャープ株式会社 液晶表示装置、液晶パネルの駆動方法、液晶表示装置における書き込み信号の設定方法
TWI626642B (zh) * 2017-06-20 2018-06-11 友達光電股份有限公司 顯示裝置及其伽瑪曲線補償電路與驅動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0927416A1 (en) * 1997-07-22 1999-07-07 Koninklijke Philips Electronics N.V. Display device
DE69800055T2 (de) * 1998-04-17 2000-08-03 Barco Nv Videosignalumsetzung zur Steuerung einer Flüssigkristallanzeige
JP2003029713A (ja) * 2001-07-06 2003-01-31 Internatl Business Mach Corp <Ibm> 液晶表示装置、液晶ディスプレイ駆動回路、液晶ディスプレイの駆動方法、およびプログラム
JP4537679B2 (ja) * 2003-09-18 2010-09-01 株式会社東芝 液晶表示装置
JP2005141190A (ja) * 2003-10-16 2005-06-02 Hitachi Ltd 表示装置
US7696988B2 (en) * 2004-04-09 2010-04-13 Genesis Microchip Inc. Selective use of LCD overdrive for reducing motion artifacts in an LCD device
WO2005101364A1 (en) * 2004-04-13 2005-10-27 Genesis Microchip Inc. Pixel overdrive for an lcd panel with a very slow response pixel

Also Published As

Publication number Publication date
WO2005096263A3 (en) 2007-01-04
EP1735771A2 (en) 2006-12-27
JP2007531045A (ja) 2007-11-01
US20070273713A1 (en) 2007-11-29
CN1998042A (zh) 2007-07-11
WO2005096263A2 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
KR20070010018A (ko) 매트릭스 디스플레이 장치의 구동
KR101443371B1 (ko) 액정표시장치 및 그의 구동방법
KR101301770B1 (ko) 액정표시장치와 그 디밍 제어방법
KR100791185B1 (ko) 표시 장치
US20060109220A1 (en) Method and apparatus for driving liquid crystal display
JP2003029713A (ja) 液晶表示装置、液晶ディスプレイ駆動回路、液晶ディスプレイの駆動方法、およびプログラム
US9183797B2 (en) Display device and control method for display device
WO2007018219A1 (ja) 表示装置の駆動制御装置、表示方法、表示装置、表示モニター、テレビジョン受像機
EP2221801A1 (en) Display device
KR20140108957A (ko) 액정 표시 장치 및 영상 신호 처리 방법
KR102510573B1 (ko) 투명 표시 장치 및 그 구동 방법
KR100958324B1 (ko) 입력 영상 데이터에 따른 백라이트 휘도 조절 기능을가지는 영상 데이터 처리 장치, 이를 가지는 액정 표시장치 및 액정 표시 장치의 구동 방법
KR101189455B1 (ko) 액정표시장치 및 그 구동방법
US9443489B2 (en) Gamma curve compensating method, gamma curve compensating circuit and display system using the same
JP2007531044A (ja) マトリックス表示器のピクセルのオーバードライブ
CN113808550A (zh) 可应用于在显示模块中进行亮度增强的设备
JP6867106B2 (ja) 画像表示装置および画像表示方法
KR101308223B1 (ko) 액정 표시 장치
US20090010339A1 (en) Image compensation circuit, method thereof, and lcd device using the same
KR101030534B1 (ko) 액정표시장치의 구동방법 및 구동장치
US20040227712A1 (en) Image processing method, image processing apparatus, and liquid crystal display using same
KR101839450B1 (ko) 디스플레이 스크린을 구동하기 위한 제어 방법, 제어 장치
KR20070098124A (ko) 액정표시장치의 구동회로 및 이의 구동방법
KR101147089B1 (ko) 표시장치와 그 구동방법
KR100768810B1 (ko) Ｌｃｄ의 오버 드라이빙 제어 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid