KR20070009941A

KR20070009941A - 서브 프레임 기반의 스위칭을 위한 레지덴셜 이더넷 스위치장치

Info

Publication number: KR20070009941A
Application number: KR20050064592A
Authority: KR
Inventors: 왕사해; 이관수; 오윤제; 고준호; 김상호; 조재헌
Original assignee: 삼성전자주식회사
Priority date: 2005-07-16
Filing date: 2005-07-16
Publication date: 2007-01-19
Also published as: US20070014279A1; KR101163146B1; JP2007028631A

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야

본 발명은 Residential 이더넷 스위치에 관한 것으로, 특히 서브 프레임 기반의 스위칭이 가능한 Residential 이더넷 스위치에 관한 것임.

2. 발명이 해결하려고 하는 기술적 과제

본 발명은 Residential 이더넷의 각각의 전송 노드에서 실시간 데이터의 전송의 지연 한계를 보장하기 위한 서브 프레임 기반의 Residential 이더넷 노드 장치를 제공하는데 그 목적이 있음.

3. 발명의 해결 방법의 요지

본 발명은, 등시성 데이터(Isochronous Data)와 비동기 데이터(Asynchronous Data)를 구분하여 전송하는 Residential 이더넷 시스템에서 서브 프레임 기반의 스위칭을 하는 Residential 이더넷 스위칭 장치에 있어서, 상기 Residential 이더넷 스위칭 장치에 입력된 Residential 이더넷 프레임을 각각의 Residential 이더넷 서브 프레임으로 파싱하고, 이를 입력받는 다수의 수신 데이터 경로 처리부; 상기 다수의 수신 데이터 경로 처리부를 통해 입력된 Residential 이더넷 서브 프레임들에 대한 스위칭 동작을 수행하는 스위치 패브릭(Switch Fabric); 상기 스위치 패브릭을 통해 스위칭된 상기 Residential 이더넷 서브 프레임들을 다중화하여 출력할 수 있도록 출력 경로를 제공하는 다수의 전송 데이터 경로 처리부; 및 상기 다수의 수신 데이터 경로 처리부, 상기 스위치 패브릭(Switch Fabric) 및 상기 다수의 전송 데이터 경로 처리부에 연결되어, 상기 각각의 Residential 이더넷 서브 프레임들에 대한 사이클 카운터 정보를 제공하는 지역 사이클 카운터를 포함함.

4. 발명의 중요한 용도

본 발명은 Residential 이더넷 시스템 등에 이용됨.

Residential 이더넷, CP, 스위치 패브릭

Description

서브 프레임 기반의 스위칭을 위한 레지덴셜 이더넷 스위치 장치{Residential Ethernet Switching Apparatus For Switching Based Sub Frame}

도 1 는 일반적인 Residential 이더넷에서의 전송 사이클의 구조에 대한 일실시예 구조도.

도 2 는 본 발명에 따른 Residential 이더넷에서의 전송 사이클의 일실시예 구조도.

도 3 은 본 발명에 따른 Residential 이더넷에서의 서브 프레임에 대한 일실시예 구조도.

도 4 는 본 발명이 적용되는 전형적인 Residential 이더넷 스위치 장치의 일실시예 구성도.

도 5 는 본 발명에 따른 Residential 이더넷 스위칭 장치에서 전송 데이터 경로 처리부에 관한 일실시예 상세 구성도.

본 발명은 Residential 이더넷 스위치에 관한 것으로, 특히 서브 프레임 기 반의 스위칭이 가능한 Residential 이더넷 스위치에 관한 것이다.

이더넷(Ethernet)은 가장 광범위하게 설치된 근거리통신망 기술이다. 이제는 IEEE(Institute of Electrical and Electronics Engineers) 802.3에 표준으로 정의되어있지만, 이더넷은 원래 제록스에 의해 개발되었으며, 제록스와 DEC 그리고 인텔 등에 의해 발전되었다.

종래의 이더넷은 IEEE 802.3에서 규정된 CSMA/CD(Carrier Sense Multiple Access/Collision Detect) 프로토콜을 이용하여 경쟁적으로 액세스하기 때문에, IFG(Inter Frame Gap) 간격을 유지하면서 상위 계층의 서비스 프레임을 이더넷 프레임으로 생성하여 전송한다. 이때, 상위 서비스 프레임의 종류에 상관없이 발생 순서대로 전송을 한다. 즉, 이더넷은 서로 다른 여러 단말 사이에 또는 여러 사용자 사이에 데이터를 전송하고자 할 때 가장 보편적으로 익숙하게 접할 수 있는 기술 중 하나다.

이러한 이더넷은 모든 이더넷 프레임에 대해 동일한 우선권을 부여하고 경쟁을 통해 전송하는 CSMA/CD 방식의 전송을 하기 때문에 전송 시간 지연에 민감한 동영상이나 음성전달에 적합하지 않은 기술로 알려져 있다.

그러나 최근 들어서는 이러한 동영상이나 음성전달 등에 있어서의 문제점을 제 3 계층(3rd Layer)에서 해결하기 위한 많은 시도와 이론들이 제안되었다. 그러나 이러한 제안들은, 태생적인 이더넷의 성능 한계에 의해서, 단지 느슨하고 낮은 품질의 실시간 응용 프로그램들에 대해서만 적용될 수 있을 뿐이다.

하지만 MP3 음악, 온라인 비디오, 디지털 이미지 및 다가올 디지털 TV등의 디지털 미디어의 커다란 발전에 따라, 실시간 응용 프로그램들을 지원하기 위한 이더넷 상의 발전이 급하게 요구되고 있다.

이러한 실시간 통신의 한 방법으로 제안된 것이 Residential 이더넷이다.

Residential 이더넷은 125μsec 단위의 1 사이클을 전송 단위로 하여, 동기 데이터의 전송을 위한 구간과 비동기 데이터의 전송을 위한 구간을 나누고, 동기 데이터의 전송을 위한 구간에 대해 우선권을 부여함으로써 QoS를 보장할 수 있도록 하는 것이다.

도 1 는 일반적인 Residential 이더넷에서의 전송 사이클의 구조에 대한 일실시예 구조도이다.

도 1에 도시된 바와 같이, 종래의 Residential 이더넷에서는 데이터 전송을 위한 전송 사이클을 125μsec 단위의 1 사이클(10)로 구성하며, 각각의 사이클에는 비동기 데이터의 전송을 위한 비동기(Async) 프레임 구간(110) 및 동기 데이터의 전송을 위한 동기(Sync) 프레임 구간(100)을 포함한다.

좀 더 상세히 살펴보면, 동기 데이터의 전송을 위한 동기 프레임 구간(100)은 전송 사이클에서 가장 우선권을 가진 부분으로 현재 논의 중인 안에 따르면 각각 738 바이트로 구성된 서브 동기 프레임들(101, 102, 103)이 포함된다(물론 논의 중이 안은 변동이 가능하다).

그리고, 비동기 데이터의 전송을 위한 비동기 프레임 구간(110)은 해당 영역에 가변적인 크기를 가지는 서브 비동기 프레임들(111, 112, 113)이 포함된다.

이와 같은 Residential 이더넷에 있어서, 동기 데이터의 노드 간의 전송에 있어서의 지연의 한계는 250μs이다. 즉, 소정의 노드에서 하나의 동기 데이터가 전송된 후, 해당 노드에서 250μs내에 그 다음 동기 데이터가 전송되어야 동기 데이터에 대한 QoS를 보장할 수 있다는 것이다.

이와 같은 250μs의 지연 한계는 일반적인 레가시 이더넷에 비해 훨씬 더 중요하게(Critical) 된다. 이러한 지연 한계를 각각의 Residential 이더넷 전송 노드에서 지키도록 하기 위해서는 "허락 제어(Admission control)"가 사용된다. 그러나 이러한 제어만을 통해서는 이와 같은 250μs의 지연 한계를 충분히 지키는 것이 불가능하다. 왜냐하면 각각의 노드 간의 타이밍 제어가 우선되어서 각각의 노드 간의 시간에 대한 균일한 제어가 가능한 후에 상기와 같은 허락 제어(Admission control)가 사용될 수 있기 때문이다. 그러나 현재의 Residential 이더넷 시스템에서는 이와 같은 각각의 노드에 대한 타이밍 제어 방법에 대해서는 제안되고 있지 않아서, 실시간 데이터의 전송에 QoS를 충분히 만족시킬 수 없는 문제점이 있다.

본 발명은, 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, Residential 이더넷의 각각의 전송 노드에서 실시간 데이터의 전송의 지연 한계를 보장하기 위한 서브 프레임 기반의 Residential 이더넷 노드 장치를 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위한 본 발명은, 등시성 데이터(Isochronous Data)와 비동기 데이터(Asynchronous Data)를 구분하여 전송하는 Residential 이더넷 시스템에서 서브 프레임 기반의 스위칭을 하는 Residential 이더넷 스위칭 장치에 있어서, 상기 Residential 이더넷 스위칭 장치에 입력된 Residential 이더넷 프레임을 각각의 Residential 이더넷 서브 프레임으로 파싱하고, 이를 입력받는 다수의 수신 데이터 경로 처리부; 상기 다수의 수신 데이터 경로 처리부를 통해 입력된 Residential 이더넷 서브 프레임들에 대한 스위칭 동작을 수행하는 스위치 패브릭(Switch Fabric); 상기 스위치 패브릭을 통해 스위칭된 상기 Residential 이더넷 서브 프레임들을 다중화하여 출력할 수 있도록 출력 경로를 제공하는 다수의 전송 데이터 경로 처리부; 및 상기 다수의 수신 데이터 경로 처리부, 상기 스위치 패브릭(Switch Fabric) 및 상기 다수의 전송 데이터 경로 처리부에 연결되어, 상기 각각의 Residential 이더넷 서브 프레임들에 대한 사이클 카운터 정보를 제공하는 지역 사이클 카운터를 포함한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

본 발명에서는 종래의 Residential 이더넷에서 사용하던 슬롯 데이터화된 동기 프레임 구간을 다수의 등시성 패킷(Isochronous Packet)으로 구성하고 각각의 목적지별 데이터를 해당되는 등시성 패킷에 서브 프레임화하여 전송하도록 구성한 다. 본 발명의 실시예에 따른 Residential 이더넷에 대한 서브 프레임 기반의 수퍼 프레임 구조는 도 2 와 같다.

도 2 는 본 발명에 따른 Residential 이더넷에서의 전송 사이클의 일실시예 구조도이다.

도 2를 참조하면, 본 발명에 따른 Residential 이더넷(Residential Ethernet, 이하 RE라고 함)에서의 전송 사이클은, 시간 축이 동기화를 고려하여 125μsec 간격(동기 링크를 위한 기본 주기)의 주기로 나뉘어 진다. 그리고 각각의 주기 안에서 다수의 등시성 패킷(Isochronous Packet)(21-1, 21-2)과 비동기 패킷(Asynchronous Packet)(22-1, 22-2)이 존재하며, 이 중 등시성 패킷들(21-1, 21-2)이 우선 전송되고, 그 다음으로 비동기 패킷들(22-1, 22-2)이 전송된다. 비동기 패킷의 포맷과 처리는 통상의 레가시 이더넷과 동일하기 때문에 본 발명의 실시예에서는 그 기재를 생략한다.

여기서 등시성 패킷(21-1, 21-2)을 좀 더 상세히 살펴보면, 각각의 등시성 패킷은 이더넷 헤더(201)(목적지 주소를 나타내기 위한 DA 필드, 소스 주소를 나타내기 위한 SA 필드 및 길이 정보를 표시하는 L 필드를 포함함.)와 FCS(Frame Checksum Sequence)(207)로 싸여진 프레임 바디 내에 다수의 가변 길이를 가지는 서브 프레임으로 구성된다.

각각의 서브 프레임은 컨트롤(Ctrl) 필드(203), 바디 길이(Body Length) 필드(204), 동기 링크 식별자(Synchronous Link Identifier) 필드(205) 및 서브 프레임 바디 필드(206)를 포함하여 이루어진다. 이에 대한 상세한 설명은 후술하는 도 3을 통해 하기로 한다.

도 3 은 본 발명에 따른 Residential 이더넷에서의 서브 프레임에 대한 일실시예 구조도이다.

도 3을 참조하면, 본 발명에 따른 Residential 이더넷에서의 서브 프레임은, 가로축을 비트 수로 표시하고 세로축을 바이트로 표시하여 도시하는데, 그 포함된 내용은 컨트롤(Ctrl) 필드(203), 바디 길이(Body Length) 필드(304), 동기 링크 식별자(Synchronous Link Identifier) 필드(305) 및 서브 프레임 바디 필드(306)이 있다.

이 중 컨트롤 필드(203)는 5 비트(B0, b7~b3)로 구성되어, 서브 프레임 타입과 사이클 패리티(CP : Cycle Parity)를 위해 단지 2 비트(B0, b7~b6)가 사용되고 나머지 3 비트(B0, b5~b3)는 미래를 위해 보류된 것으로 예시한다.

그리고 바디 길이 필드(304)(BL : Body Length)(B0, b2~b0; B1)는 서브 프레임의 바디 길이를 DW(Double Word Unit, 4바이트)로 표시하기 위한 것이다. 이와 같은 바디 길이 필드(304)는 서브 프레임 범위를 한계짓기 위해 필요하고, 대역폭 계산과 같은 또다른 동작을 위해 요구된다. 그리고 이는 프레임 기반의 솔루션에서는 삭제될 수 있다.

그리고 바디 길이 필드(304)는 2 부분으로 나뉘는데, 그 하나(B0, b2~b0)(304-1)는 강제적으로 부여된(mandatory) 영역이고 나머지 하나(B1)(304-2)는 선택적으로 사용가능한 영역이다.

그리고 동기 링크 식별자 필드(SLID : Synchronous link identifier field)(305)는 해당 서브 프레임이 속한 동기 링크를 표시하기 위한 것으로, 서브 프레임 스위칭을 위해 사용된다. 그리고 동기화 링크를 따르는 모든 스위치 장치들은 그 동기 링크 식별자에 의해 스위칭 기록을 저장해야 한다. 이러한 동기 링크 식별자 필드(305)는 서브 프레임 기반의 솔루션이나 프레임 기반의 솔루션에서 모두 필수적인 것이다.

그리고 컨트롤 필드(203)의 "T" 비트(301)는 서브 프레임이 동기 데이터 전송인지를 표시하기 위한 것으로, 본 발명의 실시예에서는 "0"으로 설정되는 경우 동기 데이터 전송을 표시하는 것으로 설정된다. 즉, 모든 데이터가 0에서 2047DW의 크기를 가지는 서브 프레임 바디(306)를 통해 운반되는 것을 의미한다. 서브 프레임의 최대 길이는 2047 DW(또는 8188 바이트)이고, 이는 현재 사용 중인 통상의 이더넷 프레임의 최대 길이보다 길다. 따라서 이후에 사용될 확장된 이더넷 프레임(Jumbo Ethernet Frame)에도 적용할 수 있다. 만약 확장된 이더넷 프레임이 널리 사용되지 않게 된다면, 긴 길이의 서브 프레임은 동일한(identical) 서브 프레임 헤더를 가지는 다수의 세그먼트들로 나뉠 수 있다.

만약 컨트롤 필드(203)의 "T" 비트(301)가 "1"으로 설정되는 경우는 동기 제어, 관리 및 동작 메시지가 서브 프레임 바디를 통해 전송된다는 것을 표시하는 것으로 설정된다.

여기서, 동기 제어, 관리 및 동작 메시지는 대역폭 예약, 동기 스위칭 테이블 동작, 디바이스 타입 발견, 동기 전송 제어, 매체 디바이스 제어 및 협상 등의 정보를 포함한다.

이러한 동기 제어 및 관리 서브 프레임(CMSF : Control and Management Sub Frame)은 즉각적인 응답을 위해 등시성 패킷 내에 인캡슐화된다. 시간에 민감하지 않고 동기 링크의 구성 전에 필요한 다른 동작(예컨데, 시간 동기와 동기 링크 식별자의 획득과 같은)은 비동기 패킷으로 전송되어야 한다. 이러한 CMSF에 관한 상세한 포맷은 여기서는 설명하지 않는다.

그리고 컨트롤 필드(203)의 "CP" 비트(302)는 해당 서브 프레임이 기수 또는 우수 사이클에 속하는지를 나타내기 위한 것이다. 본 발명의 실시예에서는 CP 비트(302)가 "0"이면 우수 사이클을 표시하고, CP 비트(302)가 "1"이면 기수 사이클을 표시하는 것으로 한다. 그래서 계속적으로 수신되는 서브 프레임 스트림은 대응되는 사이클(즉, 우수 사이클 또는 기수 사이클)로 나뉠 수 있다. 이러한 CP의 사용은 후술하기로 한다.

그리고 컨트롤 필드(203)의 나머지 3비트는 미래를 위한 보류 필드(303)로 남겨둔다.

그리고 SFCS 필드(307)는 서브 프레임의 유효성을 체크하기 위하여 사용되는 것으로, 서브 프레임 기반에서만 사용된다. 그리고 이더넷 프레임의 FCS 필드 연산과 같은 알고리즘을 사용하여 연산된다.

이상의 본 발명에 따른 Residential 이더넷 시스템에서의 서브 프레임 헤더의 필드에 대한 설명은 다음 <표 1>과 같이 간략히 표시한다.

도 4 는 본 발명이 적용되는 전형적인 Residential 이더넷 스위치 장치의 일실시예 구성도이다.

도 4에 도시된 바와 같이, 전형적인 Residential 이더넷 스위치 장치는 일반적인 레가시 이더넷 스위치 장치와 거의 그 구성이 동일하다.

모든 Residential 이더넷 프레임들은 파싱되어 Residential 이더넷 스위치로 입력된다. 도 4 에 도시된 바와 같이, Residential 이더넷 스위칭을 위해서는 3개의 주요한 모듈을 필요로 한다. 즉, 각각의 서브 프레임으로 파싱된 Residential 이더넷 프레임들을 입력받는 수신 데이터 경로 처리부(41-1 내지 41-n), 수신된 Residential 이더넷 프레임들에 대한 스위칭 동작을 수행하는 스위치 패브릭(Switch Fabric)(42) 및 스위칭된 Residential 이더넷 프레임들을 다중화할 수 있도록 출력 경로를 제공하는 전송 데이터 경로 처리부(43-1 내지 43-m)를 필요로 한다.

이상의 수신 데이터 경로 처리부(41-1 내지 41-n), 스위치 패브릭(Switch Fabric)(42) 및 전송 데이터 경로 처리부(43-1 내지 43-m)는 Residential 이더넷 스위치 장치 뿐 아니라 일반적인 레가시 이더넷 스위치 장치에 있어서도 동일한 구성이다.

본 발명에서는 Residential 이더넷 스위치 동작을 위한 특유한 모듈을 더 포함하는 것을 특징으로 하고 있는데, 이는 지역 사이클 카운터(Local Cycle Counter)(44)이다.

Residential 이더넷에서 모든 노드의 시간 동기화가 이루어진 후, 각각의 노드의 시간 카운터는 125μs으로 나뉘어 지역 사이클 카운터(44)가 된다. 그래서 지역 사이클 카운터(44)도 네트워크 단위의 동기화가 이루어지게 되고, 사이클의 시작 정보, 종료 정보 및 사이클 넘버링 정보를 제공한다.

Residential 이더넷 스트림에 대한 타이밍을 유지하기 위해서, 상기의 세가지 주요 모듈(41-1 내지 41-n, 42, 43-1 내지 43-m) 모두는 지역 사이클 카운터(44)에서 사이클 넘버링 정보를 얻고, 그에 따른 우선 순위(priority)에 의해 서로 다른 사이클 데이터 스트림을 정렬할 수 있게 된다.

즉, 지역 사이클 카운터(44)에 의해 부여된 사이클 넘버링 값을 이용하여 각각의 서브 프레임들의 우선 순위를 부여하고 이를 통해 이더넷 스트림의 서비스의 QoS를 만족시킬 수 있도록 한다.

이상에서 살펴본 바와 같이, 모든 입력 Residential 이더넷 스트림들은 2 사이클의 지연으로 고정되고, 익숙치 않은(un-accumulated) 지터(jitter)에 의해 "0" 에서 "2" 사이클에서 변화된다. 사이클의 패리티들과 사이클의 전송 후 2 사이클의 지연은 동일하기 때문에, 모든 서브 프레임들은 어떤 수정없이 직접 전송이 가능하다.

본 발명의 실시예에서 레가시 이더넷 스위칭 장치와 Residential 이더넷 스위칭 장치에서 동일하게 적용되는 일반적인 동작에 대한 설명은 생략한다. 그리고 Residential 이더넷 데이터(즉, T 필드가 "0"인 경우)를 위한 특별한 동작과 그를 위한 모듈에 대해서 설명한다.

우선, 수신 데이터 경로 처리부(41-1 내지 41-n)에 대해 살펴보기로 한다.

본 발명의 실시예에 따른 Residential 이더넷 스위칭 장치에서 수신 데이터 경로 처리에 있어서는, 타이밍 제어를 위한 3가지 중요한 포인트가 있다.

첫번째는 이웃한 사이클의 Residential 이더넷 데이터는 반대의 CP 비트를 가지도록 하는 것이다. 그래서, CP 비트는, Residential 이더넷 데이터 블럭에 기반한 사이클로 입력되는 Residential 이더넷 스트림을 연속적으로 분할하는데, 사용된다. 따라서 앞선 사이클의 Residential 이더넷 데이터 처리가 종료되면, 다음 사이클의 Residential 이더넷 데이터가 처리될 수 있다. 그에 따라 그 데이터 처리를 위한 사이클의 순서는 유지된다.

두번째는 다수의 Residential 이더넷 서브 프레임들은 하나의 Residential 이더넷 프레임으로 결합된다는 점이다. 이때, 타이밍을 유지하기 위해서, 수신 데이터 경로 처리부는 전체 Residential 이더넷 프레임을 수신하고 처리하는 대신에, 서브 프레임 각각을 수신하면 즉시 수신된 각각의 서브 프레임을 처리한다. 이때, 각각 처리된 서브 프레임의 결합은 앞서 살펴본 SFCS 필드에서 보장한다.

세번째는 두 개의 이웃한 Residential 이더넷 노드들 사이의 전송 지연은 한 사이클 시간(125μs)에 비해 무시할 수 있는 수준이기 때문에 수신된 Residential 이더넷 서브 프레임의 사이클 정보는 그 CP 비트와 지역 사이클 카운터(44)를 통해 복구될 수 있고, 그에 따라 출력 사이클 정보를 설정할 수 있다는 점이다.

그리고 "복구된 서브 프레임의 사이클 정보+2(이진수로는 "10")"는 그 스케줄된 출력 사이클 정보가 된다. 여기서, 출력 사이클 정보의 LSB(lowest significant bit)인 2비트는 본 발명에 따른 스위치 장치 내에서 우선 순위 고려를 위해 유용하다. 이하 기재된 출력 사이클 정보는 LSB 2비트로 대표된다.

입력 서브 프레임의 CP비트와 지역 사이클 넘버에 따른 출력 사이클 정보의 결정은 <표 2>에서 나타내고 있다. 출력 사이클 정보로 라벨된 서브 프레임은 다음 모듈로 전달된다.

<표 2>를 보면, 현재의 사이클이 "00"인 경우, 출력 사이클 정보는 CP에 따라 CP가 "0"이면, "10"이고 CP가 "1"이면 "01"이 된다. 그리고 현재의 사이클이 "01"인 경우, 출력 사이클 정보는 CP에 따라 CP가 "0"이면, "10"이고 CP가 "1"이면 "11"이 되고, 현재의 사이클이 "10"인 경우, 출력 사이클 정보는 CP에 따라 CP가 "0"이면, "00"이고 CP가 "1"이면 "11"이 되고, 현재의 사이클이 "11"인 경우, 출력 사이클 정보는 CP에 따라 CP가 "0"이면, "00"이고 CP가 "1"이면 "01"이 된다.

그리고 스위치 패브릭(Switch Fabric)(42)은 모든 수신 데이터 경로 처리부(41-1 내지 41-n)들로부터의 서브 프레임들을 전달받는다. 이때 입력 지터때문에, 최대 3 사이클의 서브 프레임들이 스위치 패브릭(42)내에서 동시에 존재할 수 있다.

만약 현재 사이클 넘버가 "N"이라면, 가능한 세개의 사이클은 "N-2", "N-1" 그리고 "N"이 된다. 여기서, "N-2" 사이클의 서브 프레임은 가장 높은 우선 순위를 가지게 된다. 그리고 "N" 사이클의 서브 프레임은 가장 낮은 우선 순위를 가진다.

만약 이러한 서브 프레임들 간에 충돌이 있다면, 이러한 출력 사이클 정보에 따른 우선 순위 레벨이 가장 먼저 고려되어야 하며, 모든 최상위 우선 순위를 가진 서브 프레임들은 우선적으로 스위칭되어야 한다.

그리고, 전송 데이터 경로 처리부(43-1 내지 43-m)는 스위치 패브릭(42)로부터 스위칭된 모든 서브 프레임들을 전달받는다. 이때 전송 데이터 경로 처리부(43-1 내지 43-m)의 기본적인 출력 설계는 도 7에서 도시된 바와 같다.

도 5 는 본 발명에 따른 Residential 이더넷 스위칭 장치에서 전송 데이터 경로 처리부에 관한 일실시예 상세 구성도이다.

도 5에 도시된 바와 같이, 스위치 패브릭(42)으로부터 입력된 서브 프레임들을 그 출력 사이클 정보에 따라 역다중화하는 역 다중화기(71), 역 다중화기(71)에서 역다중화된 각각의 서브 프레임들을 그 출력 사이클 정보(00, 01, 10, 11)에 따라 저장하는 네개의 출력 큐(Queue)(72-1 내지 72-4) 및 각각의 출력 큐(72-1 내지 72-4)로부터의 서브 프레임을 우선 순위에 따라 다중화하여 출력하는 다중화부(73)를 포함한다.

이와 같이, 각각의 전송 데이터 경로 처리부(43-1 내지 43-m)에는 LSB 2 비트(00, 01, 10 및 11)의 사이클 넘버로 라벨된 네개의 출력 큐(Queue)(72-1 내지 72-4)가 있다. 그리고 스위칭되어 입력되는 모든 서브 프레임들은, 각각의 스케줄된 출력 사이클 정보에 따라 각각의 출력 큐에 기록된다.

N 넘버된 사이클에서, 출력 포트가 비어있으면, N-1 넘버된 사이클과 N 넘버된 출력 큐들은 우선 비워져야 한다. 이때, N-1 넘버된 큐들은 더 높은 우선 순위 레벨을 가진다. 그리고 다른 두 개의 큐(N-2, N-3)들은 그들의 사이클이 될 때까지 대기한다. 만기가 다 된 큐들이 비워진 후, 사이클의 여분 시간은 다음 사이클이 될 때까지 비동기 이더넷 프레임의 전송을 위하여 사용된다.

출력 포트에서, 서브 프레임들은 Residential 이더넷 프레임으로 재 결합된다. 이때, 더 많은 서브 프레임들이 결합될수록, 그 대역폭의 효율은 더 나아진다. 하지만, 전송 시간의 만기가 다 된 경우, 해당 시점에서 모든 가능한 서브 프레임들은 결합되어져야하고, 적당한 이더넷 프레임 헤더와 FCS 필드를 가지고 즉시 전송되어야 한다. 그리고 가능한 여분의 서브 프레임들은 다음 프레임에서 결합되어, 연속해서 전송되어야 한다.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

상기와 같은 본 발명은, Residential 이더넷 스위치 장치에서 타이밍을 제어하는 방법을 제공함으로써, 서브 프레임 기반의 Residential 이더넷 솔루션이 Residential 이더넷 스위치 장치에서 타이밍 성능을 보장하는 효과가 있다.

또한, 본 발명은, 추가되는 CP 비트와 지역 사이클 넘버 정보를 이용함으로써, 간단하게 서브 프레임 기반의 Residential 이더넷 스위치 장치의 동작을 스케줄링할 수 있는 효과가 있다.

Claims

등시성 데이터(Isochronous Data)와 비동기 데이터(Asynchronous Data)를 구분하여 전송하는 Residential 이더넷 시스템에서 서브 프레임 기반의 스위칭을 하는 Residential 이더넷 스위칭 장치에 있어서,

상기 Residential 이더넷 스위칭 장치에 입력된 Residential 이더넷 프레임을 각각의 Residential 이더넷 서브 프레임으로 파싱하고, 이를 입력받는 다수의 수신 데이터 경로 처리부;

상기 다수의 수신 데이터 경로 처리부를 통해 입력된 Residential 이더넷 서브 프레임들에 대한 스위칭 동작을 수행하는 스위치 패브릭(Switch Fabric);

상기 스위치 패브릭을 통해 스위칭된 상기 Residential 이더넷 서브 프레임들을 다중화하여 출력할 수 있도록 출력 경로를 제공하는 다수의 전송 데이터 경로 처리부; 및

상기 다수의 수신 데이터 경로 처리부, 상기 스위치 패브릭(Switch Fabric) 및 상기 다수의 전송 데이터 경로 처리부에 연결되어, 상기 각각의 Residential 이더넷 서브 프레임들에 대한 사이클 카운터 정보를 제공하는 지역 사이클 카운터를 포함하는 서브 프레임 기반의 스위칭을 하는 Residential 이더넷 스위칭 장치.
제 1 항에 있어서,

상기 다수의 Residential 이더넷 서브 프레임 각각은,

상기 Residential 이더넷 서브 프레임에 대한 사이클 패리티 정보 및 Residential 이더넷 서브 프레임 타입을 위한 정보를 제공하기 위한 컨트롤 필드;

상기 Residential 이더넷 서브 프레임의 바디 길이를 표시하기 위한 상기 바디 길이 필드;

상기 Residential 이더넷 서브 프레임이 속한 동기 링크의 수를 표시하기 위한 상기 동기 링크 식별자 필드; 및

상기 Residential 이더넷 서브 프레임이 전달하고자 하는 데이터를 포함하는 Residential 이더넷 서브 프레임 바디 필드를 포함하는 것을 특징으로 하는 서브 프레임 기반의 스위칭을 하는 Residential 이더넷 스위칭 장치.
제 2 항에 있어서,

상기 컨트롤 필드는,

상기 Residential 이더넷 서브 프레임이 기수 사이클 내지 우수 사이클 중의 어느 사이클에 속하는지를 나타내기 위한 사이클 패리티(CP : Cycle Parity) 필드; 및

상기 Residential 이더넷 서브 프레임 바디를 통해 전송되는 데이터가 등시성 데이터인지 동기 제어, 관리 및 동작을 위한 메시지 데이터인지를 표시하기 위한 T 비트 필드를 포함하는 것을 특징으로 하는 서브 프레임 기반의 스위칭을 하는 Residential 이더넷 스위칭 장치.
제 3 항에 있어서,

상기 수신 데이터 경로 처리부에서,

입력되는 Residential 이더넷 서브 프레임에 대해, 이웃한 사이클은 반대의 CP 비트를 가지도록 설정하는 것을 특징으로 하는 서브 프레임 기반의 스위칭을 하는 Residential 이더넷 스위칭 장치.
제 4 항에 있어서,

상기 수신 데이터 경로 처리부에서,

상기 수신된 Residential 이더넷 서브 프레임의 스케줄된 출력 사이클 정보는 그 CP 비트와 지역 사이클 카운터 값을 이용하여 결정하는 것을 특징으로 하는 서브 프레임 기반의 스위칭을 하는 Residential 이더넷 스위칭 장치.
제 5 항에 있어서,

상기 출력 사이클 정보는, 최소 자리수 비트(LSB) 2비트로 표현되는 것임을 특징으로 하는 서브 프레임 기반의 스위칭을 하는 Residential 이더넷 스위칭 장 치.
제 6 항에 있어서,

상기 스위치 패브릭(Switch Fabric)은,

상기 다수의 수신 데이터 경로 처리부들로부터 전달받은 서브 프레임들에 대해, 최대 3 사이클의 서브 프레임들이 동시에 존재할 수 있고,

이때 현재 출력 사이클 정보가 "N"이라면, 가능한 세개의 출력 사이클은 "N-2", "N-1" 그리고 "N"이 되며, 여기서, "N-2" 사이클의 서브 프레임은 가장 높은 우선 순위를 가지고, "N" 사이클의 서브 프레임은 가장 낮은 우선 순위를 가지도록 하는 것을 특징으로 하는 서브 프레임 기반의 스위칭을 하는 Residential 이더넷 스위칭 장치.
제 7 항에 있어서,

상기 다수의 전송 데이터 경로 처리부는,

상기 스위치 패브릭으로부터 입력된 상기 Residential 이더넷 서브 프레임들을 그 출력 사이클 넘버에 따라 역다중화하는 역 다중화기;

상기 역 다중화기에서 역다중화된 각각의 Residential 이더넷 서브 프레임들을 그 출력 사이클 정보에 따라 저장하는 네 개의 출력 큐(Queue); 및

상기 네개의 출력 큐 각각으로부터의 Residential 이더넷 서브 프레임을 우선 순위에 따라 다중화하여 출력하는 다중화부를 포함하는 서브 프레임 기반의 스위칭을 하는 Residential 이더넷 스위칭 장치.
제 8 항에 있어서,

상기 네 개의 출력 큐(Queue)는,

상기 최소 자리수 비트(LSB) 2비트에 각각 대응되며, 상기 각각의 Residential 이더넷 서브 프레임들의 상기 최소 자리수 비트(LSB) 2비트 값에 해당하는 Residential 이더넷 서브 프레임만을 저장하는 것을 특징으로 하는 서브 프레임 기반의 스위칭을 하는 Residential 이더넷 스위칭 장치.