KR20070009056A - 고속 인터페이스를 이용한 메모리 디스크 장치 및 그제어방법 - Google Patents

고속 인터페이스를 이용한 메모리 디스크 장치 및 그제어방법 Download PDF

Info

Publication number
KR20070009056A
KR20070009056A KR1020050064017A KR20050064017A KR20070009056A KR 20070009056 A KR20070009056 A KR 20070009056A KR 1020050064017 A KR1020050064017 A KR 1020050064017A KR 20050064017 A KR20050064017 A KR 20050064017A KR 20070009056 A KR20070009056 A KR 20070009056A
Authority
KR
South Korea
Prior art keywords
computer
data
unit
address
memory
Prior art date
Application number
KR1020050064017A
Other languages
English (en)
Other versions
KR100758589B1 (ko
Inventor
조병철
Original Assignee
주식회사 태진인포텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 태진인포텍 filed Critical 주식회사 태진인포텍
Priority to KR1020050064017A priority Critical patent/KR100758589B1/ko
Publication of KR20070009056A publication Critical patent/KR20070009056A/ko
Application granted granted Critical
Publication of KR100758589B1 publication Critical patent/KR100758589B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 컴퓨터를 이용한 빠른 시간 내 작업 또는 처리 결과를 요구하는 응용 프로그램이 있을 경우 기존의 하드디스크 저장매체를 대신할 수 있는 데이터 저장 장치로써, 응용 프로그램 실행시 수 없이 반복되는 데이터의 엑세스(읽기, 쓰기 동작 등) 과정에 소요되는 시간을 획기적으로 개선함으로써 대용량의 컴퓨팅 프로세싱이 요구되는 작업 환경에서 사용자에게 최적의 결과를 제공하기 위한 고속 인터페이스를 이용한 메모리 디스크 장치 및 그 제어방법을 얻기 위한 것인 바,
컴퓨터와의 물리적/전기적 연결을 담당하는 컴퓨터 정합부, 컴퓨터로부터 전송된 데이터를 기록 보관하는 고속 메모리부, 상기 컴퓨터 정합부를 통하여 전송된 명령어와 어드레스를 분석한 후 해당 고속 메모리부에 대한 최적의 어드레스를 발생시키고 유효한 데이터를 기록(Write)하며, 상기 고속 메모리부에서의 해당 어드레스 영역에 대한 데이터를 읽어(Read) 컴퓨터로 재전송함으로 써 버스를 기반으로 한 컴퓨터와의 통신을 제어 관리하는 주제어부를 포함하는 것을 특징으로 한다.
고속, PCI, 인터페이스, 메모리, 디스크, 속도, 하드디스크

Description

고속 인터페이스를 이용한 메모리 디스크 장치 및 그 제어방법{Memory disk device through high interface and control method thereof}
도 1은 본 발명의 일실시예에 따른 고속 인터페이스를 이용한 메모리 디스크 장치를 나타낸 블록도.
도 2는 본 발명의 일실시예에 따른 고속 인터페이스를 이용한 메모리 디스크 제어방법을 나타낸 순서도.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 주 제어부 200 : 컴퓨터 정합부
300 : 전원 관리부 400 : 고속 메모리부
500 : UPS 검출부 600 : 프로그램 다운로드 포트
본 발명은 컴퓨터를 이용한 빠른 시간 내 작업 또는 처리 결과를 요구하는 응용 프로그램이 있을 경우 기존의 하드디스크 저장매체를 대신할 수 있는 데이터 저장 장치로써, 응용 프로그램 실행시 수 없이 반복되는 데이터의 엑세스(읽기, 쓰기 동작 등) 과정에 소요되는 시간을 획기적으로 개선함으로써 대용량의 컴퓨팅 프로세싱이 요구되는 작업 환경에서 사용자에게 최적의 결과를 제공하기 위한 고속 인터페이스를 이용한 메모리 디스크 장치 및 그 제어방법에 관한 것이다.
일반적으로 컴퓨터에서는 데이터 저장장치로 보조기억장치인 하드디스크가 주로 이용되고 있다.
또한, 메인 본체와의 인터페이스를 위한 방법으로 IDE(Integrated Drive Electronics)인터페이스 또는 SCSI(Small Computer System Interface)를 채택하고 있다.
그러나, 이러한 방식들은 데이터 엑세스(읽기, 쓰기 동작)에 걸리는 시간이 오래 걸리(IDE 인터페이스 방식:66.6Mbyte/sec 이하, SCSI 인터페이스 방식: 40Mbyte/sec 이하)므로 인하여 짧은 시간에 대용량의 처리가 요구되는 프로그램의 실행에는 제한이 뒤따른다.
또한, 하드디스크 자체의 내구성 문제로 인하여 충격에 약한 면을 가지고있을 뿐만 아니라 고속으로 회전하는 자기 원판에서 발생하는 소음은 대용량 지원의 하드디스크가 나올수록 더욱 심해지고 있는 실정이다.
최근 상기와 같은 하드디스크의 문제점들을 해결하기 위하여 플래시메모리(Flash Memory)를 하드디스크 대용으로 하는 보조 저장장치로 일부 멀티미디어(Multimedia) 제품에 사용되고 있으나, 용량 대비 가격이 고가라는 점과, 몇 십만번 정도 데이터 써 넣기를 할 경우 수명이 다하는 등의 문제점으로 인하여 대용량의 응용 프로그램의 실행이 요구되는 컴퓨터 프로세싱에서는 범용적 실용화에 많은 걸림돌이 있는 상태이다.
따라서, 본 발명은 소음이 나고 속도가 느린 하드디스크의 단점과 고비용 저 효율적 저장속도를 갖는 플래시 메모리의 단점을 해결하는데 주안점을 둔 장치로서, 대용량의 응용프로그램을 초고속으로 로딩(읽기, 쓰기 동작) 가능케 함으로써, 신속 정확한 멀티 프로세싱이 요구되는 환경(통계업무, 네트워크 게임 등)에서의 컴퓨터 사용 효율을 극대화하기 위한 고속 인터페이스를 이용한 메모리 디스크 장치 및 그 제어방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 고속 인터페이스를 이용한 메모리 디스크 장치는, 컴퓨터와의 물리적/전기적 연결을 담당하는 컴퓨터 정합부, 컴퓨터로부터 전송된 데이터를 기록 보관하는 고속 메모리부, 상기 컴퓨터 정합부를 통하여 전송된 명령어와 어드레스를 분석한 후 해당 고속 메모리부에 대한 최적의 어드레스를 발생시키고 유효한 데이터를 기록(Write)하며, 상기 고속 메모리부에서의 해당 어드레스 영역에 대한 데이터를 읽어(Read) 컴퓨터로 재전송함으로 써 버스를 기반으로 한 컴퓨터와의 통신을 제어 관리하는 주제어부를 포함하는 것을 특징으로 한다.
또한, 컴퓨터로부터 인입되는 내부전원 및 외부전원을 입력받고 이에 대한 제어기능을 수행하는 전원 관리부와, 컴퓨터 인입 전원에 대한 이상 상황을 감지하여 상기 주제어부에 인가함으로써 단전으로 인한 정상 동작이 불가능시 외부 전원의 자동 인가에 의한 데이터 보존을 가능케 하는 UPS 검출부를 더 포함한다.
또한, 상기 주제어부에 연결되며, 프로그램 업그레이드를 위한 포트 제공 및 기능을 수행하는 프로그램 다운로드 포트를 더 포함한다.
또한, 상기 컴퓨터 정합부는 컴퓨터와의 데이터 통신을 수행시 하나의 어드레스 페이스와 두개 이상의 데이터 페이스들이 연이어 발생하면서 스트림 데이터가 끊이지 않고 고속으로 흐를 수 있도록 버스트 전송(Burst Transfer)기능을 수행하며, 컴퓨터와의 PCI Local BUS 공유에 따르는 데이터 충돌을 방지하기 위하여 인터럽트 처리를 위한 메커니즘을 갖는다.
또한, 본 발명에 따른 고속 인터페이스를 이용한 메모리 디스크 제어방법은, 컴퓨터 정합부를 통하여 컴퓨터와 물리적/전기적으로 연결하는 단계; 주제어부에서 상기 컴퓨터 정합부를 통하여 전송된 명령어와 어드레스를 분석한 후 해당 고속 메모리부에 대한 최적의 어드레스를 발생시키고 유효한 데이터를 기록하는 단계; 상기 주제어부에서 상기 고속 메모리부에서의 해당 어드레스 영역에 대한 데이터를 읽어 컴퓨터로 재전송함으로 써 버스를 기반으로 한 컴퓨터와의 통신을 제어 관리하는 단계를 포함하는 것을 특징으로 한다.
또한, 전원 관리부에서 컴퓨터로부터 인입되는 내부전원 및 외부전원을 입력받고 이에 대한 제어기능을 수행하는 단계; 및 UPS 검출부에서 컴퓨터 인입전원에 대한 이상 상황을 감지하여 상기 주제어부에 인가함으로써 단전으로 인한 정상 동 작이 불가능시 외부 전원(충전용 AC/DC변환기)의 자동 인가에 의한 데이터 보존을 가능케 하는 단계를 더 포함한다.
이하, 본 발명 고속 인터페이스를 이용한 메모리 디스크 장치 및 방법에 대하여 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 고속 인터페이스를 이용한 메모리 디스크 장치를 나타낸 블록도이다.
도시된 바와 같이, 본 발명은 컴퓨터와의 물리적/전기적 연결을 담당하는 컴퓨터 정합부(200), 컴퓨터로부터 전송된 데이터를 기록 보관하는 고속메모리부(400), 상기 컴퓨터 정합부(200)를 통하여 전송된 명령어와 어드레스를 분석한 후 해당 고속 메모리부(400)에 대한 최적의 어드레스를 발생시키고 유효한 데이터를 기록하며, 상기 고속 메모리부(400)에서의 해당 어드레스 영역에 대한 데이터를 읽어 컴퓨터로 재전송함으로써 PCI 버스를 기반으로 한 컴퓨터와의 통신을 제어 관리하는 주제어부(100), 컴퓨터로부터 인입되는 내부전원 및 외부전원을 입력받고 이에 대한 제어기능을 수행하는 전원 관리부(300); 컴퓨터 인입 전원에 대한 이상 상황을 감지하여 상기 주제어부(100)에 인가함으로써 단전으로 인한 정상 동작이 불가능시 외부 전원(충전용 AC/DC변환기)의 자동 인가에 의한 데이터 보존을 가능케 하는 UPS 검출부(500), 상기 주제어부(100)에 연결되며, 프로그램 업그레이드를 위한 포트 제공 및 기능을 수행하는 프로그램 다운로드 포트(600)로 구성된다.
도 2는 본 발명의 일실시예에 따른 고속 인터페이스를 이용한 메모리 디스크 제어방법을 나타낸 순서도이다.
컴퓨터 정합부(200)를 통하여 컴퓨터와 물리적/전기적으로 연결하는 단계(S100); 주제어부(100)에서 상기 컴퓨터 정합부(200)를 통하여 전송된 명령어와 어드레스를 분석한 후 해당 고속 메모리부(400)에 대한 최적의 어드레스를 발생시키고 유효한 데이터를 기록(Write)하는 단계(S110); 상기 주제어부(100)에서 상기 고속 메모리부(400)에서의 해당 어드레스 영역에 대한 데이터를 읽어(Read) 컴퓨터로 재전송함으로써 버스를 기반으로 한 컴퓨터와의 통신을 제어 관리하는 단계(S120); 전원 관리부(300)에서 컴퓨터로부터 인입되는 내부전원 및 외부전원을 입력받고 이에 대한 제어기능을 수행하는 단계(S130); UPS 검출부(500)에서 컴퓨터 인입전원에 대한 이상 상황을 감지하여 상기 주제어부(100)에 인가함으로써 단전으로 인한 정상 동작이 불가능시 외부 전원(충전용 AC/DC변환기)의 자동 인가에 의한 데이터 보존을 가능케 하는 단계(S140)를 포함한다.
이와 같이 구성된 본 발명의 작용을 더욱 상세히 설명하면 다음과 같다.
도시된 바와 같이, 본 발명은 주제어부(100), 컴퓨터 정합부(200), 전원 관리부(300), 고속 메모리부(400), UPS 검출부(500), 프로그램 다운로드 포트(600)로 구성된다.
상기 주제어부(100)는 본 장치에서 가장 주된 부분으로 컴퓨터 정합부(200)을 통하여 전송된 명령어와 어드레스를 분석한 후 해당 고속메모리부(400)에 대한 최적의 어드레스를 발생시키는 동시에 유효한 데이터를 기록(Write)하는 한편 고속 메모리부(400)에서의 해당 어드레스 영역에 대한 데이터를 읽어(Read) 컴퓨터로 재 전송하는 등, PCI 버스를 기반으로 한 컴퓨터와의 통신을 제어 관리한다.
더불어 주제어부(100)의 경우 컴퓨터와 본 장치간 대량의 데이터 전송을 위하여 Multi Channel Direct Memory Access(MCDMA) 기술 구현에 의한 메모리 to 메모리 전송을 수행함으로써 컴퓨터 시스템 메모리로부터 직접 정보를 전송 받거나 또는 그 반대의 경우를 허락함에 의해 시스템의 성능을 개량하기 위하여 디자인 되었다.
이때 기술 구현된 MCDMA 제어 코어는 8237과 non-8237 두 가지 모드의 동작을 지원한다. 8237모드가 선택될 때에, 코어는 약간의 변형으로 인텔 8237A DMA 제어기와 기능적으로 호환 가능토록 하였다.
아래에 표1에 본 발명에서 기술 구현된 8237과 no-8237 모드의 주요 특징을 나열 하였다.
특징 8237 모드 Non-8237 모드
독립적인 다중 채널들 4 1 ~ 16
어드레스 버스 고정 16 비트 16, 24, 또는 32비트
데이터 버스 고정 8 비트 8, 16, 32, 또는 64비트
워드 카운트 레지스터 고정 16 비트 8, 16, 24, 또는 32비트
자동 초기화 지원 지원
압축 타이밍 지원 지원 안 함
캐스캐이드 모드 지원 안 함 지원 안 함
각 채널 당 DMA 전송 환경설정 지원 안 함 지원
우선순위 요구 모드 로테이션/고정 우선순위 모드 고정 우선순위 모드
DAM 요구 활성화 상태 하이/로우 하이
소프트웨어 리셋 지원 지원 안 함
이어서, 컴퓨터 정합부(200)의 경우 컴퓨터 마더보드에 있는 슬롯과 본 발명 장치간의 물리적/전기적 연결을 담당하며, PCI Local BUS를 통하여 64Bit/sec 전송속도를 지원하고 컴퓨터 본체로 부터의 클럭을 동기화 함으로써 최대 2Gbyte/sec 데이터를 전송 가능케 한다.
또한 컴퓨터 정합부(200)의 경우 컴퓨터와의 데이터 통신을 수행시 하나의 어드레스 페이스(Address Phase)와 두개 이상의 데이터 페이스(Data Phase)들이 연이어 발생하면서 스트림 데이터가 끊이지 않고 고속으로 흐를수 있도록 버스트 전송(Burst Transfer)기능을 수행하며, 컴퓨터와의 PCI Local BUS 공유에 따르는 데이터 충돌을 방지하기 위하여 인터럽트 처리를 위한 메커니즘을 갖는다.
이를 좀더 상세 설명하면 PCI 버스는 어드레스와 데이터가 동일한 버스를 공유하는 다중 버스 구조이다. 데이터가 점유하고 있는 동안, 동일한 PCI_CBE_L 버스는 전송 동안 몇 바이트의 데이터가 유효한지를 지정하는 데에 사용된다. 초기에서 PCI 버스 사이의 사이클 타이밍은 PCI_FRAME_L, PCI_TRDY_L, PCI_IRDY_L, PCI_STOP_L, PCI_DEVSEL_L, PCI_IDSEL, PCI_INTA_L, PCI_CLK, 그리고 PCI_RST에 의해 컴퓨터 본체와 본 장치간 제어명령 분석이 이루어진다. 이후 컴퓨터 본체와 본 장치 사이의 버스 사이클 타이밍은 R_W_L, DATA_WRITE_L, DATA_READ_L, READY_L, DATA_STOP_L, BKEND_INT_L, BKEND_ABORT _L, 그리고 PCI_CLK에 의해 제어된다.
전원 관리부(300)에서는 PCI 슬롯을 통하여 컴퓨터로 부터 인입전원을 공급받아 본 발명 장치가 정상동작을 할 수 있게 하는 동시에, 컴퓨터로 부터의 공급되는 전원의 안전성을 감시하며 이상 발생시 내부(또는 외부)에 구성된 재충전 전원을 스위칭 함으로써 전원 이상으로 인한 데이터 유실을 최소화 한다.
고속메모리부(400)의 경우 100MHz 이상 고속의 반도체 메모리가 장착되어 데이터를 보관하는 기능을 수행하게 되며, 2Gbyte/모듈 용량을 갖는 메모리에 대하여 최대 8모듈까지 실장 가능하다. 고속메모리부의 경우 컴퓨터 정합부(200)를 통하여 전송된 어드레스와 데이터 명령어에 대하여 유효한 데이터만을 저장하게 되며, 실장되는 반도체 메모리 모듈에 대한 자기진단 기능을 갖는다.
UPS 검출부(500)의 경우 컴퓨터 인입전원에 대한 이상 상황을 감지하며 단전으로 인한 정상 동작이 불가능시 외부 전원(충전용 AC/DC 아답터)의 자동 인가에 의한 데이터 보존을 가능케 한다.
프로그램 다운로드 포트(600)의 경우 향후 기능보완 내용에 대한 업 그레이드를 위한 외부접속 제공 포트로서 EEPROM에 의하여 구성되며, 본 발명품이 접속 되는 컴퓨터에 대한 PCI 디바이스에 특성이 기록 되어 PCI 인터페이스에 대한 정보를 갖게 된다.
따라서, 본 발명은 고속 인터페이스를 이용한 메모리 디스크 장치의 기술구현을 위한 소요기술로는, 사용되어 지는 컴퓨터와의 상호 데이터 전송을 위한 인터페이스 기술로서 본 발명 기술의 경우 사용 컴퓨터와의 물리적 구성을 위하여 국제 PCI SIG(PCI Special Interest Group)에서 표준으로 채택한 PCI Local BUS를 채택하였으며, 이를 기반으로 이기종 컴퓨터와의 연결시 상호 호환성을 확보하기 위한 버스트 전송(Burst Transfer) 기능, 자동 설정(Auto configuration) 기능등을 처리하기 위한 프로토콜 처리 기술과, 본 발명품에 공급되는 전원관련, 컴퓨터 본체로부터의 PCI 슬롯을 통한 인입 전원 및 외부전원 상호간 유기적 구성에 의한 전원 공급 및 관리(Power Management) 기능이며, 다채널로 구성 되어지는 DDR SDRAM((Double Data Rate Synchronous RAM) 상호간 데이터 유실을 최소화하고 데이터 로딩시 균등 분할을 위한 DDR SDRAM에 대한 다채널 엑세스 기술을 주요 특징으로 한다.
본 발명은 컴퓨터를 대상으로 동작되는 것으로 기술하였으며, 상기 컴퓨터는 통상의 퍼스널 컴퓨터는 물론, 서버, 통신장비, 기타 다른 장치에서도 구현할 수 있다.
본 발명은 응용프로그램의 실행에 따르는 데이터 고속 처리를 위하여 컴퓨터 본체와 PCI(Peripheral Component Interconnect) 슬롯을 통한 확장 보드 형태로 상호 연결되며, 응용프로그램의 실행에 따르는 데이터 고속 처리를 위하여 DDR SDRAM (Double Data Rate Synchronous RAM)의 사용에 의한 일실시 예에 의한 멀티 엑세스가 가능토록 기술구현 되었으며, 이를 통하여 기존 하드디스크 대비 약 10배(524Mbyte/sec) 이상의 전송효율을 제공한다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 기재된 청구범위 내에 있게 된다.
이상에서 설명한 바와 같이 본 발명은 소음이 나고 속도가 느린 하드디스크의 단점과 고비용 저 효율적 저장속도를 갖는 플래시 메모리의 단점을 해결하는데 주안점을 둔 장치로써, 대용량의 응용프로그램을 초고속으로 로딩(읽기, 쓰기 동작) 가능케 함으로써, 신속 정확한 멀티 프로세싱이 요구되는 환경(통계업무, 네트워크 게임등)에서의 컴퓨터 사용 효율을 극대화할 수 있다.

Claims (6)

  1. 컴퓨터와의 물리적/전기적 연결을 담당하는 컴퓨터 정합부(200),
    컴퓨터로부터 전송된 데이터를 기록 보관하는 고속 메모리부(400),
    상기 컴퓨터 정합부(200)를 통하여 전송된 명령어와 어드레스를 분석한 후 해당 고속 메모리부(400)에 대한 최적의 어드레스를 발생시키고 유효한 데이터를 기록(Write)하며, 상기 고속 메모리부(400)에서의 해당 어드레스 영역에 대한 데이터를 읽어(Read) 컴퓨터로 재전송함으로써 버스를 기반으로 한 컴퓨터와의 통신을 제어 관리하는 주제어부(100)를 포함하는 것을 특징으로 하는 고속 인터페이스를 이용한 메모리 디스크 장치.
  2. 제 1항에 있어서,
    컴퓨터로부터 인입되는 내부전원 및 외부전원을 입력받고 이에 대한 제어기능을 수행하는 전원 관리부(300);
    컴퓨터 인입전원에 대한 이상 상황을 감지하여 상기 주제어부(100)에 인가함으로써 단전으로 인한 정상 동작이 불가능시 외부 전원(충전용 AC/DC변환기)의 자동 인가에 의한 데이터 보존을 가능케 하는 UPS 검출부(500)를 더 포함하는 것을 특징으로 하는 고속 인터페이스를 이용한 메모리 디스크 장치.
  3. 제 1항에 있어서,
    상기 주제어부(100)에 연결되며, 프로그램 업그레이드를 위한 포트 제공 및 기능을 수행하는 프로그램 다운로드 포트(600)를 더 포함하는 것을 특징으로 하는 고속 인터페이스를 이용한 메모리 디스크 장치.
  4. 제 1항에 있어서,
    상기 컴퓨터 정합부(200)는
    컴퓨터와의 데이터 통신을 수행시 하나의 어드레스 페이스와 두개 이상의 데이터 페이스들이 연이어 발생하면서 스트림 데이터가 끊이지 않고 고속으로 흐를 수 있도록 버스트 전송(Burst Transfer)기능을 수행하며, 컴퓨터와의 PCI Local BUS 공유에 따르는 데이터 충돌을 방지하기 위하여 인터럽트 처리를 위한 메커니즘을 갖는 것을 특징으로 하는 고속 인터페이스를 이용한 메모리 디스크 장치.
  5. 컴퓨터 정합부(200)를 통하여 컴퓨터와 물리적/전기적으로 연결하는 단계(S100);
    주제어부(100)에서 상기 컴퓨터 정합부(200)를 통하여 전송된 명령어와 어드레스를 분석한 후 해당 고속 메모리부(400)에 대한 최적의 어드레스를 발생시키고 유효한 데이터를 기록(Write)하는 단계(S110);
    상기 주제어부(100)에서 상기 고속 메모리부(400)에서의 해당 어드레스 영역에 대한 데이터를 읽어(Read) 컴퓨터로 재전송함으로써 버스를 기반으로 한 컴퓨터와의 통신을 제어 관리하는 단계(S120);
    를 포함하는 것을 특징으로 하는 고속 인터페이스를 이용한 메모리 디스크 제어방법.
  6. 제 5항에 있어서,
    전원 관리부(300)에서 컴퓨터로부터 인입되는 내부전원 및 외부전원을 입력받고 이에 대한 제어기능을 수행하는 단계(S130);
    UPS 검출부(500)에서 컴퓨터 인입전원에 대한 이상 상황을 감지하여 상기 주제어부(100)에 인가함으로써 단전으로 인한 정상 동작이 불가능시 외부 전원(충전용 AC/DC변환기)의 자동 인가에 의한 데이터 보존을 가능케 하는 단계(S140);
    를 더 포함하는 것을 특징으로 하는 고속 인터페이스를 이용한 메모리 디스크 제어방법.
KR1020050064017A 2005-07-15 2005-07-15 고속 인터페이스를 이용한 메모리 디스크 장치 및 그제어방법 KR100758589B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050064017A KR100758589B1 (ko) 2005-07-15 2005-07-15 고속 인터페이스를 이용한 메모리 디스크 장치 및 그제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050064017A KR100758589B1 (ko) 2005-07-15 2005-07-15 고속 인터페이스를 이용한 메모리 디스크 장치 및 그제어방법

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR20-2005-0020646U Division KR200397679Y1 (ko) 2005-07-15 2005-07-15 고속 인터페이스를 이용한 메모리 디스크 장치
KR1020070062215A Division KR20070070148A (ko) 2007-06-25 2007-06-25 고속 인터페이스를 이용한 메모리 디스크 장치 및 그제어방법

Publications (2)

Publication Number Publication Date
KR20070009056A true KR20070009056A (ko) 2007-01-18
KR100758589B1 KR100758589B1 (ko) 2007-09-18

Family

ID=38010942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050064017A KR100758589B1 (ko) 2005-07-15 2005-07-15 고속 인터페이스를 이용한 메모리 디스크 장치 및 그제어방법

Country Status (1)

Country Link
KR (1) KR100758589B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011046677A2 (en) * 2009-10-13 2011-04-21 Rambus Inc. Dynamic protocol for communicating command and address information

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990043773A (ko) * 1997-11-29 1999-06-15 정선종 직접 메모리 액세스 제어기
KR20030069521A (ko) * 2002-02-21 2003-08-27 (주)아지오 컴퓨터 저장장치
KR100464788B1 (ko) 2002-11-04 2005-01-05 노윤호 초고속 저장장치 및 방법
KR100612903B1 (ko) * 2004-03-08 2006-08-18 스피나 시스템즈 주식회사 Ｄｄｒ 메모리를 이용한 데이타 저장시스템

Also Published As

Publication number Publication date
KR100758589B1 (ko) 2007-09-18

Similar Documents

Publication Publication Date Title
JP3327559B2 (ja) フィーチャ・カードのコンピュータへの非破壊的活状態挿入およびコンピュータからの非破壊的活状態取外しを可能にする方法およびシステム
KR100726361B1 (ko) 메모리 장치들과의 통신을 위한 시스템 및 방법
US7191268B2 (en) Combined host interface controller for conducting communication between a host system and multiple devices in multiple protocols
US6199134B1 (en) Computer system with bridge logic that asserts a system management interrupt signal when an address is made to a trapped address and which also completes the cycle to the target address
US7620747B1 (en) Software based native command queuing
GB2428320A (en) Data flow and bridging architecture enhancing performance of removable data storage systems
CN101236524A (zh) 混合硬盘驱动器、计算机系统、闪存直接存储器存取电路
US20060106997A1 (en) Bridge permitting access by multiple hosts to a single ported storage drive
US7007126B2 (en) Accessing a primary bus messaging unit from a secondary bus through a PCI bridge
CN113220220A (zh) 控制器、控制器的操作方法及包括该控制器的存储装置
US6988151B2 (en) Storage control device with a plurality of channel control sections
US6047349A (en) System for communicating through a computer system bus bridge
US11436182B2 (en) System and method for handling in-band interrupts on inactive I3C channels
KR101029074B1 (ko) 호스트 컨트롤러에서의 디스크립터 추적 장치 및 그 추적방법
KR100758589B1 (ko) 고속 인터페이스를 이용한 메모리 디스크 장치 및 그제어방법
WO2009115058A1 (zh) 提供闪存存储功能的主板及其存储方法
KR20070070148A (ko) 고속 인터페이스를 이용한 메모리 디스크 장치 및 그제어방법
US20060277326A1 (en) Data transfer system and method
CN100334573C (zh) 一种基于计算机与usb设备进行数据交换的装置和方法
US6950894B2 (en) Techniques using integrated circuit chip capable of being coupled to storage system
WO2022126398A1 (zh) 消息通知方法及装置
JP2003186818A (ja) 集積化大量記憶部を具備するシステム用集積化ドライブ制御器
US7343436B2 (en) Synchronous electronic control system and system control method
KR200397679Y1 (ko) 고속 인터페이스를 이용한 메모리 디스크 장치
US6823421B2 (en) Method, apparatus, and system for maintaining conflict-free memory address space for input/output memory subsystems

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130906

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150907

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180419

Year of fee payment: 11

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 12