KR20070005793A - Metal wiring method of semiconductor device - Google Patents

Metal wiring method of semiconductor device Download PDF

Info

Publication number
KR20070005793A
KR20070005793A KR1020050060810A KR20050060810A KR20070005793A KR 20070005793 A KR20070005793 A KR 20070005793A KR 1020050060810 A KR1020050060810 A KR 1020050060810A KR 20050060810 A KR20050060810 A KR 20050060810A KR 20070005793 A KR20070005793 A KR 20070005793A
Authority
KR
South Korea
Prior art keywords
seed layer
copper seed
copper
forming
layer
Prior art date
Application number
KR1020050060810A
Other languages
Korean (ko)
Inventor
김윤혜
김용식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050060810A priority Critical patent/KR20070005793A/en
Publication of KR20070005793A publication Critical patent/KR20070005793A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Abstract

A method for fabricating a metal wire of a semiconductor device is provided to stably forming a copper wire having no voids by depositing a copper seed layer conformally. A lower wire(112) is formed on a semiconductor substrate(110). An interlayer dielectric(116) having an opening unit is formed on the whole upper portion of the semiconductor substrate. A barrier metal layer(120) is formed according to an upper surface of the interlayer dielectric and an inner surface of the opening unit. A copper seed layer(122) is formed on the barrier metal layer. The copper seed layer is wholly etched. Additional copper seed layers are formed. The copper seed layer is formed by sputtering.

Description

반도체 소자의 금속 배선 형성 방법{Metal Wiring Method Of Semiconductor Device}Metal Wiring Formation Method of Semiconductor Device {Metal Wiring Method Of Semiconductor Device}

도 1은 종래 기술에 따른 구리 시드 층 형성에 의한 오우버행을 설명하기 위한 단면도;1 is a cross-sectional view for explaining an overhang row by forming a copper seed layer according to the prior art;

도 2 내지 도 6은 본 발명의 실시예에 따른 구리 시드 층 형성 방법을 설명하기 위한 단면도들.2 to 6 are cross-sectional views illustrating a method for forming a copper seed layer according to an embodiment of the present invention.

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로서, 더 구체적으로 구리(Cu) 배선을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming metal wiring of a semiconductor device, and more particularly, to a method for forming copper (Cu) wiring.

반도체 기판 상에 배치된 트랜지스터, 저항 및 커패시터 등의 반도체 소자들이 의도된 동작을 하기 위해서는, 소자들 사이를 서로 연결하기 위한 배선이 필수적으로 요구된다. 배선은 전기적인 신호를 전송시키는 역할을 하므로 전기적인 저항이 낮으면서 신뢰성이 높아야 한다.In order for semiconductor devices such as transistors, resistors, and capacitors disposed on the semiconductor substrate to perform their intended operation, wiring for interconnecting the devices is essential. Wiring plays a role in transmitting electrical signals, so the electrical resistance must be low and high reliability.

ULSI(Ultra Large Scale Integrated) 회로에 대한 반도체 소자들이 점차 고집적화됨에 따라, 금속 배선의 폭 및 두께는 점점 얇아지고 콘택홀(contact hole) 등의 크기도 작아진다. 이러한 소자의 미세화에 따라 금속 배선의 저항은 증가하게 된다. 따라서, 이전보다도 높은 신뢰성이 요구되면서, 최소한의 피치(pitch)와 높은 전도성을 가지는 배선 물질에 대한 요구가 증가하고 있다. 특히, 0.13μm 이하의 작은 패턴을 갖는 반도체 소자에서는 알루미늄(Al)을 이용한 금속 배선을 형성하기가 어려우므로, 알루미늄에 비해 상대적으로 비저항이 낮고 전자이동(electromigration) 특성이 양호한 구리를 이용하여 금속 배선을 형성하는 것이 바람직하다.As semiconductor devices for ULSI (Ultra Large Scale Integrated) circuits are increasingly integrated, the width and thickness of metal wirings become thinner and the sizes of contact holes and the like become smaller. As the device becomes smaller, the resistance of the metal wiring increases. Thus, while higher reliability is required than before, there is an increasing demand for wiring materials having a minimum pitch and high conductivity. In particular, in a semiconductor device having a small pattern of 0.13 μm or less, it is difficult to form a metal wiring using aluminum (Al), and thus, metal wiring using copper having relatively low resistivity and good electromigration characteristics compared to aluminum. It is preferable to form

구리층을 기판 상의 개구부에 형성하기 위해서는 개구부 상에 구리 시드 층을 먼저 형성해야 한다. 구리 시드 층을 형성하기 위해서는 물리적 기상 증착(PVD : Physical Vapor Deposition) 방법이 필수적으로 사용된다.In order to form a copper layer in an opening on a substrate, a copper seed layer must first be formed on the opening. In order to form a copper seed layer, a physical vapor deposition (PVD) method is essentially used.

하지만, 금속 배선이 0.25μm 이하일 경우에는, 구리 시드 층을 형성하기 위해 물리적 기상 증착 방법을 사용하는 것은 다른 커다란 문제를 발생시킨다. 물리적 기상 증착 방법에 의해 얇은 구리 시드 층이 증착되었다고 해도, 소자의 미세화에 따라서 금속 배선이 형성될 개구부도 좁아지게 되었다. 그 결과, 구리 시드 층을 형성할 때 개구부 입구에 오우버행(overhang) 현상이 일어나게 된다. 이와 같은 오우버행 현상으로 인해, 전기 도금 방법으로 구리층을 형성할 때 구리가 개구부 내부로 주입되지 않아 보이드(void)가 발생하게 된다.However, when the metal wiring is 0.25 μm or less, using a physical vapor deposition method to form a copper seed layer presents another major problem. Even if a thin copper seed layer was deposited by a physical vapor deposition method, the openings on which metal wirings were formed also became narrower as the device became smaller. As a result, an overhang phenomenon occurs at the opening inlet when forming the copper seed layer. Due to the overhang phenomenon, when the copper layer is formed by the electroplating method, copper is not injected into the openings, thereby causing voids.

도 1은 종래 기술에 따른 구리 시드 증착에 의한 오우버행을 설명하기 위한 단면도이다.1 is a cross-sectional view for explaining an overhang row by copper seed deposition according to the prior art.

도 1을 참조하면, 반도체 기판(10)에 하부 배선(12)이 배치된다. 하부 배선 (12)은 차후에 형성될 상부 구리 배선(미도시)과 전기적으로 연결되기 위한 것이다. 반도체 기판(10) 전체 상부에 추후 구리 배선이 형성될 개구부가 패터닝(patterning)된 식각 저지막(14) 및 층간 절연막(16)이 배치된다. 개구부의 내부면 및 층간 절연막(16)의 상부면의 프로파일(profile)을 따라 배리어 금속막(20)이 배치된다.Referring to FIG. 1, a lower wiring 12 is disposed on a semiconductor substrate 10. The lower wiring 12 is for electrically connecting with an upper copper wiring (not shown) to be formed later. An etch stop layer 14 and an interlayer insulating layer 16 may be disposed on the entire semiconductor substrate 10, the patterned openings of which may be formed later. The barrier metal film 20 is disposed along the profile of the inner surface of the opening and the upper surface of the interlayer insulating film 16.

하부 배선(12)과 전기적으로 연결하기 위한 구리 배선을 형성하기 위해 배리어 금속막(20)의 상부면과 내부면을 덮는 구리층(미도시)이 배치되는데, 전기 도금법으로 구리층을 형성하기 위해서는 구리 시드 층(22)이 먼저 배치되어야 한다.A copper layer (not shown) covering an upper surface and an inner surface of the barrier metal film 20 is disposed to form a copper wiring for electrically connecting the lower wiring 12. In order to form a copper layer by electroplating, The copper seed layer 22 must first be placed.

구리 시드 층(22)이 배치되는 배리어 금속막(20)의 상부면과 내부면이 좁을 경우, 스퍼터링 방식으로 증착된 구리 시드 층(22)의 상부 양쪽 에지(edge)가 튀어나오는 오우버행 현상이 발생하게 된다. 오우버행 현상이 심각할 경우 튀어나온 양쪽 에지가 붙어 버릴 수도 있다. 이에 따라 구리층을 형성할 때, 구리가 배리어 금속막(20)의 내부로 주입되지 않는 현상이 발생하게 되고, 그 결과 구리 배선에 보이드가 발생하게 된다. 이러한 보이드의 발생으로 반도체 제조 공정에서의 불량이 발생함으로써, 반도체 소자의 특성 및 신뢰성이 저하되는 문제점이 있다.When the upper surface and the inner surface of the barrier metal film 20 on which the copper seed layer 22 is disposed are narrow, an overhang phenomenon in which both upper edges of the copper seed layer 22 deposited by sputtering are protruded may occur. Will occur. If the overhang is severe, both protruding edges may stick. Accordingly, when the copper layer is formed, a phenomenon in which copper is not injected into the barrier metal film 20 occurs, and as a result, voids occur in the copper wiring. The generation of voids causes defects in the semiconductor manufacturing process, thereby deteriorating the characteristics and reliability of the semiconductor device.

본 발명이 이루고자 하는 기술적 과제는 오우버행이 최소화되는 콘포말한 구리 시드 층 형성 방법을 제공하기 위한 것이다.It is an object of the present invention to provide a method for forming a conformal copper seed layer in which an overhang is minimized.

상기한 기술적 과제를 달성하기 위하여, 본 발명은 반도체 소자의 금속 배선 을 형성하는 방법을 제공한다. 반도체 기판에 하부 배선을 형성한 후, 반도체 기판 전체 상부를 덮는 층간 절연막을 형성한다. 층간 절연막을 포토레지스트(PhotoResist : PR)로 패터닝하여 원하는 개구부를 형성한다. 금속 배선 물질인 구리가 층간 절연막으로 확산하는 것을 방지하기 위한 배리어 금속막을 층간 절연막의 상부면 및 개구부의 내부면의 프로파일에 따라 형성한다. 다마신 방식으로 금속 배선을 형성하기 위한 구리층을 형성하기 이전에 구리 시드 층을 물리적 기상 증착 방식인 스프터링으로 증착하여 형성한다. 형성된 구리 시드 층을 아르곤(Ar) 가스를 포함하는 식각 가스를 사용하여 플라즈마 상태 하에서 전면 식각한 다음, 추가적인 구리 시드 층을 증착한다. 이와 같은 구리 시드 층 전면 식각 및 증착을 적어도 1회 이상 추가로 실시하여 구리 시드 층이 500 내지 1,000Å의 두께를 가지면서 콘포말하게 형성되도록 할 수 있다.In order to achieve the above technical problem, the present invention provides a method for forming a metal wiring of the semiconductor device. After the lower wiring is formed on the semiconductor substrate, an interlayer insulating film covering the entire upper portion of the semiconductor substrate is formed. The interlayer insulating film is patterned with a photoresist (PR) to form a desired opening. A barrier metal film for preventing the diffusion of copper, which is a metal wiring material, into the interlayer insulating film is formed in accordance with the profile of the upper surface of the interlayer insulating film and the inner surface of the opening. Prior to forming the copper layer for forming the metal wiring in the damascene manner, the copper seed layer is formed by depositing by sputtering, which is a physical vapor deposition method. The formed copper seed layer is front etched under plasma using an etching gas containing argon (Ar) gas, and then an additional copper seed layer is deposited. The copper seed layer may be additionally etched and deposited at least once or more so that the copper seed layer may be conformally formed with a thickness of 500 to 1,000 Å.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 막, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층 및 막이 다른 층 및 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 층 및 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층 및 막이 개재될 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the invention to those skilled in the art. In the drawings, the thicknesses of films, layers, and regions are exaggerated for clarity. In addition, where a layer and a film are mentioned as being on another layer and film or substrate, it may be formed directly on the other layer and film or substrate, or a third layer and film may be interposed therebetween.

도 2 내지 도 6은 본 발명의 실시예에 따른 구리 시드 층을 형성하는 방법을 설명하기 위한 단면도들이다.2 to 6 are cross-sectional views illustrating a method of forming a copper seed layer according to an embodiment of the present invention.

도 2를 참조하면, 반도체 기판(110)에 하부 배선(112)을 형성한다. 하부 배선(112)은 차후에 형성될 상부 구리 배선(미도시)과 전기적으로 연결되기 위한 것으로, 폴리실리콘(polysilicon)이나 기타 금속 등의 전도성 물질로 형성할 수 있다.Referring to FIG. 2, a lower wiring 112 is formed on the semiconductor substrate 110. The lower interconnection 112 is to be electrically connected to an upper copper interconnection (not shown) to be formed later, and may be formed of a conductive material such as polysilicon or other metal.

반도체 기판(110) 전체 상부를 덮는 식각 저지막(114) 및 층간 절연막(116)을 순차적으로 형성한다. 층간 절연막(116)을 포토레지스트로 패터닝하여 원하는 개구부를 형성한다.An etch stop layer 114 and an interlayer insulating layer 116 covering the entire upper portion of the semiconductor substrate 110 are sequentially formed. The interlayer insulating film 116 is patterned with a photoresist to form a desired opening.

배리어 금속막(120)을 층간 절연막(116)의 상부면 및 개구부의 내부면의 프로파일에 따라 형성한다. 배리어 금속막(120)은 금속 배선 물질인 구리가 층간 절연막(116)으로 확산되는 것을 방지하기 위한 것으로, 티타늄 질화물(TiN) 또는 탄탈륨 질화물(TaN)로 이루어질 수 있다.The barrier metal film 120 is formed according to the profile of the upper surface of the interlayer insulating film 116 and the inner surface of the opening. The barrier metal layer 120 prevents diffusion of copper, which is a metal wiring material, into the interlayer insulating layer 116 and may be made of titanium nitride (TiN) or tantalum nitride (TaN).

구리 금속 배선은 다마신 방식으로 형성되기 때문에, 구리층을 형성하기 이전에 구리 시드 층(122a)을 먼저 형성하여야 한다. 구리 시드 층(122a)은 물리적 기상 증착 방식인 스프터링으로 증착하여 형성할 수 있다. 소자의 미세화에 따라 스퍼터링으로 증착된 구리 시드 층(122a)은 상부 에지(edge)가 튀어나오는 오우버행 현상이 발생하게 된다.Since the copper metal wiring is formed in a damascene manner, the copper seed layer 122a must first be formed before forming the copper layer. The copper seed layer 122a may be formed by depositing by sputtering, which is a physical vapor deposition method. As the device is miniaturized, the copper seed layer 122a deposited by sputtering causes an overhang phenomenon in which an upper edge is protruded.

도 3을 참조하면, 구리 시드 층(122a)을 아르곤 가스를 포함하는 식각 가스를 사용하여 플라즈마 상태 하에서 건식 식각 방식으로 전면 식각할 수 있다. 식각 공정으로 인하여 오우버행 현상이 줄어듦과 동시에 두께가 줄어든 구리 시드 층 (122b)이 형성될 수 있다.Referring to FIG. 3, the copper seed layer 122a may be fully etched by dry etching under a plasma state using an etching gas including an argon gas. Due to the etching process, an overhang phenomenon may be reduced and a copper seed layer 122b having a reduced thickness may be formed.

도 4를 참조하면, 도 2의 전면 식각에 의해 오우버행 현상과 두께가 줄어든 구리 시드 층(122b) 위로 추가적인 스퍼터링 방식의 증착으로 두께가 늘어난 구리 시드 층(122c)을 형성할 수 있다. 두께가 늘어남에 따라 오우버행 현상도 늘어나지만 도 1에 비해 상부 에지가 튀어나온 비율은 줄어들게 된다.Referring to FIG. 4, the thickness of the copper seed layer 122c may be formed by additional sputtering deposition on the copper seed layer 122b having the overhang phenomenon and the thickness reduced by the front surface etching of FIG. 2. As the thickness increases, the overhang phenomenon increases, but the ratio of protruding upper edges decreases as compared to FIG. 1.

도 5를 참조하면, 추가적인 전면 식각 공정을 실시하여 오우버행 현상이 더 줄어든 구리 시드 층(122d)이 형성할 수 있다.Referring to FIG. 5, an additional front side etching process may be performed to form a copper seed layer 122d having a further overhang phenomenon.

도 6을 참조하면, 다시 추가적인 스퍼터링 방식의 증착으로 구리 시드 층(122)을 콘포말하면서 원하는 두께로 형성할 수 있다. 추후 공정으로 구리층 형성 및 화학적 기계적 연마(CMP : Chemical Mechanical Polishing) 공정을 실시하여 보이드가 없는 구리 배선을 형성할 수 있다.Referring to FIG. 6, the copper seed layer 122 may be conformally formed to a desired thickness by further sputtering deposition. In a later process, a copper layer formation and a chemical mechanical polishing (CMP) process may be performed to form a void-free copper wiring.

이와 같이 구리 시드 층(122a)을 증착한 후, 전면 식각 및 증착을 반복적으로 실시하여 500 내지 1,000Å의 두께를 가지는 콘포말한 구리 시드 층(122)을 형성할 수 있다.After depositing the copper seed layer 122a as described above, the front surface etching and deposition may be repeatedly performed to form a conformal copper seed layer 122 having a thickness of 500 to 1,000 Å.

상술한 것과 같이, 본 발명에 따르면 구리 시드 층을 콘포말하게 증착함으로써, 보이드가 없는 안정적인 구리 배선을 형성할 수 있다. 이에 따라, 반도체 제조 공정에서의 불량을 감소시킴으로써, 특성 및 신뢰성이 향상된 반도체 소자를 제공할 수 있다.As described above, according to the present invention, by conformally depositing a copper seed layer, it is possible to form a void-free stable copper wiring. Accordingly, by reducing defects in the semiconductor manufacturing process, it is possible to provide a semiconductor device having improved characteristics and reliability.

Claims (5)

반도체 기판에 하부 배선을 형성하는 단계;Forming a lower wiring on the semiconductor substrate; 상기 반도체 기판 전체 상부에 개구부를 갖는 층간 절연막을 형성하는 단계;Forming an interlayer insulating film having openings over the entire semiconductor substrate; 상기 층간 절연막의 상부면 및 상기 개구부의 내부면의 프로파일에 따라 배리어 금속막을 형성하는 단계;Forming a barrier metal film according to a profile of an upper surface of the interlayer insulating film and an inner surface of the opening; 상기 배리어 금속막 상에 구리 시드 층을 형성하는 단계;Forming a copper seed layer on the barrier metal film; 상기 구리 시드 층을 전면 식각하는 단계; 및Full etching the copper seed layer; And 추가적인 구리 시드 층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.Forming an additional copper seed layer. 제 1항에 있어서,The method of claim 1, 상기 구리 시드 층을 전면 식각하는 단계와 형성하는 단계를 적어도 1회 이상 추가로 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.And etching the entire copper seed layer and forming the entire copper seed layer at least one or more times. 제 1항에 있어서,The method of claim 1, 상기 구리 시드 층은 스퍼터링 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.And the copper seed layer is formed by a sputtering method. 제 1항에 있어서,The method of claim 1, 상기 구리 시드 층은 아르곤 가스를 포함하는 식각 가스를 사용하여 플라즈마 식각 방식으로 전면 식각되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The copper seed layer is a method of forming a metal wiring of the semiconductor device, characterized in that the entire surface is etched by a plasma etching method using an etching gas containing argon gas. 제 1항에 있어서,The method of claim 1, 상기 구리 시드 층은 500 내지 1,000Å으로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.The copper seed layer is a metal wiring forming method of a semiconductor device, characterized in that formed in 500 to 1,000Å.
KR1020050060810A 2005-07-06 2005-07-06 Metal wiring method of semiconductor device KR20070005793A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050060810A KR20070005793A (en) 2005-07-06 2005-07-06 Metal wiring method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060810A KR20070005793A (en) 2005-07-06 2005-07-06 Metal wiring method of semiconductor device

Publications (1)

Publication Number Publication Date
KR20070005793A true KR20070005793A (en) 2007-01-10

Family

ID=37871180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060810A KR20070005793A (en) 2005-07-06 2005-07-06 Metal wiring method of semiconductor device

Country Status (1)

Country Link
KR (1) KR20070005793A (en)

Similar Documents

Publication Publication Date Title
JP4516640B2 (en) Method for forming interconnect structure in semiconductor device
KR100385227B1 (en) Semiconductor device having copper multy later circuit line and method of making the same
US7365001B2 (en) Interconnect structures and methods of making thereof
KR100558009B1 (en) Method of fabricating a semiconductor device forming a diffusion barrier layer selectively and a semiconductor device fabricated thereby
EP2356674B1 (en) Dual metal interconnects
US20060019485A1 (en) Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them
US20030139034A1 (en) Dual damascene structure and method of making same
US6303490B1 (en) Method for barrier layer in copper manufacture
KR20050015190A (en) Metal Interconnection for avoiding void and method for fabricating the same
US7651941B2 (en) Method of manufacturing a semiconductor device that includes forming a via hole through a reaction layer formed between a conductive barrier and a wiring
US6492267B1 (en) Low temperature nitride used as Cu barrier layer
US20040251552A1 (en) Semiconductor device and manufacturing method the same
KR20050070523A (en) Method of forming metal wiring in flash memory device
KR100749367B1 (en) Metalline of Semiconductor Device and Method of Manufacturing The Same
US6509257B1 (en) Semiconductor device and process for making the same
CN113594133A (en) Semiconductor structure and forming method thereof
US20060226549A1 (en) Semiconductor device and fabricating method thereof
KR20070005793A (en) Metal wiring method of semiconductor device
JP2004247337A (en) Semiconductor device and its manufacturing method
JP2004356315A (en) Semiconductor device and manufacturing method therefor
JP2003086679A (en) Integrated circuit device and its manufacturing method
KR100457740B1 (en) A method for manufacturing a multi-layer metal line of a semiconductor device
KR100853800B1 (en) Method of forming dual damascene pattern in a semiconductor device
KR100642908B1 (en) Method of forming a metal wiring in a semiconductor device
KR100846993B1 (en) A manufacturing method for wires of semiconductor devices

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination