KR20070000272A - 씨모스 이미지 센서의 제조 방법 - Google Patents

씨모스 이미지 센서의 제조 방법 Download PDF

Info

Publication number
KR20070000272A
KR20070000272A KR1020050055866A KR20050055866A KR20070000272A KR 20070000272 A KR20070000272 A KR 20070000272A KR 1020050055866 A KR1020050055866 A KR 1020050055866A KR 20050055866 A KR20050055866 A KR 20050055866A KR 20070000272 A KR20070000272 A KR 20070000272A
Authority
KR
South Korea
Prior art keywords
layer
image sensor
hard mask
cmos image
film
Prior art date
Application number
KR1020050055866A
Other languages
English (en)
Other versions
KR20060136242A (ko
Inventor
박근주
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050055866A priority Critical patent/KR20070000272A/ko
Publication of KR20060136242A publication Critical patent/KR20060136242A/ko
Publication of KR20070000272A publication Critical patent/KR20070000272A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 게이트 전극에 불순물이 주입되는 것을 방지하기 위해 형성된 하드마스크의 제거 공정시 결함이 발생되지 않는 씨모스 이미지 센서의 제조 공정에 관한 것이다. 이를 위해 본 발명은, 기판에 STI 공정을 통해 소자분리막을 형성하는 단계, 상기 소자분리막을 리세스 시켜 리세스부를 형성하는 단계, 상기 리세스부에 상기 소자분리막을 보호하기 위한 제1 보호막을 매립하는 단계, 상기 기판 상에 게이트 절연막, 게이트 전도막, 하드마스크 산화막을 순차적으로 증착한 후, 선택적 식각하여 게이트 패턴을 형성하는 단계, 상기 게이트 패턴을 마스크로한 이온주입에 의해 상기 기판 내에 포토다이오드를 형성하는 단계, 상기 게이트 절연막 보호를 위해 상기 게이트 패턴 측벽에 제2 보호막을 형성하는 단계 및 상기 하드마스크 산화막을 제거하는 단계를 포함하는 씨모스 이미지 센서의 제조 방법이 제공된다.

Description

씨모스 이미지 센서의 제조 방법{METHOD FOR FABRICATING CMOS IMAGE SENSOR}
본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 씨모스(CMOS) 이미지 센서(Image Sensor) 형성 공정에 관한 것이다.
일반적으로, 이미지 센서는 디지털 카메라, 휴대폰 등의 가정용 제품이나, 병원에서 사용되는 내시경, 지구를 돌고 있는 인공위성의 망원경에 이르기까지 매우 광범위한 분야에서 사용되고 있으며, 다양한 이미지 센서중, 씨모스 제조 기술로 생산되는 씨모스(CMOS) 이미지 센서는 광학적 이미지를 전기적 신호로 변환시키는 소자로서, 화소수 만큼 모스(MOS)트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. 씨모스 이미지 센서는, 종래 이미지 센서로 널리 사용되고 있는 씨씨디(CCD) 이미지센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 씨모스 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있어서 휴대폰, PC, 감시 카메라 등의 저가, 저전력을 요하는 분야에 쓰이고 있다.
도 1은 통상의 시모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 모스(MOS) 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(10)와, 포토다이오드(10)에서 모아진 광전하를 플로팅확산영역(12)으로 운송하기 위한 트랜스퍼 트랜지스터(11)와, 원하는 값으로 플로팅 확산영역의 전위를 세팅하고 전하를 배출하여 플로팅 확산영역(12)를 리셋시키기 위한 리셋 트랜지스터 (13)와, 플로팅 확산영역의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(14)와, 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터(15)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(16)가 형성된 모습을 도시하고 있다.
도 2는 종래 기술에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도이다.
도 2를 참조하여, p+형 기판(101) 상에 p에피층(102)이 형성된 반도체 기판(103)을 준비한다.
이때, 고농도의 p+형 기판(101) 상에 저농도의 p에피층(102)을 사용하는 이유는 첫째, 저농도의 p에피층(102)이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있고, 둘째, p형 에피층(102)의 하부에 고농도의 p+형 기판(101)을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.
이어서, 상기 반도체 기판(103)에 활성영역과 소자분리영역을 정의하는 소자분리막(104)을 형성한다.
이때, 상기 소자분리막(104)는 버즈 비크(Bird's Beak)가 거의 없어 소자의 고집적화에 따라 소자간에 전기적으로 분리시키는 영역을 축소시킬수 있는 STI 공정을 통하여 형성된다.
이어서, 상기 기판 상에 게이트 절연막(105), 게이트 전도막(106) 및 하드마스크 산화막(107)을 순차적으로 증착한 후, 상기 하드마스크 산화막(107) 상에 포토레지스트 패턴(108)을 형성한 후, 상기 포토레지스트 패턴(108)을 식각 장벽으로, 상기 하드마스크 산화막(107) 및 게이트 전도막(106)을 식각하여 게이트 전극을 형성한다.
이어서, 상기 게이트 전극의 상부 중 일부를 덮는 이온주입 마스크를 형성한 후, 상기 게이트 전극 에지부분에 자동정렬되도록 이온주입 공정을 수행하여 n형 불순물영역(109)을 형성한다.
이어서, 상기 이온주입 마스크 및 상기 포토레지스트 패턴(108)을 제거한 후, 상기 하드마스크 산화막(107)을 제거한다.
이때, 상기 하드마스크 산화막(107)은 HF 가스를 사용하여 제거된다.
그런데, 상기 HF 가스를 사용하게 되면, 상기 게이트 절연막(105)에 데미지(Damage)를 가할뿐만 아니라, 상기 소자분리막(104)에도 어택(Attact)을 가하게 된다.
그리고, 상기 하드마스크 산화막(107)을 질화막으로도 형성할 수 있는데, 상술과 마찬가지로 상기 질화막을 제거하기 위한 인산(H3PO4)을 이용한 식각 공정시, 상기 반도체 기판(103)의 표면 및 게이트 전도막(107)에 어택을 가하여 유효 게이트 선폭을 얻기 힘들고, 단채널 효과(Short Channel Effect) 결함을 유발시키게 된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 게이트 전극에 불순물이 주입되는 것을 방지하기 위해 형성된 하드마스크의 제거 공정시 결함이 발생되지 않는 씨모스 이미지 센서의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 일측면에 따르면, 기판에 STI 공정을 통해 소자분리막을 형성하는 단계, 상기 소자분리막을 리세스 시켜 리세스부를 형성하는 단계, 상기 리세스부에 상기 소자분리막을 보호하기 위한 제1 보호막을 매립하는 단계, 상기 기판 상에 게이트 절연막, 게이트 전도막, 하드마스크 산화막을 순차적으로 증착한 후, 선택적 식각하여 게이트 패턴을 형성하는 단계, 상기 게이트 패턴을 마스크로한 이온주입에 의해 상기 기판 내에 포토다이오드를 형성하는 단계, 상기 게이트 절연막 보호를 위해 상기 게이트 패턴 측벽에 제2 보호막을 형성하는 단계 및 상기 하드마스크 산화막을 제거하는 단계를 포함하는 씨모스 이미지 센서의 제조 방법이 제공된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3e는 본 발명에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도이다.
본 발명에 따른 씨모스 이미지 센서의 제조 공정은 우선, 도 3a에 도시된 바와 같이, p+형 기판(201) 상에 p에피층(202)이 형성된 반도체 기판(203)을 준비한다.
이때, 고농도의 p+형 기판(201) 상에 저농도의 p에피층(202)을 사용하는 이유는 첫째, 저농도의 p에피층(202)이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있고, 둘째, p형 에피층(202)의 하부에 고농도의 p+형 기판(201)을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.
이어서, 상기 반도체 기판(203) 상에 패드 산화막(204)과 패드 질화막(205)를 순차적으로 증착하여 제1 패드층(204, 205)을 형성한 후, 선택적 식각하여 상기 반도체 기판(203)을 노출시킨다.
이어서, 노출된 상기 반도체 기판(203)을 식각하여 트렌치를 형성한 후, 상기 트렌치에 소자분리용 절연막을 매립하여 소자분리막(206)을 형성한다.
다음으로, 도 3b에 도시된 바와 같이, 플라즈마(Plasma) 공정을 수행하여 상기 소자분리막(206)을 일부 리세스(Recess) 시킨다.
이때, 상기 리세스 공정은 C4F8, C5F8 가스에 O2 가스를 첨가하여 수행하는 것이 바람직하다.
이어서, 상기 소자분리막(206)이 리세스된 기판 상에 상기 소자분리막을 보호하기 위한 제1 보호막(207)을 증착한다.
이때, 상기 제1 보호막(207)은 질화막인 것이 바람직하다.
다음으로, 도 3c에 도시된 바와 같이, 상기 제1 보호막(207)에 대해 화학적기계적연마(CMP) 공정을 수행하여 평탄화 시킨후, 인산을 식각 용액으로 상기 제1 보호막(207)의 일부 및 상기 제1 패드층(204, 205)을 제거한다.
이때, 상기 제1 보호막(207)은 300~500Å의 두께를 갖는 것이 바람직하다.
이어서, 상기 기판 상에 게이트 절연막(208), 게이트 전도막(209) 및 하드마스크 산화막(210)을 순차적으로 증착한 후, 상기 하드마스크 산화막(210) 상에 포토레지스트 패턴(211)을 형성한다.
이어서, 상기 포토레지스트 패턴(211)을 식각 장벽으로 상기 하드마스크 산화막(210) 및 게이트 전도막(209)를 식각하여 게이트 전극을 형성한다.
이어서, 상기 게이트 전극 상부 중 일부를 덮는 이온주입 마스크(212)를 형성한 후, 상기 게이트 전극 에지부분과 자동정렬되도록 이온주입 공정을 수행하여 n형 불순물영역(213)을 형성한다.
다음으로, 도 3d에 도시된 바와 같이, 상기 이온주입 마스크(212) 및 상기 포토레지스트 패턴(211)을 제거한 후, 상기 기판 상에 제2 패드층으로써, 패드 산화막(214) 및 패드 질화막(215)을 순차적으로 증착한다.
이때, 상기 패드 산화막(214)은 100~200Å의 두께를 갖고, 상기 패드 질화막(215)은 100~200Å의 두께를 갖는 것이 바람직하다.
다음으로, 도 3e에 도시된 바와 같이, 상기 제2 패드층(214, 215)을 전면식각하여 상기 게이트 전극의 양측벽 중 일부와 상기 게이트 절연막(208) 상에게이트 절연막을 보호하기 위한 제2 보호막(214a, 215a)을 형성한다.
이때, 상기 제2 보호막(214a, 215a)은 CHFx 기체와 CxFy 기체를 혼합하여 전면(Blank) 식각하는 것이 바람직하다.
또한, 상기 제2 보호막(214a, 215a)은 후속 하드마스크 산화막(210) 제거시, 상기 게이트 절연막(208)을 보호하는 역할을 한다.
이어서, 상기 하드마스크 산화막(210)을 제거한다.
이때, 상기 하드마스크 산화막(210)은 HF 가스를 사용하여 제거하는 것이 바람직하다.
이어서, 상기 제2 보호막(214a, 215a)을 제거한다.
상술한 바와 같은 본 발명은, 포토다이오드를 형성하기 위한 불순물 이온주입 공정시, 상기 불순물이 게이트 전극에 유입되는 것을 방지하기 위하여 형성된 하드마스크 산화막(210)의 제거 공정시 발생하는 결함을 해결하기 위하여 상기 소자분리막(206) 상에 제1 보호막(207)을 형성하여 상기 소자분리막(206)을 보호하고, 상기 게이트 전극의 양측벽의 일부 및 상기 게이트 절연막(208) 상에 제2 보호막(214a, 215a)를 형성하여 상기 게이트 절연막(208)을 보호한다.
따라서, 상기 하드마스크 산화막(210) 제거시 발생하는 결함을 해결하여 누설 전류(Junction Leakage Current) 및 소자 특성 열화를 방지한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 살펴본 바와 같이, 본 발명은 포토다이오드를 형성하기 위한 불순물 이온주입 공정시, 상기 불순물이 게이트 전극에 유입되는 것을 방지하기 위하여 형성된 하드마스크 산화막의 제거 공정시 발생하는 결함을 해결하기 위하여 상기 소자분리막 상에 제1 보호막을 형성하여 상기 소자분리막을 보호하고, 상기 게이트 전극의 양측벽의 일부 및 상기 게이트 절연막 상에 제2 보호막를 형성하여 상기 게이트 절연막을 보호한다.
따라서, 상기 하드마스크 산화막 제거시 발생하는 결함을 해결하여 누설 전류(Junction Leakage Current) 및 소자 특성 열화를 방지한다.
또한, 0.15nm 기술에서도 적용 가능하여 지속적인 소자의 소형화가 가능하다.
도 1은 통상의 시모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 모스(MOS) 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도.
도 2는 종래 기술에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도.
도 3a 내지 도 3e는 본 발명에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
201 : p+형 기판 202 : p에피층
203 : 반도체 기판 206 : 소자분리막
207 : 제1 보호막 208 : 게이트 절연막
209 : 게이트 전도막 213 : 포토다이오드
214a : 패드 산화막 215 : 패드 질화막

Claims (8)

  1. 기판에 STI 공정을 통해 소자분리막을 형성하는 단계;
    상기 소자분리막을 리세스 시켜 리세스부를 형성하는 단계;
    상기 리세스부에 상기 소자분리막을 보호하기 위한 제1 보호막을 매립하는 단계;
    상기 기판 상에 게이트 절연막, 게이트 전도막, 하드마스크 산화막을 순차적으로 증착한 후, 선택적 식각하여 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴을 마스크로한 이온주입에 의해 상기 기판 내에 포토다이오드를 형성하는 단계;
    상기 게이트 절연막 보호를 위해 상기 게이트 패턴 측벽에 제2 보호막을 형성하는 단계; 및
    상기 하드마스크 산화막을 제거하는 단계
    를 포함하는 씨모스 이미지 센서의 제조 방법.
  2. 제1항에 있어서,
    상기 하드마스크 산화막을 제거한 후에 상기 제2 보호막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  3. 제1항에 있어서,
    상기 하드마스크 산화막은 HF 가스로 제거되는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  4. 제1항에 있어서,
    상기 제1 보호막은 300~500Å의 두께를 갖는 질화막인 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  5. 제1항에 있어서,
    상기 리세스부는 C4F8, C5F8 가스에 O2 가스를 첨가하여 상기 소자분리막을 리세스 시켜 형성된 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  6. 제1항에 있어서,
    상기 제2 보호막은 패드 산화막과 패드 질화막이 순차적으로 증착된 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  7. 제6항에 있어서,
    상기 패드 산화막은 100~200Å의 두께를 갖고, 상기 패드 질화막은 100~200Å의 두께를 갖는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
  8. 제1항에 있어서,
    상기 제2 보호막은 CHFx 기체와 CxFy 기체를 혼합하여 전면(Blank) 식각하여 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
KR1020050055866A 2005-06-27 2005-06-27 씨모스 이미지 센서의 제조 방법 KR20070000272A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050055866A KR20070000272A (ko) 2005-06-27 2005-06-27 씨모스 이미지 센서의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050055866A KR20070000272A (ko) 2005-06-27 2005-06-27 씨모스 이미지 센서의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060136242A KR20060136242A (ko) 2007-01-02
KR20070000272A true KR20070000272A (ko) 2007-01-02

Family

ID=37868252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050055866A KR20070000272A (ko) 2005-06-27 2005-06-27 씨모스 이미지 센서의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070000272A (ko)

Similar Documents

Publication Publication Date Title
US9443892B2 (en) Image sensor and method of forming the same
US7378695B2 (en) Solid-state image pickup device and manufacturing method thereof
US20080157141A1 (en) Cmos device and method of manufacturing the same
US7005315B2 (en) Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage
KR20060046277A (ko) 고체 촬상 소자 및 그 제조 방법
KR101436215B1 (ko) 노치를 갖는 게이트 전극 및 노치를 갖는 게이트 전극을 형성하는 방법
KR100606934B1 (ko) 씨모스 이미지 센서의 제조 방법
CN101383364A (zh) 图像传感器及其制造方法
US8039324B2 (en) Image sensor and method of fabricating the same
KR20070000272A (ko) 씨모스 이미지 센서의 제조 방법
KR20060136242A (ko) 씨모스 이미지 센서의 제조 방법
KR100776126B1 (ko) 반도체 소자의 제조 방법
KR20060125177A (ko) 씨모스 이미지 센서 및 그 제조 방법
KR100707080B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
KR100718780B1 (ko) 씨모스 이미지 센서의 제조 방법
KR20020058919A (ko) 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법
KR20060131007A (ko) 씨모스 이미지 센서 및 그 제조 방법
KR20040059759A (ko) 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법
KR100670510B1 (ko) 씨모스 이미지 센서의 제조 방법
KR101002104B1 (ko) 이미지센서 및 그 제조방법
KR20070000816A (ko) 씨모스 이미지 센서의 제조 방법
KR100724257B1 (ko) 이미지 센서의 포토 다이오드 및 그 형성방법
KR20070000818A (ko) 씨모스 이미지 센서 및 그 제조 방법
KR20070001535A (ko) 씨모스 이미지 센서의 제조 방법
KR20070002786A (ko) 씨모스 이미지 센서의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination